EP1368887A2 - Schaltwandler und verfahren zur ansteuerung eines schalters in einem schaltwandler - Google Patents

Schaltwandler und verfahren zur ansteuerung eines schalters in einem schaltwandler

Info

Publication number
EP1368887A2
EP1368887A2 EP02704738A EP02704738A EP1368887A2 EP 1368887 A2 EP1368887 A2 EP 1368887A2 EP 02704738 A EP02704738 A EP 02704738A EP 02704738 A EP02704738 A EP 02704738A EP 1368887 A2 EP1368887 A2 EP 1368887A2
Authority
EP
European Patent Office
Prior art keywords
signal
control
switching converter
arrangement
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP02704738A
Other languages
English (en)
French (fr)
Inventor
Alfred Hesener
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1368887A2 publication Critical patent/EP1368887A2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/02Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/02Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control

Definitions

  • the present invention relates to a switching converter and a method for controlling a switch in a switching converter.
  • Switching converters generally have a switch and a rectifier arrangement connected to the switch, the rectifier arrangement having output terminals for providing an output voltage.
  • the general structure of different switching converters is described, for example, in Tietze, Schenk: “Semiconductor circuit technology", 9th edition, Springer Verlag, Berlin, 1991, pages 561-576 or Stengl, Tihanyi: “Power MOS-FET practice", 2nd edition, Pflaum Verlag, 2nd edition, 1992, pages 173-176.
  • the different converter concepts have in common that the rectifier arrangement is connected to a supply voltage via the switch, it being the task of the switching converter to provide an at least approximately load-independent output voltage.
  • the output voltage or the power consumption and the power output can be regulated by clocked opening and closing of the switch.
  • the switch In the case of clocked switching converters, the switch is closed at fixed time intervals; the length of time during which the switch remains closed depends on the power consumption of the load or on the output voltage. As the power consumption increases, the output voltage initially drops, the duration of the control pulses being increased in order to absorb more power and to deliver it to the load and thus counteract a further drop in the output voltage. With small loads, the switch remains closed for a very short time only, with switching losses increasing disproportionately. There are therefore complex additional rt> fD CL ⁇ t. ⁇ £. tsi V ⁇ W $. 03? R P-. CL ⁇ tr CL o LQ co tj co co 3 ⁇ ⁇ CL ⁇ CL 03
  • C- PJ H- LQ rt rt ⁇ rt O ⁇ S? rt ⁇ 3 ⁇ 3 LQ 3 tr 3 tr. 3 tr ⁇ 03 ⁇ 7> rt TJ PJ H- ⁇ Hj tr H c & s: PJ ⁇ Hj Hj 3 c 3 PJ CL J CL
  • PJ ⁇ PJ ⁇ "PJ PJ ⁇ H- CQ - Hj ⁇ TJ H- ⁇ tr CL ⁇ Hj LQ 3 tr rt Hj 3
  • the control circuit At one of the periodically recurring comparison points in time, the control circuit generates a control pulse, as a result of which the switching converter absorbs energy via the supply voltage and delivers it to the load.
  • the energy consumed per switch-on process is the same in the switching power supply according to the invention and depends on the duration of the switch-on process and the supply voltage. In the switching converter according to the invention, energy consumption via the supply voltage takes place only in discrete amounts of energy. The maximum power that can be consumed depends on the minimum time interval between two control pulses or on the period of the clock signal, according to which a comparison is made between the reference signal and the control signal.
  • the switching converter has a controller arrangement, which preferably has a proportional-integral controller.
  • the controller arrangement preferably forms the control signal from a differential signal from the output voltage, or a signal proportional to the output voltage, and a reference signal, the differential signal increasing with a decreasing output voltage.
  • the controller arrangement is preferably designed such that the control signal has a signal component which is formed by integrating the difference signal. Due to the energy consumption of the switching converter in discrete energy packets of equal size, the output voltage is subject to fluctuations which are compensated for by the integration of the difference signal in order to prevent feedback of these fluctuations in the control loop.
  • the activation of the switch according to the concept according to the invention is not restricted to special types of switching converters.
  • a control circuit for controlling the switch using the method according to the invention can be compared with wise low circuit complexity can be realized and can therefore advantageously be used in a large number of applications.
  • FIG. 1 shows a first exemplary embodiment of a switching converter according to the invention with a switch, a rectifier arrangement connected to the switch, a regulator arrangement and a control circuit,
  • FIG. 2 temporal profiles of selected signals in the switching converter according to FIG. 1,
  • FIG. 3 embodiment of a control circuit
  • FIG. 4 temporal profiles of selected signals in a control circuit according to FIG. 3,
  • FIG. 5 embodiment of a controller arrangement
  • FIG. 6 shows another exemplary embodiment of a controller arrangement which has a noise shaping filter
  • FIG. 7 further embodiment of a switching converter according to the invention.
  • FIG. 1 shows a first exemplary embodiment of a switching converter according to the invention, which provides an approximately load-independent output voltage Uout from an input voltage Uin.
  • the switching converter has one as Power transistor trained switch T1, which is connected in series with a primary coil L1 of a transformer TR to an input voltage Uin between a terminal for supply potential and a terminal for reference potential M.
  • the primary coil L1 is inductively coupled to a secondary coil L2, the secondary coil L2 being followed by a rectifier, which in the exemplary embodiment consists of a series connection of a diode Dl and a capacitor C1.
  • An output voltage Uout can be tapped at the output terminals AK1, AK2 on the capacitor C1.
  • a load RL can be connected to the output terminals AK1, AK2, which is shown in the exemplary embodiment as an ohmic resistor.
  • the arrangement with the transformer TR and the rectifier generally forms a rectifier arrangement GL1 which is connected in series with the power transistor T1 to the supply voltage Uin.
  • the primary coil L1 absorbs energy when the power transistor Tl is conductive and then delivers it to the load RL via the secondary coil L2 and the rectifier Dl, Cl when the power transistor Tl is off.
  • a control circuit ASl which generates control pulses AI according to a control signal RS.
  • the power transistor T1 conducts in accordance with the drive pulses AI, these drive pulses being fed directly to the gate terminal G of the power transistor T1 in the exemplary embodiment according to FIG.
  • the control signal RS is generated by a controller arrangement RA1 depending on the output voltage Uout.
  • the regulator arrangement RA1 is supplied with an output voltage signal US.
  • an optocoupler OK with a light-emitting diode and a photoresistor PT is provided, the light-emitting diode LED being connected in series with a resistor R1 between the output terminals AK1, AK2 the rectifier arrangement GL1 is connected.
  • the collector-emitter path of the phototransistor is connected in series with a resistor R2 between a supply potential V2 and a reference potential M.
  • the output voltage signal US which is proportional to the output voltage Uout, represents a voltage against the reference potential M, which can be tapped at the collector of the phototransistor PT.
  • the controller arrangement RA1 is designed in such a way that it provides a control signal RS, which decreases with decreasing
  • the control circuit AS1 for generating the control pulses AI depending on the control signal RS has a clocked comparator arrangement Kl, one input of which is the control signal RS and the other input of which is supplied with a reference voltage Vref.
  • the mode of operation of such a clocked comparator arrangement K 1 is explained below with reference to FIG.
  • FIG. 2 shows an example of a time course of the control signal RS, which in the example fluctuates around the constant reference voltage signal Vref.
  • FIG. 2 furthermore shows the time profile of a clock signal CLK and the time profile of a control signal for the power transistor Tl having drive pulses AI.
  • the comparator arrangement Kl compares the control signal RS with the reference voltage signal Vref at periodic time intervals, which are predetermined in the example by rising edges of the clock signal CLK. If the control signal RS is greater than the reference voltage signal Vref, as is the case between the times t0 and tl and the times t2 and t3, the comparator arrangement generates with each rising edge of a clock pulse, in which the control signal signal RS is greater than the reference signal Vref, a drive pulse, the duration of the drive pulses AI in the exemplary embodiment corresponding to the duration of the clock pulses of the clock signal CLK. If the control signal RS is smaller than the reference signal Vref, no control pulses are generated, as is shown within a period between the times t1 and t2.
  • FIG. 3 shows an exemplary embodiment of a circuit-related implementation of a clocked comparator arrangement K 1 according to FIG. 1.
  • a comparator K 1 is provided, the positive input of which is the control signal and the minus input of which is supplied the reference signal Vref.
  • An output signal of the comparator K is fed to a set input S of an RS flip-flop FF, which is driven in a clocked manner by the clock signal CLK.
  • the clock signal CLK is fed to a clock input of the RS flip-flop FF.
  • the RS flip-flop is designed such that it takes over the signal present at its set input S with a rising edge of the clock signal CLK.
  • the flip-flop FF is set with a rising edge of the clock signal CLK and a signal with a is at the output Q of the flip-flop upper control level available.
  • a reset input R of the flip-flop FF is supplied with a clock signal delayed by a delay element D, the flip-flop FF being reset after a delay time specified by the delay element D after a rising edge of the clock signal CLK.
  • the delay element D determines the duration of a drive pulse generated, it being possible to use a drive circuit according to FIG. 3 to generate drive pulses which, unlike in FIG. 2, can be shorter or longer than half the period of the clock signal CLK.
  • the flip-flop FF is followed by a pulse shaper IF, which consists of those at the output of the flip
  • Hj ⁇ 3 Hj rt Hl O CO O> c rt Hj PJ CD H- ⁇ 3 Hj 3 Hj X ⁇ H CL r PJ PJ ⁇ ⁇ tr PJ LQ 3 ⁇ C TJ ⁇ Hj C ⁇ cc rt TJ O LQ LQ 3 PJ ⁇ Hj Tl ⁇ tr 1— ' ⁇ 3
  • the clocked actuation of the first and second switches SI, S2 has the effect that the output voltage signal US is only evaluated for periods of time predetermined by the clock signal CLK for the formation of the control signal RS.
  • FIG. 6 Another embodiment of the invention shown in FIG. 6 provides a controller arrangement in which the output voltage signal US is compared with a reference signal Vref2 by means of an operational amplifier OPV, a differential signal DS from the output voltage signal US and the reference signal Vref2 being present at the output of the operational amplifier, the latter Differential signal increases with falling output voltage.
  • this operational amplifier is followed by a well-known noise-shaping filter, in order to smooth fluctuations in the differential signal DS, which result from fluctuations in the output voltage, so as to prevent feedback of the fluctuations in the control loop.
  • Fluctuations in the output signal result in the switching converter according to the invention in particular from the fact that the switching converter absorbs energy only in discrete amounts of energy predetermined by the shape and duration of the control pulses.
  • the use of a noise shaping filter represents an effective and easy to implement measure to smooth out the fluctuations of the difference signal DS.
  • the noise shaping filter shown has two integrators INI, IN2 connected in series, the difference signal DS being fed to the first integrator INI and the output signal of the first integrator INI being fed to the second integrator IN2.
  • An adder ADD adds the difference signal DS and the output signals of the two integrators and provides the control signal RS. ⁇ L to to r- 1

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

Die vorliegende Erfindung betrifft einen Schaltwandler, der einen Schalter (T1; T2) mit einem Steueranschluss (G) und einem ersten und zweiten Lastanschluss (D, S), eine an den Schalter (T1; T2) angeschlossene Gleichrichteranordnung (GL1; GL2) mit Ausgangsklemmen (AK1, AK2), an denen eine Ausgangsspannung (Uout) für eine Last (RL) zur Verfügung steht, eine Regleranordnung (RA1, RA2), die ein von der Ausgangsspannung (Uout) abhängiges Regelsignal (RS; DRS) bereitstellt, und eine Ansteuerschaltung (AS1; AS2), die Ansteuerimpulse bereitstellt, nach deren Massgabe der Schalter (T1; T2) leitet oder sperrt, aufweist. Erfindungsgemäss erzeugt die Ansteuerschaltung (AS1; AS2) in Übereinstimmung mit einem erfindungsgemässen Verfahren gleiche Ansteuerimpulse erzeugt, deren Häufigkeit von dem Regelsignal (RS; DRS) abhängig ist.

Description

Beschreibung
Schaltwandler und Verfahren zur Ansteuerung eines Schalters in einem Schaltwandler
Die vorliegende Erfindung betrifft einen Schaltwandler und ein Verfahren zur Ansteuerung eines Schalters in einem Schaltwandler .
Schaltwandler weisen allgemein einen Schalter und eine an den Schalter angeschlossene Gleichrichteranordnung auf, wobei die Gleichrichteranordnung Ausgangsklemmen zur Bereitstellung einer AusgangsSpannung aufweist. Der allgemeine Aufbau unterschiedlicher Schaltwandler ist beispielsweise in Tietze, Schenk: "Halbleiterschaltungstechnik", 9. Auflage, Springer Verlag, Berlin, 1991, Seiten 561-576 oder Stengl, Tihanyi : "Leistungs-MOS-FET-Praxis" , 2. Auflage, Pflaum Verlag, 2. Auflage, 1992, Seiten 173-176 beschrieben. Den verschiedenen Wandlerkonzepten ist gemeinsam, dass die Gleichrichteranord- nung über den Schalter an eine VersorgungsSpannung angeschlossen ist, wobei es Aufgabe des Schaltwandlers ist, eine wenigstens annäherungsweise lastunabhängige AusgangsSpannung zur Verfügung zu stellen. Die AusgangsSpannung, bzw. die Leistungsaufnahme und die Leistungsabgabe sind durch ein ge- taktetes Öffnen und Schließen des Schalters regelbar.
Bei festgetakteten Schaltwandlern wird der Schalter in festen Zeitabständen geschlossen, die Dauer, während der der Schalter nach dem Schließen geschlossen bleibt, ist dabei von der Leistungsaufnahme der Last bzw. von der AusgangsSpannung abhängig. Bei steigender Leistungsaufnahme sinkt die Ausgangsspannung zunächst ab, wobei die Dauer der Ansteuerimpulse vergrößert wird, um mehr Leistung aufzunehmen und an die Last abzugeben und so einem weiteren Absinken der AusgangsSpannung entgegenzuwirken. Bei kleinen Lasten bleibt der Schalter nur für sehr kurze Zeit geschlossen, wobei die Schaltverluste ü- berproportional ansteigen. Es sind daher aufwendige Zusatz- rt > fD CL < t. ω £. tsi V ω W $. 03 ?r P-. CL ω tr CL o LQ co tj co co 3 σ Φ CL ω CL 03
C 3 H- fD fD fD O PJ H- fD o H- H- PJ rt c H- ) Ω P> Φ Ω H- φ Hj Ω Ω Φ Φ H- Φ Φ Φ Ω
3 co 3 ω r. 3 H 3 fD 3 & 3 Ω 3 fD Hi fD 03 tr rt 3 tr σ ? H- tr tr ω H- 3 Hj Hj tr Q rr fD CL tQ h-1 jü !-r D_ H- N 03 PJ PJ rt c 3 J J Φ J PJ co Φ 3 S* C H- C t-1 Hl r-1 tQ ü co — • 3 PJ= H-1 H 03 CL Hi Hj — ' J H- fD ω LQ 3 fD o_ rt ι-f fD fD H- J CL rt ω Ω rt CL Hj rt rt Hj 0 f Φ Hj rt rt
C LQ cn H- rr fD CQ » fD £ (D C Hi 3 ω C- H- Φ Φ tr Φ id Qj: co Φ Φ J PJ Hj Φ C
Mi π> o ΓT ι-f 3 H- 3 3 rt fD Φ Hj H- PJ Hj C= Hj T Hj Hj 3 Ω ω H- J 3
3 3 tr fD fD N J N (Q ω fD • Hj H-1 Hj 03 C ω tr rt O 03 3 IQ
01 J μ- C £ c < Ω L 03 3 TJ ι_ι. tr rt 3 •0 CL M Hl Φ Ω Ω 03 Φ
IT \- fD co ω O l-i 0 H- ^ μ- H- X P- Hj Φ PJ Φ J Oi c Φ H- 3 0 3 J tr 3^ rt 3
3 Φ rr 3 rt PJ t-T 03 s; fD 3 CO H- fD 0 03 Hj Ω H- Φ Φ Hj C PJ £ Φ
Φ Hj £ C rt < h-1 rt H- 0- Ω fD Hj Φ rt tr Φ Φ (Q Hj 3 o Hl H-1 H- C Φ
PJ fD 3 N fD H- 3 cn T Hi M H- Φ 3 Φ LQ LQ J Ω LQ rt 3 Φ Hj
< 1-1 H- LQ 03 O ι-i fD σ IQ Ω P_ J PJ M H- 1-' 3 PJ L PJ T Φ H- rt tr Φ Φ LQ Hj Hi π> to CL 3 Ω 3 Hi IQ fD fD 3* PJ C 3 3 03 Ω Φ 3 3 O 03 Φ O PJ 3 Hj φ 3 0
HS Hj fD tr C-= fD H- 3 PJ r rt ω fD 03 3 tr 3 ω LQ σ T3 Hj O 3 Hj
U fD < r . J " IQ 3 ω P_ (D Hj Ω 3 H- CQ rt Φ TJ Φ J Cß rt 3 LQ CL CL
H- C Hj fD l- C Ό fD rt Hi fD Hj IQ tr C rt φ O Φ 03 Φ H- C ≤ 3 Φ Φ CL Φ
3 CQ r. 0 rt fD 3 fD H- 01 <! Hi fD H- P> Hj ω Hi C Ω Ω Hl 3 PJ φ 0= 3 ) Hj rr N l- Hj C H- IQ 3 fD fD PJ 03 fD V- ? Ω Hi Φ tr rt tr 3 J 3 3 Hl 03 —
CD C PJ CL 3 3 CO ι-i c c c PJ rt ? tr 3 Hj -> Φ Φ H- Ω CL Φ Hl O 03 H- ι-f fD Hj l-T fD tQ fD N M 03 Ω Hi 03 tr « . c Φ PJ Φ C o Hj 3 tr - 3 3 Ω Ω rt H- Hj l-i fD 3 c r. ζ t C *. rt rt tQ O Hj H- H-1 3 3 03 ω rt 3 LQ Φ Φ tr CL tr
0) < fD 3 Hl fD J 03 fD fD H- PJ Hj N 3 rt LQ 03 Φ φ rt Φ Hj t" rt PJ H- rt fD 3 H- t"1 ω H- H- rt 3 3 fD tr IQ φ Φ CL Φ ?r 03 3 Φ t-1 Φ
H- C Hj 0 N a> rt 3 03 rt fD 0_, • Hi fD PJ tQ Hj rt J CL 3 c a C Ω H- C rt CL n 3 Hl N tr £ ω fD P- fD 3 H- rt 3 φ Φ 3 Φ Φ 3 3 3 tr CL 03 3 ≤ O H- α LQ c-- c Hj rt h- • C fD σ LQ PJ (Q ω tr1 3 03 3 CL φ CL J Φ rt CL PJ Ω Φ
• IQ ι-i 05 Φ 3 H- rt fD fD C fD 3 Ω φ PJ= Hj 3 C 3 tr tr C- H- < p fD IQ 3 N H- Ω H- PJ tr H- • CO O Hj LQ tr rt 3 LQ CL ) tr fD 3 > 3 fD 3 rt I tr 3 CL C 03 0 H- Ω 03 H- Φ Φ co LQ Φ Φ
H- 10 3 Hj 3 - H- D- fD ?r C fD H- Hl 0 rt v-> Φ 3" Φ TJ φ H- rt Ω 03 Φ rt H-
03 • tT 0= 03 fD H- 03 ü1 fD IQ ω C φ P- PJ H- c: - tr J Ω Hj <
N rt H- tQ σ rt I—1 fD PJ fD t Φ ω 3 φ Ω H-1 J PJ J tr tr 3 Φ ?
PJ c fD tsl 3 h-1 fD H- rt H- 0 ω 3 φ LQ H- Hj rt tr Φ 3 3 CL H-1 tr t-1 Hj h-1
03 C H- H- H- fD t-1 3 3 N tr fD O 3 03 tr Φ Hj CQ H- rt PJ= 0 H- - Φ rr co fD fD fD o 03 VD H- fD ω Hi a> X 3 •*• PJ Φ Hj H- c φ Ω Φ Φ 3 03 ω C H- fD rt l-j i-f "-T α -o rr 3 Ω Hj C 3 c Φ H- 03 Ω 3 H- tr Hj LQ 03 rt 03 3
3 fD C- e fD 3J fD cn 3 φ £. l-h 3 tr CL 3 tr H- Φ rt Φ
3 3 H- 3 J O fD f PJ H- Ω P- 3 PJ 3 M N H- rt φ H- Φ Φ LQ 3 CL Φ 3
3 ω fD IQ 01 M H- PJ -1 ω tr PJ= Φ 03 PJ 3 c 03 Φ £= Φ H- H- • H-
H- fD Hj rt fD fD 3 03 et Ω PJ Hj tr φ CQ rt HS tr H- I > 3 φ ? f
ΓT "3 fD fD " H- H. M fD rt C tr 03 M IS1 3 Hj Ω Φ 3 Φ LQ Φ α= H- r-1 PJ
H- M H- 3 σ\ Hi fD 3 Z rt fD 3 £ Φ LQ tr φ PJ Hj CL 3 Φ tr Hj H- φ 03
?r 3 I". 3 0 fD o 3 IQ P- Hi H- Φ Hi H- PJ co 3 c: CL 03 TJ H-1 CL PJ H- rt er fD Hi fD l-T fD 03 fD 3 Hj rt Hj tr Φ Φ "V Ω Hj H- ? 3 Φ fD fD co H- to 3 ΓΛ H- > O N 3 IQ fD 0) IQ H3 rt tr CL H- rt LQ tr H- Ω rt 3
H- H- 3 fD •d 3 H1 r-1 c fD Λ H- O Φ PJ Φ φ H- 3 H- Φ 3 3^ «Ü Hl tr
3 co CL, PJ fD Ω fD 3 c: Φ Φ H- tr 3 X Φ φ « . 0= 0 PJ= Φ 0 Hj H-1 CL fD £ n c: 3 P_ 3 3 er ^ tr Hi fD 3 tQ tr LQ J 3 Hi o Hj Hj 3 φ Φ Φ fD tr 3 03 PJ 3 fD fD fD Hi fD 3 rt Φ et Φ 3 f 3 Hi co 03 £ Q H- 3
H1 J tQ rt 03 C ω 03 3 (Q O 3 N 03 LQ 3 J J H- 3 φ •0 Φ CL d tr t* n H- 03 3 n Ω i-i Hi TJ Φ tr CL φ Φ rt 03 3 rt Φ 3 C H- Φ φ Φ CO fD !-r rt H- fD tQ 3^ t tsl fD CL ω 3 Hj H- PJ φ tr 3 » rt rt φ h-1 ω Hi 3 3 Ω
H- fD fD 03 IQ Pi 03 PJ ι-i C 3 fD o H- φ 3 rr Hj Φ 3 CL CL Φ 3 Φ Φ N tr
03 3 Hj rt ω C < P- 03 N Hj t rt Ω ^ 3 J H- Φ 3 CL PJ
1 to Hi fD rt fD ) fD PJ ' £ & Φ tr Φ Hj Φ H- C 3 fD fD CL Hi 1 1 rr 3 φ 3 h1- 3 H- ω Hj H- et
H- H- CQ fD N • rt 3 C Φ rt Ω rt Φ
3 3 Hj 1 1 CL tr Hj
OJ ω to t
LΠ o LΠ O LΠ O LΠ
CL O Φ 03 0 PJ 3 CL α 5» ) rt CL CL LQ α TJ O c: ω co tr co Φ Hl O ω Φ α CL 3 ö
PJ PJ PJ Hj rt CL tr ) H- H- H- C_ C H- φ Φ Φ Hj P- 3 rt TJ Φ rt H- C= Hj Ω H- φ Φ PJ H- ω 03 CQ H- H- Φ tr Φ Φ Hj Hl 3 Φ 03 3 Hj O φ CL Φ φ Hj Φ 3 Hj CL 3" 3 Hj CQ Φ
03 3 3 Hi PJ= CQ CL LQ CL C Hj Φ y— 3 y— Φ Φ ω to to •b 3 3 H- CL σ CO Φ 3 N X ü Φ Hj H- y-1 < Φ C C 3 φ > 3 φ φ Φ Φ c rt 3 LQ CL 3 3 H- CL Φ Ω 3 H- Φ PJ= PJ Hj rt rt rt O H- 3 ω Hj 3
LQ 03 LQ H- H- J CO Φ Φ H- 3^ 3 H- c c H- - 03 - 3 3 LQ 03 co Hl CQ N
Φ Φ ω CL Ω LQ 03 *rj rt 3 PJ H- rt Hl φ 3 rt Φ - rt H- TJ Φ H-
3 — φ φ tr Φ Φ N CL H1 3 3 Φ H- Hj ) J Φ C CL 3 Φ 3 Hj 03 φ co H- 03 3 3 rt <. to Hj C c φ rt CQ PJ H- LQ • C H-1 3 Φ f H- φ c CL c
H- rt H- • 0 Φ H- Φ Hj φ Hi Φ rt h-1 3 ? Hl CL Hj PJ r H- Φ c Ω > Φ
LQ LQ 3 Φ 3 LQ 0 Hi ≤ Hj Φ Φ tr φ CL CO • rt ω 3 Hj 3 tr 3
3 03 3 H- Hj Φ CL CQ < φ 3 CQ C Φ H- Φ Φ - Φ > rt > φ 0) LQ co CQ ≤
PJ H- PJ 3 N CL h- ' H- Ω Φ H- J Φ N H- rt Hj α H- c C 3 CQ TJ Φ r— ' 3 H- Φ H- 03 03 tr Hj X H- Hj Φ rr Φ H- 3 3 CQ N 03 J 03 LQ H Hj Hj
?r 3 c Φ H- Ω PJ Hi H- H- 03 H- H- H- 3 CL Φ J φ LQ d LQ 3 Ω Φ r-1 C CL
H- φ I-1- J LQ 03 LQ t H-1 P LQ 3 rt 3 rt Φ ω ) Ω PJ Hj PJ tr 3 Ω φ
3 3 03 t-1 rt Φ 3 Φ rt LQ φ PJ •ö h-1 Hj rt X 03 > tr > 3 3 CL PJ= LQ tr 3
Hi rt φ • 3 J 3 c £ 3 r-> & C P- tsi PJ= 3 3 LQ LQ Φ c Ϊ > Φ 03
0 Φ 3 3 3 Φ PJ r— Ω φ Φ c tr 03 CL 03 03 Φ 03 3 03 φ h-1 CL h-1 Hj LQ O < LSI LQ LQ 3 σ 03 S' C H- Hi Φ rt Φ r 03 Hj 03 0=
H- c
LQ φ N φ 3 φ 3 φ Φ Φ LQ 3 H- H- Φ Hj Φ TJ Hl y-1 CO o 03 Hj φ 3 Φ Φ Hj H- H- Ξ 03 Hi co H- 3 rt LQ Λ C Φ C J P Φ Ω c Ω rt C Ω
C- PJ= H- LQ rt rt Φ rt O Ω S ? rt Φ 3 Φ 3 LQ 3 tr 3 tr . 3 tr φ 03 <7> rt TJ PJ H- Φ Hj tr H c & s: PJ φ Hj Hj 3 c 3 PJ CL J CL
H- LQ Φ Φ Φ tr 03 tr CL J Φ 3 CQ Φ C ) H- > 03 3 03 C 3 φ H1 h-1 Φ
3 PJ φ H- Hi W- H- ω rt Φ Φ h-1 03 CL rt Hj rt 3 Ω PJ Ω 3 LQ 3 rt Φ rt Φ H-
Φ 3 H- Ω w- Ω 3 rt 3 Hj rt rt PJ CL 03 tr Ϊ ) tr LQ Φ H- H- 3
03 LQ 3 tr 0 tr Φ PJ= φ CL c Hi CL 3 Φ PJ < rt PJ LQ PJ 03 Hj 3 PJ 3 Φ
03 φ Φ CL 3 3 H- φ 3 Hj < PJ CL 3 Hi 0 Φ PJ PJ rt PJ Φ 3 3
03 Hj 3 φ Φ C 3 3 LQ Φ O 3 c;= 3 C rt tr rt t Φ 3 PJ 3 CL <
& TJ 3 H- to φ φ Φ Λ Hj H- N Hj Φ c φ 0 tr tr 3 -1 φ CO
CQ J CL 3 Φ 3 ? . 3 t: LQ rt ≤ - CL Hj 3 3 PJ= rt CL LQ Φ Φ Hj Ω
H- 3 c & J Φ Hi P •* Φ φ H- φ H- LQ CL LQ 3 Φ Φ Hj Hj Hl tr
3 3 03 CQ c 3 Φ 3 φ 3" 3 LQ CL 03 s- 3 3 Φ LQ 3 CQ CO PJ J
. T C Hi rt φ Hi J Hj h-1 tr N Φ H- Ω H- •O Φ Hj H- Φ Φ Ω rt ≤ tr y-1
Φ 3 P J Hj > Φ Ω LQ 3 Φ er Φ tr Φ . 0 c Hj C LQ H- 3 tr Φ Φ Hj rt
3 LQ tr 3 3 3 tr 0= PJ Φ Φ φ N CO H- Φ 3 3 h-1- φ ≤
03 Hj CL CL CQ N Φ LQ 03 c 3 3 3 < LQ 03 Φ Ω Φ 03 Φ Φ 0 03 3 PJ
N c H- rt CQ s: P- O Hfl PJ H- φ Φ C tr H- 03 C rt 3
CL c 3 N Φ Φ PJ Ω H- H- rt C X N Φ LQ PJ to to 3 03 3 LQ C
Φ 3 LQ ζ CD C LQ tr Ω Φ Hj 3 H- Ξ h-1 ω < rt 3 Φ Φ Φ Φ CL Φ Φ y-1
Hj H- 03 H- Φ Φ 3 LQ φ tr r-1 Φ CL 3 Φ Φ H- O rt 03 LQ LQ 3 H- 3 Φ
3 Hl 03 CO Hj PJ PJ Hj ? CQ rt PJ H- LQ 3 CL Φ rt Φ y— > φ N 3 PJ= H
3 0 Ω H- tr PJ Φ Φ CD > 3 J Hj Φ Φ C Z Φ ErÖ c rt Hj tr H3 3 Φ 3 H- φ 3 0 Φ PJ 3 PJ LQ tr C 03 Hj CO Ω Φ 3 LQ
03 • 3 Φ PJ TJ « . 0 rt H- CL c 03 H-1 φ h-J Φ H- J LQ r-1 H- CL Φ
LQ 3 £ Φ Φ Hi Φ CQ Φ LQ CO Hi rt Φ H- Φ Hj LQ 3 PJ Φ rt CO Φ 3
PJ α= CQ rt r-1 Hj H- CL 3 Φ φ Ω Φ Φ PJ H- H- H- 3 O 3 H- Φ Ω 3 PJ=
3 tr 0 N 03 O LQ 3 3 < t. tr H- C tr Ω LQ rt 3 PJ Hj LQ Ω 3 tr DO
LQ Φ ϊ . H- φ c LQ H- Φ PJ= PJ 3 Φ tr tr 1— ' Φ tJ h-1 CL CD t PJ S
CO Hj LQ Φ LQ Φ Φ 03 3 Φ 3 Hj 3- h-1 PJ Hj SD: φ φ rt C 3 03 Hj f h-1 Φ
03 CQ φ H- 3 Hj H- LQ Hj rt 3 H- 3 Hj H- tr C TJ H- PJ rt Hj Φ
Ό rt s: PJ N Ω H φ K C rt Hi CL 3 LQ Ω O 03 Φ 3 PJ Ω 03 Φ ?V 3
PJ Φ PJ= Φ " PJ PJ Ω H- CQ - Hj φ TJ H- ^ tr CL Φ Hj LQ 3 tr rt Hj 3
3 H- t 3 03 c rt C tr 3 rt Φ Hj C LQ O Φ Φ Φ - 3 rt PJ J S
3 LQ CQ LQ rt Hl rt tr H-1 CL & Hi -1 Hj Hj H- C Φ 3 3 y-1 Φ
C rt rt rt tr rt C- co - h-1 φ J C 0 03 H- 3 rt CL 3 Hj 1 w- Φ Hi
3 Φ φ 3 H- H- H- 03 Φ y- Φ 03 3 1 H- LQ PJ rt 3 X
LQ 1 CL LQ Ω CQ 3 1 rt 1 Φ 3 1
1 1 N 1
zu einem der periodisch wiederkehrenden Vergleichszeitpunkte das Referenzsignal so erzeugt die Ansteuerschaltung einen An- steuerimpuls, wodurch der Schaltwandler Energie über die Versorgungsspannung aufnimmt und an die Last abgibt . Die pro Einschaltvorgang aufgenommene Energie ist bei dem erfindungsgemäßen Schaltnetzteil jeweils gleich und von der Dauer des Einschaltvorgangs und der Versorgungsspannung abhängig. Eine Energieaufnahme über die Versorgungsspannung findet bei dem erfindungsgemäßen Schaltwandler nur in diskreten Energiemen- gen statt. Die maximal aufnehmbare Leistung ist dabei von dem minimalen Zeitabstand zweier AnSteuerimpulse bzw. von der Periodendauer des Taktsignals, nach dessen Maßgabe ein Vergleich zwischen dem Referenzsignal und dem Regelsignal erfolgt, abhängig.
Zur Bildung des Regelsignals aus der AusgangsSpannung oder aus einem zu der AusgangsSpannung proportionalen Signal weist der Schaltwandler eine Regleranordnung auf, die vorzugsweise einen Proportional-Integral-Regler aufweist. Die Regleranord- nung bildet das Regelsignal vorzugsweise aus einem Differenzsignal aus der AusgangsSpannung, bzw. einem zu der Ausgangsspannung proportionalen Signal, und einem Referenzsignal, wobei das Differenzsignal mit sinkender AusgangsSpannung zunimmt. Die Regleranordnung ist vorzugsweise so ausgebildet, dass das Regelsignal einen Signalanteil aufweist, der durch Integration des Differenzsignals gebildet ist. Die Ausgangsspannung unterliegt aufgrund der Energieaufnahme des Schaltwandlers in diskreten gleich großen Energiepaketen Schwankungen, die durch die Integration des Differenzsignals ausgegli- chen werden, um eine Rückkopplung dieser Schwankungen in dem Regelkreis zu verhindern.
Die Ansteuerung des Schalters nach dem erfindungsgemäßen Konzept ist nicht auf spezielle Arten von Schaltwandlern be- schränkt. Eine Ansteuerschaltung zur Ansteuerung des Schalters nach dem erfindungsgemäßen Verfahren ist mit Vergleichs- weise niedrigem Schaltungsaufwand realisierbar und daher vorteilhaft bei einer Vielzahl von Anwendungen einsetzbar.
Die vorliegende Erfindung wird nachfolgend in Ausführungsbei- spielen anhand von Figuren näher erläutert . In den Figuren zeigt
Figur 1 ein erstes Ausführungsbeispiel eines erfindungsgemäßen Schaltwandlers mit einem Schalter, einer an den Schalter angeschlossenen Gleichrichteranordnung, einer Regleranordnung und einer Ansteuerschaltung,
Figur 2 zeitliche Verläufe ausgewählter Signale in dem Schaltwandler gemäß Figur 1,
Figur 3 Ausführungsbeispiel einer Ansteuerschaltung,
Figur 4 zeitliche Verläufe ausgewählter Signale bei einer Ansteuerschaltung gemäß Figur 3,
Figur 5 Ausführungsbeispiel einer Regleranordnung,
Figur 6 weiteres Ausführungsbeispiel einer Regleranordnung, die ein Noise-Shaping-Filter aufweist,
Figur 7 weiteres Ausführungsbeispiel eines erfindungsgemäßen Schaltwandlers.
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelemente und Signale mit gleicher Bedeutung.
Figur 1 zeigt ein erstes Ausführungsbeispiel eines erfin- dungsgemäßen Schaltwandlers, der eine annäherungsweise lastunabhängige AusgangsSpannung Uout aus einer Eingangsspannung Uin zur Verfügung stellt. Der Schaltwandler weist einen als Leistungstransistor ausgebildeten Schalter Tl auf, der in Reihe zu einer Primärspule Ll eines Transformators TR an eine EingangsSpannung Uin zwischen einer Klemme für Versorgungspotential und einer Klemme für Bezugspotential M angeschlossen ist. Die Primärspule Ll ist induktiv mit einer Sekundärspule L2 gekoppelt, wobei der Sekundärspule L2 ein Gleichrichter, der in dem Ausführungsbeispiel aus einer Reihenschaltung einer Diode Dl und einem Kondensator Cl besteht, nachgeschaltet ist. Eine AusgangsSpannung Uout ist an Ausgangsklemmen AKl, AK2 an dem Kondensator Cl abgreifbar. An die Ausgangsklemmen AKl, AK2 ist eine Last RL anschließbar, die in dem Ausführungsbeispiel als ohmscher Widerstand dargestellt ist. Die Anordnung mit dem Transformator TR, und dem Gleichrichter, bildet allgemein eine Gleichrichteranordnung GLl, die in Rei- he zu dem Leistungstransistor Tl an die VersorgungsSpannung Uin angeschlossen ist.
Die Primärspule Ll nimmt bei leitendem Leistungstransistor Tl Energie auf und gibt diese anschließend bei sperrendem Leis- tungstransistor Tl über die Sekundärspule L2 und den Gleichrichter Dl, Cl an die Last RL ab.
Zur Ansteuerung des Leistungstransistors Tl ist eine Ansteuerschaltung ASl vorgesehen, die Ansteuerimpulse AI nach Maß- gäbe eines Regelsignals RS erzeugt. Der Leistungstransistor Tl leitet nach Maßgabe der Ansteuerimpulse AI, wobei diese Ansteuerimpulse in dem Ausführungsbeispiel gemäß Figur 1 dem Gate-Anschluss G des Leistungstransistors Tl direkt zugeführt sind.
Das Regelsignal RS wird von einer Regleranordnung RAl abhängig von der AusgangsSpannung Uout erzeugt . Der Regleranordnung RAl wird hierzu ein Ausgangsspannungssignal US zugeführt. Zur Bereitstellung dieses Ausgangsspannungssignals US ist ein Optokoppler OK mit einer Leuchtdiode und einem Photowiderstand PT vorgesehen, wobei die Leuchtdiode LED in Reihe zu einem Widerstand Rl zwischen die Ausgangsklemmen AKl, AK2 der Gleichrichteranordnung GLl geschaltet ist. Die Kollektor- Emitter-Strecke des Phototransistors in Reihe zu einem Widerstand R2 zwischen ein Versorgungspotential V2 und Bezugspotential M geschaltet. Das zu der AusgangsSpannung Uout pro- portionale Ausgangsspannungssignal US stellt eine Spannung gegen Bezugspotential M dar, die an dem Kollektor des Fototransistors PT abgreifbar ist.
Die Regleranordnung RAl ist derart ausgebildet, dass sie ein Regelsignal RS zur Verfügung stellt, welches mit sinkender
AusgangsSpannung Uout ansteigt. Der Aufbau einer solchen Regleranordnung RAl wird anhand der Figuren 5 und 6 noch erläutert werden.
Die Ansteuerschaltung ASl zur Erzeugung der Ansteuerimpulse AI abhängig von dem Regelsignal RS weist eine getaktete Vergleicheranordnung Kl auf, deren einem Eingang das Regel- signal RS und deren anderem Eingang eine Referenzspannung Vref zugeführt ist. Die Funktionsweise einer solchen getakte- ten Vergleicheranordnung Kl wird nachfolgend anhand von Figur
2 erläutert.
Figur 2 zeigt beispielhaft einen zeitlichen Verlauf des Regelsignals RS, welches in dem Beispiel um das konstante Refe- renzspannungssignal Vref schwankt. Figur 2 zeigt des Weiteren den zeitlichen Verlauf eines Taktsignals CLK sowie den zeitlichen Verlauf eines Ansteuerimpulse AI aufweisenden Ansteuersignais für den Leistungstransistor Tl.
Die Vergleicheranordnung Kl vergleicht in periodischen Zeit- abständen, welche in dem Beispiel durch steigende Flanken des Taktsignals CLK vorgegeben sind, das Regelsignal RS mit dem Referenzspannungssignal Vref. Ist das Regelsignal RS dabei größer als das Referenzspannungssignal Vref, wie dies zwi- sehen den Zeitpunkten tO und tl und den Zeitpunkten t2 und t3 der Fall ist, so erzeugt die Vergleicheranordnung mit jeder steigenden Flanke eines Taktimpulses, bei welchem das Regel- signal RS größer als das Referenzsignal Vref ist, einen An- steuerimpuls, wobei die Dauer der Ansteuerimpulse AI in dem Ausführungsbeispiel der Dauer der Taktimpulse des Taktsignals CLK entspricht. Ist das Regelsignal RS kleiner als das Refe- renzsignal Vref, so werden keine Ansteuerimpulse erzeugt, wie innerhalb eines Zeitraumes zwischen den Zeitpunkten tl und t2 dargestellt ist.
Figur 3 zeigt ein Ausführungsbeispiel einer schaltungstechni- sehen Realisierung einer getakteten Vergleicheranordnung Kl gemäß Figur 1. Hierbei ist ein Komparator Kl vorgesehen, dessen Plus-Eingang das Regelsignal und dessen Minus-Eingang das Referenzsignal Vref zugeführt ist. Ein Ausgangssignal des Komparators K ist einem Set-Eingang S eines RS-Flip-Flops FF zugeführt, das durch das Taktsignal CLK getaktet angesteuert ist. Hierzu ist das Taktsignal CLK einem Takteingang des RS- Flip-Flops FF zugeführt. Das RS-Flip-Flop ist dabei derart ausgebildet, dass es jeweils mit einer steigenden Flanke des Taktsignals CLK das an seinem Set-Eingang S anliegende Signal übernimmt. Weist das Ausgangssignal des Komparators K einen oberen Pegel auf, weil das Regelsignal RS größer als das Referenzsignal Vref ist, so wird mit einer steigenden Flanke des Taktsignals CLK das Flip-Flop FF gesetzt und am Ausgang Q des Flip-Flops steht ein Signal mit einem oberen Ansteuerpe- gel zur Verfügung. Einem Rücksetz-Eingang R des Flip-Flops FF ist ein mittels eines Verzögerungsglieds D verzögertes Taktsignal zugeführt, wobei das Flip-Flop FF nach Ablauf einer durch das Verzögerungsglied D vorgegebenen Verzögerungszeit nach einer steigenden Flanke des Taktsignals CLK zurückge- setzt wird. Das Verzögerungsglied D bestimmt dabei die Dauer eines erzeugten AnSteuerimpulses, wobei mit einer Ansteuerschaltung gemäß Figur 3 Ansteuerimpulse erzeugbar sind, die - anders als in Figur 2 dargestellt -, kürzer oder länger als halbe Periodendauern des Taktsignals CLK sein können.
Dem Flip-Flop FF ist in dem Ausführungsbeispiel ein Impulsformer IF nachgeschaltet, der aus den am Ausgang des Flip-
C α CD 3 H Φ H- J tr rt 3 m H- Hj 3 TJ PJ C LQ N Tl 3 3 > LQ H 3 CL N Φ ffi CL Φ Tl
3 Φ Ω PJ PJ H- ω c Φ 0 H- H- CO ) C C y-> 3 3 PJ c H- H- Φ c Φ 3 H- φ Φ H- Φ H- r-1
CL Hj tr Ω ?r 3 rt CQ H- Hj rt 3 rt rt CD 3 C O CL 3 Hj LQ rt rr CQ 3 • rt 03 H- Φ 3 3 3 O
PJ tr r Φ • LQ • H- LQ LQ 03 Hj LQ c rt H- CQ CL c rt LQ X σ φ TJ
Φ H- y-1 01 03 CL CL Q Φ PJ 0 PJ 03 1 CL φ ω Cd Hj Φ ω Ω Φ Φ Tl rt rt Ir1 3 03
H- 3 rt CL H- α Φ Φ to H- 3 N 3 3 03 W 3 H- CQ Φ Ω tr 3 ω Hi H- Φ
3 C φ LQ H Φ 3 Hj 3 LQ C 03 LQ H- H- C 3 J Hj LΠ CO tr J φ ω H- σ O Ω H- O o
Tl 3 03 3 PJ Hj LQ Φ Hj <! CD LQ 3 3 φ J φ Φ C 3 T. Φ 3 X 03 σ
H- H- LQ O JU X φ N Φ 3 £ Φ 03 3 LQ LQ 3 3 H- N CD et 3 CL 1 H- J rt Φ PJ
3 LQ Φ r Φ Hj z CD Φ t Hj TJ PJ PJ 3 rt φ O co Φ CL LQ φ Tl 03 LQ PJ C Hj 3 r c > 3 03 Hj CQ φ Ω φ H- P 03 PJ 3 £ N C 03 H- rt 3 φ 03 TJ 3 C- 3 Φ t-1
Φ HJ CO < H- 03 rt H- tr Hj ω Ω rt 3 LQ Φ 3 rt LQ Ω 0= tr O H- Φ Hl LQ 3 H-
LQ - 2 0 LQ rt Φ rr PJ 03 rt *- PJ= 3 < H- φ LQ Φ rt tr Hi CL PJ H- J Φ rt CO Φ
Hj LΠ PJ Hj 3 φ 3 Φ y- rt ? Hj C Hj H- 03 H- y-1 Φ ω Φ 3 r-1 3 CO H- φ rt LQ
PJ CL tΛ) N PJ rt Φ CL 0 X 3 Φ 3 rt rt C y-1 Φ Hj rt co LQ CL TJ tr CD H- Hj 0 Φ y— CL J LQ C c CO ω Φ 3 H- TJ Φ LQ Hi Φ O C H- Hj 03 φ c Tl PJ Ω 3 P) LQ 3
Φ PJ 03 PJ LQ CO 3 Ω Ω rt Φ TJ Hj CQ t CL Φ 3 C 3 3 M J F PJ rt H-1 TJ Hl tr Φ 3 H- CL co Hj tr 03 CL tr tr co CD 03 φ H- rt LQ 3 tr Φ 3 Φ 03 rt Φ co CO Φ
LQ t Φ ≤ o PJ J H- Ω JÖ c H- N 3 3 to > TJ y- H- φ 3 l-h PJ tr H- Ω 3 to φ Φ Φ t"1 N y-1 ω tr Φ 3 o LQ c φ Φ T. φ C- t: C 03 Hj O 3 CL co Φ 03 tr φ 03 LQ CL P- s- rt rt rt PJ LQ LQ 13 3 LQ 3 Hi Hj H- 03 h-1 3 rt > Hj H- rt H- rt Φ H
LQ rt Φ H- ω Φ Φ Φ » y— <3 J Φ C Φ O 3 hh 03 LQ C PJ 3 3 H- Φ 0= 3 O 3 3
Φ Φ t-j Φ φ LQ H- Hj Hj rt Φ CL y— Hl 03 O Hj •Ü Φ P Φ 3 tr 03 Φ Φ Hj Hj TJ
CD Φ rt C Φ Hj Φ N P Hi TJ Φ O 03 tr X LQ CD rt Hj LQ t^ 03 co TJ C y-> H- < 3 o= Φ CO CO 3 Hj PJ ω c α tr C= Φ 3 Hi Hj < PJ CO H- Φ 03 Φ Φ et Ω •-_ φ
Φ rt LQ Φ H- Hi h-1 t CL 3 Hj co Hj tr Hj N rt to C Φ 3 rt 3 C 3 H- Hj tr LQ 03
Hj Φ 3 Hj rt Hl O CO O > c= rt Hj PJ CD H- φ 3 Hj 3 Hj X Φ H CL r PJ PJ φ Φ tr PJ LQ 3 Ω C TJ Φ Hj C Ω c c rt TJ O LQ LQ 3 PJ Φ Hj Tl Φ tr 1— ' Φ 3
PJ fo h-1 y-1 CL Φ tr 3 J H- - CL co X 3 H- 3 H- J 3 Φ CQ H- tr 3 3 H- 3 H- r-1 rt Hj y-1 Φ Φ Φ rt PJ α Hj 3 3 LQ LQ CL ω LQ O 3 J y- tr 3 Φ 03 CL 3 PJ Ω
LQ to H- c Φ N rt 3 PJ φ CL C PJ φ rt 03 3 3 y— co Φ CL H- H- Φ TJ c > tr 3 3 Φ Φ
Φ y— CO Ω C rt CL 3 Φ 3 3 X Φ tr CD C Φ 1- H- φ 03 3 C 03 C Φ LQ c Ω H-
3 Φ tr H 3 Φ Φ y- Hj LQ LQ O H- d Φ < 3 3 LQ 03 Hj > rt r-1 CD 3 CL LQ tr Φ
Hj J Φ PJ CL Hj 3 φ N 03 TJ 3 3 H- Φ LQ 3 TJ rt 3 O Tl ω CL LQ O Φ rt co c Hj X h-1 ≤ H- Φ 03 TJ CL 03 Hj 03 > PJ H- CD Hj φ r-1- PJ < TJ ω Φ N tr 03 J rt LQ CO Φ 3 H- H- Φ < TJ CD 03 C 1— ' Φ rt 03 PJ Φ 3 Φ rt H-1 ζ
0 φ £ 3 03 Φ l-> 0 N H- 3 LQ O CL H- rt H- 03 ω h-1 Φ Φ 3 > CQ LQ Hj H- t-3 CL 3 H- tr 03 Φ 0 H- CQ >• 3 c rt to Φ 3 rt 3 Φ Φ PJ= LQ LQ Hj C Φ X φ ω y— 3 Hj H- 03
Φ H- Hj Hj LQ Ω CL Φ φ PJ Φ 03 Hj 3 J to Φ CL Φ 3 Φ 3 03 PJ= H- PJ Φ Ω
H- rt rt CL 3 tr CO φ CL 3 H- O ω Φ 03 X PJ 3 ω H- Φ Hj rt 3 3 H- t: Φ 3 B* tr
N Φ 3 PJ to 3 φ tr Ω 03 H- Φ CL φ y-> LQ 3 3 c ω • H- = LQ Hh Hj CD tr φ
CL rt rt C M 0 co Hj CO Φ tr co 3 3 J Hj 03 03 J φ • 3 rt rt tr 3 Φ rt H- Φ 03 3 φ 3 03 S* PJ Ω J J H- Φ ra 03 c Hj LQ Φ ö J PJ 03 H- rt
Hj Φ LQ P CQ φ rt to tr N c LQ 3 s o < TJ CD tr H- h-1 Hj y-> Φ ω rt CQ Φ φ
H- tr Φ Hj 0 Φ PJ c rt Hi 3 H- JÖ Ό Hj PJ t CL Φ Φ PJ rt ω H- H- 0 TJ C H- h_ 3 H- φ 3 CL Hj H- H-1 C J > 3 Φ < Φ 3 CL Φ Φ 3 3 Φ 3 3 Hj H- Φ 3
Hj 3 Hj - Φ tr rt φ 3 CL h-1 C- c Hl Hi 3 Φ LQ co CL tr LQ 3_ φ C 03 φ Hj Φ
0 TJ φ 3 n φ Φ H- LQ Φ CQ 03 Φ PJ t C 3 Φ Φ ω O 03 y-1 H- 3
TJ Hi CL H- ≤ to 3 Hj 3 CO 3 N LQ 1 Hj C • 3 Φ H H- PJ c Φ CQ 3
0 0 Φ 3 0 3 O Φ J C PJ w Φ Hi LQ N Hj Hj Φ 3 3 Hj rt J Tl 3 $. TJ C
Hj TJ Hj 03 tr J LQ Ω CO 3 3 2 LQ 3 H- 3 ö 03 c PJ PJ y-1 φ Φ 3 H- rt Φ c 3 rt 0 rt Φ Ω φ tr to O H- Φ LQ 3 N H- CO 3 3 Φ M Hj Ω C LQ 03 H- y- rt
H- Hj > H- H- tr 03 PJ t Hj 3 Hl LQ 03 CL Φ H- CL O 03 X H- tr 3 C rt 03 co Φ
0 rt 3 3 Ω PJ O CL c P CL PJ TJ Φ LQ φ Hj H- rt 3 PJ rt CL C Hj Φ Φ φ Hj
3 H- co 3 CL 2 tr rt c 3 3 03 tr φ 3 PJ CD to 3 Hj ω Hj 3 Φ CD tr φ
PJ 0 rt rt H- PJ J C- H CL c 1 Hj CD LQ 3 O φ PJ 3 rt O CQ Ω CL LQ >J> Φ H- > 3 y- 3 φ - Φ LΛ> 3 » φ 3 rt Φ LQ > c: O 3 C rt X Φ PJ 3 3 M
PJ PJ C 03 LQ rt LQ 3 LQ O CL 3 t-1 c 3 Hj PJ 3 Φ H- Hj 3 CL C
3 Φ Φ J Φ s: co PJ Φ 03 LQ 03 LQ CL H- LQ LQ Φ Hi 3
1 Φ Hj 03 tr rt 0 PJ φ ω Hj a CO 1 1 1 Φ P CL CO 1 φ 1 1 1 3 Hj
teil aus der Rückkopplung des Ausgangssignals über den zweiten Schalter S2 und der Integralanteil aus der Rückkopplung des Ausgangssignals über die Anordnung aus dem ersten Schalter SI und der Kapazität C2 erfolgt. Die getaktete Ansteue- rung des ersten und zweiten Schalters SI, S2 bewirkt, dass das Ausgangsspannungssignal US nur für jeweils durch das Taktsignal CLK vorgegebene Zeitdauern für die Bildung des Regelsignals RS ausgewertet wird.
Eine weitere in Figur 6 dargestellte Ausführungsform der Erfindung sieht eine Regleranordnung vor, bei welcher das Ausgangsspannungssignal US mittels eines Operationsverstärkers OPV mit einem Referenzsignal Vref2 verglichen wird, wobei am Ausgang des Operationsverstärkers ein Differenzsignal DS aus dem Ausgangsspannungssignal US und dem Referenzsignal Vref2 anliegt, wobei dieses Differenzsignal mit sinkender Ausgangsspannung ansteigt. Diesem Operationsverstärker ist gemäß der weiteren Ausführungsform der Erfindung ein hinlänglich bekanntes Noise-Shaping-Filter nachgeschaltet, um Schwankungen des Differenzsignals DS, die aus Schwankungen der Ausgangsspannung resultieren, zu glätten, um so eine Rückkopplung der Schwankungen in dem Regelkreis zu verhindern. Schwankungen des Ausgangssignals resultieren bei dem erfindungsgemäßen Schaltwandler insbesondere daraus, dass der Schaltwandler E- nergie nur in diskreten durch Form und Dauer der Ansteuerimpulse vorgegebenen Energiemengen aufnimmt. Die Verwendung eines Noise-Shaping-Filters stellt eine wirkungsvolle und einfach zu realisierende Maßnahme dar, die Schwankungen des Differenzsignal DS zu glätten.
Das dargestellte Noise-Shaping-Filter weist zwei hintereinander geschaltete Integrierer INI, IN2 auf, wobei dem ersten Integrierer INI das Differenzsignal DS und dem zweiten Integrierer IN2 das Ausgangssignal des ersten Integrierers INI zugeführt ist. Ein Addierer ADD addiert das Differenzsignal DS und die Ausgangssignale der beiden Integrierer und stellt das Regelsignal RS zur Verfügung. ω L to to r-1
LΠ O LΠ o LΠ o LΠ
t* 3 rt < 3 rt Cd Tl Hi ü > Φ 3 Hj 3 03 φ tr1 X H- O φ M co < N t, α I— e Od
C φ Φ Φ C- C c H- Φ PJ 3 Hj PJ Φ 0) Φ 0 Hj φ o= 3 f H- 3 rt Hj φ H- Φ H- 3 Φ
Φ 3 3 Hj 3 3 Ω 3 LQ CQ c CD Hh y- H- X H- Hj H- 3 TJ « 3 Φ φ y— Hj Hj Ω CL H-
3 LQ rt CD LQ X LQ c rt φ rt 0 03 Ω H- LQ Φ CQ 3 c O C hh CL Ω CL tr
3 H- O PJ 1 CD Hj Hj Φ H-1 tr 3 H- Φ H- rt Φ r-1 LQ σ Φ φ tr 3 Φ CL CL φ C PJ Hj h-1 Φ LQ < C LQ Φ rt PJ LQ Ω C 3 CQ α PJ Hj Hj < 3 Φ CL H- H- Φ
3 0 h-1 LQ CO H- O Φ O. O CL Φ rt H- - Φ 0J: tr 3 φ PJ 3 H- H- Φ Φ co c 3
H- S φ 3 c C 3 3 3 Hj Φ Hj 3 Φ tr Φ LQ ω N LQ 3 Hj 3 Hj
CL rt £ 3 tr1 Φ < PJ= N LQ Hj H- Φ LQ £ > h-1 3 03 C 3 rt Φ TJ LQ CL Ω 3 ω Tl Φ φ 3 LQ φ Hj Φ Ϊ > Φ Φ 3 Hj φ Φ tr1 3 rt PJ 3 H- H Φ 3 c y- CL P- tr PJ rt 0 Hj
03 H- CL 03 H- Hj φ H- LQ > TJ Hh CD 3 Φ £ » C rt PJ H- h-1 H- PJ φ y-> PJ Hj Hh
03 CQ 03 CO rt 3 LQ φ 3 c H- Ω 3 μ- Φ > Hl PJ ?r r-1 H- CQ Ω 03 φ 3 3 H- π rt CO TJ rt TJ Φ rt σ CQ y-1 3 tr 03 3 CL 3 3 c φ rt H- CQ Φ tr TJ H- CL 3
0 Φ PJ C c Hj CO Φ rt co CL PJ CL rt CL PJ CL J Hl H- ω LQ rt 3 φ to φ Φ N CL CL
3 PJ N 3 3 Ω Φ 3 Φ f- i— • Φ f- 0 03 Φ tr 3 H- Φ 3 Φ Hj φ N φ C
CL 3 c 3 LQ Φ PJ tr H- C φ 3 rr Hj 3 3 03 Hj 3 CL Φ LQ 03 CL Φ LQ H- TJ H- $. Hj 3
Φ LQ C 03 C PJ 3 Φ Hj LQ φ LQ LQ φ Φ H- Hj 3 H- 3 £ Φ 0 φ rt H- LQ
3 > 01 3 rt tr1 CQ 1— ' Hj N CD rt H CO CL Hj Φ J < Φ rt H- y— CL Hj CQ > ω
03 C TJ LQ Hj t LQ rt £ H- Φ LQ Hj J H- W- CQ tr O 3 H- CQ Hj D H- H- H- Ω 3 LQ
PJ O O PJ Φ S* Φ 3 c φ PJ C 3 Φ Φ N Φ 0= Φ N TJ CL H- 03 0 Ω tr co Φ rt LQ rt α 3 C tr PJ H- TJ LQ 3 H- 3 H H- ≤ LQ o φ Hj LQ Ω CL tr Φ rt 3
0 PJ Φ H- CD 3 H- 3 rt c rt Qj: Hj CQ 3 φ CO rt ≤ t-1 tr1 h H- H- 3 tr Φ φ 3 φ P>:
Hj 3 3 3 H- CL r-1 CL Φ κ7> CL H- PJ H- Ω 03 Φ H- ?. PJ rt Ω α J 3 c t >
CO LQ rt 03 CL Hj 03 Ξ • ω tr 3 tr f P- Ω Ω CL tr Φ H-1 Z CL
H- PJ s N φ φ
CO H- N rt Φ Φ Φ Φ Φ Φ 3 rt 3 φ PJ μ- Φ 03 tr μ- tr PJ rt Hj s- Hj 3
O X J ≤ O H- rt Hj ω Hj c α O φ 3 y- CD H- Φ ω 03 Φ C to Φ C 03 φ H- to y- H- Hj 3 CQ c CL Hj H- Hj rt rt ω rt rt co Φ CL 3 co CL Φ rt H- 3 O
Φ CQ Φ F- » 3 Φ Φ CL Φ rt Φ Hj Φ H- Φ Hj PJ TJ Ω J 3 s: Ω P> 03 03 C CL 3 CL 3 φ Hj Φ CL d H- tr CL CL Hj 3 3 Hj 3 > c tr
3 3 tr C rt 03 c to H- CQ rt Hj H- 3 3 0 PJ Φ N H- H- X CL CL 3 y- PJ Q φ LQ Φ 03 * • Φ Hl CL CD Hj φ rt Hj Φ LQ Φ tr tr Hj i. TJ 3 rt φ φ 03 CD y-1
Φ 3 Φ 3 LQ 0 Hj P φ 0 Ω LQ CO PJ= C CQ Φ φ H- Φ PJ tr CD N rt φ rt
CQ 03 Φ 3 σ tr Hj tr Φ l_l. Ω LQ 03 Tl J 3 3 H- TJ 03 Hj CL Hj ≤ φ ≤
Ω > Ω t tr CL J ) Hj Φ t-1 φ tr rt Hj tr o= Φ Ω H- Φ Φ Φ H H- c PJ fjj tr * tr y- H- Φ tr 1— ' c 3 φ c CL J h-1- Φ Φ LQ LQ Tl 03 Hj tr 0 3 3 J CD φ y- 3 y- ' ι-> PJ φ 3 Φ CQ 3 O H- 3 Φ Ω Λ J I—1 Hj o H- Φ CL CL X Ω Hj CQ CL
0 » h- ' 3 CL ω H- LQ N CL 3 LQ 3 rt tr H- C tr H- Φ 0 3 Φ C^ t Φ rt tr H- h-1
03 rt 3 Φ PJ S CQ Φ Φ φ £ Φ 3 Φ Φ Ω Λ LQ CL 3 03 φ 3 CD Φ 3 PJ Φ
03 > Φ φ rt rt H- tr H- Hj CL H J 3 3 tr e Φ Φ N CL rt hh H- 3 TJ c H(
Φ t* rt 3 Φ O CQ Φ rt M Φ PJ 3 tα N CL 03 Φ ζ 3 C J PJ Φ N LQ c Ω
3 to • 3 Hj rt PJ= H- 3 3 Hj X 0- to H- Φ rt 3 PJ= CL Φ c 3 Hj Φ 3 N h-1 tr CQ
Hl 03 Hj 03 H- H- rt rt -1 PJ 3 CL 03 N tr PJ H- φ α Φ H- J 03 H-
03 PJ M P co Φ rt TJ Ω Ω Φ tr1 H- Φ tr σ Φ Hl c Hj 3 rt y- Φ φ CL 3
H- tr H- Hj Ω o H- CQ H- tr tr 03 Φ 3 Hj 3 CO co φ Φ rt Φ N N TJ ω H- 3 φ CL
3 LQ 3 tr to 3 1 Φ Φ rt Ω H- J 03 φ P- Ω H- Hj » Hj 3 CL z CD C Hj
CL Hj Φ < PJ Φ s: Hj tr 03 C 3 Ω H tr 3 N ω Φ H- TJ 3 n > hh ω
• φ Φ H- PJ Φ rt y-1 £ ? PJ PJ φ Φ CL CL rt 03 CD J ?r tr1 3 φ 3 0
H- > Hj rt 3 .ö 3 Φ s α H- C 03 tr X c PJ Φ Φ Ω 3 rt CQ CQ H- ≤
TJ Hi C CD Φ Φ CL H- H- CL 3 Hj t-1 PJ rt rt s LQ CD CD C H tr 3 Φ rt rt 3 0
PJ tr 03 O Hj to H- 3 03 Φ c LQ CL CL Φ c 03 €. rt CD Φ PJ Φ C <. Φ H- tr
Hj PJ LQ Hj φ φ φ rt 3 ω Φ w- Hl H- PJ CQ H Hj X 3 3 er 0 C « . 3
PJ Hj PJ LQ ι-3 H- Φ Hj O J Tl LQ PJ 03 CL tr LQ 3 rt > PJ H- rt LQ Φ Hj Φ 0 J y— - 3 C to tr 3 3 0 - C PJ Φ CL 3 CL C Φ 3 X 3 CD N CD D LQ Hj Hj y— CL
LQ 3 Φ CD 0 Φ CL Hj Hi H 3 3 H- PJ Hl Hj 03 rt TJ H- 03 rt φ H- LQ Φ H-
Φ CL 03 LQ J Ω CL Hj 3 O 3 PJ 3 Φ Φ C CL rt 03 1= LQ Φ H- H- LQ 3 φ Φ y— P- CO CD 3 N tr Φ Hi H- σ J ?r 03 Hj 3 Φ Φ P- 3 H- LQ 3 φ TJ LQ N
Φ TJ TJ C J Hj H- CQ £ tr rt Φ α (_J. CD LQ 3 C LQ CQ J 3 3 tr c φ φ σ
N PJ o Φ 3 rt 3 Φ 3 ω Hj H- Φ π Φ 3 Φ y- > PJ rt Φ y-1 tr H- pj c PJ 3 1 H- Φ 1 1 CL H- φ H- 1 φ 1 tr1 CL Hj PJ 3 03 3 1— ' 3 CQ φ rt c 3 1 3 H- 3 LQ φ 1 y— 1 φ 3 1 Φ Φ 1 Hj D 3 Hj
J u> to to t-1
LΠ o LΠ o LΠ o LΠ
J N Cd CL F- Cd LQ CQ H o tu CO φ CL F- CL
Hj d P- Φ 3 φ PJ Ω LO TJ φ Ω y— Φ CO Φ rt LQ 3 Hj N 3 tr d F- tr Φ 3 rt Hj
Φ Φ CL d LQ Φ Φ PJ 3
PJ hh > F- LQ CD F- Φ CL Φ Φ Φ t d d= t d Φ co CD H 3 F- rt 3 Hj F- Φ
CQ tr φ CD 03 TJ J Hi Φ tr1 Φ Φ rt CQ 3 F- Q LQ LQ Φ 0 PJ Φ J ω Hj rt tr
Φ rt h-1 0) 3 rt 3 3 O φ er Φ N Φ tr Φ 3 Φ 3 3 y- d 3 H Φ 3 s- 3
F- F- Hj LQ Tl 3 d d Φ 3 J F- Φ 03 t-1 03 PJ CO J rt 3 3 F- CL co CO P- Ω
CL rt 3 X P- LQ LQ Ω Ω X CQ Ω rt tr
Φ - O y— h-1 PJ tr CL tr PJ TJ tr Φ 0j rt Hj Φ y-1 α N Hj φ PJ 3 φ PJ Hj h->
F- 3 CL O t. F- 3 i— 3 Hj y-1 rt ω 3 3 F- S d F- Ω rt Hj rt o d
CL rt d Φ Hj rt 03 tr « ≤ CL Φ Φ Ω 3
PJ 3 Φ tr Ω rt O PJ 0) 3 Hj tr LQ
03 F- LQ > X Φ tr Φ 3 3 tr CL PJ
CQ 3 π rt N 0 Φ Hj CL φ Φ m h-1 PJ
"2 0 Hj 3 0) Φ F- 3 P1 rt d J CL PJ LQ tr 3 3 Φ Φ 03
3 Φ to 0) h-1 Φ PJ CL 0 03 Hj PJ φ 0) Hj
3 - tr CQ 3 3 φ Hj J d Hj 3 CL
F- LQ CL Hj CL rt Ω 03 LQ H3 φ tr > CL Hj CO Φ 3 O σ tr rt Φ UJ Hj
Hj d Φ φ TJ ü 3 Cd d Hj Φ φ 03
Φ 03 Hj P- PJ PJ F- 3 P- L 3 rt LQ co
3 hh Hh 3 03 3 LQ O d Φ φ TJ d= CL tr 3 CL LQ J ≤ Hj CO d 03 d
> tr PJ PJ d > PJ O - Φ Ω Ω Φ Ω d Hj 03 Hj 3 d tr 3 t"1 y— tr tr Hj tr φ
CD d . LQ 03 LQ to 03 Ω PJ rt PJ Q 3 > LQ CQ O tr Φ -> f
PJ LQ d LQ PJ tr 03 tr ≤ Φ F- rt P- rt U)
3 03 CD Φ 3 Φ TJ F- F- 3 3 Φ 03 Φ Q tr CQ LQ LQ P- PJ Φ φ Hj rt rt d
Φ PJ Φ 03 CL 3 CL CL - 3
Φ F- 3 3 03 Φ 3 Φ CL F- ö H d CL
F- 03 LQ TJ d 3 Φ Φ F- to 3 CL
3 TJ 03 ω PJ CO 3 3 0 CL Φ CL
P- CQ Φ 3 TJ LQ > CL s- Hj φ
N Φ TJ N 3 PJ P- N 3 φ P- CL 3
$. PJ d d 3 α CD C O Hj φ X
Φ 3 LQ 3 3 F- rt Φ Hj φ X Hj O «
F- CL 3 03 LQ d 3 F- CL Hj rt 3 O
Ξ F- d TJ 03 3 X rt 3 CD • 0) TJ 3
Φ LQ 3 O CO LQ d Φ Φ d Φ h-1 h-1 CL
Hj F- LQ rt P- Φ 3 F- 3 3 rt ü CO φ φ rt rt 03 Φ LQ 3 CL 3 LQ N Φ 3 3
F- 0J 03 3 3 Φ O rt Hj Tl Φ 03 Q y— F- rt PJ 03 CL Ω PJ Hj 3 0) φ LQ F- h-1 P- φ LQ tr d N Φ rt rt
CQ Hj 3 PJ 3 Hj 0) PJ CD Φ ≤ F- PJ= O
Φ 0J CJ CL y-1 μ-1 Hj Φ P-1 Hj Hj
N PJ co > < rt CL CL P- 0)
Φ y- S PJ d PJ Φ φ Φ rt d N O
F- P- F- d CQ 3 Hj Hj 3 Φ hh d J rt 1 co PJ CO hh 1 F- 1
1 3 rt 1
UJ UJ t t P"
LΠ o LΠ o LΠ O LΠ
> ö 03 Φ rr Φ 03 3
Φ P- Hj φ Hj P- Φ
Hj LQ 3 3 03 LQ 3
> 3 0= CL rt 3
3 N PJ LQ φ PJ co
03 Z h-1 y— PJ F- rt φ 03 P- 3 co LQ
Φ F- Ω LQ Ω Pd 3 d rt σ tr Φ tr Cd PJ
Φ Φ Pd Φ 03 PJ Tl y-1
Hj CO 3 rt t Z
CQ TJ φ rt Φ
F- Φ LQ d Φ LQ Hj Q LQ Hj Z φ Hj Hj rt
3 Φ o-- Φ Hj 0=
PJ DS 3 rt Z DO PJ h-1 Z φ 3 - F- Φ 3
Φ PJ Hj Hj Hj 3
3 Φ d CL Φ F- hh CL PJ F- 3 3 3 d= y- 3 PJ 3
Hj Φ ω Φ h-1 CL rt
Hj 3 P- 03 P- -
CL CL 0 3 O 03
Φ TJ PJ 3 Φ X CL
3 S 03 φ CL Hj Φ to 3 co PJ Φ Hj
N Pd rt rt 3 rt
Z Φ Φ PJ Hj 3 Φ PJ
Φ Hj hh 3 O 3 d
F- N Φ Z 3 CL 03 rt Φ Hj Φ PJ d Pd
Φ d Φ Hj d Hj Φ Φ
3 LQ 3 rt hh Ω LQ F- rt N 3 tr Φ 3
P] CO CL PJ y-1 Φ
Hj J F- φ tr Φ 03 3 J d LQ 03 3 F- F-
3 CD 3 Φ 3 LQ LQ
CQ PJ N φ 3 Φ
P- CL y-1 Φ Hl 3 PJ LQ
03 Φ P- d= -1 φ rt 3 to rt Hi > 3 o Cd CL 3 to d=
Hj > Tl F- CL ω co tr
3 to ω P- rt Φ
H 03 X Φ Φ Hj Hj
U) rt F- Hj d Φ
Φ 03 Φ CO Φ CQ CL d rt rt TJ Hj d φ
CL Φ • Φ d P- 3
F- Hj 3 3 rt
Φ P- Φ TJ F- Pd
3 Pd d Φ Φ
CO TJ Φ F y-> Hj Hl
0 d LQ ) 03 rt Φ
Φ • Hj Q CQ y- N y- Φ φ Φ d Φ ö 3 3 P- Φ N
Hj
wählt sind, dass der zweite Transistor T3 immer sperrt, wenn der erste Transistor T2 leitet, und umgekehrt.
Bezugszeichenliste
RAl Regleranordnung
RS Regelsignal
ASl AnsteuerSchaltung
CLK Taktsignal
Kl getaktete Vergleicheranordnung
Vref Referenzspannungssignal
AI Ansteuerimpulse
Uin EingangsSpannung
M Bezugspotenzial
Tl, T2, T3 Transistoren
Ll Primärspule
L2 Sekundärspule
TR Transformator
GLl Gleichrichteranordnung
Dl Diode
Cl Kondensator
AKl. AK2 Ausgangsklemmen
RL Last
Uout AusgangsSpannung
Rl, R2 Widerstände
V2 Versorgungspotenzial
PT Fototransistor
LED Leuchtdiode
OK Optokoppler
K Komparator
FF Flip-Flop
IF Impulsformer
D Verzögerungsglied
Qout Ausgangssignal des Flip-Flop
SI, S2 Schalter
C2 Kondensator
OPV Operationsverstärker
Vref Referenzspannung
10 Abtasteinheit
12 Subtrahiereinheit 14 Summierer
RA2 Regleranordnung
AS2 Ansteuerschaltung
18 Impulsformer
16 Vergleicheranordnung
PW1, PW2 Pegelwandler
L3 Spule
C3 Kondensator
GL2 Gleichrichteranordnung

Claims

Patentansprüche
1. Schaltwandler, der folgende Merkmale aufweist:
- einen Schalter (Tl; T2) mit einem Steueranschluss (G) und einem ersten und zweiten Lastanschluss (D, S) ,
- eine an den Schalter (Tl; T2) angeschlossene Gleichrichteranordnung (GLl; GL2) mit Ausgangsklemmen (AKl, AK2) , an denen eine AusgangsSpannung (Uout) für eine Last (RL) zur Verfügung steht ,
- eine Regleranordnung (RAl, RA2), die ein von der Ausgangsspannung (Uout) abhängiges Regelsignal (RS; DRS) bereit- stellt,
- eine Ansteuerschaltung (ASl; AS2) , die Ansteuerimpulse bereitstellt, nach deren Maßgabe der Schalter (Tl; T2) leitet oder sperrt,
d a d u r c h g e k e n n z e i c h n e t, dass
die Ansteuerschaltung (ASl; AS2) gleiche Ansteuerimpulse erzeugt, deren Häufigkeit von dem Regelsignal (RS; DRS) abhän- gig ist.
2. Schaltwandler nach Anspruch 1, bei dem die Ansteuerschaltung (ASl; AS2) Ansteuerimpulse (AI) von gleicher Dauer und gleichem zeitlichen Abstand abhängig davon erzeugt, ob das Regelsignal (RS) größer oder kleiner als ein Referenzsignal (Vref; REF2) ist.
3. Schaltwandler nach Anspruch 1 oder 2, bei dem die Regleranordnung einen Proportional -Regler, einen Proportional - Integral -Regler oder einen Integral -Regler aufweist.
4. Schaltwandler nach einem der vorangehenden Ansprüche, bei dem die Ansteuerschaltung (ASl) eine getaktete Vergleicheranordnung (Kl) aufweist, der das Regelsignal (RS) , das erste Referenzsignal (Vref) und ein Taktsignal (CLK) zugeführt sind.
5. Schaltwandler nach Anspruch 4, bei der die getaktete Vergleicheranordnung im Takt des Taktsignals (CLK) Ansteuerimpulse (AI) einer vorgegebenen Zeitdauer erzeugt, wenn das Regelsignal (RS) größer als das erste Referenzsignal (Vref) ist .
6. Schaltwandler nach einem der vorangehenden Ansprüche, bei dem die Regleranordnung (RA2) eine digitale Regleranordnung ist, die ein zeitdiskretes Regelsignal (DRS) zur Verfügung stellt.
7. Schaltwandler nach Anspruch 6, bei dem die Ansteuerschaltung (AS2) eine digitale Vergleicheranordnung (16) und ein der digitalen Vergleicheranordnung (16) nachgeschaltetes Impulsformungsfilter (18) aufweist, wobei an einem Ausgang des Impulsformungsfilters (18) die Ansteuerimpulse (AI) zur Verfügung stehen.
8. Schaltwandler nach einem der vorangehenden Ansprüche, bei dem die Regleranordnng ein Noise-Shaping-Filter (NSF) aufweist, dem ein von der AusgangsSpannung abhängiges Signal zugeführt ist .
9. Schaltwandler nach einem der vorangehenden Ansprüche, bei der die Ansteuerimpulse (AI) einem Eingang eines Pegelwandlers zugeführt sind, an dessen Ausgang der Steueranschluss (G) des Schalters (Tl; T2) angeschlossen ist.
10. Schaltwandler nach einem der vorangehenden Ansprüche, bei der die Gleichrichteranordnung (GLl; GL2) eine in Reihe zu dem Schalter (Tl; T2) geschaltete Spule aufweist.
11. Verfahren zur Ansteuerung eines Schalters (Tl; T2) der an eine Gleichrichteranordnung (GLl; GL2) , an der eine Ausgangs- Spannung (Uout) zur Verfügung steht, in einem Schaltwandler angeschlossen ist, wobei das Verfahren folgende Merkmale aufweist :
- Erzeugen eines von der AusgangsSpannung (Uout) abhängigen Regelsignals (RS) ,
- Erzeugen eines Ansteuersignais mit einer Folge von jeweils gleichen AnSteuerimpulsen (AI) , wobei die Häufigkeit der AnSteuerimpulse (AI) von dem Regelsignal abhängig ist.
12. Verfahren nach Anspruch 11, bei dem das Regelsignal (RS) einen Signalanteil aufweist, der durch Integration eines Differenzsignals aus einem zu der AusgangsSpannung (Uout) proportionalen Signals (US) und eines Referenzsignals (Vref2 ; REF) gebildet ist.
13. Verfahren nach Anspruch 11, bei dem das Regelsignal (RS; DRS) einen Signalanteil aufweist, der proportional zu der AusgangsSpannung (Uout) ist.
14. Verfahren nach einem der Ansprüche 10 bis 12, bei dem die Ansteuerimpulse im Takt eines Taktsignals (CLK) abhängig davon, ob das Regelsignal (RS) größer oder kleiner als ein Referenzwert ist, gebildet werden.
EP02704738A 2001-03-15 2002-03-07 Schaltwandler und verfahren zur ansteuerung eines schalters in einem schaltwandler Ceased EP1368887A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10112539A DE10112539A1 (de) 2001-03-15 2001-03-15 Schaltwandler und Verfahren zur Ansteuerung eines Schalters in einem Schaltwandler
DE10112539 2001-03-15
PCT/EP2002/002527 WO2002075683A2 (de) 2001-03-15 2002-03-07 Schaltwandler und verfahren zur ansteuerung eines schalters in einem schaltwandler

Publications (1)

Publication Number Publication Date
EP1368887A2 true EP1368887A2 (de) 2003-12-10

Family

ID=7677612

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02704738A Ceased EP1368887A2 (de) 2001-03-15 2002-03-07 Schaltwandler und verfahren zur ansteuerung eines schalters in einem schaltwandler

Country Status (4)

Country Link
US (1) US7339358B2 (de)
EP (1) EP1368887A2 (de)
DE (1) DE10112539A1 (de)
WO (1) WO2002075683A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10122287B2 (en) 2016-02-24 2018-11-06 Infineon Technologies Austria Ag Power supply systems and feedback through a transformer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241738A1 (de) * 1982-11-11 1984-05-17 Braun Ag, 6000 Frankfurt Schaltnetzgeraet
US4541041A (en) * 1983-08-22 1985-09-10 General Electric Company Full load to no-load control for a voltage fed resonant inverter
US4855888A (en) * 1988-10-19 1989-08-08 Unisys Corporation Constant frequency resonant power converter with zero voltage switching
US4964028A (en) * 1989-10-26 1990-10-16 Plessey Electronic Systems Corp. Current limited quasi-resonant voltage converting power supply
JPH0458760A (ja) * 1990-06-25 1992-02-25 Matsushita Electric Works Ltd 共振型dc―dcコンバータの出力制御方法
JP3133544B2 (ja) 1993-03-25 2001-02-13 三洋電機株式会社 混成集積回路
US5657215A (en) * 1995-08-29 1997-08-12 Compaq Computer Corporation Controlling switch-Mode power conversion
US5889660A (en) * 1997-03-06 1999-03-30 Eaton Corporation Isolated power supply for indicator light
US5905370A (en) * 1997-05-06 1999-05-18 Fairchild Semiconductor Corporation Programmable step down DC-DC converter controller
DE19732169B4 (de) * 1997-07-25 2007-10-11 Infineon Technologies Ag Vorrichtung zur Gleichspannungsversorgung
DE19920306B4 (de) * 1999-05-03 2008-02-28 Stmicroelectronics Gmbh Schaltungsvorrichtung zum Regeln des Stroms durch eine induktive Last
US6275018B1 (en) * 2000-06-02 2001-08-14 Iwatt Switching power converter with gated oscillator controller
US6385059B1 (en) * 2000-11-14 2002-05-07 Iwatt, Inc. Transformer-coupled switching power converter having primary feedback control

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02075683A3 *

Also Published As

Publication number Publication date
WO2002075683A3 (de) 2002-12-19
WO2002075683A2 (de) 2002-09-26
US7339358B2 (en) 2008-03-04
WO2002075683A8 (de) 2003-03-06
DE10112539A1 (de) 2002-10-02
US20060203527A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
DE69216017T2 (de) Gleichspannungswandler
DE60101991T2 (de) Gleichstrom zu Gleichstrom-Umwandler
DE3541308C1 (en) DC power supply generator e.g. for gas discharge lamp - obtains regulated DC from mains supply giving sinusoidal input to filter and rectifier
DE3204840A1 (de) Gleichstromnetzgeraet mit stromkonstanthaltung, insbeondere fuer eine fernmeldeanlage
DE102013016803B4 (de) Laständerungserkennung für Schaltnetzteil mit geringer Leerlaufleistung
DE102015102715A1 (de) Leistungswandlung mit Verzögerungskompensation
EP0170932B1 (de) Schaltungsanordnung zur Speisung von elektrischen Verbrauchern über einen Schaltregler
EP0111729A1 (de) Schaltungsanordnung zur Speisung von elektrischen Verbrauchern mit einer Gleichspannung
DE19940419A1 (de) Verfahren zum Betreiben von Aufwärts-Gleichspannungswandlern und Aufwärts-Gleichspannungswandler
DE1945420A1 (de) Digitales Integrations-Synchronisations-Schaltnetzwerk
DE60101694T2 (de) Rückkopplungsschleife für Leistungsumwandler
DE10242218B3 (de) Verfahren zur Ansteuerung eines Schalters in einem freischwingenden Schaltnetzteil und Ansteuerschaltung für einen Schalter in einem freischwingenden Schaltnetzteil
DE102012201383A1 (de) Ćuk-basierte Stromquelle
DE102016005978A1 (de) Vorrichtung und Verfahren zum Steuern eines Spannungsreglers und entsprechender Spannungsregler
DE10112537A1 (de) Verfahren zur Ansteuerung eines Schalters in einem Schaltnetzteil und Schaltnetzteil
EP0205630A1 (de) Schaltregler sowie Anwendungen
DE69010664T2 (de) Schaltnetzteil.
DE102018128705A1 (de) Verfahren und System zum Betreiben von Schaltleistungswandlern auf Basis eines Spitzenstroms durch das Schaltelement
EP1368887A2 (de) Schaltwandler und verfahren zur ansteuerung eines schalters in einem schaltwandler
EP0978933B1 (de) Gleichspannungswandler
DE10125334A1 (de) Gleichspannungswandler mit Schaltregler
EP0014328B1 (de) Belegschaltung an einer &#34;ankommenden&#34; c-Ader in einer Fernmeldeeinrichtung
DE10231174A1 (de) Spannungsumsetzer, der in der Lage ist, eine stabile Spannung auszugeben
DE2755607C2 (de)
DE3300285C2 (de) Elektronisches Schaltnetzteil

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20031002

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17Q First examination report despatched

Effective date: 20070828

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20091127