EP1186036A1 - Elektronische anordnung mit flexiblen kontaktierungsstellen - Google Patents

Elektronische anordnung mit flexiblen kontaktierungsstellen

Info

Publication number
EP1186036A1
EP1186036A1 EP00945648A EP00945648A EP1186036A1 EP 1186036 A1 EP1186036 A1 EP 1186036A1 EP 00945648 A EP00945648 A EP 00945648A EP 00945648 A EP00945648 A EP 00945648A EP 1186036 A1 EP1186036 A1 EP 1186036A1
Authority
EP
European Patent Office
Prior art keywords
flexible
elevation
recess
flexible elevation
electronic arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00945648A
Other languages
English (en)
French (fr)
Inventor
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1186036A1 publication Critical patent/EP1186036A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials

Definitions

  • the present invention relates to an electronic device having electrical contacts at least on a first surface of the electronic device, the tion to Victorie- of the electronic device are used.
  • the electronic arrangement can be designed, for example, as an electronic component or as a component carrier.
  • the object of the present invention is therefore to provide an electronic arrangement and a method for its production, by means of which greater insensitivity against mechanical stresses in the area of the electrical contacts.
  • At least one flexible elevation made of an insulating material is provided on the first surface of the electronic arrangement on which the electrical contacts of the arrangement are arranged, at least one electrical contact on the at least one flexible elevation in the form of an electrically conductive one Material is arranged that at least partially covers the surface of the flexible elevation.
  • the entire flexible elevation can also be made from a flexible and electrically conductive material, so that the conductive connection is not made from a different material through a separate conduction path, but rather through the flexible material itself.
  • this requires very specific materials that restrict the selection of flexible materials and their composition.
  • such materials are generally more high-resistance than a pure line material, which forms a line path.
  • the electrically conductive material covers the surface of the flexible elevation, a separate optimization of the flexible behavior and the management behavior of the survey possible.
  • This arrangement according to the invention has a special meaning in the case of electronic components, the size of which can largely correspond, for example, to the size of the electronic circuit or the circuit chip of the component, such as so-called chip-size components.
  • this special case in particular, apart from the electronic circuit or the circuit chip, practically no further housing elements are provided which can absorb voltages on the electronic component.
  • the teaching according to the invention can also be advantageously used in any other electronic arrangement.
  • the electrical contacts of the electronic component are thus arranged on a flexible elevation that compensates for the mechanical stresses that occur.
  • a conduction path is arranged on the outer surface of the flexible elevation, ie outside the recess.
  • a line path can also be arranged in the recess of the flexible elevation. The conductive connection is thus guided over the inner surface of the flexible elevation, that is over the surface formed by the recess.
  • An electronic circuit can now be provided in the electronic arrangement, for example, which conducts the electrical contacts are connected.
  • the electronic circuit can, for example, directly adjoin the flexible elevation, but it can also be provided that additional conductor tracks are arranged between the flexible elevation and the electronic circuit so that the flexible elevation can be arranged at a distance from the electronic circuit.
  • conductor tracks for example between an electronic circuit and the flexible elevation, these can be arranged on an insulating layer which at least partially covers the first surface of the electronic component, the insulating layer being adjacent to the flexible elevation.
  • This has the advantage that the conductor tracks can be structured, for example, by indirect structuring, namely by structuring the insulating layer.
  • the recess provided in the flexible elevation can be designed in different ways. It can be provided that the recess extends parallel to the first surface into the flexible elevation. In particular, the recess can be formed by indenting the surface of the flexible elevation parallel to the first surface. However, the recess could also have, for example, the shape of a channel or a tube due to the flexible elevation.
  • the recess extends perpendicularly to the first surface into the flexible elevation.
  • the recess can be formed, for example, by a trough-shaped or trench-shaped indentation of the surface of the flexible elevation perpendicular to the first surface, but it can also be formed, for example, as a kessiform-shaped hollow of the flexible elevation perpendicular to the first surface.
  • the shape of the flexible elevations can also be coordinated with one another in such a way that two flexible elevations each interact with one another and can thereby form an electrical contact.
  • one elevation, the recess of which extends parallel to the first surface can interact with one elevation, the recess of which extends perpendicular to the first surface, according to a push-button principle, the first elevation engaging in the recess of the second elevation.
  • electrical contacts can be formed within electronic modules, so that a conductive connection can be established from a first electronic arrangement to a second electronic arrangement.
  • the first arrangement can be designed, for example, as an electronic component, the second arrangement as a component carrier or as a further electronic component.
  • a method according to the invention for producing an electronic arrangement as described above is shown below.
  • an insulating layer is applied to the first surface so that the insulating layer at least partially covers the first surface.
  • a depression is then structured in the insulating layer or the surface of the insulating layer is roughened, at least in the area on or next to which the flexible elevation is to be placed.
  • the insulating layer is provided with a metallization at least in the region of the at least one depression.
  • the flexible Exercise arranged above the at least one depression or immediately adjacent to the at least one depression and the recess is formed with the aid of a laser.
  • This method proves to be particularly advantageous since it is not a pure laser structuring that is possibly too imprecise for the production of the desired recesses or that can only be carried out with relatively complex means. Rather, it is exploited that the formation of a depression in the insulating layer and its subsequent metallization result in a more focused one
  • a mirror is generated on the first surface, which, with a corresponding arrangement of the depression and the flexible elevation, additionally focuses the laser radiation acting on the flexible elevation, so that the formation of the recess in the desired shape is achieved or possibly supported.
  • the flexible elevation is arranged directly above the depression, irradiation with a laser perpendicular to the first surface does not produce a funnel-shaped, but a trough-shaped or kessiform-shaped hollow of the flexible elevation.
  • the flexible elevation is arranged directly adjacent to one or more depressions, then laser radiation perpendicular to the first surface focuses the laser radiation on the side walls of the flexible elevation, so that a notch is formed parallel to the first surface.
  • a scattering reflection mirror is created here, which scatters the incident light back in a wide variety of spatial directions and thus also allows the recess to be structured in directions that deviate from the (ideally perpendicular) direction of incidence of the laser radiation.
  • the application of the metallization does not represent an additional process step, since the metallization can also be used at the same time to form conductor paths or conductor tracks on the electronic arrangement.
  • the insulating layer is preferably applied to the first surface by means of a printing process which is simple and inexpensive and nevertheless can be carried out with the required accuracy.
  • the flexible elevation can also be applied by such a printing process.
  • the formation of the at least one depression in the insulating layer can likewise, like the formation of the recess, take place with the aid of a laser.
  • the conductive material for producing the conductor tracks or the conductor paths and the electrical contacts can be applied to the flexible elevation or to the insulating layer by customary methods, such as sputter metallization or chemical metallization. Special methods for this are described in WO 98/55 669 and WO 99/05 895, with nucleation first taking place in an insulating layer and then a metallization of these regions.
  • this surface is roughened by laser treatment of the surface of the flexible elevation and, if appropriate, also of the flexible layer, or by another suitable method, which surface is then applied to the conductive material of the metallic material to be applied later. offers better liability.
  • Figure 1 Semiconductor chip after printing an insulating layer.
  • Figure 2 Structuring a recess in the insulating layer using a laser.
  • Figure 3 Applying a metallization to the insulating
  • Figure 5 Structuring a kessiform recess in the flexible elevation.
  • Figure 6 Metallization of the surface of the flexible elevation.
  • Figure 7 Pressing the flexible elevation onto a contact surface.
  • Figure 8 Flexible survey after pressing on a contact surface.
  • Figure 9 Semiconductor chip after printing on an insulating layer.
  • Figure 10 Structuring two depressions in the insulating layer using a laser.
  • Figure 11 Applying a metallization to the insulating layer.
  • Figure 12 Application of a flexible elevation between the wells.
  • Figure 13 Structuring notches in the side walls of the flexible elevation using a laser.
  • Figure 14 Metallization of the surface of the flexible elevation.
  • Figure 15 Merging a flexible elevation with notches and a flexible elevation with caesiform cavity.
  • Figure 16 Intervention of the flexible elevation with notches in the flexible elevation with caustic-shaped cavity.
  • Figure 17 Schematic view of the overall electrical connections are ⁇ dung of an electronic component to an electronic assembly according to FIG. 8
  • Figure 18 Like Figure 17, but with an electrical connection according to Figure 16.
  • FIG 19 Like Figure 17, but with an electrical connection according to Figure 14.
  • FIGS. 1 to 6 describe the production of a flexible elevation which can be used for contacting an electronic component such as a chipsize semiconductor component.
  • An insulating layer 7 is first applied to a first surface 2 of a semiconductor chip 9.
  • This layer and optionally a first structuring can be applied in a simple manner, for example by a printing process.
  • a recess 12 is structured into the insulating layer 7, this structuring basically being able to be carried out in any manner, for example already as part of the aforementioned printing process, or also with the aid of a laser, as shown in FIG. 2.
  • the surface of the insulating layer 7 can also be roughened with the aid of a laser, at least in those areas in which the metallization 4 is to be formed in a later step.
  • the rough surface in particular ensures better adhesion of the conductive material of the metallization 4 to the surface.
  • An analog step can also be carried out for the surface of the flexible elevation 3 in a later process stage in order to produce better adhesion of the electrically conductive material 8.
  • the roughening of the surface of the insulating layer 7 can, however, also or additionally take place in the area on or next to which the flexible elevation 3 is later applied. If, as described above, a recess 12 was created at this point, the surface of the recess 12 is roughened.
  • a recess 12 may even be dispensed with.
  • a rough surface is then obtained on the insulating layer 12, on which an equally rough metallization 4 is produced. While the depression 12 acts like a focusing mirror after metallization, the rough surface with metallization 4 acts like a scattering reflection mirror, which reflects light that is incident vertically back in different directions, which generally do not match the direction of incidence.
  • a metallization 4 is applied to the insulating layer 7, so that the insulating layer 7 is at least partially covered by the metallization 4. At least the area of the depression 12 is covered by the metallization 4.
  • the structuring of the recess 12 or the roughening and the application of the metallization 4 takes place in such a way that a mirror with the desired focusing effect for the later method steps is formed for the later steps. In the following, only one depression 12 will be discussed.
  • a flexible elevation 3 is now applied in the region of the depression 12, so that the depression 12 is covered by the flexible elevation 3.
  • This application of the flexible elevation can also be done in any way, such as by a printing process.
  • a recess 5 is then structured into the flexible elevation 3, with the aid of a laser perpendicular to the surface 2 of the semiconductor chip 9 onto the surface 10 of the flexible xiblen survey 3 is affected.
  • the laser radiation first penetrates from the surface 10 of the flexible elevation 3 into the flexible elevation 3, whereby the first part of the recess 5 is already structured in the flexible elevation 3.
  • Such a structure is more favorable in terms of the flexibility and stability of the flexible elevation than a pure funnel-shaped recess. If, in addition to the depression 12 or instead of the depression 12, a rough surface that has been metallized is provided, the trough-shaped or kessiform structure is also or exclusively obtained by the scattering reflection effect of the rough surface.
  • the surface 10, 11 of the flexible elevation 3 is metallized, wherein in principle only a partial metallization of the surface, for example only the outer surface 10 or only the inner surface 11 of the flexible elevation, can also take place. This depends on the desired type of contact, as will be explained later. It only has to be ensured that an electrically conductive connection of the electrical contact 1 now formed to any existing conductor paths or conductor tracks 4 can be established.
  • the flexible elevation which forms the electrical contact 1
  • a contact surface of another electronic arrangement 14 for example a chip carrier.
  • the flexible elevation is deformed by the contact pressure, as shown in FIG. 8, as a result of which a flexible contact, that is, a flexible, electrically conductive connection between the semiconductor chip 9 and the white ⁇ direct electronic assembly 14 is formed.
  • FIG. 9 A schematic overall view of a semiconductor chip 9 with electrical connections based on the principle of FIG. 8 is shown in FIG.
  • the semiconductor chip has several flexible elevations, which form the electrical contacts la to lf. These electrical contacts la to lf establish an electrically conductive connection to contact surfaces 13a to 13f of a further electronic arrangement 14. Conductor tracks 4a to 4f lead away from each of the electrical contacts la to lf and can be connected, for example, to an electronic circuit.
  • FIGS. 9 to 12 An alternative method for producing a flexible elevation is shown in FIGS. 9 to 12.
  • an insulating layer is also first applied to a semiconductor chip 9. This method step thus corresponds to the method step according to FIG. 1.
  • the structuring of one or more depressions 12 into the insulating layer 2 then takes place, two depressions being shown in the present example according to FIG. 10. However, a single, annular depression can also be formed, for example. Alternatively, in addition or instead of the formation of the depressions 12, a rough surface can be produced, which acts analogously to the description of FIG. 1 as a scattering reflection mirror. In the following, however, only depressions 12 will be discussed as examples.
  • the structuring of this depression or depressions 12 can likewise be carried out with the aid of a laser.
  • the insulating layer 7 is again at least partially metallized, but at least in the region of the depressions 12.
  • the flexible elevation 3 is now arranged next to or between the depressions 12.
  • the recesses are then structured into the flexible elevation, a laser again acting on the flexible elevation 3 perpendicular to the first surface 2 of the semiconductor chip 9.
  • ⁇ effective and focusing effect of the recesses 12 which in turn act as a mirror, the laser radiation in the example of Figure 13 on the side walls of the flexible Erhe is ⁇ bung 3 directed and thereby forms notches 6 in the side walls of the flexible elevation 3, the parallel to the first
  • FIG. 19 shows the schematic representation of a semiconductor chip with a plurality of electrical contacts Ia to If which are pressed onto contact surfaces 13a to 13f of a further electronic arrangement 14.
  • conductor tracks 4a to 4f are provided, each of which is in an electrically conductive connection with an electrical contact 1 a to 1f.
  • one of the flexible elevations 3 has a trough-shaped or kessiform recess 5, while the other flexible elevation 103 has notches 106.
  • the first flexible elevation 3 thus forms an electrical contact 1 of a first electronic arrangement 9, for example a semiconductor chip
  • the second flexible elevation 103 forms an electrical contact 101 of a further electronic arrangement 109, for example a chip carrier or one further semiconductor chips.
  • the first flexible elevation 3 has at least on its inner surface 11 a metallization 8, the second flexible elevation 103 at least on the inner surface 111, which is formed by the notches 106.
  • FIG. 18 An overall representation of such a module is shown schematically in FIG. 18, a semiconductor chip 9 having a plurality of flexible elevations 3a to 3f which form electrical contacts, flexible elevations 103a to 103f of a further electronic arrangement 109, such as a chip carrier, for example, in the flexible elevations Intervene 3a to 3f to establish an electrically conductive connection.
  • a semiconductor chip 9 having a plurality of flexible elevations 3a to 3f which form electrical contacts, flexible elevations 103a to 103f of a further electronic arrangement 109, such as a chip carrier, for example, in the flexible elevations Intervene 3a to 3f to establish an electrically conductive connection.
  • Each of the flexible elevations 3a to 3f and 103a to 103f is connected to conductor tracks 4a to 4f and 104a to 104f. These conductor tracks can in turn establish the electrical connection to an electronic circuit.
  • FIGS. 20 to 23 show further examples of design options for the flexible elevation 3.
  • the recesses of the flexible elevation 3 be structured differently.
  • Opposing elements can remain, as shown in FIG. 21, the individual elements having, for example, a sectorized shape, as the top view of such an elevation 3 in FIG. 23 shows.
  • the spring effect of the flexible elevation can be varied further by the number and size of the sectors and the depth of the recesses. It is even possible to set an end of the spring travel here, namely the point at which the individual sectors touch due to a deformation under a vertical pressure on the flexible elevation.
  • only a single element can remain, as shown in FIG. 22, which corresponds, for example, to a single sector or two sectors from FIG. 23.
  • the spring action can also be set for all flexible elevations via the type and thickness of the layer of electrically conductive material 8 on the surface of the flexible elevation 3.
  • Arrangements have always been shown in FIGS. 1 to 23, in which practically the entire surface of the elevation 3 is covered with an electrically conductive material 8.
  • it can also be provided in each of these arrangements that only part of the surface is covered with a conductive material 8, as shown, for example, in FIG. 24 using the example of the outer surface. This can e.g. through a targeted roughening of the outer surface and a subsequent metallization, if necessary after germination of the roughened surface, e.g. by palladium.

Landscapes

  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Beschrieben wird eine elektronische Anordnung mit elektrischen Kontakten (1) zumindest auf einer ersten Oberfläche (2) der elektronischen Anordnung zur Kontaktierung der elektronischen Anordnung, wobei auf der ersten Oberfläche (2) zumindest eine flexible Erhebung (3) aus einem isolierenden Material angeordnet ist und die flexible Erhebung (3) zumindest eine Ausnehmung (5, 6) aufweist und die Oberfläche (10, 11) der flexiblen Erhebung (3) zur Bildung eines elektrischen Kontaktes (1) zumindest teilweise mit einem elektrisch leitenden Material (8) bedeckt ist.

Description

Beschreibung
Elektronische Anordnung mit flexiblen Kontaktierungsstellen
'Die vorliegende Erfindung betrifft eine elektronische Anordnung mit elektrischen Kontakten zumindest auf einer ersten Oberfläche der elektronischen Anordnung, die zur Kontaktie- rung der elektronischen Anordnung dienen. Die elektronische Anordnung kann dabei beispielsweise als elektronisches Bau- element oder als Bauelementträger ausgebildet sein.
Problematisch bei einer Kontaktierung dieser Anordnungen, beispielsweise über Lötkugeln, Kontaktstifte oder direkte Lötverbindungen zwischen der elektronischen Anordnung und ei- ner weiteren Anordnung (z.B. zwischen einem Bauelement und einem Träger, auf den das Bauelement montiert werden soll) ist dabei, daß es bei thermischer Beanspruchung zu einer unterschiedlichen Längenausdehnung der elektronischen Anordnungen kommen kann. Folge sind mechanische Spannungen an den Lötverbindungen zwischen den elektronischen Anordnungen (also z.B. zwischen dem Bauelementträger und dem elektronischen Bauelement) . Solche Spannungen können jedoch auch durch andere, mechanische Belastungen der Anordnungen auftreten. Eine Folge dieser Spannungen ist die Gefahr einer Beschädigung oder Zerstörung der Lötverbindungen zwischen den elektronischen Anordnungen.
Aus dem Stand der Technik ist aus US 5,685,885 bekannt, elektrische Kontakte auf einer flexiblen Schicht anzuordnen. Die- se erweist sich jedoch als nicht ausreichend elastisch, um die auftretenden mechanischen Spannungen optimal aufzunehmen, Außerdem ist die Herstellung von Bauelementen mit der dort offenbarten Schicht relativ aufwendig.
Aufgabe der vorliegenden Erfindung ist es daher, eine elektronische Anordnung sowie ein Verfahren zu deren Herstellung bereitzustellen, durch welche eine größere Unempfindlichkeit gegen mechanische Spannungen im Bereich der elektrischen Kontakte gegeben ist.
Diese Aufgabe wird gelöst durch die Merkmale der Patentan- sprüche 1, 10 und 11.
Erfindungsgemäß ist vorgesehen, daß auf der ersten Oberfläche der elektronischen Anordnung, auf der die elektrischen Kontakte der Anordnung angeordnet sind, zumindest eine flexible Erhebung aus einem isolierenden Material vorgesehen ist, wobei zumindest ein elektrischer Kontakt auf der zumindest einen flexiblen Erhebung in Form eines elektrisch leitenden Materials angeordnet ist, das zumindest teilweise die Oberfläche der flexiblen Erhebung bedeckt. Man erreicht damit eine elastische Anbringung der elektrischen Kontakte auf dem elektronischen Bauelement, so daß bei einer thermischen oder mechanischen Beanspruchung des Bauelements die entsprechenden Spannungen durch die flexible Erhebung aufgefangen werden. Dies ist bei einer Erhebung, im Gegensatz zu einer durchge- henden Schicht nach dem Stand der Technik, viel besser möglich, da die Erhebung eine größere Bewegungsfreiheit aufweist und daher größere Toleranzen ausgleichen kann. Die flexible Erhebung weist dabei eine Ausnehmung auf, wodurch die Flexibilität der Erhebung noch erhöht werden kann.
Grundsätzlich kann auch die gesamte flexible Erhebung aus einem flexiblen und elektrisch leitfähigen Material hergestellt sein, so daß die leitende Verbindung nicht durch einen separaten Leitungspfad aus einem anderen Material, sondern durch das flexible Material selbst hergestellt wird. Hierzu sind jedoch sehr spezifische Materialien nötig, die die Auswahl an flexiblen Materialien und deren Zusammensetzung einschränken. Außerdem sind solche Materialien in der Regel hochohmiger als ein reines Leitungsmaterial, welches einen Leitungspfad bil- det. Bei der bevorzugten erfindungsgemäßen Lösung, bei der das elektrisch leitende Material die Oberfläche der flexiblen Erhebung bedeckt, ist somit eine separate Optimierung des flexiblen Verhaltens und des Leitungsverhaltens der Erhebung möglich.
Eine spezielle Bedeutung hat diese erfindungsgemäße Anordnung bei elektronischen Bauelementen, deren Größe beispielsweise weitgehend der Größe der elektronischen Schaltung, bzw. des Schaltungschips des Bauelementes entsprechen kann, wie bei sogenannten Chip-Size-Bauelementen. Gerade in diesem speziellen Fall sind außer der elektronischen Schaltung bzw. außer dem Schaltungschip praktisch keine weiteren Gehäuseelemente vorgesehen, die Spannungen am elektronischen Bauelement abfangen können. Es besteht bei solchen Bauelementen eine besonders hohe Gefahr der Beschädigung oder Zerstörung der elektrischen Kontakte. Gerade in solch einem Fall kann durch eine flexible Erhebung, wie sie erfindungsgemäß vorgeschlagen wird, das Auftreten zu hoher mechanischer Spannungen vermieden werden und somit die Betriebssicherheit des Bauelements garantiert werden. Die erfindungsgemäße Lehre kann jedoch auch bei beliebigen anderen elektronischen Anordnungen eine vorteilhafte Anwendung finden.
Die elektrischen Kontakte des elektronischen Bauelements sind somit auf einer flexiblen Erhebung angeordnet, die die auftretenden mechanischen Spannungen ausgleicht. Um eine leiten- de Verbindung zu einem elektrischen Kontakt auf einer Erhebung herzustellen, kann beispielsweise vorgesehen sein, daß ein Leitungspfad auf der äußeren Oberfläche der flexiblen Erhebung angeordnet ist, also außerhalb der Ausnehmung. Als Alternative zu einem Leitungspfad auf der äußeren Oberfläche der flexiblen Erhebung kann auch ein Leitungspfad in der Ausnehmung der flexiblen Erhebung angeordnet sein. Die leitende Verbindung wird somit über die innere Oberfläche der flexiblen Erhebung, also über die durch die Ausnehmung gebildete Oberfläche, geführt.
Es kann nun beispielsweise eine elektronische Schaltung in der elektronischen Anordnung vorgesehen sein, die leitend mit den elektrischen Kontakten verbunden wird. Die elektronische Schaltung kann beispielsweise direkt an die flexible Erhebung angrenzen, es kann jedoch auch vorgesehen sein, daß zwischen der flexiblen Erhebung und der elektronischen Schaltung noch zusätzliche Leiterzüge angeordnet sind, so daß die flexible Erhebung von der elektronischen Schaltung beabstandet angeordnet werden kann.
Sofern weitere Leiterzüge, beispielsweise zwischen einer elektronischen Schaltung und der flexiblen Erhebung, vorgesehen sind, können diese auf einer isolierenden Schicht, die zumindest teilweise die erste Oberfläche des elektronischen Bauelementes bedeckt, angeordnet sein, wobei die isolierende Schicht an die flexible Erhebung angrenzt. Dies hat den Vor- teil, daß eine Strukturierung der Leiterzüge beispielsweise durch eine indirekte Strukturierung, nämlich durch eine Strukturierung der isolierenden Schicht, erfolgen kann.
Die Ausnehmung, die in der flexiblen Erhebung vorgesehen ist, kann in unterschiedlicher Weise ausgebildet sein. Es kann vorgesehen werden, daß sich die Ausnehmung parallel zur ersten Oberfläche in die flexible Erhebung erstreckt. Insbesondere kann hierbei die Ausnehmung durch eine Einkerbung der Oberfläche der flexiblen Erhebung parallel zur ersten Ober- fläche gebildet werden. Die Ausnehmung könnte jedoch auch beispielsweise die Form eines Kanals oder einer Röhre durch die flexible Erhebung aufweisen.
Alternativ kann vorgesehen sein, daß sich die Ausnehmung senkrecht zur ersten Oberfläche in die flexible Erhebung erstreckt. Die Ausnehmung kann dabei beispielsweise durch eine trogförmige oder grabenförmige Einkerbung der Oberfläche der flexiblen Erhebung senkrecht zur ersten Oberfläche gebildet werden, sie kann jedoch auch beispielsweise als kesseiförmige Aushöhlung der flexiblen Erhebung senkrecht zur ersten Oberfläche gebildet sein. Durch eine entsprechende Formgebung der Ausnehmung der flexi¬ blen Erhebung kann erreicht werden, daß die flexible Erhebung eine noch weitergehende Verbesserung ihre Flexibilität erfährt. Dies wird durch die Verringerung der Querschnittsflä- ehe der flexiblen Erhebung erreicht, die durch die Ausnehmung bewirkt wird.
Andererseits kann jedoch auch die Formgebung der flexiblen Erhebungen so aufeinander abgestimmt werden, daß jeweils zwei flexible Erhebungen miteinander zusammenwirken und dabei einen elektrischen Kontakt bilden können. So kann beispielsweise jeweils eine Erhebung, deren Ausnehmung sich parallel zur ersten Oberfläche erstreckt, mit jeweils einer Erhebung, deren Ausnehmung sich senkrecht zur ersten Oberfläche er- streckt, entsprechend einem Druckknopfprinzip zusammenwirken, wobei die erste Erhebung in die Ausnehmung der zweiten Erhebung eingreift. Auf diese Weise können beispielsweise elektrische Kontakte innerhalb von elektronischen Modulen gebildet werden, so daß eine leitende Verbindung von einer ersten elektronischen Anordnung zu einer zweiten elektronischen Anordnung hergestellt werden kann. Die erste Anordnung kann dabei beispielsweise als elektronisches Bauelement ausgebildet sein, die zweite Anordnung als Bauelementträger oder auch als weiteres elektronisches Bauelement.
Im folgenden wird ein erfindungsgemäßes Verfahren zur Herstellung einer elektronischen Anordnung, wie sie vorstehend beschrieben wurde, dargestellt. Es wird hierbei in einem ersten Schritt eine isolierende Schicht auf die erste Oberflä- ehe aufgebracht, so daß die isolierende Schicht zumindest teilweise die erste Oberfläche bedeckt. Anschließend wird eine Vertiefung in die isolierende Schicht strukturiert oder die Oberfläche der isolierenden Schicht zumindest in dem Bereich aufgerauht, auf oder neben den die flexible Erhebung platziert werden soll. Dann wird die isolierende Schicht zumindest im Bereich der mindestens einen Vertiefung mit einer Metallisierung versehen. Schließlich wird die flexible Erhe- bung über der mindestens einen Vertiefung oder unmittelbar benachbart zu der mindestens einen Vertiefung angeordnet und es erfolgt die Bildung der Ausnehmung mit Hilfe eines Lasers. Dieses Verfahren erweist sich als besonders vorteilhaft, da nicht eine reine Laserstrukturierung durchgeführt wird, die eventuell zu ungenau für die Erzeugung der gewünschten Ausnehmungen ist oder nur mit relativ aufwendigen Mitteln durchführbar ist. Es wird vielmehr ausgenutzt, daß durch die zuvor erfolgte Bildung einer Vertiefung in der isolierenden Schicht sowie deren anschließende Metallisierung ein fokussierender
Spiegel auf der ersten Oberfläche erzeugt wird, der bei einer entsprechenden Anordnung der Vertiefung sowie der flexiblen Erhebung die auf die flexible Erhebung einwirkende Laserstrahlung zusätzlich fokussiert, so daß die Bildung der Aus- nehmung in der gewünschten Form erreicht oder gegebenenfalls unterstützt wird. Wird beispielsweise die flexible Erhebung direkt über der Vertiefung angeordnet, so erhält man durch eine Bestrahlung mit einem Laser senkrecht zur ersten Oberfläche nicht eine trichterförmige, sondern eine trog- oder kesseiförmige Aushöhlung der flexiblen Erhebung. Wird dagegen die flexible Erhebung unmittelbar benachbart zu einer oder mehreren Vertiefungen angeordnet, so erreicht man bei einer Bestrahlung mit einem Laser senkrecht zur ersten Oberfläche eine Fokussierung der Laserstrahlung auf die Seitenwände der flexiblen Erhebung, so daß eine Einkerbung parallel zur ersten Oberfläche gebildet wird. Analoges gilt, wenn statt einer Vertiefung eine rauhe Oberfläche auf der isolierenden Schicht erzeugt wird, die dann metallisiert wird. Hier entstehet ein streuender Reflexionsspiegel, der das auftrefffen- de Licht in verschiedenste Raumrichtungen zurückstreut und damit ebenfalls eine Strukturierung der Ausnehmung in Richtungen erlaubt, die von der (idealerweise senkrechten) Einfallsrichtung der Laserstrahlung abweichen. Das Aufbringen der Metallisierung stellt keinen zusätzlichen Verfahrens- schritt dar, da die Metallisierung auch gleichzeitig zur Bildung von Leitungspfaden oder Leiterbahnen auf der elektronischen Anordnung verwendet werden kann. Das Aufbringen der isolierenden Schicht auf der ersten Oberfläche erfolgt bevorzugt durch einen Druckprozeß, der einfach und kostengünstig und trotzdem mit der erforderlichen Genauigkeit durchführbar ist. Ebenso kann auch das Aufbringen der flexiblen Erhebung durch einen solchen Druckprozeß erfolgen. Die Bildung der mindestens einen Vertiefung in der isolierenden Schicht kann ebenfalls, wie auch die Bildung der Ausnehmung, mit Hilfe eines Lasers erfolgen.
Das leitende Material zur Herstellung der Leiterzüge bzw. der Leitungspfade und der elektrischen Kontakte kann durch übliche Verfahren, wie beispielsweise Sputtermetallisierung oder chemische Metallisierung auf die flexible Erhebung bzw. auf die isolierende Schicht aufgebracht werden. Spezielle Verfahren hierzu sind in WO 98/55 669 und WO 99/05 895 beschrieben, wobei zunächst eine Keimbildung in einer isolierenden Schicht erfolgt und anschließend eine Metallisierung dieser Bereiche erfolgt. Als Alternative zu diesen Verfahren aus dem Stand der Technik kann vorgesehen werden, daß durch eine Laserbehandlung der Oberfläche der flexiblen Erhebung und gegebenenfalls auch der flexiblen Schicht oder durch ein anderes geeignetes Verfahren eine Aufrauhung dieser Oberfläche erfolgt, die dem später aufzutragenden leitenden Material der Metalli- sierung eine bessere Haftung bietet. Es kann dabei auch vorgesehen werden, daß vor den Aufbringen der Metallisierung und nach der Oberflächenaufrauhung Metallkeime oder andere geeignete Keime auf die rauhe Oberfläche aufgebracht werden, die aus jedem geeigneten Material bestehen können, z.B. aus Pal- ladium.
Spezielle Ausführungsformen der vorliegenden Erfindung werden nachfolgend anhand der Figuren 1 bis 24 erläutert. Hierbei wird beispielhaft auf ein Chipsize-Halbleiterbauelement Bezug genommen. Es zeigen :
Figur 1: Halbleiterchip nach Aufdrucken einer isolierenden Schicht. Figur 2: Strukturieren einer Vertiefung in die isolierende Schicht mit Hilfe eines Lasers. Figur 3: Aufbringen einer Metallisierung auf die isolierende
Schicht . Figur 4: Aufbringen einer flexiblen Erhebung auf die Metalli- sierung.
Figur 5: Strukturieren einer kesseiförmigen Ausnehmung in die flexible Erhebung. Figur 6: Metallisierung der Oberfläche der flexiblen Erhebung. Figur 7: Aufdrücken der flexiblen Erhebung auf eine Kontaktfläche. Figur 8: Flexible Erhebung nach dem Aufdrücken auf eine Kontaktfläche. Figur 9: Halbleiterchip nach dem Aufdrucken einer isolieren- den Schicht.
Figur 10: Strukturieren zweier Vertiefungen in die isolierende Schicht mit Hilfe eines Lasers. Figur 11: Aufbringen einer Metallisierung auf die isolierende Schicht. Figur 12: Aufbringen einer flexiblen Erhebung zwischen die Vertiefungen. Figur 13: Strukturieren von Einkerbungen in die Seitenwände der flexiblen Erhebung mit Hilfe eines Lasers. Figur 14: Metallisierung der Oberfläche der flexiblen Erhe- bung.
Figur 15: Zusammenführen einer flexiblen Erhebung mit Einkerbungen und einer flexiblen Erhebung mit kesseiförmiger Aushöhlung. Figur 16: Eingreifen der flexiblen Erhebung mit Einkerbungen in die flexible Erhebung mit kesseiförmiger Aushöhlung. Figur 17: Schematische Gesamtansicht der elektrischen Verbin¬ dung eines elektronischen Bauelementes zu einer elektronischen Anordnung gemäß Figur 8.
Figur 18: Wie Figur 17, jedoch mit einer elektrischen Verbindung gemäß Figur 16.
Figur 19: Wie Figur 17, jedoch mit einer elektrischen Verbindung gemäß Figur 14.
Figuren 20 bis 24: Weitere Alternativen für flexible Erhebungen
Die Figuren 1 bis 6 beschreiben die Herstellung einer flexiblen Erhebung, die zur Kontaktierung eines elektronischen Bauelementes wie beispielsweise eines Chipsize- Halbleiterbauelements, Anwendung finden kann. Es wird hierbei zunächst auf eine erste Oberfläche 2 eines Halbleiterchips 9 eine isolierende Schicht 7 aufgebracht. Das Aufbringen dieser Schicht sowie gegebenenfalls eine erste Strukturierung kann beispielsweise durch einen Druckprozeß auf einfache Weise erfolgen. Anschließend erfolgt die Strukturierung einer Vertie- fung 12 in die isolierende Schicht 7, wobei diese Strukturierung grundsätzlich auf beliebige Weise erfolgen kann, beispielsweise bereits im Rahmen des vorgenannten Druckprozesses, oder auch mit Hilfe eines Lasers, wie in Figur 2 dargestellt.
Es kann dabei auch eine Aufrauhung der Oberfläche der isolierenden Schicht 7 mit Hilfe eines Lasers zumindest in denjenigen Bereichen erfolgen, in denen in einem späteren Schritt die Metallisierung 4 gebildet werden sollen. Die rauhe Ober- fläche sorgt dabei insbesondere für eine bessere Haftung des leitenden Materials der Metallisierung 4 auf der Oberfläche. Ein analoger Schritt kann in einem späteren Verfahrensstadium auch für die Oberfläche der flexiblen Erhebung 3 erfolgen, um eine bessere Haftung des elektrisch leitenden Materials 8 zu erzeugen. Die Aufrauhung der Oberfläche der isolierenden Schicht 7 kann aber auch oder zusätzlich in dem Bereich erfolgen, auf oder neben dem später die flexible Erhebung 3 aufgebracht wird. Wurde, wie vorstehend beschrieben, an dieser Stelle eine Ver- tiefung 12 erzeugt, so erfolgt eine Aufrauhung der Oberfläche der Vertiefung 12. Es kann jedoch aufgrund einer solchen Oberflächenaufrauhung gegebenenfalls sogar auf eine Vertiefung 12 verzichtet werden. Man erhält dann eine rauhe Oberfläche auf der isolierenden Schicht 12, auf der eine eben- falls rauhe Metallisierung 4 erzeugt wird. Während die Vertiefung 12 nach Metallisierung wie ein fokussierender Spiegel wirkt, so wirkt die rauhe Oberfläche mit Metallisierung 4 wie ein streuender Reflexionsspiegel, der senkrecht auftreffendes Licht in unterschiedliche Richtungen zurückreflektiert, die in der Regel nicht mit der Einfallsrichtung übereinstimmen.
Nach der Strukturierung der Vertiefung 12 und gegebenenfalls einer Aufrauhung der Oberfläche der isolierenden Schicht erfolgt die Aufbringung einer Metallisierung 4 auf die isolie- rende Schicht 7, so daß die isolierende Schicht 7 zumindest teilweise von der Metallisierung 4 bedeckt ist. Zumindest wird jedoch dabei der Bereich der Vertiefung 12 von der Metallisierung 4 bedeckt. Die Strukturierung der Vertiefung 12 oder der Aufrauhung und die Aufbringung der Metallisierung 4 erfolgt derart, daß für die späteren Schritte ein Spiegel mit der gewünschten Fokussierungswirkung für die späteren Verfahrensschritte gebildet wird. Es soll im folgenden lediglich auf eine Vertiefung 12 eingegangen werden.
Es erfolgt nun die Aufbringung einer flexiblen Erhebung 3 im Bereich der Vertiefung 12, so daß die Vertiefung 12 von der flexiblen Erhebung 3 bedeckt wird. Dieses Aufbringen der flexiblen Erhebung kann ebenfalls auf beliebige Weise, wie beispielsweise durch einen Druckprozeß, erfolgen. Anschließend erfolgt die Strukturierung einer Ausnehmung 5 in die flexible Erhebung 3, wobei mit Hilfe eines Lasers senkrecht zur Oberfläche 2 des Halbleiterchips 9 auf die Oberfläche 10 der fle- xiblen Erhebung 3 eingewirkt wird. Die Laserstrahlung dringt dabei zunächst ausgehend von der Oberfläche 10 der flexiblen Erhebung 3 in die flexible Erhebung 3 ein, wodurch bereits der erste Teil der Ausnehmung 5 in der flexiblen Erhebung 3 strukturiert wird. Durch die zusätzliche Reflexionswirkung und Fokussierungswirkung des Spiegels, der in der Vertiefung 12 gebildet wurde, erhält die Ausnehmung 5 eine trogförmige oder kesseiförmige Struktur mit einer inneren Oberfläche 11. Eine solche Struktur ist günstiger im Hinblick auf die Flexi- bilität und Stabilität der flexiblen Erhebung als eine reine trichterförmige Ausnehmung. Wird zusätzlich zur Vertiefung 12 oder statt der Vertiefung 12 eine rauhe Oberfläche vorgesehen, die metallisiert wurde, so erhält man die trogförmige oder kesseiförmige Struktur auch oder ausschließich durch die streuende Reflexionswirkung der rauhen Oberfläche.
Schließlich erfolgt eine Metallisierung der Oberfläche 10, 11 der flexiblen Erhebung 3, wobei grundsätzlich auch nur eine teilweise Metallisierung der Oberfläche, beispielsweise nur der äußeren Oberfläche 10 oder auch nur der inneren Oberfläche 11 der flexiblen Erhebung erfolgen kann. Dies richtet sich nach der gewünschten Kontaktierungsart, wie im späteren noch ausgeführt wird. Es muß lediglich sichergestellt werden, daß eine elektrisch leitende Verbindung des nunmehr gebilde- ten elektrischen Kontaktes 1 zu eventuell vorhandenen Leitungspfaden oder Leiterzügen 4 hergestellt werden kann.
Zur Kontaktierung des Halbleiterchips 9 kann nunmehr vorgesehen werden, wie in Figur 7 dargestellt, daß die flexible Er- hebung, die den elektrischen Kontakt 1 bildet, auf eine Kontaktfläche einer anderen elektronischen Anordnung 14, beispielsweise eines Chipträgers, aufgepreßt wird. Im vorliegenden Beispiel ist es hierzu nötig, daß zumindest die äußere Oberfläche 10 der flexiblen Erhebung 3 eine Metallisierung 8 aufweist. Nach dem Aufpressen der flexiblen Erhebung 3 auf die Kontaktfläche 13 wird die flexible Erhebung durch den Anpreßdruck verformt, wie in Figur 8 dargestellt, wodurch eine flexible Kontaktierung, d. h., eine flexible, elektrisch leitende Verbindung, zwischen dem Halbleiterchip 9 und der wei¬ teren elektronischen Anordnung 14 entsteht.
Eine schematische Gesamtansicht eines Halbleiterchips 9 mit elektrischen Verbindungen nach dem Prinzip von Figur 8 ist in Figur 17 dargestellt. Der Halbleiterchip weist dabei mehrere flexible Erhebungen auf, die die elektrischen Kontakte la bis lf bilden. Diese elektrischen Kontakte la bis lf stellen eine elektrisch leitende Verbindung zu Kontaktflächen 13a bis 13f einer weiteren elektronischen Anordnung 14 her. Von jedem der elektrischen Kontakte la bis lf führen Leiterzüge 4a bis 4f weg, die beispielsweise mit einer elektronischen Schaltung verbunden sein können.
Ein alternatives Verfahren zur Herstellung einer flexiblen Erhebung ist in den Figuren 9 bis 12 dargestellt. Hierbei erfolgt zunächst ebenfalls das Aufbringen einer isolierenden Schicht auf einem Halbleiterchip 9. Dieser Verfahrensschritt entspricht somit dem Verfahrensschritt nach Figur 1.
Anschließend erfolgt die Strukturierung einer oder mehrerer Vertiefungen 12 in die isolierende Schicht 2, wobei im vorliegenden Beispiel nach Figur 10 zwei Vertiefungen darge- stellt sind. Es kann jedoch auch beispielsweise eine einzige, ringförmige Vertiefung gebildet werden. Alternativ kann auch zusätzlich oder statt der Bildung der Vertiefungen 12 eine rauhe Oberfläche erzeugt werden, die analog zur Beschreibung der Figuren 1 folgende als streuender Reflexionsspiegel wirkt. Es soll im folgenden jedoch beispielhaft nur auf Vertiefungen 12 eingegangen werden. Die Strukturierung dieser Vertiefung oder Vertiefungen 12 kann ebenfalls mit Hilfe eines Lasers erfolgen. Danach erfolgt wiederum eine zumindest teilweise Metallisierung der isolierenden Schicht 7, zumin- dest jedoch im Bereich der Vertiefungen 12. Die flexible Erhebung 3 wird nunmehr neben oder zwischen den Vertiefungen 12 angeordnet. Danach erfolgt die Strukturierung der Ausnehmungen in die flexible Erhebung, wobei wiederum ein Laser senkrecht zur ersten Oberfläche 2 des Halbleiterchips 9 auf die flexible Erhebung 3 einwirkt. Durch die Reflexions¬ wirkung und Fokussierungswirkung der Vertiefungen 12, die wiederum als Spiegel wirken, wird die Laserstrahlung im Beispiel nach Figur 13 auf die Seitenwände der flexiblen Erhe¬ bung 3 gelenkt und bildet dabei Einkerbungen 6 in den Seiten- wänden der flexiblen Erhebung 3, die parallel zur ersten
Oberfläche 2 des Halbleiterchips 9 angeordnet sind und eine innere Oberfläche 11 aufweisen. Schließlich erfolgt wiederum eine Metallisierung der Oberfläche 10, 11 der flexiblen Erhebung 3, so daß diese Oberfläche 10, 11 mit einem elektrisch leitenden Material 8 bedeckt ist, wodurch die flexible Erhebung 3 einen elektrischen Kontakt 1 bildet. Wie in Figur 19 dargestellt, kann ein solcher elektrischer Kontakt in Analogie zu Figur 17 ebenfalls auf Kontaktflächen 13 einer weiteren elektronischen Anordnung aufgepreßt werden. Figur 19 zeigt hierbei die schematische Darstellung eines Halbleiterchips mit mehreren elektrischen Kontakten la bis lf, die auf Kontaktflächen 13a bis 13f einer weiteren elektronischen Anordnung 14 aufgepreßt werden. Es werden wiederum Leiterzüge 4a bis 4f vorgesehen, die jeweils mit einem elektrischen Kon- takt la bis lf in elektrisch leitender Verbindung stehen.
Bei einer entsprechend angepaßten Ausgestaltung der flexiblen Erhebungen kann jedoch auch ein Zusammenwirken zweier flexibler Erhebungen 3, 103 erreicht werden. Wie Figur 15 zeigt, weist dabei eine der flexiblen Erhebungen 3 eine trogförmige oder kesseiförmige Ausnehmung 5 auf, die andere flexible Erhebung 103 dagegen weist Einkerbungen 106 auf. Die erste flexible Erhebung 3 bildet damit einen elektrischen Kontakt 1 einer ersten elektronischen Anordnung 9, beispielsweise eines Halbleiterchips, die zweite flexible Erhebung 103 bildet einen elektrischen Kontakt 101 einer weiteren elektronischen Anordnung 109, beispielsweise eines Chipträgers oder eines weiteren Halbleiterchips. Die erste flexible Erhebung 3 weist hierzu zumindest auf ihrer inneren Oberfläche 11 eine Metallisierung 8 auf, die zweite flexible Erhebung 103 zumindest auf der inneren Oberfläche 111, die durch die Einkerbungen 106 gebildet wird. Wie Figur 16 zeigt, greift nach einem Zusammenführen der beiden flexiblen Erhebungen bei angepaßter Formgebung der beiden Erhebungen 3, 103 die zweite flexible Erhebung 103 in die trogförmige oder kesseiförmige Ausnehmung 5 der ersten flexiblen Erhebung 3 ein. Die Einkerbungen 106 der zweiten flexiblen Erhebung 3 sorgen dabei für ein Einrasten in der ersten flexiblen Erhebung 3 und verhindern ein Herausgleiten der zweiten flexiblen Erhebung 103 aus der Ausnehmung 5 der ersten flexiblen Erhebung 3. Man erreicht damit auf einfache Weise die Bildung einer stabilen und trotzdem flexiblen elektrischen Verbindung zwischen dem Halbleiterchip 9 und einer weiteren elektronischen Anordnung 109, wie beispielsweise einem Chipträger. Eine solche elektrische Verbindung ist insbesondere zur Bildung elektronischer Module geeignet, da sie eine ausreichende Stabilität und Flexibilität der Module garantiert und gleichzeitig ein einfaches Auswechseln einzelner Elemente des Moduls erlaubt. In Figur 18 ist eine Gesamtdarstellung eines solchen Moduls schematisch dargestellt, wobei ein Halbleiterchip 9 mehrere flexible Erhebungen 3a bis 3f aufweist, die elektrische Kontakte bilden, wobei flexible Erhebungen 103a bis 103f einer weiteren elektronischen Anordnung 109, wie beispielsweise eines Chipträgers, in die flexiblen Erhebungen 3a bis 3f zur Herstellung einer elektrisch leitenden Verbindung eingreifen. Es ist dabei jede der flexiblen Erhebungen 3a bis 3f und 103a bis 103f mit Leiterzügen 4a bis 4f bzw. 104a bis 104f verbunden. Diese Leiterzüge können wiederum die elektrische Verbindung zu einer elektronischen Schaltung herstellen.
Figuren 20 bis 23 zeigen weitere Beispiele für Ausgestal- tungsmöglichkeiten der flexiblen Erhebung 3. Wiederum ausgehend von einer aufgedruckten flexiblen Erhebung 3, wie Figur 20 zeigt, können die Ausnehmungen der flexiblen Erhebung 3 unterschiedlich strukturiert werden. Es können einander gegenüberstehende Elemente stehenbleiben, wie in Figur 21 dargestellt, wobei die einzelnen Elemente beispielsweise eine sektorisierte Form aufweisen, wie die Draufsicht auf eine solche Erhebung 3 in Figur 23 zeigt. Durch Zahl und Größe der Sektoren sowie die Tiefe der Ausnehmungen kann die Federwirkung der flexiblen Erhebung weiter variiert werden. Es ist hier sogar möglich, ein Ende des Federweges einzustellen, nämlich denjenigen Punkt, in dem sich die einzelnen Sektoren aufgrund einer Verformung unter einem senkrechten Druck auf die flexible Erhebung berühren. Es kann jedoch auch nur ein einzelnes Element stehenbleiben, wie in Figur 22 dargestellt, das beispielsweise einem einzelnen Sektor oder zwei Sektoren aus Figur 23 entspricht.
Generell kann für alle flexiblen Erhebungen die Federwirkung außerdem über die Art und Dicke der Schicht des elektrisch leitenden Materials 8 auf der Oberfläche der flexiblen Erhebung 3 eingestellt werden. In den Figuren 1 bis 23 wurden stets Anordnungen dargestellt, bei denen praktisch die gesamte Oberfläche der Erhebung 3 mit einem elektrisch leitenden Material 8 bedeckt ist. Es kann jedoch auch bei jeder dieser Anordnungen vorgesehen sein, daß nur ein Teil der Oberfläche mit einem leitenden Material 8 bedeckt ist, wie beispielswei- se in der Figur 24 am Beispiel der äußeren Oberfläche dargestellt. Dies kann z.B. durch eine gezielte Aufrauhung der äußeren Oberfläche und eine anschließende Metallisierung, gegebenenfalls nach einer Bekeimung der aufgerauhten Oberfläche, z.B. durch Palladium, erfolgen.

Claims

Patentansprüche
1. Elektronische Anordnung mit elektrischen Kontakten (1) zumindest auf einer ersten Oberfläche (2) der elektronischen Anordnung zur Kontaktierung der elektronischen Anordnung, d a d u r c h g e k e n n z e i c h n e t , daß auf der ersten Oberfläche (2) zumindest eine flexible Erhebung (3) aus einem isolierenden Material angeordnet ist und die flexible Erhebung (3) zumindest eine Ausnehmung (5, 6) aufweist und die Oberfläche (10, 11) der flexiblen Erhebung (3) zur Bildung eines elektrischen Kontaktes (1) zumindest teilweise mit einem elektrisch leitenden Material (8) bedeckt ist.
2. Elektronische Anordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß sich die Ausnehmung (6) parallel zur ersten Oberfläche
(2) in die flexible Erhebung erstreckt.
3. Elektronische Anordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t , daß die Ausnehmung (6) durch eine Einkerbung der äußeren Oberfläche (10) der flexiblen Erhebung (3) parallel zur ersten Oberfläche (2) gebildet wird.
4. Elektronische Anordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß sich die Ausnehmung (5) senkrecht zur ersten Oberfläche
(2) in die flexible Erhebung (3) erstreckt.
5. Elektronische Anordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß die Ausnehmung (5) durch eine trogförmige oder grabenför- mige Einkerbung der äußeren Oberfläche (10) der flexiblen Er- hebung (3) senkrecht zur ersten Oberfläche (2) gebildet wird.
6. Elektronische Anordnung nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , daß die Ausnehmung (5) durch eine kesseiförmige Aushöhlung der flexiblen Erhebung (3) senkrecht zur ersten Oberfläche
(2) gebildet wird.
7. Elektronische Anordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , das elektrisch leitende Material die äußere Oberfläche (10) außerhalb der Ausnehmung (5, 6) der flexiblen Erhebung (3) bedeckt.
8. Elektronische Anordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , daß das elektrisch leitende Material die innere Oberfläche (11) innerhalb der Ausnehmung (5, 6) der flexiblen Erhebung
(3) bedeckt.
9. Elektronische Anordnung nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , daß die elektronische Anordnung durch ein elektronisches Bau¬ element oder einen Bauelementträger gebildet wird.
10. Elektronisches Modul, aufweisend eine erste elektronische Anordnung nach Anspruch 2 und eine zweite elektronische An- Ordnung nach Anspruch 4, wobei jeweils eine flexible Erhebung (3) der ersten elektronischen Anordnung in die Ausnehmung (5) einer flexiblen Erhebung (3) der zweiten Anordnung eingreift.
11. Verfahren zur Herstellung einer elektronischen Anordnung nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß in einem ersten Schritt eine isolierende Schicht (7) zumindest teilweise auf die erste Oberfläche (2) aufgebracht wird, mindestens eine Vertiefung (12) in die isolierende Schicht (7) strukturiert wird und/oder eine rauhe Oberfläche zumin- dest in einem Teilbereich der isolierenden Schicht (7) erzeugt wird, die isolierende Schicht (7) zumindest im Bereich der mindestens einen Vertiefung (12) oder der rauhen Oberfläche mit einer Metallisierung (4) versehen wird und die flexible Erhebung (3) über der mindestens einen Vertiefung (12) oder rauhen Oberfläche oder unmittelbar benachbart zu der mindestens einen Vertiefung (12) oder rauhen Oberfläche angeordnet wird und die Bildung der Ausnehmung (5, 6) mit Hilfe eines Lasers erfolgt.
12. Verfahren nach Anspruch 11, d a d u r c h g e k e n n z e i c h n e t , daß die Aufbringung der isolierenden Schicht (7) durch einen Druckprozeß erfolgt.
13. Verfahren nach Anspruch 11 oder 12, d a d u r c h g e k e n n z e i c h n e t , daß die Bildung der mindestens einen Vertiefung (12) und/oder der rauhen Oberfläche mit Hilfe eines Lasers erfolgt.
14.Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß nach der Aufrauhung der Oberfläche der isolierenden
Schicht (7) und vor dem Aufbringen Metallisierung (4) auf der Oberfläche der isolierenden Schicht (7) eine Abscheidung von Keimen auf der Oberfläche der isolierenden Schicht (7) erfolgt.
15.Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Keime aus Palladium bestehen.
16. Verfahren nach einem der Ansprüche 11 bis 15, d a d u r c h g e k e n n z e i c h n e t , daß die Aufbringung der flexiblen Erhebung (3) durch einen Druckprozeß erfolgt.
17.Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß nach dem Aufbringen der flexiblen Erhebung (3) eine Aufrauhung der Oberfläche der Erhebung (3) zumindest in dem Bereich erfolgt, der mit elektrisch leitendem Material (8) bedeckt werden soll, insbesondere mit Hilfe eines Lasers.
18.Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß nach der Aufrauhung der Oberfläche der flexiblen Erhebung (3) und vor dem Aufbringen des elektrisch leitenden Materials (8) auf der Oberfläche der Erhebung (3) eine Abscheidung von Keimen auf der Oberfläche der Erhebung (3) erfolgt.
19.Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die Keime aus Palladium bestehen.
EP00945648A 1999-06-17 2000-06-16 Elektronische anordnung mit flexiblen kontaktierungsstellen Withdrawn EP1186036A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19927749 1999-06-17
DE19927749A DE19927749A1 (de) 1999-06-17 1999-06-17 Elektronische Anordnung mit flexiblen Kontaktierungsstellen
PCT/DE2000/001983 WO2000079590A1 (de) 1999-06-17 2000-06-16 Elektronische anordnung mit flexiblen kontaktierungsstellen

Publications (1)

Publication Number Publication Date
EP1186036A1 true EP1186036A1 (de) 2002-03-13

Family

ID=7911617

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00945648A Withdrawn EP1186036A1 (de) 1999-06-17 2000-06-16 Elektronische anordnung mit flexiblen kontaktierungsstellen

Country Status (5)

Country Link
US (1) US6555415B2 (de)
EP (1) EP1186036A1 (de)
JP (1) JP4190182B2 (de)
DE (1) DE19927749A1 (de)
WO (1) WO2000079590A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
DE10135393B4 (de) * 2001-07-25 2004-02-05 Infineon Technologies Ag Elektronisches Bauteil, Herstellverfahren, sowie Verfahren zum Herstellen einer elektrischen Verbindung zwischen dem Bauteil und einer Leiterplatte
US6893300B2 (en) 2002-07-15 2005-05-17 Visteon Global Technologies, Inc. Connector assembly for electrical interconnection
DE10233641B4 (de) 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US7199305B2 (en) * 2002-08-08 2007-04-03 Nanoink, Inc. Protosubstrates
JP3722137B2 (ja) * 2002-08-21 2005-11-30 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器
DE10239080A1 (de) * 2002-08-26 2004-03-11 Infineon Technologies Ag Integrierte Schaltung
US7358608B2 (en) * 2003-06-13 2008-04-15 Oki Electric Industry Co., Ltd. Semiconductor device having chip size package with improved strength
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
US7674142B2 (en) * 2004-11-29 2010-03-09 Palo Alto Research Center Incorporated Latching structure and a method of making an electrical interconnect
DE102004062885B4 (de) * 2004-12-27 2007-10-18 Infineon Technologies Ag Anordnung mit einer elektronischen Leiterplatte und mindestens einem Halbleiterbaustein und Verfahren
US7452214B2 (en) * 2006-12-08 2008-11-18 Verigy (Singapore) Pte. Ltd. Interconnect assemblies, and methods of forming interconnects, between conductive contact bumps and conductive contact pads
JP5380800B2 (ja) * 2007-07-12 2014-01-08 ヤマハ株式会社 電子部品の製造方法
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US8143704B2 (en) * 2009-10-02 2012-03-27 Texas Instruments Incorporated Electronic assemblies including mechanically secured protruding bonding conductor joints
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
FR2981795B1 (fr) 2011-10-25 2015-01-02 Commissariat Energie Atomique Hybridation flip-chip de composants microelectroniques par chauffage local des elements de connexion
US12087892B2 (en) 2019-10-31 2024-09-10 Boe Technology Group Co., Ltd. Supporting backplane, manufacturing method therefor and backplane
JP7525878B2 (ja) * 2020-06-17 2024-07-31 東北マイクロテック株式会社 積層型半導体装置及びこれに用いる搭載部品、基体及びバンプ接続体

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0079590B1 (de) 1981-11-12 1986-02-19 Daikin Kogyo Co., Ltd. Verwendung von Polyacryl- oder Methacrylsäureestern von Fluor enthaltenden Alkoholen als tintenabweisende Mitteln
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPH0793342B2 (ja) * 1988-12-29 1995-10-09 シャープ株式会社 電極の形成方法
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5312456A (en) * 1991-01-31 1994-05-17 Carnegie Mellon University Micromechanical barb and method for making the same
JPH05144823A (ja) 1991-11-15 1993-06-11 Tanaka Kikinzoku Kogyo Kk 高密度バンプ形成方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5299939A (en) * 1992-03-05 1994-04-05 International Business Machines Corporation Spring array connector
US5457879A (en) * 1994-01-04 1995-10-17 Motorola, Inc. Method of shaping inter-substrate plug and receptacles interconnects
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5903059A (en) * 1995-11-21 1999-05-11 International Business Machines Corporation Microconnectors
US6007349A (en) * 1996-01-04 1999-12-28 Tessera, Inc. Flexible contact post and post socket and associated methods therefor
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
JP3507654B2 (ja) 1997-04-01 2004-03-15 富士通テン株式会社 ナビゲーション装置
WO1998050950A1 (fr) * 1997-05-07 1998-11-12 Hitachi, Ltd. Dispositif semi-conducteur et production de ce dispositif
DE19731346C2 (de) * 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
DE19723734C2 (de) 1997-06-06 2002-02-07 Gerhard Naundorf Leiterbahnstrukturen auf einem nichtleitenden Trägermaterial und Verfahren zu ihrer Herstellung
DE19841996B4 (de) 1998-09-04 2004-02-12 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0079590A1 *

Also Published As

Publication number Publication date
WO2000079590A1 (de) 2000-12-28
US20020094707A1 (en) 2002-07-18
DE19927749A1 (de) 2000-12-28
JP4190182B2 (ja) 2008-12-03
JP2003502867A (ja) 2003-01-21
US6555415B2 (en) 2003-04-29

Similar Documents

Publication Publication Date Title
EP1186036A1 (de) Elektronische anordnung mit flexiblen kontaktierungsstellen
WO2000079589A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE69634005T2 (de) Steckverbinder mit integriertem leiterplattenzusammenbau
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102004008135A1 (de) Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
EP1508168B1 (de) Halbleiterbauelement und verfahren zum herstellen einer halbleiterbauelementanordnung mit dem halbleiterbauelement
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
EP1105942B1 (de) Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
DE102022114582A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
EP0183910A2 (de) Verfahren zur Herstellung verformbarer Vielfach-Verbindungen für den elektrischen Anschluss mikroelektronischer Bauelemente und nach diesem Verfahren hergesttellte Vielfachverbindungen
EP0299136A2 (de) Verfahren zur Herstellung einer Schaltungsplatte
DE4311762C2 (de) Verfahren zur Verbindung elektrischer Kontaktstellen
DE10223203B4 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE102011004543B4 (de) Widerstand, Leiterplatte und elektrisches oder elektronisches Gerät
EP2067390A2 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
WO2024079183A1 (de) Verfahren zum herstellen eines bauelements und bauelement
WO2009019190A1 (de) Federkontaktierung von elektrischen kontaktflächen eines elektronischen bauteils
WO2023099391A1 (de) Laserbauelement und verfahren zur herstellung eines laserbauelements
WO2003105222A1 (de) Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
DE10149688B4 (de) Verfahren zum Herstellen einer Mikrokontaktfeder auf einem Substrat
EP1449252A2 (de) Elektronische anordnung
DE102019111816A1 (de) Verfahren zur herstellung eines bauelements und bauelement
WO1999010926A1 (de) Verfahren zur herstellung von elektrisch leitenden querverbindungen zwischen zwei verdrahtungslagen auf einem substrat
DE102022200357A1 (de) Verbindungselement zur elektrischen Kontaktierung von Schaltungsträgern
WO2022243298A1 (de) Optoelektronische baugruppe und verfahren zur herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20011026

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20110103