EP1145443A2 - 1bit-digital-analog-wandler-schaltung - Google Patents

1bit-digital-analog-wandler-schaltung

Info

Publication number
EP1145443A2
EP1145443A2 EP00920408A EP00920408A EP1145443A2 EP 1145443 A2 EP1145443 A2 EP 1145443A2 EP 00920408 A EP00920408 A EP 00920408A EP 00920408 A EP00920408 A EP 00920408A EP 1145443 A2 EP1145443 A2 EP 1145443A2
Authority
EP
European Patent Office
Prior art keywords
digital
analog converter
switching
current
ibit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00920408A
Other languages
English (en)
French (fr)
Other versions
EP1145443A3 (de
Inventor
Helmut Kling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP1145443A2 publication Critical patent/EP1145443A2/de
Publication of EP1145443A3 publication Critical patent/EP1145443A3/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/376—Prevention or reduction of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation

Definitions

  • the invention relates to high-resolution digital-to-analog converters based on the principle of sigma-delta modulation, as can be used in multi-standard or multicamer base transceiver stations ("software radio"). Such converters are also suitable for all technical problems in which IBit-quantized digital signals have to be converted into analog signals.
  • Ibit digital-to-analog converters of this type are based on a delta modulation, which can be regarded as a special case of differential pulse code modulation. Ideally, this should result in pulses that are absolutely identical in their course over the duration of a bit and only differ in their polarity.
  • a typical application of such 1-bit digital-to-analog converters can be found in the field of DS-analog-to-digital converters (DS - Delta Sigma) and DS-digital-to-analog converters.
  • the frequency with which a band-limited signal is sampled is increased to a multiple of twice the bandwidth and the word width of the sampled values is reduced to up to 1 bit.
  • a 1-bit data stream is generated in the corresponding case and then fed to a 1-bit digital-to-analog converter.
  • a spectrum then arises at the output of the digital-to-analog converter, which corresponds to the digital input spectrum within an interesting frequency band.
  • the integral of an output pulse is identical in terms of amount for all pulses and only has a negative or a positive sign according to the polarity of the digital input value. This means in particular that the pulse integral may only depend on the digital input value and not on the digital history. For converters with a high dynamic range, therefore, even small asymmetries of the positive and negative pulses must be avoided, as well as minimal after-effects of the preceding data bit, which are referred to as memory effects.
  • FIGS. 9A, 9B and 10A, 10B show useful circuit concepts for IBit digital-to-analog converters, which are described, for example, by Jayaraman et al. , "Linear High-Efficiency Microwave Power Amplifiers Using Bandpass Delta-Sigma Modulators," IEEE Microwave and Guided Wave Letters, Vol. 8, No. 3, March 1998, pp. 121-123, and in W. Gao and W.M. Snelgrove, "A 950-MHz IF Second-Order mtegrated LC Bandpass Delta-Sigma Modulator", IEEE J. Solid-State Circuits, Vol. 33, No. 5, May 1998, pp. 723-732.
  • FIG. 9A shows a 1-bit digital-to-analog converter circuit, which contains a sequence of current pulses generated by a current pulse shaping unit or else a constant current i from a switching unit, consisting of the switches S1 and S2, controlled by a differential digital input signal DATAP , DATAM is switched to the positive or negative output branch OUT1, 0UT2 of a differential current output.
  • FIG. 9B shows a simple embodiment of the circuit according to FIG. 9A, in which the two switches S1, S2 are implemented by two transistors T1, T2.
  • the voltage output OUT is switched to the voltage UP or UM.
  • the Voltages UP or UM be constant or have a predetermined pulse shape.
  • the mode of operation of the circuit concept according to FIG. 9A is based on the fact that a supplied current I with the aid of a current switch S1, S2 depends on the positive or negative input branch OUT1 or OUT2 depending on the polarity of the differential digital input signal DATAP or DATAM differential current output is switched.
  • the input current I can assume a constant value, have a so-called NRZ pulse or a preformed pulse shape.
  • FIG. 9B namely offset voltages
  • the balanced state of the switching transistors T1 and T2 should be run through quickly, as is customary for switch operation . This means that shaping the output pulse using the two inputs is not advisable.
  • the present invention relates to IBit digital-to-analog converters with two inputs, one or two outputs, switching units and one or two pulse shaping units, the outputs, switching unit and the pulse shaping units being decoupled from one another by decoupling units.
  • decoupling units can be formed by cascode isolation stages, the cascode isolation stages being formed by transistors T5, T6, T7.
  • the cascodes are preferably driven with bias current, in which a mutual switching of the constant currents into a dynamic element matching stage can be provided.
  • the present invention relates to a 1-bit digital-to-analog converter with one or two outputs, two inputs, one switching unit and one or two pulse shaping units, each input being designed in pairs and a second switching unit being designed for each switching unit that a switching operation is basically forced each time the input bit changes.
  • an "H” level is present at exactly one of the inputs and an "L” level at exactly three inputs during the duration of a bit.
  • the switching elements are formed by transistors. Furthermore, in an inventive 1-bit digital-to-analog converter with one or two outputs, two inputs, a switching unit and one or two pulse shaping units, in the case of a current switching, the current 1 of the pulse shaping unit is switched to a constant one by the data sequence during a switching operation of the data inputs not bemflußbaren value ge ⁇ on, and the corresponding voltage difference of the pulse shaping unit connected during egg nes switching operation of the emgange to a constant, not bemflußbaren by the data sequence value in the case of a voltage circuit.
  • the current I preferably takes the value 0, and in the case of the voltage circuit the corresponding voltage difference takes the value 0.
  • circuit forms of the IBit digital-to-analog converter according to the invention and m digital-to-analog converter circuits are advantageously used for a larger word width.
  • the circuit forms of the IBit digital-to-analog converter according to the invention are also advantageously used in n-bit converter circuits, for example 1.5-bit converters.
  • Such converters switch an output current depending on a logical input value, which can assume the states +1, -1 and 0, to a positive output, a negative output or, for example, a positive supply voltage.
  • 1 a shows the circuit diagram of a first embodiment of an 1-bit digital-to-analog converter for converting digital input values m current pulses
  • 2 shows the circuit diagram of a first embodiment of an IBit digital-to-analog converter according to the invention for converting digital input values m voltage pulses
  • FIG. 3 shows a first realization of the concept according to FIG. 1,
  • FIG. 5 shows a second embodiment of an 1-bit digital-analog converter for converting digital information voltage pulses
  • FIG. 6 shows the current circuit variant of the second embodiment of an IBit digital-to-analog converter for converting digital information in current pulses
  • FIG. 7 shows an implementation of the circuit diagram according to FIG. 6,
  • FIGS. 9a and 9b show a known 1-bit digital-analog converter for converting digital information into current pulses
  • FIGS. 10a and 10b show a known circuit of an IBit digital-to-analog converter for converting digital information into voltage pulses.
  • FIG. 1 and FIG. 2 show the schematic representation of a first embodiment of the 1-bit digital-to-analog converter according to the invention both for converting digital information the values "+1", "-1" m current (Fig. 1) or voltage pulses (Fig. 2).
  • Fig. 1 shows the values "+1", "-1" m current (Fig. 1) or voltage pulses (Fig. 2).
  • Fig. 2 shows emgange DATAP, signal DATAM which are connected to the positive or negative output branch OUT1, OUT2 ei ⁇ nes differential current output or in the concept of Fig. 2 in turn is controlled by the differential input digital signal DATAP, signal DATAM the voltage output OUT of the Voltage UP or UM switched.
  • the switching units are symbolized in this case by switches S1, S2 or S3, S4.
  • the outputs, switching units and the pulse shaping units are decoupled from one another by special stages, shown in the circuit diagram as decoupling units EKA, EKB, EKC, EKD and EKE, so that no interference with the Converter function can take place through mutual influence.
  • decoupling units EKA, EKB, EKC, EKD and EKE decoupling units
  • the decoupling units EKA and EKB are formed by an upper cascode level consisting of two transistors T5 and T6, while the decoupling stage EKB is formed by a lower cascode level, consisting of a transistor T7.
  • the bases of the corresponding transistors T5, T6 and T7 are biased by a corresponding voltage UCASC1 or UCASC2.
  • the appropriate decoupling is achieved by the cascode separation stage.
  • FIG. 4 shows a further development of the circuit according to FIG. 3 realized by cascode separation stages, in which the upper one Dene hull plane, is operated namely the decoupling stage EKA, with bias current IV1 and IV2 to the fluctuation of the Kol ⁇ of the switching transistors T5 and T6 lecturer voltage during the switching operation to be reduced. Since the differences in the bias currents IV1, IV2 would lead to a considerable disturbance of the converter, a so-called dynamic element matchmg DEM was provided, which causes the constant currents E1 and E2 supplied to the dynamic element matchmg DEM to be switched alternately. It is thereby achieved that the bias currents INI, IV2 through both cascode transistors T5 and T6 have exactly the same value on average over time.
  • a dynamic element matchmg of this type has the effect that, over a time average, functional elements that differ from one another in an initial state are matched. This is achieved by changing their function rhythmically. For example, output currents from four current sources, which nominally deliver an identical output current, are exchanged at high frequency in order to compensate for slight deviations of the output currents from one another on a statistical average. As a boundary condition, it should be noted that the frequency with which the exchange is carried out does not limit the effective spectrum of use.
  • FIG. 5 and 6 show a schematic representation of a second embodiment of the 1-bit digital-to-analog converter according to the invention, both for voltage operation (FIG. 5) and for current operation (FIG. 6).
  • a switching operation is fundamentally enforced with every bit change, whereby a bit change can occur, for example, even without a change in the input bit.
  • the duration of a bit there is basically an "H" level at exactly one of the inputs DATAPI, DATAP2, DATAMI and DATAM2 and exactly at three inputs em ' ⁇ "level.
  • FIG. 8 shows the mode of operation of a third embodiment of the invention.
  • the concept of the known circuit according to FIG. 9A is considered again in more detail.
  • the functioning of the circuit concept is based on the fact that em fed current l (pulse shaping unit) is switched to the positive or negative output 0UT1, OUT2 of a differential current output using a current switch S1, S2 depending on the polarity of the differential digital input signal DATAP, DATAM.
  • the input current can assume a constant value (NRZ pulse) or can also have a preformed pulse shape. All previously known solutions have the property that the input current I has a non-disappearing amount during the switching process.
  • the input current I is now controlled during the switching process, a constant value which cannot be influenced by the data sequence, for example by means of a corresponding regulation (not shown), so that aftereffects of the previous data bit can be excluded.
  • the current I is kept as small as possible during the switching process or is switched off completely. In this way, fluctuations in the input current I become constant of the switching process almost completely or completely excluded. Memory effects cannot occur.
  • a disturb ⁇ itters while the data clock to eliminate the influence of the phase relative to the clock of the pulse-shaped input current 1 is to ensure that the current remains l for a sufficient period of time during the switching operation disconnected.
  • the resulting pulse shape is shown in FIG. 8.
  • the principle can also be applied to the voltage circuit in FIG. 10A. In this case, it must be ensured that there are no voltage differences between the output OUT and the input voltages UP and UM in the vicinity of the switching process or that the voltage difference is kept constant.
  • the embodiments according to the invention shown above can be integrated monolithically, especially in the area of base stations in the mobile communication area, in base stations of the mobile multimedia area and in sigma
  • Delta converters both digital-analog and analog-digital, can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Ein 1Bit-Digital-Analog-Wandler weist Ausgänge, Schalteinheiten sowie Pulsformungseinheiten auf, wobei Ausgänge, Schalteinheit und die Pulsformungseinheiten durch Entkopplungseinheiten voneinander entkoppelt sind. Ferner weist ein 1Bit-Digital-Analog-Wandler einen oder zwei Ausgänge, zwei Eingänge, eine Schalteinheit und Pulsformungseinheiten auf, wobei jeder Eingang paarweise ausgebildet ist und zu jeder Schalteinheit eine zweite Schalteinheit derart angeordnet ist, daß bei jedem Bitwechsel des Eingangsbits grundsätzlich ein Schaltvorgang erzwungen wird. Ferner wird im Fall der Stromschaltung i der Strom i auf nahezu oder tatsächlich Null geregelt, während im Fall der Spannungsschaltung die entsprechende Spannungsdifferenz auf nahezu oder tatsächlich Null geregelt wird.

Description

Beschreibung
lBit-Digital-Analog- andler-Schaltung
Die Erfindung betrifft hochauflosende Digital-Analog-Wandler nach dem Prinzip der Sigma-Delta-Modulation, wie sie in Mul- tistandard oder Multicamer Base Transceiver Stations ("Software Radio") eingesetzt werden können. Ferner eignen sich derartige Wandler für alle technischen Problemstellun- gen, bei denen IBit-quantisierte Digitalsignale m Analog-Si- gnale umgesetzt werden müssen.
Die Aufgabe eines derartigen 1-Bιt-Dιgιtal-Analog-Wandlers besteht darin, digitale Eingangswerte, nämlich -1 und +1 m analoge Spannungs- oder Stromimpulse zu wandeln. Derartige lBit-Digital-Analog-Wandler basieren auf einer Delta-Modula- tion, die als Sonderfall der differentiellen Pulscodemodula- tion betrachtet werden kann. Im Idealfall sollten hierbei Pulse entstehen, die in ihrem Verlauf über die Dauer eines Bits absolut identisch sind und sich lediglich in ihrer Polarität unterscheiden. Eine typische Anwendung solcher 1-Bιt- Digital-Analog-Wandler findet sich auf dem Gebiet der DS-Ana- log-Digital-Wandler (DS - Delta Sigma) und DS-Digital-Analog- Wandler. Im Falle des DS-Analog-Digital-Wandlers wird die Frequenz, mit der ein bandbegrenztes Signal abgetastet wird, auf ein Vielfaches der doppelten Bandbreite erhöht und die Wortbreite der Abtastwerte auf bis zu 1 Bit reduziert. Im umgekehrten Fall des DS-Digital-Analog-Wandlers wird im entsprechenden Fall ein 1-Bιt-Datenstrom erzeugt und anschlie- ßend einem 1 Bit-Digital-Analog-Wandlers zugeführt. Am Ausgang des Digital-Analog-Wandlers entsteht dann ein Spektrum, das innerhalb eines interessierenden Frequenzbandes dem digitalen Eingangsspektrum entspricht.
Dies ist beispielsweise dargestellt m K.D. Kammeyer "Nachrichtenübertragung", B.G. Teubner, Stuttgart 1996, ISBN 3- 519-16142-7, Seiten 134ff. Voraussetzung dafür, daß das ana- löge Ausgangsspektrum innerhalb eines interessierenden Frequenzbandes dem digitalen Eingangsspektrum entspricht, ist, daß das Integral eines Ausgangspulses f r alle Pulse betrags- aßig identisch ist und lediglich gemäß der Polarität des di- gitalen Eingangswertes ein negatives oder ein positives Vorzeichen aufweist. Dies bedeutet insbesondere, daß das Pulsintegral lediglich von dem digitalen Eingangswert und nicht von der digitalen Vorgeschichte abhangen darf. Für Wandler mit hohem Dynamikbereich müssen daher selbst kleine Unsymmetrien der positiven und negativen Pulse ebenso vermieden werden, wie geringste Nachwirkungen des vorangehenden Datenbits, die als Memory-Effekte bezeichnet werden.
Die Figuren 9A, 9B und 10A, 10B zeigen gebrauchliche Schal- tungskonzepte für IBit-Digital-Analog-Wandler, die beispielsweise m Jayaraman et al . , "Linear High-Efflciency Microwave Power Amplifiers Using Bandpass Delta-Sigma Modulators, " IEEE Microwave and Guided Wave Letters, Vol. 8, No . 3, March 1998, pp. 121-123, und in W. Gao and W.M. Snelgrove, "A 950-MHz IF Second-Order mtegrated LC Bandpass Delta-Sigma Modulator", IEEE J. Solid-State Circuits, Vol. 33, No . 5, May 1998, pp . 723-732 beschrieben sind.
So zeigt Fig. 9A eine lBit-Digital-Analog-Wandler-Schaltung, m der eine von einer Strompulsformungsemheit erzeugte Folge von Strompulsen oder auch ein Konstantstrom i von einer Schaltemheit, bestehend aus den Schaltern Sl und S2, gesteuert von einem differentiellen digitalen Eingangssignal DATAP, DATAM auf den positiven oder negativen Ausgangszweig OUT1, 0UT2 eines differentiellen Stromausgangs geschaltet wird. Aus der Fig. 9B ist eine einfache Ausfuhrungsform der Schaltung nach Fig. 9A zu sehen, bei der die beiden Schalter Sl, S2 durch zwei Transistoren Tl, T2 realisiert sind. In dem Konzept nach der Fig. 10A, wird, wiederum gesteuert von diffe- rentiellen digitalen Eingangssignalen DATAP und DATAM, der Spannungsausgang OUT auf die Spannung UP bzw. UM geschaltet. In völliger Analogie zum Konzept gemäß Fig. 9A können die Spannungen UP bzw. UM konstant sein oder aber eine vorgegebene Impulsform aufweisen.
In den Schaltungen nach den Figuren 9A und 9B bzw. ebenso 10A und 10B kommt es aufgrund der Nichtidealitat der eingesetzten Komponenten zu wechselseitigen Beeinflussungen der Ausgange, die den eingangsformulierten Anforderungen an einen lBit-Ana- log-Digital-Wandler zuwiderlaufen.
Naher erläutert, beruht beispielsweise die Funktionsweise des Schaltungskonzepts nach Fig. 9A darauf, daß ein eingespeister Strom l mit Hilfe eines Stromschalters Sl, S2 abhangig von der Polarität des differentiellen digitalen Eingangssignals DATAP oder DATAM auf dem positiven oder negativen Emgangs- zweig OUT1 oder OUT2 eines differentiellen Stromausgangs geschaltet wird. Der Eingangsstrom I kann hierbei einen konstanten Wert annehmen, einen sogenannten NRZ-Puls oder auch eine bereits vorgeformte Pulsform aufweisen. Um die Wirkungen von Streuungen der Transistoreneigenschaften bzw. Schalterei- genschaften, siehe Fig. 9B, namlich Offset-Spannungen, gering zu halten, sollte der balancierte Zustand der Sc alttransi- storen Tl und T2 schnell durchlaufen werden, wie dies für den Schalterbetrieb üblich ist. Dies bedeutet, daß eine Formung des Ausgangspulses mit Hilfe der beiden Eingänge nicht ratsam ist. Ein inhärenter Nachteil des Konzepts besteht daher darin, daß beispielsweise eine digitale "+1", die dem digitalen Wert "-1" folgt, anders bewertet wird, als eine digitale "+1", der ebenso eine "+1" vorangegangen ist. Im ersten Fall findet ein Umschaltvorgang des Stromschalters Sl bzw. S2 statt, der infolge der Nichtidealitat der Schalttransistoren Tl, T2 zwangsläufig mit Ubersprecheffekten und Schalttransi- enten verbunden ist, wahrend im zweiten Fall keinerlei Schaltvorgang ausgelost wird und solche Effekte daher ausbleiben. Dies fuhrt zu einer konzept-bedmgten Unsymmetrie im Verhalten des Digital-Analog-Wandlers . Diese anhand der Fig. 9B dargestellte Eigenschaft weist ebenfalls die Schaltung nach der Fig. 10A bzw. 10B auf, was offensichtlich ist. Der Erfindung liegt daher die Aufgabe zugrunde, einen lBit- Digital-Analog-Wandler zu schaffen, dessen unsymmetrische Eigenschaften verringert sind.
Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche 1, 6 und 9 gelost. Bevorzugte Ausgestaltungen der Erfindung sind Gegenstand der Unteranspruche .
Die vorliegende Erfindung betrifft IBit-Digital-Analog-Wand- ler mit zwei Eingängen, einem oder zwei Ausgangen, Schalteinheiten sowie einer oder zwei Pulsformungseinheiten, wobei Ausgange, Schalteinheit und die Pulsformungseinheiten durch Entkopplungsemheiten voneinander entkoppelt sind. Derartige Entkopplungsemheiten können durch Kaskode-Trennstufen gebildet werden, wobei die Kaskoden-Trennstufen durch Transistoren T5, T6, T7 gebildet sind. Vorzugsweise werden die Kaskoden mit Vorstrom getrieben, bei denen ein wechselseitiges Umschalten der Konstantstrome in eine Dynamic-Element-Matchmg- Stufe vorgesehen sein kann.
Weiterhin betrifft die vorliegende Erfindung einen lBit-Digi- tal-Analog-Wandler mit einem oder zwei Ausgangen, zwei Eingängen, einer Schalteinheit und einer oder zwei Pulsformungs- emheiten, wobei jeder Eingang paarweise ausgebildet ist und zu jeder Schalteinheit eine zweite Schalteinheit derart ausgebildet ist, daß bei jedem Bitwechsel des Eingangsbits grundsatzlich ein Schaltvorgang erzwungen wird.
Ferner liegt bei dem erfmdungsgemaßen lBit-Digital-Analog- Wandler wahrend der Dauer eines Bits grundsätzlich an genau einem der Eingänge ein "H"-Pegel und genau an drei Eingängen ein "L"-Pegel an.
Schließlich werden bei dem erfmdungsgemaßen IBit-Digital- Analog-Wandler die Schaltelemente durch Transistoren gebildet. Ferner wird bei einem erfmdungsgemaßen lBit-Digital-Analog- Wandler mit einem oder zwei Ausgangen, zwei Eingängen, einer Schalteinheit und einer oder zwei Pulsformungseinheiten, im Fall einer Stromschaltung der Strom 1 der Pulsformungseinheit wahrend eines Schaltvorgangs der Datenemgange auf einen konstanten, durch die Datenfolge nicht bemflußbaren Wert ge¬ schaltet, und im Fall einer Spannungsschaltung die entsprechende Spannungsdifferenz der Pulsformungseinheit wahrend ei- nes Schaltvorgangs der Datenemgange auf einen konstanten, durch die Datenfolge nicht bemflußbaren Wert geschaltet.
Vorzugsweise nimmt im Fall der Stromschaltung l der Strom l den Wert 0 an, und im Fall der Spannungsschaltung nimmt die entsprechende Spannungsdifferenz den Wert 0 an.
Vorteilhaft werden die Schaltungsformen der erf dungsgemaßen IBit-Digital-Analog-Wandler m Digital-Analog-Wandler-Schal- tungen für eine höhere Wortbreite eingesetzt.
Vorteilhaft werden die Schaltungsformen der erfmdungsgemaßen IBit-Digital-Analog-Wandler weiterhin in n-Bit-Wandler-Schal- tungen, beispielsweise 1,5 Bit-Wandler eingesetzt. Derartige Wandler schalten einen Ausgangsstrom abhangig von einem logi- sehen Eingangswert, der die Zustande +1, -1 und 0 annehmen kann, auf einen positiven Ausgang, einen negativen Ausgang oder beispielsweise eine positive Versorgungsspannung.
Bevorzugte Ausfuhrungsformen der Erfindung werden nachfolgend anhand der Zeichnung erläutert.
Fig. la zeigt das Schaltschema einer ersten erfmdungsgemaßen Ausfuhrungsform eines lBit-Digital-Analog-Wandlers zum Wandeln digitaler Eingangswerte m Strompulse, Fig. 2 zeigt das Schaltschema einer ersten Ausfuhrungsform eines erf dungsgemaßen IBit-Digital-Analog-Wandlers zum Wandeln von digitalen Eingangswerten m Spannungspulse,
Fig. 3 zeigt eine erste Realisierung des Konzepts nach Fig. 1,
Fig. 4 zeigt eine Weiterentwicklung der Schaltung nach Fig. 3,
Fig. 5 zeigt eine zweite Ausfuhrungsform eines lBit-Digital- Analog-Wandlers zum Wandeln digitaler Information Span- nungspulse,
Fig. 6 zeigt die Stromschaltungsvariante der zweite Ausfuhrungsform eines IBit-Digital-Analog-Wandlers zum Wandeln von digitaler Information m Strompulse,
Fig. 7 zeigt eine Realisierung des Schaltschemas nach Fig. 6,
Fig. 8 zeigt eine schematische Darstellung der Stromregelung bei einem Schaltvorgang einer dritten Ausfuhrungsform,
Figuren 9a und 9b zeigen einen bekannten lBit-Digital-Analog- Wandler zum Wandeln digitaler Information m Strompulse, und
Figuren 10a und 10b zeigen eine bekannte Schaltung eines IBit-Digital-Analog-Wandlers zum Wandeln digitaler Information m Spannungspulse.
Die m den Figuren 9A und 9b sowie 10A und 10B dargestellten bekannten Formen der IBit-Digital-Analog-Wandler wurden bereits m der Einleitung beschreiben.
Fig. 1 bzw. Fig. 2 zeigt die schematische Darstellung einer ersten Ausfuhrungsform des erfmdungsgemaßen lBit-Digital- Analog-Wandlers sowohl zum Wandeln von digitaler Information der Werte "+1", "-1" m Strom (Fig. 1) bzw. Spannungspulse (Fig. 2) . Dargestellt sind Datenemgange DATAP, DATAM, die auf den positiven oder negativen Ausgangszweig OUT1, OUT2 ei¬ nes differentiellen Stromausganges geschaltet sind bzw. im Konzept gemäß der Fig. 2 wird wiederum gesteuert vom diffe- rentiellen digitalen Eingangssignal DATAP, DATAM der Spannungsausgang OUT auf die Spannung UP bzw. UM geschaltet. Die Schaltemheiten werden m diesem Falle symbolisiert durch Schalter Sl, S2 bzw. S3, S4. Um wechselseitige Beemflussun- gen bedingt durch die Nichtidealitat der eingesetzten Komponenten zu vermeiden, sind die Ausgange, Schaltemheiten und die Pulsformungseinheiten durch spezielle Stufen, im Schaltbild als Entkopplungsemheiten EKA, EKB, EKC, EKD und EKE dargestellt, voneinander entkoppelt, so daß keine Störung der Wandlerfunktion durch wechselseitige Beeinflussung stattfinden kann. Obwohl m der Realität auch die Entkopplungsstufen mit Nichtidealitaten belastet sind und daher nicht vollständig der idealen Arbeitsweise gehorchen, kann mit entsprechendem Aufwand eine ausreichende Entkopplung erreicht werden, so daß die wechselseitige Beeinflussung vermindert wird. Durch diese Entkopplungsemheiten werden die Ausgange von der Schaltebene und diese wiederum von dem Pulsformungseinheiten entkoppelt .
Fig. 3 zeigt eine Realisierung des Schaltschemas des lBit-Di- gital-Analog-Wandlers der Fig. 1. Die Entkopplungsemheiten EKA und EKB werden m diesem Falle durch eine obere Kaskoden- ebene bestehend aus zwei Transistoren T5 und T6 gebildet, wahrend die Entkopplungsstufe EKB durch eine untere Kaskoden- ebene, bestehend aus einem Transistor T7, gebildet wird. Die Basen der entsprechenden Transistoren T5, T6 und T7 werden durch eine entsprechende Spannung UCASC1 bzw. UCASC2 vorgespannt. Durch die Kaskoden-Trennstufe wird die entsprechende Entkopplung erreicht.
Fig. 4 zeigt eine Weiterentwicklung der durch Kaskoden-Trenn- stufen realisierten Schaltung nach Fig. 3, bei der die obere Kaskodenebene, namlich die Entkopplungsstufe EKA, mit Vorstrom IV1 und IV2 betrieben wird, um die Schwankung der Kol¬ lektorspannung der Schalttransistoren T5 und T6 wahrend des Schaltvorgangs zu reduzieren. Da die Unterschiede m den Vor- strömen IV1, IV2 zu einer betrachtlichen Störung des Wandlers fuhren wurden, wurde em sogenanntes Dynamic Element Matchmg DEM vorgesehen, das em wechselseitiges Umschalten der dem Dynamic Element Matchmg DEM zugefuhrten Konstantstrome El und E2 bewirkt. Dadurch wird erreicht, daß die Vorstrome INI , IV2 durch beide Kaskoden-Transistoren T5 und T6 im zeitlichen Mittel exakt denselben Wert aufweisen.
Em derartiges Dynamic Element Matchmg bewirkt, daß m einem zeitlichen Mittel eine Übereinstimmung von Funktionselementen erreicht wird, die einem Ausgangszustand voneinander abweichen. Dieses wird durch em rythmisches Vertauschen ihrer Funktion erreicht. Beispielsweise werden Ausgangsstrome von vier Stromquellen, die nominal einen identischen Ausgangsstrom liefern, mit hoher Frequenz vertauscht, um geringe Ab- weichungen der Ausgangsstrome voneinander im statistischen Mittel auszugleichen. Als Randbedingung ist dabei zu beachten, daß die Frequenz, mit der der Austausch durchgeführt wird, das effektive Νutzspektrum nicht einschränkt.
Fig. 5 bzw. Fig. 6 zeigen eine schematische Darstellung einer zweiten Ausfuhrungsform des erfmdungsgemaßen lBit-Digital- Analog-Wandlers sowohl für den Spannungsbetrieb (Fig. 5) als auch für den Strombetrieb (Fig. 6) . Um eine gleiche Behandlung der digitalen Eingangsbits "+1", "-1" unabhängig von den vorangegangenen Bits zu erreichen, wird bei jedem Bitwechsel, grundsatzlich em Schaltvorgang erzwungen, wobei e Bitwechsel bispielsweise auch ohne eine Änderung des Eingangsbits auftreten kann. Wahrend der Dauer eines Bits liegt grundsätzlich an genau einem der Eingänge DATAPI, DATAP2, DATAMI und DATAM2 e "H"-Pegel und genau an drei Eingängen em '^"-Pegel an. Folgen nun beispielsweise zwei digitale Eingangsbits mit demselben Wert "+1" ("-1") unmittelbar aufeinander, so wechselt der "H"-Pegel von DATAPI zu DATAP2 oder von DATAP2 nach DATAPI (bzw. im umgekehrten Fall von DATÄM1 nach DATAM2 oder von DATAM2 nach DATAMI ) , d.h. unabhängig von der speziellen Datensignalfolge wird bei jedem Bitwechsel, der "H"-Pe- gel an einem der vier digitalen Eingänge an einen anderen weitergereicht. Der Vorteil dieser Anordnung liegt darin, daß keine inhärente Unsymmetne m der Bewertung der Eingangsbits mehr vorliegt. Dies wird erreicht durch eine paarweise Anord¬ nung von Schaltelementen S3, S7 bzw. S4, S8 und Sl, S5 sowie S6 und S2. Eine Realisierung einer derartigen Schaltung ist m Fig. 7 dargestellt, bei der die Schalter der Fig. 6, namlich Sl, S2, S5 und S6, durch Transistoren Tl, T2 sowie T9 und T10 gebildet werden.
Fig. 8 zeigt die Wirkungsweise einer dritten Ausfuhrungsform der Erfindung. Zur Erläuterung der Wirkungsweise wird erneut das Konzept der bekannten Schaltung nach Fig. 9A naher betrachtet. Die Funktionsweise des Schaltungskonzepts beruht darauf, daß em eingespeister Strom l (Pulsformungseinheit) mit Hilfe eines Stromschalters Sl, S2 abhangig von der Polarität des differentiellen digitalen Eingangssignals DATAP, DATAM auf den positiven oder negativen Ausgang 0UT1, OUT2 eines differentiellen Stromausgangs geschaltet wird. Der Eingangsstrom kann hierbei einen konstanten Wert annehmen (NRZ- Puls) oder auch eine bereits vorgeformte Pulsform aufweisen. Alle vorbekannten Losungen besitzen hierbei die Eigenschaft, daß der Eingangsstrom l wahrend des Schaltvorgangs einen nicht verschwindenden Betrag aufweist. Erfmdungsgemaß wird nun der Eingangsstrom l wahrend des Schaltvorgangs einen kon- stanten, durch die Datenfolge nicht beeinflußbaren Wert gesteuert, beispielsweise durch eine entsprechende Regelung (nicht dargestellt) , so daß Nachwirkungen des vorangegangenen Datenbits ausgeschlossen werden können. Um überdies die beim Schaltvorgang auftretenden Schalttransienten so klein wie möglich zu halten, wird wahrend des Schaltvorgangs der Strom l möglichst klein gehalten oder völlig ausgeschaltet. Auf diese Weise werden Schwankungen des Eingangsstroms l wahrend des Schaltvorgangs fast vollständig oder völlig ausgeschlossen. Memory-Effekte können nicht auftreten. Um einen stören¬ den Einfluß des Phasen itters wahrend des Datentaktes relativ zum Takt des pulsgeformten Eingangsstrom 1 zu eliminieren, ist darauf zu achten, daß der Strom l für eine ausreichend große Zeitdauer wahrend des Schaltvorgangs abgeschaltete bleibt. Die resultierende Pulsform ist m Fig. 8 dargestellt.
Grundsätzlich ist das Prinzip auch bei der Spannungsschaltung der Fig. 10A anzuwenden. In diesem Fall muß sichergestellt werden, daß im Umfeld des Schaltvorgangs keine Spannungsdifferenzen zwischen dem Ausgang OUT und den Eingangsspannungen UP und UM auftritt bzw. Die Spannungsdifferenz konstant gehalten wird.
Das erläuterte Verfahren der Regelung des Eingangsstrom l auf Null oder nahezu Null bzw. die entsprechenden Regelung der Spannungsdifferenz OUT-UP bzw. OUT-UM ist natürlich ebenfalls bei den anderen Ausfuhrungsformen eines lBit-Digital-Analog- Wandlers anwendbar.
Ferner sind die oben dargestellten erfmdungsgemaßen Ausfuhrungsformen monolithisch integrierbar, speziell im Bereich der Basisstationen im Mobilkommunikationsbereich, in Basis- Stationen des mobilen Multimediabereichs sowie in Sigma-
Delta-Wandlern, sowohl Digital-Analog als auch Analog-Digital, einsetzbar.

Claims

Patentansprüche
1. IBit-Digital-Analog-Wandler mit zwei Eingängen (DATAP, DATAM), mit einem oder zwei Ausgangen (OUTl, OUT2; OUT), Schaltemheiten (Sl, S2; S3, S4) sowie Pulsformungseinheiten (I; UP, UM) , dadurch gekennzeichnet, daß Ausgange, Schalteinheit und die Pulsformungseinheiten durch Entkopplungsemheiten (EKA, EKB; EKC, EKE und EKD) voneman- der entkoppelt sind.
2. IBit-Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Entkopplungsemheiten durch Kaskode-Trennstufen gebildet werden.
3. IBit-Digital-Analog-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Kaskoden-Trennstuf en durch Transistoren (T5, T6, T7) gebildet werden.
4. IBit-Digital-Analog-Wandler nach Anspruch 3, dadurch gekennzeichnet, daß die Kaskoden mit Vorstrom getrieben werden.
5. IBit-Digital-Analog-Wandler nach Anspruch 4, dadurch gekennzeichnet, daß ein wechselseitiges Umschalten der
Konstantstrome m eine Dynamic-Element-Matchmg-Stuf e vorgesehen ist.
6. IBit-Digital-Analog-Wandler mit einem oder zwei Ausgan- gen (OUT; OUTl, OUT2), zwei Eingängen (DATAPI, DAT AMI ) , einer
Schalteinheit (Sl, S2; S3, S4) und Pulsformungseinheiten (UP, UM; l), dadurch gekennzeichnet, daß jeder Eingang paarweise (DATAPI, DATAP2, DATAMI, DATAM2 ) aus- gebildet ist und zu jeder Schalteinheit (Sl, S2; S3, S4) eine zweite Schalteinheit (S5, S6; S7, S8) derart angeordnet ist, daß bei jedem Bitwechsel des Eingangsbits grundsätzlich e Schaltvorgang erzwungen wird.
7. IBit-Digital-Analog-Wandler nach Anspruch 6, dadurch gekennzeichnet, daß wahrend der Dauer eines Bits grundsätzlich an genau einem der Eingänge (DATAPI, DATAP2, DATAMI, DATAM2) em "H"-Pegel und genau an drei Eingängen em "L"-Pegel anliegt.
8. IBit-Digital-Analog-Wandler nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die Schaltelemente (Sl, S2, S5, S6; S3, S4, S7, S8) durch Transistoren (Tl, T2, T9, T10) gebildet werden.
9. IBit-Digital-Analog-Wandler mit einem oder zwei Ausgangen (OUT; OUTl, 0UT2), zwei Eingängen (DATAP, DATAM), einer Schalteinheit (Sl, S2; S3, S4) und Pulsformungseinheiten (UP, UM; ι), dadurch gekennzeichnet, daß im Fall einer Stromschaltung die Pulsformungseinheit d) den Strom I wahrend eines Schaltvorgangs der Datenemgange (DATAP, DATAM) einen konstanten, durch die Datenfolge nicht bemflußbaren Wert annimmt, und im Fall einer Spannungsschaltung die Pulsformungseinheit (UP, UM) die entsprechende Spannungsdifferenz (OUT-UP bzw. OUT-UM) wahrend eines Schaltvorgangs der Datenemgange (DATAP, DATAM) einen konstanten, durch die Datenfolge nicht bemflußbaren Wert annimmt.
10. IBit-Digital-Analog-Wandler nach Anspruch 9, dadurch gekennzeichnet, daß im Fall der Stromschaltung i der Strom l nahezu oder tatsächlich den Wert 0 annimmt, und im Fall der Spannungsschaltung die entsprechende Spannungsdifferenz (OUT-UP bzw. OUT-UM) nahezu oder tatsachlich den Wert 0 annimmt.
11. Verfahren zum Betreiben einer Schaltung nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß im Fall der Stromschaltung l der Strom l nahezu oder tat¬ sächlich den Wert 0 annimmt, und im Fall der Spannungsschal- tung die entsprechende Spannungsdifferenz (OUT-UP bzw. OUT- UM) nahezu oder tatsächlich den Wert 0 annimmt.
12. Verwendung einer Schaltung nach einem der Ansprüche 1 - 10 m einer monolithisch integrierten Schaltung.
13. Verwendung einer Schaltung nach einem der Ansprüche 1 - 10 m einer Basisstation im Mobilkommunikationsbereich oder mobilen Multimediabereich.
14. Verwendung einer Schaltung nach einem der Ansprüche 1 - 10 in einem Sigma-Delta-Wandle .
15. Verwendung einer Schaltung nach einem der Ansprüche 1 - 10 in einem Digital-Analog-Wandler mit einer Wortbreite von mindestens zwei Bit.
16. Verwendung einer Schaltung nach einem der Ansprüche 1 - 10 in einem 1 , 5Bιt-Dιgιtal-Analog-Wandler .
EP00920408A 1999-03-22 2000-03-22 1bit-digital-analog-wandler-schaltung Withdrawn EP1145443A3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19912827 1999-03-22
DE19912827 1999-03-22
PCT/DE2000/000886 WO2000057558A2 (de) 1999-03-22 2000-03-22 1bit-digital-analog-wandler-schaltung

Publications (2)

Publication Number Publication Date
EP1145443A2 true EP1145443A2 (de) 2001-10-17
EP1145443A3 EP1145443A3 (de) 2002-09-11

Family

ID=7901924

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00920408A Withdrawn EP1145443A3 (de) 1999-03-22 2000-03-22 1bit-digital-analog-wandler-schaltung

Country Status (5)

Country Link
US (1) US6549152B1 (de)
EP (1) EP1145443A3 (de)
JP (1) JP2002540670A (de)
CN (1) CN1344437A (de)
WO (1) WO2000057558A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805000B1 (en) * 2002-02-11 2004-10-19 Smartire Systems, Inc. Apparatus and method for mounting a tire condition sensor capsule to a wheel rim
US6842132B2 (en) * 2003-01-24 2005-01-11 Analog Devices, Inc. Constant switching for signal processing
US6768438B1 (en) * 2003-01-24 2004-07-27 Analog Devices, Inc. Current DAC code independent switching
TWI279712B (en) * 2005-04-13 2007-04-21 Realtek Semiconductor Corp Voice message encoding/decoding apparatus and its method
US8339165B2 (en) 2009-12-07 2012-12-25 Qualcomm Incorporated Configurable digital-analog phase locked loop
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration
CN111852245B (zh) * 2020-07-23 2021-12-28 河南崤函电力供应有限责任公司 一种6kV高压开关柜机械防误锁闭装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2213011B (en) 1987-09-16 1991-09-25 Philips Electronic Associated A method of and a circuit arrangement for processing sampled analogue electricals
JP3112605B2 (ja) * 1993-07-21 2000-11-27 株式会社東芝 Ｄ／ａ変換回路
WO1995008221A1 (en) * 1993-09-13 1995-03-23 Analog Devices, Inc. Digital to analog conversion using nonuniform sample rates
US5712635A (en) * 1993-09-13 1998-01-27 Analog Devices Inc Digital to analog conversion using nonuniform sample rates
US5638011A (en) 1994-04-12 1997-06-10 I.C. Works, Inc. Digital to analog converter (DAC) current source arrangement
US5790060A (en) * 1996-09-11 1998-08-04 Harris Corporation Digital-to-analog converter having enhanced current steering and associated method
CA2286978A1 (en) * 1997-04-18 1998-10-29 Jesper Steensgaard-Madsen Oversampled digital-to-analog converter based on nonlinear separation and linear recombination
US6087970A (en) * 1998-03-11 2000-07-11 Photobit Corporation Analog-to-digital conversion
US6040793A (en) * 1998-03-18 2000-03-21 Analog Devices, Inc. Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection
US6087969A (en) * 1998-04-27 2000-07-11 Motorola, Inc. Sigma-delta modulator and method for digitizing a signal
IT1313383B1 (it) * 1999-03-19 2002-07-23 St Microelectronics Srl Struttura efficiente di integratore a capacita' commutate integrato
US6255975B1 (en) * 1999-04-27 2001-07-03 Cirrus Logic, Inc. Circuits and methods for noise filtering in 1-bit audio applications and systems using the same
US6268815B1 (en) * 1999-06-15 2001-07-31 Globespan, Inc. High performance switched-capacitor filter for oversampling sigma-delta digital to analog converters
US6359576B1 (en) * 1999-10-01 2002-03-19 Linear Technology Corporation Apparatus and methods for performing RMS-to-DC conversion with bipolar input signal range
US6351229B1 (en) * 2000-09-05 2002-02-26 Texas Instruments Incorporated Density-modulated dynamic dithering circuits and method for delta-sigma converter
US6369735B1 (en) * 2000-10-02 2002-04-09 Lsi Logic Corporation Digital-to-analog converter with high dynamic range

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0057558A3 *

Also Published As

Publication number Publication date
WO2000057558A2 (de) 2000-09-28
US6549152B1 (en) 2003-04-15
JP2002540670A (ja) 2002-11-26
CN1344437A (zh) 2002-04-10
WO2000057558A3 (de) 2001-08-23
EP1145443A3 (de) 2002-09-11

Similar Documents

Publication Publication Date Title
DE102008059037B4 (de) Jitter-unempfindlicher Einzelbit-Digital-Analog-Wandler
EP0335988B1 (de) Schaltungsanordnung zur Mittelwertbildung bei der Pulsdichte-D/A- oder -A/D-Umsetzung
DE112012000519B4 (de) Zeitkontinuierlicher überabgetasteter Wandler mit passivem Filter
EP0253950B1 (de) Monolithisch integrierter Digital/Analog-Wandler
DE19958049B4 (de) Transkonduktor und Strommodus D/A-Wandler
DE102005035385B4 (de) Digital-Analog-Umsetzer und Verfahren zur Digital-Analog-Umsetzung eines Signals
DE4311966C2 (de) Delta-Sigma-Modulator
DE19748272C2 (de) Bipolarer elementenmittelnder Digital-Analog-Wandler
DE4311724A1 (de) Rauscharmer Delta-Sigma-Modulator für Analog/Digital-Wandler
DE3531870C2 (de)
DE3202789C2 (de)
DE4200738A1 (de) Digital/analog-wandler mit filter hoher ordnung
DE69120924T2 (de) Sigma-Delta Wandler
DE60030950T2 (de) Digital-analog-wandler
DE102008048901A1 (de) Integrierte Schaltung mit einer Vielzahl von Multibit-Digital-Analog-Wandlern, Sigma-Delta-Modulatorschaltung und Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern
DE4200729C2 (de) Verzerrungsarme Ausgangsstufe für einen Digital/Analog-Wandler
EP0424554A1 (de) Mehrstufiger Seriell-zu-Parallel- und/oder Parallel-zu-Seriell-Umsetzer
EP0281001A2 (de) Schaltungsanordnung zum Umwandeln von digitalen Tonsignalwerten in ein analoges Tonsignal
EP0461282A1 (de) Überabtastender Analog-Digital-Umsetzer mit Rauschfilterung in Switched-Capacitor-Technik
DE69732518T2 (de) Demodulator zweiter Ordnung für Sigma-Delta-Digital/Analog-Wandler
DE4005489C2 (de) Schaltungsanordnung für einen Digital/Analog-Wandler
DE602004011581T2 (de) Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals.
EP1145443A2 (de) 1bit-digital-analog-wandler-schaltung
DE102021132279A1 (de) Schaltung einschliesslich eines strom-digital-analogwandlers, verfahren zum betreiben eines strom-digital-analog-wandlers und zeitkontinuierlicher delta-sigma-wandler
DE3221483A1 (de) Analog/digital-wandler mit einer selbstvorspannungsschaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010704

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

XX Miscellaneous (additional remarks)

Free format text: DERZEIT SIND DIE WIPO-PUBLIKATIONSDATEN A3 NICHT VERFUEGBAR.

17Q First examination report despatched

Effective date: 20020221

PUAK Availability of information related to the publication of the international search report

Free format text: ORIGINAL CODE: 0009015

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB IT

RIC1 Information provided on ipc code assigned before grant

Ipc: 7H 03M 3/02 A

Ipc: 7H 03K 17/16 B

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20040701