EP1066552A1 - Schaltungsanordnung zur steuerung und erfassung des laststromes durch eine last - Google Patents

Schaltungsanordnung zur steuerung und erfassung des laststromes durch eine last

Info

Publication number
EP1066552A1
EP1066552A1 EP99910105A EP99910105A EP1066552A1 EP 1066552 A1 EP1066552 A1 EP 1066552A1 EP 99910105 A EP99910105 A EP 99910105A EP 99910105 A EP99910105 A EP 99910105A EP 1066552 A1 EP1066552 A1 EP 1066552A1
Authority
EP
European Patent Office
Prior art keywords
load
transistor
control
transistors
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP99910105A
Other languages
English (en)
French (fr)
Inventor
Rainald Sander
Peter Sommer
Jenö Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1066552A1 publication Critical patent/EP1066552A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
    • G01R17/06—Automatic balancing arrangements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the present invention relates to a circuit arrangement for controlling and detecting the load current through a load
  • a first pair of transistors from a first load transistor and a first auxiliary transistor which have a common first control connection and each have a load path and a first load path connection, the load being connected in series with the load path of the first load transistor and this series connection between terminals for supply potential and Reference potential is switched;
  • a current measuring arrangement with a first input terminal connected to the first load path connection of the first load transistor, a second input terminal connected to the first load path connection of the first auxiliary transistor and an output terminal from which a signal dependent on the load current can be tapped;
  • the load current through the load is measured according to the so-called “current sense principle”.
  • the load current flowing into the load, possibly very large, via the first load transistor is indirectly measured via a measurement current flowing through the first auxiliary transistor determined, the ratio of load current to measurement current corresponding to the transistor area ratio of the first load transistor to the first auxiliary transistor if the first load transistor and the first auxiliary transistor are in the same Operating point are operated.
  • the first load transistor and the first auxiliary transistor have a common first control connection and they are connected to an identical supply potential.
  • a control arrangement which is part of the measuring arrangement, also causes the potential at the first load path connection of the first auxiliary transistor to adjust to the value of the potential of the first load path connection of the first load transistor.
  • the same voltage is thus present between the common control connection and the first load path connections of the two transistors.
  • the voltage across the load path of the first load transistor corresponds to the voltage across the load path of the first auxiliary transistor; the two transistors are operated at the same operating point.
  • the control arrangement for setting the same potential at the first load path connections usually consists of a comparator which is connected on the input side to the load path connections of the two transistors via the input terminals of the measuring arrangement. On the output side, the comparator controls a control transistor, the load path of which is connected in series with the load path of the first auxiliary transistor. If the potentials of the first load path connections of the first load transistor and the first auxiliary transistor differ from one another, the resistance of the load path of the control transistor, or the current flowing over the load path of the control transistor, is readjusted via the comparator connected to the control input of the control transistor until ideally none There is a voltage difference between the potentials of the first load path connections and the first load transistor and the first auxiliary transistor are at the same operating point.
  • comparators in particular comparators that are manufactured in integrated CMOS technology, have an inevitable voltage offset, which in the present case In this case, readjustment of the control transistor no longer takes place when there is a voltage difference corresponding to the voltage offset between the potentials of the first load path connections of the first load transistor and the first auxiliary transistor.
  • the voltage across the load path of the first auxiliary transistor thus always deviates by the amount of the voltage offset from the voltage across the load path of the first load transistor, ie the first load transistor and the first auxiliary transistor are not exactly at the same operating point.
  • the aim of the present invention is therefore to provide a circuit arrangement for controlling and detecting the load current of a load which, even with small load currents or with small voltage drops over the load path of the first load transistor, delivers an exact measurement signal proportional to the load current.
  • At least one second load transistor connected in parallel with the first load transistor is provided, which is connected via a second control terminal through the Control unit can be controlled depending on the load current or depending on a load path voltage occurring across the load path of the load transistors.
  • the second load transistor which is also connected to the load with a first load path connection and to supply potential via a second load path connection, can be controlled independently of the first load transistor via the control connection.
  • both the first load transistor and the at least one second load transistor are driven; the load current results from the sum of the current flowing over the load paths of the first and the at least one second load transistor, the load transistors preferably being identical, so that the load current is distributed uniformly over the load transistors.
  • Both the first and the at least one second load transistor and the first auxiliary transistor are operated at the same operating point; the measuring current flowing through the first auxiliary transistor is proportional to the current flowing over the load path of one of the load transistors in accordance with the area ratio of the first auxiliary transistor to the load transistors.
  • the number of controlled load transistors has to be taken into account in order to determine the load current which results from the sum of the currents flowing over the load paths of the load transistors.
  • a reduction in the load current brings about a reduction in the currents flowing over the load paths of the load transistors and thus a reduction in the voltage drop over the load paths of these transistors.
  • the present invention enables the at least one second load transistor to be switched off when the load current or the load path voltage of the load transistors becomes smaller, as a result of which the remaining load transistor - or possibly the remaining load transistors - take over the current of the switched-off load transistor. This increases the load Line voltage of the remaining load transistors. This ensures that the voltage across the load path of the first load transistor does not drop to a voltage value that is in the range of the voltage offset.
  • the voltage increase across the load path of the remaining load transistor (s) caused by switching off one or more load transistors causes a reduction in the voltage drop across the load and thus a reduction in the load current, but this change is due to the usual supply potential of 15 V and one across the load path of the load transistors falling voltage, which is in the range of a few millivolts to approximately one volt, is negligible.
  • One embodiment of the invention provides for at least one second auxiliary transistor to be connected in parallel with the first auxiliary transistor and to be controllable via the second control connection.
  • the at least one second load transistor and the at least one second auxiliary transistor form a second transistor pair in accordance with the first transistor pair. If further air transistors are provided, further transistor pairs are formed by providing further auxiliary transistors, with each load transistor preferably being supplemented by an auxiliary transistor to form a transistor pair.
  • the second auxiliary transistor which is also connected to the second input terminal of the measuring arrangement with a first load path connection, maps the load path current flowing through the second load transistor to the measuring current.
  • the load transistors are preferably identical to one another and the auxiliary transistors are identical to one another, so that in this embodiment of the invention the measurement current is always the same fraction of the load current, the ratio of load current to measurement current corresponding to the area ratio between load and auxiliary transistors.
  • the number of load transistors controlled to switch on the load does not have to be taken into account separately.
  • a control unit is provided which is connected via output terminals to the control connections of the load or the load and auxiliary transistors, with control of the individual control connections depending on the current flowing through the load or depending on of the voltage across the load path of the load transistors.
  • the control unit is preferably connected with an input terminal to the output terminal of the measuring arrangement or to determine the load path voltage at the nodes common to the load and the first load path connections of the load transistors.
  • the control unit has an arrangement of switches, in each case one switch being connected to a control connection via an output terminal in order to connect the control connection to an upper or a lower control potential.
  • the upper control potential is selected so that the load transistors always conduct when the control connection is connected to the upper control potential.
  • the upper control potential is therefore preferably selected to be greater than the supply potential. If the control connections are at the lower control potential, the load transistors do not conduct.
  • the lower control potential preferably corresponds to the reference potential or the potential of the first load path connections of the load transistors. A control is required to control the switches 7
  • Control circuit which, depending on the current flowing through the load or depending on the load path voltage of the load transistors, controls the switches.
  • the invention is described below using n-channel FET for the load and auxiliary transistors, the first load path connection corresponding to the source connection, the second load path connection corresponding to the dram connection and the control connection corresponding to the gate connection of the transistors.
  • Fig. 1 shows a circuit diagram of the circuit arrangement according to the invention according to a first embodiment.
  • the circuit arrangement has a first pair of transistors P1 consisting of a first load transistor TU and a first auxiliary transistor T21, which are connected on the dram side to a supply potential V + and whose gate connections G are connected to one another to form a common first control connection Gl.
  • a variable load R L can be connected between the source terminal S of the load transistor TU and a reference potential M, which is shown in the illustrated embodiment as an ohmic resistor. 8th
  • the circuit arrangement also has a measuring arrangement MA with a first input terminal EK1, which is connected to the source terminal S of the first load transistor TU, with a second input terminal EK2, which is connected to the source terminal S of the first auxiliary transistor T21, and with an output terminal AK, from which a signal U A can be tapped which is proportional to a load current I L flowing through the load R ⁇ .
  • two further load transistors T12, Tln are connected, which are also connected to the supply potential V + on the dram side and to the load R L and the first input terminal EK1 of the measuring arrangement MA on the source side.
  • the further load transistors T12, Tln can be controlled via further control connections G2, Gn, which are each connected to the gate connections G of the further load transistors T12, Tln.
  • the task of the circuit arrangement shown is, on the one hand, to switch the load R to the supply potential V + via the load transistors TU, T12, Tln and, on the other hand, to measure the load current I L flowing through the load R L.
  • a control unit AE is provided, which is connected to the control connections Gl, G2, Gn of the load transistors TU, T12, Tln via output terminals AI, A2, An.
  • a control unit AE is provided, which is connected to the control connections Gl, G2, Gn of the load transistors TU, T12, Tln via output terminals AI, A2, An.
  • the control connections Gl, G2, Gn are placed separately from one another at an upper or a lower control potential, the upper control potential being selected such that the load transistors TU, T12, Tln conduct when the upper one Control potential is present at the respective control connections Gl, G2, Gn, and can also be kept conductive as long as Load current I L flows through the load R L.
  • the upper control potential is therefore preferably greater than the supply potential V +.
  • the lower control potential is selected so that the load transistors TU, T12, Tln do not conduct when the lower control potential is applied to the control connections Gl, G2, Gn.
  • At least one of the load transistors TU, T12, Tln is controlled by the control unit AE. For this purpose, it receives a start signal via a control input EN, for example.
  • the load transistor TU In order to enable a measurement of the load current I L , at least the load transistor TU must be controlled for the present exemplary embodiment in order to connect the load R L to the supply potential V +.
  • the load transistor TU Like many of the other load transistors T12, Tln are required for turning, is by the current flowing through the load R L load current I L and depends on the dimensioning of the first transistors TU, T12, Tln, which can be operated without destruction only up to a maximum load path current.
  • the first transistors TU, T12, Tln are preferably dimensioned identically, so that the load current I L is evenly distributed over the driven first transistors TU, T12, Tln.
  • the control unit AE is connected with an input terminal EK to the output terminal AK of the measuring arrangement MA, at which a load current I L flowing to the proportional measurement signal U A is present.
  • the load current I L is measured via the first
  • the measuring arrangement MA has a comparator K, which on the input side via the first input terminal EK1 to the load R or the source terminal S of the first load transistor TU and via the second input terminal EK2 to the source terminal of the first
  • Auxiliary transistor T21 is connected. On the output side of the comparator K, a control transistor T3 is connected 1 0
  • Load path DS is connected in series with the load path DS of the second transistor T21.
  • the load path DS of the control transistor T3 is followed by a current sensing resistor R s , which is connected to the reference potential M with a terminal.
  • the principle of current measurement with the illustrated second transistor T21 and the measuring arrangement MA is based on the so-called “current sense principle” and is based on operating the first load transistor TU and the first auxiliary transistor T21 at the same operating point, so that the source current I s ⁇ of the first auxiliary transistor T21 is proportional to the source current Isn of the first load transistor TU, the source current I s2 ⁇ of the second auxiliary transistor T21 as measurement current in the current sensing resistor R s causing a voltage which can be tapped as measurement signal U A.
  • the ratio of the source currents I s21 to I s n corresponds to the ratio of the transistor area of the auxiliary transistor T21 to the transistor area of the load transistor TU when the two transistors TU, T21 are operated at the same operating point
  • the transistor area of the load transistor TU designed as a power FET is a multiple, possibly a multiple by a few powers of ten, the transistor area of the auxiliary transistor T21.
  • the comparator K compares the source potentials of the load and auxiliary transistors TU, T21 and regulates the source current I S2 i of the auxiliary transistor T21 via the control transistor T3 until the voltage difference is almost 0 between the source potential of the first load transistor TU and the source potential of the first auxiliary transistor T21.
  • the control is carried out in such a way that the gate-source capacitance of the control transistor T3, shown in broken lines in the figures, is charged or discharged via the output of the comparator K, depending on the sign of the voltage between the comparator input terminals, by the conductivity of the load path of the control transistor T3 or its load route 11 increase or decrease.
  • the comparator K be ⁇ has an inevitable voltage offset V 0FF , which means that no charge or discharge current flows to the gate-source capacitance C GS even if a voltage corresponding to the voltage offset V OFF between its input terminal is present. As a result, a deviation of the two source potentials by the value of the voltage offset V 0FF of the comparator K is inevitable.
  • This voltage offset V 0FF has an insignificant effect on the measurement result, as long as the voltage U D sn across the load path DS of the first load transistor TU is substantially greater than the voltage offset V 0FF by which the voltage across the Load path D-S of the auxiliary transistor T21 deviates from the load path voltage U D sn of the first load transistor TU.
  • the load and auxiliary transistor TU, T21 can then be regarded as being operated at the same operating point.
  • the advantage of the circuit arrangement according to the invention shown is that the voltage across the load path DS of the load transistor TU can always be kept sufficiently above the value of the voltage offset V 0FF , so that this voltage offset V 0FF has only an insignificant effect on the measurement result.
  • the control unit AE controls further load transistors T12, Tln, which take over the load current I L evenly. If the load current I L now drops, the source currents I su , I S i2, Isin of the load transistors TU, T12, Tln decrease, and thus the voltage across the load path DS of the controlled load transistors TU, T12, Tln decreases are operated at the same operating point.
  • all load transistors TU, T12, Tln are first activated to switch on the load path at supply potential V + and then at very low load currents I L or small load path voltages U DS n der Load transistors TU, T12, Tln successively switch off individual load transistors TU, T12, Tln until it is ensured that the load path voltage U D s ⁇ - of the controlled load transistors TU, T12, Tln is sufficient, preferably by a few factors, above the value of the voltage - Offset V OFF lies so that an exact measurement result is guaranteed.
  • Fig. 1 measures the measuring arrangement MA indirectly via the source current I s21 of the auxiliary transistor T21 only the source current I S n of the first load transistor TU, which, in addition to the other driven, identical load transistors T12, Tln, provides a uniform proportion of the load current! __ .
  • the number of further driven ones is therefore not only the area ratio of the first load transistor TU to the first auxiliary transistor T21 Load transistors T12, Tln to be taken into account. This can be done, for example, by an additional circuit arrangement, not shown in more detail, which is supplied with the measurement signal U A and an output signal from the control unit AE, which provides information about the number of controlled load transistors TU, T12, Tln.
  • FIG. 13 form of the circuit arrangement according to the invention.
  • a second auxiliary transistor T2n is assigned to form the second transistor pair Pn, the second auxiliary transistor T2n being connected to the supply potential V + on the drain side and the second input terminal EK2 of the measuring arrangement MA and is connected with its gate terminal G to the gate terminal G of the further load transistor Tln to form a common control terminal Gn. If the further load transistor Tln is driven, the second auxiliary transistor T2n supplies a source current I s2n to the measuring arrangement MA, which is proportional to the source current I sln of the further load transistor Tln.
  • the ratio of I s ln to I s 2n corresponds to the area ratio of the two transistors Tln and T2n, this area ratio preferably being identical to the area ratio of the transistors of the other transistor pairs Pl.
  • the measuring current I M is then directly proportional to the load current I L , the proportionality factor increasing the area ratio of load transistors TU, Tln
  • Auxiliary transistors T21, T2n corresponds. Ideally, all of the load transistors TU, T12 are also identical, and all of the auxiliary transistors T21, T2n are each identical.
  • FIG. 2 also shows an example of a possible embodiment of the control unit AE, which has a number of switches S1, Sn, which are connected to the outputs AI, at the control unit AE.
  • the control connections Gl, Gn can be applied via these switches to an upper control potential V ++ or to a lower control potential V s .
  • the switches Sl, Sn are controlled by a control circuit ASS. Whether the load R L is to be switched on via the load transistors TU, Tln depends on a signal applied to a control input EN of the control circuit ASS. If the load R L is not to be connected, the control connections Gl, Gn are switched to via the switches Sl, Sn 14 lower control potential M.
  • the load R is to be connected, at least one of the control connections Gl, Gn is connected to the upper control potential V ++.
  • the number of load transistors TU, Tln to be controlled depends on the current flowing through the load! ⁇ __, the control circuit ASS being connected to the output terminal AK of the measuring arrangement MA for evaluating this current I L flowing through the load.
  • the upper control potential V ++ is preferably greater than the supply potential V + and can be provided, for example, by a fixed voltage supply or generated from the supply potential V + by means of a charge pump circuit.
  • FIG. 3 shows the embodiment shown in FIG. 2 in a modified form, the control connections Gl, Gn being able to be connected to the source connections S of the first transistors TU, Tln via the switches S1, Sn, as a result of which the lower supply potential V s corresponds to the source potential V s of the first transistors TU, Tln.
  • the switches S1, S2, Sn are actuated by the control circuit ASS as a function of the voltage u DS ⁇ occurring across the load path of the controlled load transistors TU, Tln, for which purpose the control circuit ASS is connected to the first load path connections S. of the load transistors TU, Tln is connected, and the potential at the first load path connections in the control circuit ASS is compared with the supply potential V +.
  • the circuit arrangement according to the invention can be implemented in MOS technology using simple means.
  • Power FETs such as those used to connect loads, are usually implemented as vertical transistors, the power transistor consisting of a large number of individual transistor cells, their gate, source and drain connections to the gate, source and drain -Connection of the power transistor are interconnected. Now the gate connections will each be a number of these transistor cells 15 combined to form different gate connections, this results in the parallel connection of load transistors shown in the exemplary embodiments with a common drain and source connection but separate gate connections.

Abstract

Schaltungsanordnung zur Steuerung des Stromflusses (IL) durch eine Last (RL) bei Erfassung des Stromflusses (IL) nach dem Strom-Sense-Prinzip. Die Schaltungsanordnung besitzt ein erstes Transistorpaar (P1) aus einem ersten Last- und Hilfstransistor (T11, T21), die einen gemeinsamen Steueranschluss (G1) und jeweils einen ersten Laststreckenanschluss (S) aufweisen, wobei die Last (RL) an den ersten Laststreckenanschluss (S) des ersten Lasttransistors (T11) angeschlossen ist. Eine Messanordnung (MA) ist über eine erste Eingangsklemme (EK1) an den ersten Laststreckenanschluss (S) des ersten Lasttransistors (T11) und über eine zweite Eingangsklemme (EK2) an den ersten Laststreckenanschluss (S) des ersten Hilfstransistors (T21) angeschlossen und weist eine Ausgangsklemme (AK) auf, an der ein Stromflusssignal (UA) abgreifbar ist. Dem ersten Lasttransistor (T11) ist wenigstens ein weiterer Lasttransistor (T12, T1n) parallel geschaltet, der über einen weiteren Steueranschluss (G2, Gn) abhängig von dem durch die Last fliessenden Strom (IL) ansteuerbar ist.

Description

Beschreibung
Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last mit
- einem ersten Transistorpaar aus einem ersten Lasttransistor und einem ersten Hilfstransistror, die einen gemeinsamen ersten Steueranschluß und jeweils eine Laststrecke und einen ersten Laststreckenanschluß aufweisen, wobei die Last in Reihe zur Laststrecke des ersten Lasttransistors ange- schlössen ist und diese Reihenschaltung zwischen Klemmen für Versorgungspotential und Bezugspotential geschaltet ist;
- einer Strommeßanordnung mit einer an den ersten Laststrek- kenanschluß des ersten Lasttransistors angeschlossenen ersten Eingangsklemme, einer an den ersten Laststreckenan- schluß des ersten Hilfstransistors angeschlossenen zweiten Eingangsklemme und einer Ausgangsklemme, an der ein von dem Laststrom abhängiges Signal abgreifbar ist;
- einer an den ersten Steueranschluß angeschlossenen Ansteu- ereinheit .
Die Messung des Laststromes durch die Last erfolgt bei derar- tigen Schaltungsanordnungen nach dem sogenannten „Strom- Sense-Prinzip". Hierbei wird der über den ersten Lasttransistor in die Last fließende, unter Umständen sehr große Laststrom indirekt über einen durch den ersten Hilfstransistor fließenden Meßstrom bestimmt, wobei das Verhältnis von Last- ström zu Meßstrom dem Transistorflächenverhältnis von erstem Lasttransistor zu erstem Hilfstransistor entspricht, wenn der erste Lasttransistor und der erste Hilfstransistor im selben Arbeitspunkt betrieben werden. Zur Einstellung des gemeinsamen Arbeitspunktes besitzen der erste Lasttransistor und der erste Hilfstransistor einen gemeinsamen ersten Steueranschluß und sie sind an ein identisches Versorgungspotential ange- schlössen. Eine Regelanordnung, die Teil der Meßanordnung ist, bewirkt ferner, daß sich das Potential an dem ersten Laststreckenanschluß des ersten Hilfstransistors auf den Wert des Potentials des ersten Laststreckenanschlusses des ersten Lasttransistors einstellt. Zwischen dem gemeinsamen Steueran- schluß und den ersten Laststreckenanschlüssen der beiden Transistoren liegt damit jeweils die gleiche Spannung an. Ebenso entspricht die Spannung über der Laststrecke des ersten Lasttransistors der Spannung über der Laststrecke des ersten Hilfstransistors; die beiden Transistoren werden im selben Arbeitspunkt betrieben.
Die Regelanordnung zur Einstellung desselben Potentials an den ersten Laststreckenanschlüssen besteht üblicherweise aus einem Komparator, der eingangsseitig über die Eingangsklemmen der Meßanordnung an die Laststreckenanschlüsse der beiden Transistoren angeschlossen ist. Ausgangsseitig steuert der Komparator einen Regeltransistor an, dessen Laststrecke in Reihe zur Laststrecke des ersten Hilfstransistors geschaltet ist. Weichen die Potentiale der ersten Laststreckenanschlüsse des ersten Lasttransistors und des ersten Hilfstransistors voneinander ab, wird der Widerstand der Laststrecke des Regeltransistors, bzw. der über die Laststrecke des Regeltransistors fließende Strom, über den am Steuereingang des Regeltransistors angeschlossenen Komparator so lange nachgeregelt, bis idealerweise keine Spannungsdifferenz zwischen den Potentialen der ersten Laststreckenanschlüsse besteht und sich der erste Lasttransistor und der erste Hilfstransistor im selben Arbeitspunkt befinden.
Nachteiligerweise besitzen Komparatoren, insbesondere Kompa- ratoren, die in integrierter CMOS-Technologie hergestellt sind, einen unvermeidlichen Spannungs-Offset, der im vorlie- genden Fall bewirkt, daß eine Nachregelung des Regeltransistors schon dann nicht mehr stattfindet, wenn eine dem Span- nungs-Offset entsprechende Spannungsdifferenz zwischen den Potentialen der ersten Laststreckenanschlüsse des ersten Lasttransistors und des ersten Hilfstransistors besteht. Die Spannung über der Laststrecke des ersten Hilfstransistors weicht damit immer um den Betrag des Spannungs-Offset von der Spannung über der Laststrecke des ersten Lasttransistors ab, d. h. erster Lasttransistor und erster Hilfstransistor sind nicht exakt im selben Arbeitspunkt.
Bei großen Lastströmen und einem dadurch entsprechend großen Spannungsabfall über der Laststrecke des ersten Lasttransistors fällt diese Abweichung der Laststreckenspannung des er- sten Hilfstransistors um den Wert des Spannungs-Offset, der üblicherweise im Bereich von einigen Millivolt liegt, kaum ins Gewicht. Fließen allerdings sehr kleine Lastströme, die über der Laststrecke des ersten Lasttransistors einen sehr kleinen Spannungsabfall hervorrufen, der im Extremfall im Be- reich des Spannungs-Offset liegt, so wirkt sich dieser Span- nungs-Offset erheblich auf die Arbeitspunkteinstellung des ersten Hilfstransistors aus. Die Arbeitspunkte der beiden Transistoren weichen erheblich voneinander ab, der Meßstrom ist nicht mehr proportional zum Laststrom; das Meßergebnis ist verfälscht.
Ziel der vorliegenden Erfindung ist es daher, eine Schaltungsanordnung zur Steuerung und Erfassung des Laststromes einer Last zur Verfügung zu stellen, die auch bei kleinen Lastströmen bzw. bei kleinen Spannungsabfällen über der Laststrecke des ersten Lasttransistors ein exaktes, zu dem Laststrom proportionales Meßsignal liefert.
Dieses Ziel wird bei der eingangs genannten Schaltungsanord- nung dadurch erreicht, daß wenigstens ein parallel zu dem ersten Lasttransistor geschalteter zweiter Lasttransistor vorgesehen ist, der über einen zweiten Steueranschluß durch die Ansteuereinheit abhängig von dem Laststrom oder abhängig von einer über der Laststrecke der Lasttransistoren anfallenden Laststreckenspannung ansteuerbar ist.
Der zweite Lasttransistor, der mit einem ersten Laststreckenanschluß ebenfalls an die Last und über einen zweiten Laststreckenanschluß an Versorgungspotential angeschlossen ist, ist über den Steueranschluß unabhängig von dem ersten Lasttransistor ansteuerbar. Bei großen Lastströmen werden sowohl der erste Lasttransistor als auch der wenigstens eine zweite Lasttransistor angesteuert; der Laststrom ergibt sich aus der Summe der über die Laststrecken des ersten und des wenigstens einen zweiten Lasttransistors fließenden Stromes, wobei die Lasttransistoren vorzugsweise identisch sind, so daß sich der Laststrom gleichmäßig auf die Lasttransistoren verteilt. Sowohl der erste als auch der wenigstens eine zweite Lasttransistor und der erste Hilfstransistor werden im selben Arbeitspunkt betrieben; der durch den ersten Hilfstransistor fließende Meßstrom ist entsprechend dem Flächenverhältnis von erstem Hilfstransistor zu den Lasttransistoren proportional zu dem über die Laststrecke eines der Lasttransistoren fließenden Stromes. Bei der Auswertung des Meßstromes ist neben diesem Flächenverhältnis die Anzahl der angesteuerten Lasttransistoren zu berücksichtigen, um den Laststrom zu ermit- teln, der sich aus der Summe der über die Laststrecken der Lasttransistoren fließenden Ströme ergibt.
Eine Reduzierung des Laststromes bewirkt eine Reduktion der über die Laststrecken der Lasttransistoren fließenden Ströme und damit eine Reduktion des Spannungsabfalles über den Last- Strecken dieser Transistoren. Die vorliegende Erfindung ermöglicht, den wenigstens einen zweiten Lasttransistor bei kleiner werdendem Laststrom bzw. bei kleiner werdender Laststreckenspannung der Lasttransistoren abzuschalten, wodurch der verbleibende Lasttransistor - oder gegebenenfalls die verbleibenden Lasttransistoren - den Strom des abgeschalteten Lasttransistors übernehmen. Hierdurch erhöht sich die Last- Streckenspannung der verbleibenden Lasttransistoren. Auf diese Weise wird bewirkt, daß die Spannung über der Laststrecke des ersten Lasttransistors nicht auf einen Spannungswert absinkt, der im Bereich des Spannungs-Offset liegt. Die oben beschriebenen Nachteile, wonach bei kleinen Laststreckenspannungen das Meßergebnis verfälschende Arbeitspunktabweichungen des ersten Lasttransistors und des ersten Hilfstransistors auftreten, bestehen bei der erfindungsgemäßen Schaltungsanordnung nicht.
Die durch Abschalten eines oder mehrerer Lasttransistoren bewirkte Spannungserhöhung über der Laststrecke des oder der verbleibenden Lasttransistoren bewirkt zwar eine Reduktion des Spannungsabfalls über der Last und damit eine Reduktion des Laststromes, diese Änderung ist allerdings angesichts üblicher Versorgungspotentiale von 15 V und einer über der Laststrecke der Lasttransistoren abfallenden Spannung, die im Bereich von einigen Millivolt bis ca. ein Volt liegt, vernachlässigbar.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Eine Ausführungsform der Erfindung sieht vor zu dem ersten Hilfstransistor wenigstens einen zweiten Hilfstransistor parallel zu schalten, der über den zweiten Steueranschluß ansteuerbar ist. Der wenigstens eine zweite Lasttransistor und der wenigstens eine zweite Hilfstransistor bilden entsprechend dem ersten Transistorpaar ein zweites Transistorpaar. Bei Vorsehen weiterer Lufttransistoren werden durch Vorsehen weiterer Hilfstransistoren weitere Transistorpaare gebildet, wobei vorzugsweise jeder Lasttransistor durch einen Hilfstransistor zu einem Transistorpaar ergänzt ist. Der zweite Hilfstransistor, der mit einem ersten Laststreckenan- schluß ebenfalls an die zweite Eingangsklemme der Meßanordnung angeschlossen ist, bildet den durch den zweiten Lasttransistor fließenden Laststreckenstrom auf den Meßstrom ab. Vorzugsweise sind die Lasttransistoren untereinander identisch und die Hilfstransistor untereinander identisch, so daß sich bei dieser Ausführungsform der Erfindung der Meßstrom stets als gleicher Bruchteil des Laststromes gibt, wobei das Verhältnis von Laststrom zu Meßstrom dem Flächenverhältnis zwischen Last- und Hilfstransistoren entspricht. Bei der Auswertung des Meßstromes ist bei dieser Ausführungsform somit die Anzahl der zum Anschalten der Last angesteuerten Lasttransistoren nicht gesondert zu berücksichtigen.
Zur Ansteuerung der Last- und Hilfstransistoren ist eine An- steuereinheit vorgesehen, die über Ausgangsklemmen an die Steueranschlüsse der Last- bzw. der Last- und Hilfstransistoren angeschlossen ist, wobei eine Ansteuerung der einzelnen Steueranschlüsse abhängig von dem durch die Last fließenden Strom oder abhängig von der über der Laststrecke der Lasttransistoren anfallenden Spannung erfolgt. Zur Ermittlung des durch die Last fließenden Stromes ist die Ansteuereinheit hierzu vorzugsweise mit einer Eingangsklemme an die Ausgangs- klemme der Meßanordnung oder zur Ermittlung der Laststrecken- spannung an den der Last und den ersten Laststreckenanschlüssen der Lasttransistoren gemeinsamen Knoten angeschlossen.
Eine Ausführungsform der Erfindung sieht vor, daß die Ansteu- ereinheit eine Anordnung aus Schaltern aufweist, wobei jeweils ein Schalter über eine Ausgangsklemme an einen Steueranschluß angeschlossen ist, um den Steueranschluß mit einem oberen oder einem unteren Ansteuerpotential zu verbinden. Das obere Ansteuerpotential ist hierbei so gewählt, daß die Last- transistoren stets leiten, wenn der Steueranschluß mit dem oberen Ansteuerpotential verbunden ist. Das obere Ansteuerpotential ist daher vorzugsweise größer als das Versorgungspo- tential gewählt. Liegen die Steueranschlüsse auf dem unteren Ansteuerpotential, so leiten die Lasttransistoren nicht. Das untere Ansteuerpotential entspricht vorzugsweise Bezugspotential oder dem Potential der ersten Laststreckenanschlüsse der Lasttransistoren. Zur Ansteuerung der Schalter ist eine An- 7
Steuerschaltung vorgesehen, die abhangig von dem durch die Last fließenden Strom oder abhangig von der Laststreckenspannung der Lasttransistoren die Ansteuerung der Schalter bewirkt.
Die Erfindung wird nachfolgend m Ausfuhrungsbeispielen anhand von Figuren naher erläutert. Es zeigen:
Fig. 1: eine erste Ausführungsform der erfindungsgemaßen Schaltungsanordnung;
Fig. 2: eine zweite Ausf hrungsform der erfindungsgemaßen Schaltungsanordnung;
Fig. 3: abgewandelte Schaltungsanordnung gemäß Fig. 2.
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
Die Erfindung wird im nachfolgenden unter Verwendung von n- Kanal-FET für die Last- und Hilfstransistoren beschrieben, wobei der erste Laststreckenanschluß dem Source-Anschluß, der zweiten Laststreckenanschluß dem Dram-Anschluß und der Steueranschluß dem Gate-Anschluß der Transistoren entspricht.
Fig. 1 zeigt eine Schaltskizze der erfindungsgemaßen Schaltungsanordnung gemäß einer ersten Ausfuhrungform. Die Schaltungsanordnung besitzt ein erstes Transistorpaar Pl bestehend aus einem ersten Lasttransistor TU und einem ersten Hilfstransistor T21, die dramseitig an ein Versorgungspoten- tial V+ angeschlossen sind und deren Gate-Anschlüsse G zur Bildung eines gemeinsamen ersten Steueranschlusses Gl miteinander verbunden sind. Zwischen dem Source-Anschluß S des Lasttransistors TU und einem Bezugspotential M ist eine va- nable Last RL anschließbar, die m dem dargestellten Ausfuh- rungsbeispiel als ohmscher Widerstand dargestellt ist. 8
Die Schaltungsanordnung weist ferner eine Meßanordnung MA auf mit einer ersten Eingangsklemme EKl, die an den Source- Anschluß S des ersten Lasttransistor TU angeschlossen ist, mit einer zweiten Eingangsklemme EK2, die an den Source- Anschluß S des ersten Hilfstransistors T21 angeschlossen ist, und mit einer Ausgangsklemme AK, an der ein Signal UA ab- greifbar ist, welches proportional zu einem durch die Last R^ fließenden Laststrom IL ist.
Parallel zu dem ersten Lasttransistor TU sind zwei weitere Lasttransistoren T12, Tln geschaltet, die dramseitig ebenfalls an Versorgungspotential V+ und sourceseitig an die Last RL und die erste Eingangsklemme EKl der Meßanordnung MA geschaltet sind. Die weiteren Lasttransistoren T12, Tln sind über weitere Steueranschlusse G2, Gn ansteuerbar, die jeweils mit den Gate-Anschlüssen G der weiteren Lasttransistoren T12, Tln verbunden sind.
Aufgabe der dargestellten Schaltungsanordnung ist es zum ei- nen, die Last R über die als Schalter wirkenden Lasttransistoren TU, T12, Tln an Versorgungspotential V+ zu schalten und zum anderen den durch die Last RL fließenden Laststrom IL zu messen. Zur Ansteuerung der vorzugsweise als Leistungs-FET ausgebildeten Lasttransistoren TU, T12, Tln ist eine Ansteu- eremheit AE vorgesehen, die über Ausgangsklemmen AI, A2, An an die Steueranschlusse Gl, G2, Gn der Lasttransistoren TU, T12, Tln angeschlossen ist. Je nach Bedarf besteht die Möglichkeit, wie in Fig. 1 durch Punkte dargestellt ist, weitere Lasttransistoren parallel zu dem ersten Lasttransistor TU zu schalten und über weitere Ausgange der Ansteuere heit AE anzusteuern. Zur Ansteuerung der Lasttransistoren TU, T12, Tln, werden die Steueranschlusse Gl, G2, Gn getrennt voneinander auf ein oberes oder ein unteres Ansteuerpotential gelegt, wobei das obere Ansteuerpotential so gewählt ist, daß die Lasttransistoren TU, T12, Tln leiten, wenn das obere An- steuerpotential an den jeweiligen Steueranschlussen Gl, G2, Gn anliegt, und auch leitend gehalten werden, so lange ein Laststrom IL durch die Last RL fließt. Das obere Ansteuerpotential ist daher vorzugsweise größer als das Versorgungspotential V+ gewählt. Das untere Ansteuerpotential ist so gewählt, daß die Lasttransistoren TU, T12, Tln nicht leiten, wenn das untere Ansteuerpotential an den Steueranschlüssen Gl, G2, Gn anliegt.
Zum Anschalten der Last R an Versorgungspotential V+ wird ist wenigstens einer der Lasttransistoren TU, T12, Tln durch die Ansteuereinheit AE angesteuert. Diese erhält hierzu beispielsweise ein Startsignal über einen Steuereingang EN. Um eine Messung des Laststromes IL zu ermöglichen, ist für das vorliegende Ausführungsbeispiel zum Anschalten der Last RL an Versorgungspotential V+ wenigstens der Lasttransistor TU an- zusteuern. Wie viele der weiteren Lasttransistoren T12, Tln zum Anschalten erforderlich sind, ist von dem durch die Last RL fließenden Laststrom IL und der Dimensionierung der ersten Transistoren TU, T12, Tln abhängig, die zerstörungsfrei nur bis zu einem maximalen Laststreckenstrom betrieben werden können. Die ersten Transistoren TU, T12, Tln sind vorzugsweise identisch dimensioniert, so daß sich der Laststrom IL gleichmäßig auf die angesteuerten ersten Transistoren TU, T12, Tln verteilt. Zur Ermittlung des fließenden Laststromes IL und damit zur Bestimmung der Anzahl der anzusteuernden er- sten Transistoren TU, T12, Tln ist die Ansteuereinheit AE mit einer Eingangsklemme EK an die Ausgangsklemme AK der Meßanordnung MA angeschlossen, an der ein zu dem fließenden Laststrom IL proportionales Meßsignal UA anliegt.
Die Messung des Laststromes IL erfolgt über den ersten
Hilfstransistor T21 und die Meßanordnung MA. Die Meßanordnung MA besitzt einen Komparator K, der eingangsseitig über die erste Eingangsklemme EKl an die Last R bzw. den Source- Anschluß S des ersten Lasttransistors TU und über die zweite Eingangsklemme EK2 an den Source-Anschluß des ersten
Hilfstransistors T21 angeschlossen ist. Dem Komparator K ist ausgangsseitig ein Regeltransistor T3 nachgeschaltet, dessen 1 0
Laststrecke D-S in Reihe zur Laststrecke D-S des zweiten Transistors T21 geschaltet ist. Der Laststrecke D-S des Regeltransistors T3 ist ein Stromfühlwiderstand Rs nachgeschaltet, der mit einer Klemme an Bezugspotential M liegt.
Das Prinzip der Strommessung mit dem dargestellten zweiten Transistor T21 und der Meßanordnung MA erfolgt nach dem sogenannten „Strom-Sense-Prinzip" und beruht darauf, den ersten Lasttransistor TU und den ersten Hilfstransistor T21 im sel- ben Arbeitspunkt zu betreiben, so daß der Sourcestrom Isι des ersten Hilfstransistors T21 proportional zu dem Sourcestrom Isn des ersten Lasttransistor TU ist, wobei der Sourcestrom Is2ι des zweiten Hilfstransistors T21 als Meßstrom in dem Stromfühlwiderstand Rs eine als Meßsignal UA abgreifbare Spannung hervorruft. Das Verhältnis der Sourceströme Is21 zu Isn entspricht dem Verhältnis der Transistorfläche des Hilfstransistors T21 zur Transistorflache des Lasttransistors TU, wenn die beiden Transistoren TU, T21, im selben Arbeitspunkt betrieben werden. Die Transistorfläche des als Leistungs-FET ausgebildeten Lasttransistors TU beträgt ein Vielfaches, unter Umständen ein Vielfaches um einige Zehnerpotenzen, der Transistorflache des Hilfstransistors T21. Um den Hilfstransistor T21 auf den selben Arbeitspunkt wie den ersten Transistor TU einzustellen, vergleicht der Komparator K die Sourcepotentiale der Last- und Hilfstransistoren TU, T21 und regelt über den Regeltransistor T3 den Sourcestrom IS2i des Hilfstransistors T21 so lange nach, bis die Spannungsdifferenz zwischen dem Sourcepotential des ersten Lasttransistors TU und dem Sourcepotential des ersten Hilfstran- sistors T21 nahezu 0 beträgt.
Die Regelung erfolgt derart, daß die, in den Fig. gestrichelt eingezeichnete Gate-Source-Kapazität des Regeltransistors T3 über den Ausgang des Komparators K je nach Vorzeichen der zwischen den Komparatoreingangsklemmen anfallenden Spannung geladen oder entladen wird, um die Leitfähigkeit des Laststrecke des Regeltransistors T3 bzw. dessen Laststreckenwi- 11 derstand zu erhöhen oder zu erniedrigen. Der Komparator K be¬ sitzt einen unvermeidlichen Spannungs-Offset V0FF, der bewirkt, daß schon dann kein Lade- oder Entladestrom mehr auf die Gate-Source-Kapazität CGS fließt, wenn eine dem Spannungs- Offset VOFF entsprechende Spannung zwischen dessen Eingangsklemme anliegt. Hierdurch ist eine Abweichung der beiden Sourcepotentiale um den Wert des Spannungs-Offsets V0FF des Komparators K unvermeidlich. Dieser Spannungs-Offset V0FF wirkt sich auf das Meßergebnis unbedeutend aus, so lange die über der Laststrecke D-S des ersten Lasttransistors TU anfallende Spannung UDsn wesentlich größer ist, als der Span- nungs-Offset V0FF, um den die Spannung über der Laststrecke D- S des Hilfstransistors T21 von der Laststreckenspannung UDsn des ersten Lasttransistors TU abweicht. Der Last- und Hilfstransistor TU, T21 können dann als im selben Arbeitspunkt betrieben betrachtet werden.
Der Vorteil der dargestellten erfindungsgemäßen Schaltungsanordnung besteht darin, daß die Spannung über der Laststrecke D-S des Lasttransistors TU immer ausreichend über dem Wert des Spannungs-Offset V0FF gehalten werden kann, so daß sich dieser Spannungs-Offset V0FF nur unwesentlich auf das Meßergebnis auswirkt. Bei Fließen eines großen Laststromes IL werden neben dem ersten Lasttransistor TU durch die Ansteuer- einheit AE weitere Lasttransistoren T12, Tln, angesteuert, die den Laststrom IL gleichmäßig übernehmen. Sinkt nun der Laststrom IL, so sinken damit die Source-Ströme Isu, ISi2, Isin der Lasttransistoren TU, T12, Tln und damit sinkt die Spannung über der Laststrecke D-S der angesteuerten Lasttransi- stören TU, T12, Tln, die im selben Arbeitspunkt betrieben sind. Wird für das vorliegende Ausführungsbeispiel angenommen, daß zunächst alle drei Lasttransistoren TU, T12, Tln angesteuert sind und sinkt der Laststrom !__, so sinken auch deren Source-Ströme ISn, Isι2, Isin und die Spannungen über de- ren Laststrecken D-S. Wird nun beispielsweise der Lasttransistor Tln abgeschaltet, so verteilt sich der Laststrom IL auf die beiden verbleibenden Lasttransistoren TU, T12, wodurch 12 deren Source-Ströme Is_ι, Isι2 und die Spannungen über deren Laststrecken D-S ansteigen. Auf diese Weise kann gewährleistet werden, daß die Spannung über den Laststrecken D-S der angesteuerten Lasttransistoren TU, T12 auch bei kleinen Laststromen ausreichend über dem Wert des Spannungs-Offset VOFF liegt. Aus Sicherheitsgründen, um die Zerstörung einzelner Lasttransistoren TU, T12, Tln zu verhindern, werden zum Anschalten der Laststrecke an Versorgungspotential V+ zunächst alle Lasttransistoren TU, T12, Tln angesteuert und dann bei sehr kleinen Laststromen IL oder kleinen Laststrek- kenspannungen UDSn der Lasttransistoren TU, T12, Tln nacheinander einzelne Lasttransistoren TU, T12, Tln abgeschaltet, bis gewahrlej-stet ist, daß die Laststreckenspannung UDsι- der angesteuerten Lasttransistoren TU, T12, Tln ausreichend, vorzugsweise um einige Faktoren, über dem Wert des Spannungs- Offset VOFF liegt, so daß ein exaktes Meßergebnis gewährleistet ist.
Im Ausfuhrungsbeispiel gem. Fig. 1 mißt die Meßanordnung MA indirekt über den Source-Strom Is21 des Hilfstransistors T21 nur den Source-Strom ISn des ersten Lasttransistors TU, der neben den anderen angesteuerten, identischen Lasttransistoren T12, Tln einen gleichmaßigen Anteil am Laststrom !__ liefert. Zur Bestimmung des tatsachlich fließenden Laststromes IL aus dem Meßsignal UA das proportional zum Source-Strom IS2ι des ersten Hilfstransistors T21 ist, ist daher neben dem Flachen- verhaltnis des ersten Lasttransistors TU zu dem ersten Hilfstransistor T21 auch die Anzahl der weiteren angesteuerten Lasttransistoren T12, Tln zu berücksichtigen. Dies kann beispielsweise einer zusätzlichen, nicht naher dargestellten Schaltungsanordnung erfolgen, der zum einen das Meßsignal UA und zum anderen ein Ausgangssignal der Ansteuereinheit AE zugeführt ist, welches Aufschluß über die Anzahl der angesteuerten Lasttransistoren TU, T12, Tln gibt.
Diesen Nachteil, des Erfordernisses der zusatzlichen Schaltungsanordnung, weist die Fig. 2 dargestellt Ausfuhrungs- 13 form der erfindungsgemäßen Schaltungsanordnung nicht auf. Dem zusätzlichen Lasttransistor Tln, wobei aus Gründen der Übersichtlichkeit lediglich ein weiterer Lasttransistor dargestellt ist, ist ein zweiter Hilfstransistor T2n zur Bildung eines zweiten Transistorpaares Pn zugeordnet, wobei der zweite Hilfstransistor T2n drainseitig an Versorgungspotential V+, sourceseitig an die zweiten Eingangsklemme EK2 der Meßanordnung MA und mit seinem Gate-Anschluß G an den Gate- Anschluß G des weiteren Lasttransistors Tln zur Bildung eines gemeinsamen Steueranschlusses Gn angeschlossen ist. Wird der weitere Lasttransistor Tln angesteuert, so liefert der zweite Hilfstransistor T2n einen Source-Strom Is2n an die Meßanordnung MA, der proportional zum Source-Strom Isln des weiteren Lasttransistor Tln ist. Das Verhältnis von Isln zu Is2n ent- spricht dem Flächenverhältnis der beiden Transistoren Tln und T2n, wobei dieses Flächenverhältnis vorzugsweise identisch zu dem Flächenverhältnis der Transistoren der anderen Transistorpaare Pl ist. Der Meßstrom IM ist dann direkt proportional zu dem Laststrom IL, wobei der Proportionalitätsfaktor dem Flächenverhältnis von Lasttransistoren TU, Tln zu
Hilfstransistoren T21, T2n entspricht. Idealerweise sind zusätzlich alle Lasttransistoren TU, T12 jeweils identisch und alle Hilfstransistoren T21, T2n jeweils identisch ausgebildet.
Fig. 2 zeigt weiterhin beispielhaft eine mögliche Ausführungsform der Ansteuereinheit AE, die eine Anzahl von Schaltern Sl, Sn aufweist, die an die Ausgänge AI, An der Ansteuereinheit AE angeschlossen sind. Die Steueranschlüsse Gl, Gn sind über diese Schalter an ein oberes Ansteuerpotential V++ oder an ein unteres Ansteuerpotential Vs anlegbar. Die Ansteuerung der Schalter Sl, Sn erfolgt durch eine Ansteuer- schaltung ASS. Ob die Last RL über die Lasttransistoren TU, Tln angeschaltet werden soll, erfolgt nach Maßgabe eines an einem Steuereingang EN der Ansteuerschaltung ASS anliegenden Signals. Soll keine Anschaltung der Last RL erfolgen, werden die Steueranschlüsse Gl, Gn über die Schalter Sl, Sn auf das 14 untere Ansteuerpotential M gelegt. Soll eine Anschaltung der Last R erfolgen, wird wenigstens einer der Steueranschlüsse Gl, Gn auf oberes Ansteuerpotential V++ gelegt. Die Anzahl der anzusteuernden Lasttransistoren TU, Tln erfolgt abhängig von dem durch die Last fließenden Strom !■__, wobei die Ansteuerschaltung ASS zur Bewertung dieses durch die Last fließenden Stromes IL an die Ausgangsklemme AK der Meßanordnung MA angeschlossen ist. Das obere Ansteuerpotential V++ ist vorzugsweise größer als das Versorgungspotential V+ und kann beispielsweise durch eine feste Spannungsversorgung bereitgestellt oder mittels einer Ladungspumpenschaltung aus dem Versorgungspotential V+ generiert werden.
Fig. 3 zeigt die in Fig. 2 dargestellte Ausführungform in ab- gewandelter Form, wobei die Steueranschlusse Gl, Gn über die Schalter Sl, Sn an die Source-Anschlüsse S der ersten Transistoren TU, Tln anschließbar sind, wodurch das untere Versorgungspotential Vs dem Source-Potential Vs der ersten Transistoren TU, Tln entspricht. Zudem erfolgt bei dem in Fig. 3 dargestellten Ausführungsbeispiel die Ansteuerung der Schalter Sl, S2, Sn durch die Ansteuerschaltung ASS abhängig von der über der Laststrecke der angesteuerten Lasttransistoren TU, Tln anfallenden Spannung üDSπ, wozu die Ansteuerschaltung ASS an die ersten Laststreckenanschlüsse S der Lasttran- sistoren TU, Tln angeschlossen ist, und das Potential an den ersten Laststreckenanschlüssen in der Ansteuerschaltung ASS mit dem Versorgungspotential V+ verglichen wird.
Eine Realisierung der erfindungsgemäßen Schaltungsanordnung ist in MOS-Technologie mit einfachen Mitteln möglich. Lei- stungs-FET, wie sie zur Anschaltung von Lasten verwendet werden, werden üblicherweise als Vertikaltransistoren realisiert, wobei der Leistungstransistor aus einer Vielzahl einzelner Transistorzellen besteht, deren Gate-, Source- und Drain-Anschlüsse zu dem Gate-, Source- und Drain-Anschluß des Leistungstransistors zusammengeschaltet sind. Werden nun die Gate-Anschlüsse jeweils einer Anzahl dieser Transistorzellen 15 zu unterschiedlichen Gate-Anschlüssen zusammengefaßt, so ergibt sich die in den Ausführungsbeispielen dargestellte Parallelschaltung von Lasttransistoren mit gemeinsamem Drain- und Source-Anschluß aber getrennten Gate-Anschlüssen.

Claims

16 Patentansprüche
1. Schaltungsanordnung zur Steuerung und Erfassung des Laststromes ( IτJ durch eine Last (R) mit
- einem ersten Transistorpaar (Pl) aus einem ersten Lasttransistor (TU) und einem ersten Hilfstransistror (T21), die einen gemeinsamen ersten Steueranschluß (Gl) und jeweils eine Laststrecke (D-S) und einen ersten Laststreckenan- schluß (S) aufweisen, wobei die Last (RL) in Reihe zur
Laststrecke (D-S) des ersten Lasttransistors (TU) angeschlossen ist und diese Reihenschaltung zwischen Klemmen für Versorgungspotential (V+) und Bezugspotential (M) geschaltet ist;
- einer Strommeßanordnung (MA) mit einer an den ersten Laststreckenanschluß (S) des ersten Lasttransistors (TU) angeschlossenen ersten Eingangsklemme (EKl), einer an den ersten Laststreckenanschluß (S) des ersten Hilfstransistors (T21) angeschlossenen zweiten Eingangsklemme (EK2) und einer Ausgangsklemme (AK), an der ein von dem Laststrom (IL) abhängiges Signal (UA) abgreifbar ist;
- einer an den Steueranschluß (Gl) angeschlossenen Ansteuer- einheit (AE) ;
dadurch ge kennz e i chnet , daß wenigstens ein parallel zu dem ersten Lasttransistor (TU) geschalteter zweiter Lasttransistor (T12, Tln) vorgesehen ist, der über einen zweiten Steueranschluß (G2, Gn) durch die Ansteuereinheit (AE) abhängig von dem Laststrom (IL) oder abhängig von einer über der Laststrecke (D-S) der Lasttransistoren (TU, T12, Tln) anfallenden Laststreckenspannung (Usn) ansteuerbar ist.
2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß wenigstens ein 17 parallel zu dem ersten Hilfstransistor (T21) geschalteter zweiter Hilfstransistor (T2n) zur Bildung eines zweiten Transistorpaares (Pn) vorgesehen ist, der über den zweiten Steueranschluß (Gn) ansteuerbar ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch ge kennz e i chnet , daß das Flachenver- haltnis der Lasttransistoren (TU, Tln) und Hilfstransistoren (Tln, T2n) aller Transistorpaare (P2, Pn) gleich ist.
4. Schaltungsanordnung nach einem der vorangehenden Ansprüche dadur ch ge kenn z e i chn e t , daß eine Eingangsklemme (EK) der Ansteuereinheit (AE) an die Ausgangsklemme (AK) der Meßanordnung (MA) angeschlossen ist.
5. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadur ch ge k enn z e i chne t , daß die Eingangsklemme (EK) der Ansteuereinheit (AE) an die ersten Laststrecken- anschlusse (S) der Lasttransistoren (TU, T12, Tln) angeschlossen ist.
6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch ge kennz e i chnet , daß die Ansteuereinheit (AE) zum Anschluß an die Steueranschlusse (Gl, G2, Gn) Ausgangsklemmen (AI, A2, An) und mit den Ausgangsklemmen verbundene Schalter (Sl, S2, Sn) aufweist, die angesteuert durch eine Ansteuerschaltung (ASS) die Ausgangsklemmen (AI, A2, An) abhangig von dem Laststrom (I ) oder der Laststreckenspannung (UDSH) der ersten Lasttransistoren (TU, T12, Tln) an Klemmen für ein oberes oder unteres Ansteuerpotential (V++, M; Vs) anschließen.
7. Schaltungsanordnung nach Anspruch 6, dadur ch ge kenn z e i chne t , daß das untere Ansteuerpotential (M; Vs) Bezugspotential (M) ist. 18
8. Schaltungsanordnung nach Anspruch 7, dadurch ge kenn z e i chne t , daß das untere Ansteuerpotential (M; VΞ) ein Laststreckenanschlußpotential (Vs) der Lasttransistoren (TU, T12, Tln) ist.
9. Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadu rch ge kenn z e i chne t , daß die Meßanordnung (MA) einen eingangsseitig an die Eingangsklemmen (EKl, EK2) angeschlossenen Komparator (K) aufweist, der ausgangsseitig an einen Steueranschluß (G) eines Regeltransistors (T3) angeschlossen ist, wobei dem Regeltransistor (T3) an einem Laststreckenanschluß (D) ein Stromfühlwiderstand (Rs) nachge- schaltet ist und wobei ein zweiter Laststreckenanschluß (S) des Regeltransistors (T3) an die zweite Eingangsklemme (EK2) angeschlossen ist.
10. Schaltungsanordnung nach einem der vorangehenden Ansprü- ehe, dadur ch ge kenn z e i chnet , daß die Laststreckentransistoren (TU, T12, Tln) und die Hilfstransistoren (T21, T2n) als n-Kanal-FET und der Regeltransistor (T3) als p- Kanal-FET ausgebildet sind.
ERSATZBLATT (REGEL 27)
EP99910105A 1998-03-24 1999-02-04 Schaltungsanordnung zur steuerung und erfassung des laststromes durch eine last Ceased EP1066552A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19812920 1998-03-24
DE19812920A DE19812920C2 (de) 1998-03-24 1998-03-24 Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last
PCT/DE1999/000310 WO1999049377A1 (de) 1998-03-24 1999-02-04 Schaltungsanordnung zur steuerung und erfassung des laststromes durch eine last

Publications (1)

Publication Number Publication Date
EP1066552A1 true EP1066552A1 (de) 2001-01-10

Family

ID=7862134

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99910105A Ceased EP1066552A1 (de) 1998-03-24 1999-02-04 Schaltungsanordnung zur steuerung und erfassung des laststromes durch eine last

Country Status (4)

Country Link
EP (1) EP1066552A1 (de)
JP (1) JP2002508542A (de)
DE (1) DE19812920C2 (de)
WO (1) WO1999049377A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19844665C1 (de) * 1998-09-29 2000-03-30 Siemens Ag Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last
GB9908285D0 (en) * 1999-04-13 1999-06-02 Koninkl Philips Electronics Nv A power switching circuit
DE10103920A1 (de) * 2001-01-30 2002-08-22 Infineon Technologies Ag Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung
DE10154763A1 (de) * 2001-11-09 2003-05-22 Continental Teves Ag & Co Ohg Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaltelementen und deren Verwendung in elektronischen Bremskraft- und Fahrdynamikreglern
AU2003277059A1 (en) * 2002-10-01 2004-04-23 Nimblegen Systems, Inc. Microarrays having multiple oligonucleotides in single array features
DE10258766B4 (de) 2002-12-16 2005-08-25 Infineon Technologies Ag Schaltungsanordnung zur Steuerung und Erfassung des Laststroms durch eine Last
DE102005009544B4 (de) * 2005-03-02 2008-09-04 Infineon Technologies Ag Bauelementanordnung mit einem Lasttransistor und einem Messtransistor
GB2428301B (en) * 2005-07-13 2008-02-13 A D Developments Ltd Current measurement apparatus
DE102006020561B3 (de) * 2006-05-03 2007-11-29 Infineon Technologies Ag Spannungsversorgungsschaltung und Verfahren zum Versorgen einer Schaltung mit einer Versorgungsspannung
DE102008014677A1 (de) * 2008-03-18 2009-09-24 Continental Automotive Gmbh Verfahren und Vorrichtung zum Betreiben einer Schaltungsanordnung
EP2843425B1 (de) * 2013-08-27 2018-11-21 Nxp B.V. Strommesskreis
EP2873980B1 (de) * 2013-11-19 2019-04-10 Dialog Semiconductor GmbH Strombegrenzungsregelung mit konstanter Genauigkeit
US10498131B2 (en) 2016-12-30 2019-12-03 Infineon Technologies Ag Electronic switch and protection circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560918A (en) * 1984-04-02 1985-12-24 Rca Corporation High-efficiency, low-voltage-drop series regulator using as its pass element an enhancement-mode FET with boosted gate voltage
US4553084A (en) * 1984-04-02 1985-11-12 Motorola, Inc. Current sensing circuit
NL8503394A (nl) * 1985-12-10 1987-07-01 Philips Nv Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen.
FR2642240B1 (fr) * 1989-01-23 1994-07-29 Sgs Thomson Microelectronics Circuit a transistor mos de puissance commande par un dispositif a deux pompes de charge symetriques
DE19520735C2 (de) * 1995-06-07 1999-07-01 Siemens Ag Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelementes mit sourceseitiger Last
US5640084A (en) * 1996-07-10 1997-06-17 Telcom Semiconductor, Inc. Integrated switch for selecting a fixed and an adjustable voltage reference at a low supply voltage

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9949377A1 *

Also Published As

Publication number Publication date
DE19812920C2 (de) 2000-09-07
DE19812920A1 (de) 1999-12-02
JP2002508542A (ja) 2002-03-19
WO1999049377A1 (de) 1999-09-30

Similar Documents

Publication Publication Date Title
DE10258766B4 (de) Schaltungsanordnung zur Steuerung und Erfassung des Laststroms durch eine Last
DE4300984B4 (de) Bootstrap-MOSFET-Abtastschaltstufe
DE102009028217B4 (de) Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor
DE69730724T2 (de) Leistungsendstufenschaltung mit niedriger impedanz sowie verfahren
WO1999049377A1 (de) Schaltungsanordnung zur steuerung und erfassung des laststromes durch eine last
EP1191693A1 (de) Schaltungsanordnung zur Erfassung des Stromes in einem Lasttransistor
DE102008059853A1 (de) Schaltungsanordnung mit einem Lasttransistor und einem Messtransistor
WO1998012814A1 (de) Cmos-komparator
EP1497703B1 (de) Schaltungsanordnung zur spannungsregelung mittels eines spannungsteilers
DE19844665C1 (de) Schaltungsanordnung zur Steuerung und Erfassung des Laststromes durch eine Last
EP3400636B1 (de) Schaltungsanordnung und verfahren zum steuern und messen eines stroms in einem lastelement
EP0809350B1 (de) Digital einstellbarer Quarzoszillator mit monolithisch integrierter Oszillatorschaltung
DE102004041886B4 (de) Verfahren und Schaltanordnung zur Messung eines Laststroms im Lastkreis eines Halbleiterbauelements
DE102010043950A1 (de) Autonomes Batterie-Balancing
DE19824199C1 (de) Integrierte, temperaturkompensierte Verstärkerschaltung
DE102020113822A1 (de) Vorrichtung und Verfahren zur elektrischen Stromkreisüberwachung
DE2046140C2 (de) Schaltungsanordnung zur redundanten Signalübertragung bei einem Flugregler
DE102021132537B3 (de) Strommessschaltung
DE10103817B4 (de) DC-DC-Wandler
DE19547155C1 (de) Elektrische Schaltungsanordnung zur Umformung einer Eingangsspannung
EP1610198B1 (de) Schaltungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes
DE10308029B3 (de) Verfahren und Vorrichtung zur Bestimmung des Widerstandswerts eines elektrischen Bauelements und elektrische Schaltung mit einer derartigen Vorrichtung
EP0171563B1 (de) Schaltungsanordnung für die Belastungsprüfung von Niederspannungs-Stromquellen
DE102018116667B4 (de) Stützkondensatorfreier Low-Drop-Spannungsregler mit großem Spannungsbereich mit einem DIMOS- und einem NMOS-Transistor als Lasttransistor und Spannungsreglersystem
DE3503942A1 (de) Operationsverstaerker

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000417

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

17Q First examination report despatched

Effective date: 20010201

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20020211