EP1610198B1 - Schaltungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes - Google Patents

Schaltungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes Download PDF

Info

Publication number
EP1610198B1
EP1610198B1 EP05011776A EP05011776A EP1610198B1 EP 1610198 B1 EP1610198 B1 EP 1610198B1 EP 05011776 A EP05011776 A EP 05011776A EP 05011776 A EP05011776 A EP 05011776A EP 1610198 B1 EP1610198 B1 EP 1610198B1
Authority
EP
European Patent Office
Prior art keywords
circuit arrangement
arrangement according
current
control unit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP05011776A
Other languages
English (en)
French (fr)
Other versions
EP1610198A1 (de
Inventor
Heinz Walter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IFM Electronic GmbH
Original Assignee
IFM Electronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IFM Electronic GmbH filed Critical IFM Electronic GmbH
Publication of EP1610198A1 publication Critical patent/EP1610198A1/de
Application granted granted Critical
Publication of EP1610198B1 publication Critical patent/EP1610198B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc

Definitions

  • the invention relates to a circuit arrangement for selectively generating an analog current output value or an analog voltage output value as a function of an analog input value and optionally an input base value and / or a signed input correction value, comprising a current control unit, a voltage control unit, a current output source controlled by the current control unit and one of the voltage control unit controlled voltage output source.
  • Extensive measuring devices are known in the prior art, the measured value as a physical variable, for. Example, a temperature, a pressure, a flow or a liquid level, or an electrical variable, for. B. a current, a voltage or a power, detect and provide in the form of an analog measurement available. It has also been known for a long time in the prior art to normalize measured values provided by measuring instruments of the type mentioned above, so that instead of the initially recorded or provided analog measured values for further processing, normalized measured values are available, in particular in control and regulating circuits stand. Standardized measured values are in industrial practice extensively introduced on the one hand current values of 4 to 20 mA, but occasionally also of 0 to 20 mA, on the other hand voltage values of 0 to 10 V.
  • the circuit arrangement which is the object of the invention thus generates, as a function of an analog input value, optionally an analog current value, called the current output value, or an analog voltage value, called the voltage output value.
  • the current output value to be generated or the voltage output value to be generated can also be additionally dependent on an input base value and / or a signed input correction value.
  • the circuit arrangement which is the object of the invention therefore initially requires a current control unit and a voltage control unit; the analog input value and optionally the input base value and / or the signed input correction value are applied to the input of the current control unit and the voltage control unit.
  • the current control unit in conjunction with the current output source generates the analog current output value
  • the voltage control unit in conjunction with the voltage output source generates the analog voltage output value.
  • the current control unit and the voltage control unit are often designed as operational amplifiers and the current output source and the voltage output source usually have a transistor. It is also common to operate in the current output source with a Darlington transistor stage or with several Darlington transistor stages in order to keep the base currents required for the control as low as possible.
  • Characteristic of the known circuit arrangements of the type in question is that either the current output source or the voltage output source is driven.
  • the selective driving of the current output source or the voltage output source is circuitry expensive.
  • more than two operational amplifiers are required, in some cases, a total of four or even five operational amplifiers are used.
  • the invention is therefore an object of the invention to provide a circuit arrangement of the type in question available, which can be realized circuitry simpler and therefore more cost-effective than the known circuit arrangements, which realize the functionally what was initially stated.
  • the circuit arrangement according to the invention in which the previously derived and indicated object is achieved, is initially and essentially characterized in that the current output source and the voltage output source are driven in parallel and connected in series on the output side.
  • the current control unit and the voltage control unit are each designed as operational amplifiers, and the current output source and the voltage output source each have an output transistor.
  • the voltage output source is controlled to generate the current output value;
  • the voltage output source possibly the output transistor provided there, is conductive as an electronic switch.
  • the current provided by the current output source is that which flows as a current that is virtually independent of the external load resistance via the load resistor. If the circuit arrangement according to the invention is used to generate a voltage output value, then the circuit arrangement at the voltage output source must provide the analog voltage output value virtually independent of the external load resistance on the output side; The - seen from the outside - internal resistance of the voltage output source must therefore be small compared to - external - load resistance. When generating the voltage output value, therefore, the current output source - up to a certain minimum external load resistance - provides the load current flowing across the load resistor.
  • the voltage output source is a longitudinal Class A amplifier having an output transistor, a base resistor and a pull-down resistor.
  • the pull-down resistor of the voltage output source designed as Class A amplifier is "pulled up" via a first series resistor, so that the voltage control unit designed as operational amplifier is overdriven until the positive stop and the output transistor is turned on via the base resistor ,
  • the non-inverting input of the operational amplifier implementing the voltage control unit is set to reference potential via a second series resistor and a conductive selection switch.
  • the particular realized function of the selection switch is therefore decisive for whether the current output value or the voltage output value is generated. If the selector switch is non-conductive, the current output value is generated; if the selector switch is conductive, the voltage output value is generated.
  • the circuit arrangement shown in the figures serves to selectively generate an analog current output value or an analog voltage output value as a function of an analog input value and optionally an input base value and / or a signed input correction value.
  • To this circuit arrangement include functionally necessary, as shown schematically in FIG Fig. 1 1 shows a current control unit 1, a voltage control unit 2, one of the current control unit 1 controlled current output source 3 and one of the voltage control unit 2 controlled voltage output source. 4
  • the current output source 3 and the voltage output source 4 are driven in parallel and connected in series on the output side.
  • the current output source 3 and the voltage output source 4 are driven in parallel, it is meant that the current output source 3 and the voltage output source 4 are always driven, the current output source 3 from the current control unit 1, the voltage output source 4 from the voltage control unit 2, regardless of whether analog current output value or an analog voltage output value to be generated.
  • the current control unit 1 and the voltage control unit 2 are each designed as an operational amplifier.
  • the current output source 3 and the voltage output source 4 each have an output transistor; in the Fig. 1 the current output source 3 is generally - just as a power source - shown.
  • the shows Fig. 2 in that both an output transistor belongs to both the current output source 3 and to the voltage output source 4, or both the current output source 3 and the voltage output source 4 are designed as output transistors.
  • the voltage output source 4 is turned on to generate the current output value;
  • the voltage output source 4 ie in the embodiment of the output transistor, is conductive as an electronic switch. If the circuit arrangement according to the invention is used for generating an analog voltage output value, then the current provided by the current output source 3 is that which flows via the load resistor 5 as current which is practically independent of the external load resistor 5.
  • the illustrated circuit arrangement at the voltage output source 4 has to be practically independent of the analog voltage output value on the output side from the external load resistor 5; Consequently, the - seen from the outside - internal resistance of the voltage output source 4 must be small compared to - external - load resistor 5.
  • the voltage output source 4 is designed as a longitudinally regulating Class A amplifier with an output transistor 6, a base resistor 7 and a pull-down resistor 8.
  • the pull-down resistor 8 of the voltage output source 4 designed as Class A amplifier is "pulled up" via a first series resistor 9, ie brought to a high potential relative to the reference potential, so that the voltage control unit 2 to is overdriven to the positive stop and the output transistor 6 is turned on conductive via the base resistor 7.
  • the voltage output source 4 acts as a conductive switch.
  • the non-inverting input of the operational amplifier implementing the voltage control unit 2 is connected to reference potential via a second series resistor 10 and a conductive selection switch 11.
  • the particular realized function of the selection switch 11 - non-conductive or conductive - is decisive for whether the current output value or the voltage output value is generated.
  • the selection switch 11 is non-conductive, the current output value is generated, and when the selection switch 11 is conductive, the voltage output value is generated.
  • the Fig. 2 shows in this respect a particularly preferred embodiment of the circuit arrangement according to the invention, as in series with the series circuit of the current output source 3 and the voltage output source 4, a shunt resistor 12 is provided.
  • the impressed base current is taken into account.
  • the current control unit 1 and the voltage control unit 2 on the other hand forming operational amplifier are designed as balanced differential amplifier stages.
  • the input value form U 11, the input base value U 21 and the input correction value U 31 together with their respective reference potentials U 12, U 22 and U 32 value pairs, which couple same input resistors R 11 and R 12, R 21 and R 22 and R 31, and R 32 are supplied to the non-inverting inputs and the inverting inputs of the operational amplifiers.
  • the belonging to the operational amplifiers feedback resistors 19 and 20 and 21 and 22 are also paired, so designed symmetrically.
  • FIG. 2 illustrated embodiment of the circuit arrangement according to the invention also shows a peculiarity, as in series with the lying between the output of the current control unit 1 representing operational amplifier and its inverting input feedback resistor 19, an unbalance resistor 23 is connected.
  • the "current loss” can be compensated, which arises when generating the current output value in that, depending on the resistance of the load resistor 5 current flows parasitically into the feedback branch of the voltage control unit 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes in Abhängigkeit von einem analogen Eingangswert sowie gegebenenfalls eines Eingangssockelwertes und/oder eines vorzeichenbehafteten Eingangskorrekturwertes, mit einer Stromsteuereinheit, einer Spannungssteuereinheit, einer von der Stromsteuereinheit angesteuerten Stromausgangsquelle und einer von der Spannungssteuereinheit angesteuerten Spannungsausgangsquelle.
  • Im Stand der Technik sind umfangreich Meßgeräte bekannt, die als Meßwert eine physikalische Größe, z. B. eine Temperatur, einen Druck, einen Durchfluß oder ein Flüssigkeitsniveau, oder eine elektrische Größe, z. B. einen Strom, eine Spannung oder eine Leistung, erfassen und in Form eines analogen Meßwertes zur Verfügung stellen. Seit langem ist es im Stand der Technik auch bekannt, von Meßgeräten der zuvor angesprochenen Art zur Verfügung gestellte Meßwerte zu normieren, so daß statt der zunächst erfaßten bzw. zur Verfügung gestellten analogen Meßwerte für die Weiterverarbeitung insbesondere in Steuer- und Regelschaltungen normierte Meßwerte zur Verfügung stehen. Als normierte Meßwerte sind in der industriellen Praxis umfangreich eingeführt einerseits Stromwerte von 4 bis 20 mA, gelegentlich aber auch von 0 bis 20 mA, andererseits Spannungswerte von 0 bis 10 V.
  • Die Schaltungsanordnung, um die es erfindungsgemäß geht, generiert also in Abhängigkeit von einem analogen Eingangswert wahlweise einen analogen Stromwert, Stromausgangswert genannt, oder einen analogen Spannungswert, Spannungsausgangswert genannt. Der zu generierende Stromausgangswert bzw. der zu generierende Spannungsausgangswert kann auch zusätzlich abhängig sein von einem Eingangssockelwert und/oder einem vorzeichenbehafteten Eingangskorrekturwert.
  • Zu der Schaltungsanordnung, um die es erfindungsgemäß geht, gehört also funktionsnotwendig zunächst eine Stromsteuereinheit und eine Spannungssteuereinheit; der analoge Eingangswert sowie gegebenenfalls der Eingangssockelwert und/oder der vorzeichenbehaftete Eingangskorrekturwert werden auf den Eingang der Stromsteuereinheit und der Spannungssteuereinheit gegeben. Abhängig von dem Eingangswert sowie gegebenenfalls dem Eingangssockelwert und/oder dem vorzeichenbehafteten Eingangskorrekturwert generieren die Stromsteuereinheit in Verbindung mit der Stromausgangsquelle den analogen Stromausgangswert und die Spannungssteuereinheit in Verbindung mit der Spannungsausgangsquelle den analogen Spannungsausgangswert.
  • Bei den bekannten Schaltungsanordnungen der in Rede stehenden und zuvor hinsichtlich ihrer Funktion beschriebenen Art sind die Stromsteuereinheit und die Spannungssteuereinheit häufig als Operationsverstärker ausgeführt und weisen die Stromausgangsquelle und die Spannungsausgangsquelle in der Regel einen Transistor auf. Üblich ist es auch, in der Stromausgangsquelle mit einer Darlington-Transistorstufe oder mit mehreren Darlington-Transistorstufen zu arbeiten, um die für die Ansteuerung erforderlichen Basisströme möglichst gering zu halten.
  • Charakteristisch für die bekannten Schaltungsanordnungen der in Rede stehenden Art ist es, daß entweder die Stromausgangsquelle oder die Spannungsausgangsquelle angesteuert wird. Das wahlweise Ansteuern der Stromausgangsquelle oder der Spannungsausgangsquelle ist schaltungstechnisch aufwendig. Insbesondere werden mehr als zwei Operationsverstärker benötigt, teilweise werden auch insgesamt vier oder gar fünf Operationsverstärker eingesetzt.
  • Der Erfindung liegt folglich die Aufgabe zugrunde, eine Schaltungsanordnung der in Rede stehenden Art zur Verfügung zu stellen, die schaltungstechnisch einfacher und damit kostengünstiger realisiert werden kann als die bekannten Schaltungsanordnungen, die funktional das realisieren, was eingangs ausgeführt worden ist.
  • Die erfindungsgemäße Schaltungsanordnung, bei der die zuvor hergeleitete und aufgezeigte Aufgabe gelöst ist, ist zunächst und im wesentlichen dadurch gekennzeichnet, daß die Stromausgangsquelle und die Spannungsausgangsquelle parallel angesteuert und ausgangsseitig in Reihe geschaltet sind. Vorzugsweise sind bei der erfindungsgemäßen Schaltungsanordnung die Stromsteuereinheit und die Spannungssteuereinheit jeweils als Operationsverstärker ausgeführt und weisen die Stromausgangsquelle und die Spannungsausgangsquelle jeweils einen Ausgangstransistor auf.
  • Im einzelnen gibt es verschiedene Möglichkeiten, die erfindungsgemäße Schaltungsanordnung in besonderer Weise auszugestalten und weiterzubilden, was nachfolgend erläutert wird.
  • Nach einer weiteren Lehre der Erfindung, der besondere Bedeutung zukommt, ist zum Generieren des Stromausgangswertes die Spannungsausgangsquelle durchgesteuert; damit ist gemeint, daß die Spannungsausgangsquelle, gegebenenfalls der dort vorgesehene Ausgangstransistor, als elektronischer Schalter leitend ist.
  • Wird die erfindungsgemäße Schaltungsanordnung zum Generieren eines analogen Stromausgangswertes verwendet, so ist der von der Stromausgangsquelle zur Verfügung gestellte Strom der, der als vom äußeren Lastwiderstand praktisch unabhängiger Strom über den Lastwiderstand fließt. Wird die erfindungsgemäße Schaltungsanordnung zum Generieren eines Spannungsausgangswertes verwendet, so muß die Schaltungsanordnung an der Spannungsausgangsquelle ausgangsseitig den analogen Spannungsausgangswert praktisch unabhängig vom äußeren Lastwiderstand zur Verfügung stellen; der - von außen gesehene - Innenwiderstand der Spannungsausgangsquelle muß also klein sein gegenüber dem - äußeren - Lastwiderstand. Beim Generieren des Spannungsausgangswertes stellt also die Stromausgangsquelle - bis zu einem bestimmten minimalen äußeren Lastwiderstand - den über den Lastwiderstand fließenden Laststrom zur Verfügung.
  • Eine weitere Lehre der Erfindung, der besondere Bedeutung zukommt, ist dadurch gekennzeichnet, daß die Spannungsausgangsquelle als längsregelnder Class-A-Verstärker mit einem Ausgangstransistor, einem Basiswiderstand und einem Pull-Down-Widerstand ausgeführt ist. Bei dieser Ausführungsform der erfindungsgemäßen Schaltungsanordnung gilt für das Generieren des Stromausgangswertes bzw. das Generieren des Spannungsausgangswertes folgendes:
  • Zum Generieren des Stromausgangswertes ist der Pull-Down-Widerstand der als Class-A-Verstärker ausgeführten Spannungsausgangsquelle über einen ersten Vorwiderstand "hochgezogen", so daß die als Operationsverstärker ausgeführte Spannungssteuereinheit bis zum positiven Anschlag übersteuert ist und der Ausgangstransistor über den Basiswiderstand leitend durchgesteuert ist. Zum Generieren des Spannungsausgangswertes ist der nicht-invertierende Eingang des die Spannungssteuereinheit realisierenden Operationsverstärkers über einen zweiten Vorwiderstand und einen leitenden Auswahlschalter auf Bezugspotential gelegt.
  • Bei der erfindungsgemäßen, bisher beschriebenen Schaltungsanordnung ist also die jeweils realisierte Funktion des Auswahlschalters entscheidend dafür, ob der Stromausgangswert oder der Spannungsausgangswert generiert wird. Bei nicht-leitendem Auswahlschalter wird der Stromausgangswert, bei leitendem Auswahlschalter der Spannungsausgangswert generiert.
  • Im einzelnen gibt es nun verschiedene Möglichkeiten, die erfindungsgemäße Schaltungsanordnung auszugestalten und weiterzubilden. Dazu wird verwiesen auf die dem Patentanspruch 1 nachgeordneten Patentansprüche und auf die Beschreibung eines bevorzugten Ausführungsbeispiels in Verbindung mit der Zeichnung. In der Zeichnung zeigen
    • Fig. 1
    eine schematische Darstellung der erfindungsgemäßen Schaltungsanordnung und
    Fig. 2
    eine detailliertere Darstellung eines bevorzugten Ausführungsbeispiels einer erfindungsgemäßen Schaltungsanordnung.
  • Die in den Figuren dargestellte Schaltungsanordnung dient zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes in Abhängigkeit von einem analogen Eingangswert sowie gegebenenfalls eines Eingangssockelwertes und/oder eines vorzeichenbehafteten Eingangskorrekturwertes. Zu dieser Schaltungsanordnung gehören funktionsnotwendig, wie schematisch in Fig. 1 dargestellt eine Stromsteuereinheit 1, eine Spannungssteuereinheit 2, eine von der Stromsteuereinheit 1 angesteuerte Stromausgangsquelle 3 und eine von der Spannungssteuereinheit 2 angesteuerte Spannungsausgangsquelle 4.
  • Wie schematisch die Fig. 1, im einzelnen die Fig. 2 zeigt, gilt für die erfindungsgemäße Schaltungsanordnung, daß die Stromausgangsquelle 3 und die Spannungsausgangsquelle 4 parallel angesteuert und ausgangsseitig in Reihe geschaltet sind. Damit, daß die Stromausgangsquelle 3 und die Spannungsausgangsquelle 4 parallel angesteuert sind, ist gemeint, daß die Stromausgangsquelle 3 und die Spannungsausgangsquelle 4 immer angesteuert sind, die Stromausgangsquelle 3 von der Stromsteuereinheit 1, die Spannungsausgangsquelle 4 von der Spannungssteuereinheit 2, unabhängig davon, ob ein analoger Stromausgangswert oder ein analoger Spannungsausgangswert generiert werden soll.
  • Für das dargestellte Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung gilt, daß die Stromsteuereinheit 1 und die Spannungssteuereinheit 2 jeweils als Operationsverstärker ausgeführt sind. Im übrigen ist vorgesehen, daß die Stromausgangsquelle 3 und die Spannungsausgangsquelle 4 jeweils einen Ausgangstransistor aufweisen; in der Fig. 1 ist die Stromausgangsquelle 3 allgemein - eben als Stromquelle - dargestellt. Im Gegensatz dazu zeigt die Fig. 2, daß sowohl zu der Stromausgangsquelle 3 als auch zu der Spannungsausgangsquelle 4 jeweils ein Ausgangstransistor gehört bzw. sowohl die Stromausgangsquelle 3 als auch die Spannungsausgangsquelle 4 als Ausgangstransistor ausgeführt ist.
  • In der Fig. 1 ist nur angedeutet, in der Fig. 2 demgegenüber im einzelnen dargestellt, daß zum Generieren des Stromausgangswertes die Spannungsausgangsquelle 4 durchgesteuert ist; damit ist gemeint, daß die Spannungsausgangsquelle 4, also im Ausführungsbeispiel der Ausgangstransistor, als elektronischer Schalter leitend ist. Wird die erfindungsgemäße Schaltungsanordnung zum Generieren eines analogen Spannungsausgangswertes verwendet, so ist der von der Stromausgangsquelle 3 zur Verfügung gestellte Strom der, der als vom äußeren Lastwiderstand 5 praktisch unabhängiger Strom über den Lastwiderstand 5 fließt. Beim Generieren eines Spannungsausgangswertes muß die dargestellte Schaltungsanordnung an der Spannungsausgangsquelle 4 ausgangsseitig den analogen Spannungsausgangswert praktisch unabhängig vom äußeren Lastwiderstand 5 zur Verfügung stellen; folglich muß der - von außen gesehene - Innenwiderstand der Spannungsausgangsquelle 4 klein sein gegenüber dem - äußeren - Lastwiderstand 5. Das ist bei dem in Fig. 2 dargestellten Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung jedenfalls dann gegeben, wenn der Widerstandswert des äußeren Lastwiderstandes 5 nicht kleiner als 2 kΩ ist.
  • In dem in Fig. 2 im einzelnen dargestellten Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung ist die Spannungsausgangsquelle 4 als längsregelnder Class-A-Verstärker mit einem Ausgangstransistor 6, einem Basiswiderstand 7 und einem Pull-Down-Widerstand 8 ausgeführt. Zum Generieren des Stromausgangswertes wird der Pull-Down-Widerstand 8 der als Class-A-Verstärker ausgeführten Spannungsausgangsquelle 4 über einen ersten Vorwiderstand 9 "hochgezogen", also auf ein relativ zum Bezugspotential hohes Potential gebracht, so daß die als Operationsverstärker ausgeführte Spannungssteuereinheit 2 bis zum positiven Anschlag übersteuert ist und der Ausgangstransistor 6 über den Basiswiderstand 7 leitend durchgesteuert ist. Damit ist also praktisch nur die Stromausgangsquelle 3 wirksam, die Spannungsausgangsquelle 4 wirkt wie ein leitender Schalter. Zum Generieren des Spannungsausgangswertes ist der nicht-invertierende Eingang des die Spannungssteuereinheit 2 realisierenden Operationsverstärkers über einen zweiten Vorwiderstand 10 und einen leitenden Auswahlschalter 11 auf Bezugspotential gelegt.
  • Bei dem bisher beschriebenen Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung ist also die jeweils realisierte Funktion des Auswahlschalters 11 - nicht-leitend oder leitend - entscheidend dafür, ob der Stromausgangswert oder der Spannungsausgangswert generiert wird. Bei nicht-leitendem Auswahlschalter 11 wird der Stromausgangswert, bei leitendem Auswahlschalter 11 der Spannungsausgangswert generiert.
  • Die Fig. 2 zeigt insoweit ein besonders bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung, als in Reihe zu der Reihenschaltung aus der Stromausgangsquelle 3 und der Spannungsausgangsquelle 4 ein Shuntwiderstand 12 vorgesehen ist. Dadurch wird der eingeprägte Basisstrom mitberücksichtigt. Dadurch, daß der Shuntwiderstand 12 sich gleichsam auf den Lastwiderstand 5 abstützt, ist erreicht, daß die Stromausgangsquelle 3 etwa im 12 Volt-Bereich bleibt und folglich ein JFET-Operationsverstärker mit einer Versorgungsspannung im 16 Volt-Bereich verwendet werden kann.
  • Wie die Fig. 2 zeigt, sind im dargestellten Ausführungsbeispiel die die Stromsteuereinheit 1 und die Spannungssteuereinheit 2 andererseits bildenden Operationsverstärker als symmetrische Differenzverstärkerstufen ausgeführt. Dabei bilden der Eingangswert U11, der Eingangssockelwert U21 und der Eingangskorrekturwert U31 zusammen mit ihren jeweiligen Bezugspotentialen U12, U22 und U32 Wertepaare, die über paargleiche Eingangswiderstände R11 und R12, R21 und R22 sowie R31 und R32 den nicht-invertierenden Eingängen und den invertierenden Eingängen der Operationsverstärker zugeführt sind. Im übrigen sind die zu den Operationsverstärkern gehörenden Rückkopplungswiderstände 19 und 20 sowie 21 und 22 ebenfalls paargleich, also symmetrisch ausgeführt.
  • Durch die zuvor beschriebene Realisierung der Eingangswiderstände R11 bis R32 und der Rückkopplungswiderstände 19 bis 22 ist realisiert, daß theoretisch beliebig viele Eingangswerte zugeführt werden können, ohne den wirksamen Verstärkungsfaktor - wirksamer Verstärkungsfaktor = Verhältnis der Ausgangswerte zu den einzelnen Eingangswerten - zu verändern. Im übrigen gewährleistet die dargestellte und beschriebene Symmetrie die Unabhängigkeit der einzelnen Eingangswerte voneinander und die Unabhängigkeit vom Bezugspotential.
  • Das in Fig. 2 dargestellte Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung zeigt noch insoweit eine Besonderheit, als in Reihe zu dem zwischen dem Ausgang des die Stromsteuereinheit 1 darstellenden Operationsverstärkers und dessen invertierenden Eingang liegenden Rückkopplungswiderstand 19 ein Unsymmetriewiderstand 23 geschaltet ist. Damit kann der "Stromverlust" kompensiert werden, der beim Generieren des Stromausgangswertes dadurch entsteht, daß abhängig vom Widerstandswert des Lastwiderstandes 5 Strom parasitär in den Rückkopplungszweig der Spannungssteuereinheit 2 fließt.
  • Zuvor ist nicht beschrieben und es soll auch im einzelnen nicht beschrieben werden, wie die einzelnen Bauteile miteinander verbunden bzw. angeschlossen sind, weil das der Fachmann der Fig. 2 ohne weiteres entnehmen kann. Gleichwohl ist auch das, was der Fachmann in bezug auf das Verbinden der einzelnen Bauteile miteinander bzw. das Anschließen der Bauteile der Fig. 2 entnehmen kann, für die insgesamt vermittelte Lehre von Bedeutung, - auch insoweit, als eine detaillierte Beschreibung nicht gegeben ist und der Inhalt der nachfolgenden Patentansprüche darauf nicht gerichtet ist.

Claims (15)

  1. Schaltungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes in Abhängigkeit von einem analogen Eingangswert, mit einer Stromsteuereinheit, einer Spannungssteuereinheit, einer von der Stromsteuereinheit angesteuerten Stromausgangsquelle und einer von der Spannungssteuereinheit angesteuerten Spannungsausgangsquelle, dadurch gekennzeichnet, daß die Stromausgangsquelle (3) und die Spannungsausgangsquelle (4) parallel angesteuert und ausgangsseitig in Reihe geschaltet sind.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Stromsteuereinheit (1) und die Spannungssteuereinheit (2) jeweils als Operationsverstärker ausgeführt sind.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Stromausgangsquelle (3) und die Spannungsausgangsquelle (4) jeweils einen Ausgangstransistor aufweisen.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zum Generieren des Stromausgangswertes die Spannungsausgangsquelle (4) durchgeschaltet ist.
  5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß beim Generieren des Spannungsausgangswertes die Stromausgangsquelle (3) - bis zu einem bestimmten minimalen äußeren Lastwiderstand (5) - den über den Lastwiderstand (5) fließenden Laststrom zur Verfügung stellt.
  6. Schaltungsanordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Spannungsausgangsquelle (4) als längsregelnder Class-A-Verstärker mit einem Ausgangstransistor (6), einem Basiswiderstand (7) und einem Pull-Down-Widerstand (8) ausgeführt ist.
  7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß zum Generieren des Stromausgangswertes der Pull-Down-Widerstand (8) der als Class-A-Verstärker ausgeführten Spannungsausgangsquelle (4) über einen ersten Vorwiderstand (9) hochgezogen ist, so daß die als Operationsverstärker ausgeführte Spannungssteuereinheit (2) bis zum positiven Anschlag übersteuert ist und der Ausgangstransistor (6) über den Basiswiderstand (7) leitend durchgesteuert ist.
  8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß zum Generieren des Spannungsausgangswertes der nicht-invertierende Eingang des die Spannungssteuereinheit (2) realisierenden Operationsverstärkers über einen zweiten Vorwiderstand (10) und einen leitenden Auswahlschalter (11) auf Bezugspotential gelegt ist.
  9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß in Reihe zu der Reihenschaltung aus der Stromausgangsquelle (3) und der Spannungsausgangsquelle (4) ein Shuntwiderstand (12) vorgesehen ist.
  10. Schaltungsanordnung nach einem der Ansprüche 2 bis 9, dadurch gekennzeichnet, daß die die Stromsteuereinheit (1) einerseits und die Spannungssteuereinheit (2) andererseits bildenden Operationsverstärker als symmetrische Differenzverstärkerstufen ausgeführt sind.
  11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß der Eingangswert (U11), der Eingangssockelwert (U21) und der Eingangskorrektur (U31) zusammen mit ihren jeweiligen Bezugspotentialen (U12, U22 und U 32) Wertepaare bilden und über paargleiche Eingangswiderstände (R11 bis R32) den nicht-invertierenden Eingängen und den invertierenden Eingängen der Operationsverstärker zugeführt sind.
  12. Schaltungsanordnung nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß die zu den Operationsverstärkern gehörenden Rückkopplungswiderstände (19 bis 22) paargleich, also symmetrisch ausgeführt sind.
  13. Schaltungsanordnung nach einem der Ansprüche 2 bis 12, dadurch gekennzeichnet, daß in Reihe zu dem zwischen dem Ausgang des die Stromsteuereinheit (1) darstellenden Operationsverstärkers und dessen invertierenden Eingang liegenden Rückkopplungswiderstand (19) ein Unsymmetriewiderstand (23) geschaltet ist.
  14. Schaltungsanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß der analoge Stromausgangswert oder der analoge Spannungsausgangswert zusätzlich in Abhängigkeit von einem Eingangssockelwert generiert wird.
  15. Schaltungsanordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß der analoge Stromausgangswert oder der analoge Spannungsausgangswert zusätzlich in Abhängigkeit von einem vorzeichenbehafteten Eingangskorrekturwert generiert wird.
EP05011776A 2004-06-22 2005-06-01 Schaltungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes Active EP1610198B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004030161A DE102004030161B4 (de) 2004-06-22 2004-06-22 Schlatungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes
DE102004030161 2004-06-22

Publications (2)

Publication Number Publication Date
EP1610198A1 EP1610198A1 (de) 2005-12-28
EP1610198B1 true EP1610198B1 (de) 2010-02-17

Family

ID=34982065

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05011776A Active EP1610198B1 (de) 2004-06-22 2005-06-01 Schaltungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes

Country Status (4)

Country Link
US (1) US7852141B2 (de)
EP (1) EP1610198B1 (de)
AT (1) ATE458217T1 (de)
DE (2) DE102004030161B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020124816B4 (de) 2020-09-23 2022-07-28 Ifm Electronic Gmbh Messumformer zur Übertragung einer Prozessgröße an eine speicherprogrammierbare Steuerung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484331A (en) * 1981-07-20 1984-11-20 Rca Corporation Regulator for bias current of semiconductor laser diode
DE9100238U1 (de) * 1990-01-17 1991-03-28 Knick Elektronische Meßgeräte GmbH & Co, 1000 Berlin Spannungs/Stromumsetzer
DE4010212A1 (de) * 1990-03-30 1991-10-02 Bosch Gmbh Robert Verfahren zum ermitteln des kraftschlussbeiwerts (my)
US5136182A (en) * 1990-08-31 1992-08-04 Advanced Micro Devices, Inc. Controlled voltage or current source, and logic gate with same
DE9212159U1 (de) * 1992-09-09 1993-10-07 Siemens AG, 80333 München Anordnung zur Geometrieerfassung mit Hall-Elementen
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
KR100246757B1 (ko) * 1997-05-09 2000-03-15 윤종용 트랜스컨덕턴스 가변방법 및 회로와 그를 이용한 가변 대역 필터 및 가변 이득 증폭기
DE69716899T2 (de) * 1997-09-05 2003-07-24 Alcatel Sa Differenzausgangsverstärkeranordnung und Verfahren zur Abstimmung der Ausgangsimpedanz für einen solchen Verstärker
DE19831561A1 (de) * 1998-07-14 2000-01-20 Siemens Ag Schaltungsanordnung zum Erzeugen einer Hilfsgleichspnnung
US6297671B1 (en) * 1998-09-01 2001-10-02 Texas Instruments Incorporated Level detection by voltage addition/subtraction
DE10015276A1 (de) * 2000-03-28 2001-10-11 Infineon Technologies Ag Stromerzeugungseinrichtung und Spannungserzeugungseinrichtung
US6316991B1 (en) * 2000-03-29 2001-11-13 Cirrus Logic, Inc. Out-of-calibration circuits and methods and systems using the same
EP1184769A3 (de) * 2000-08-09 2004-09-22 Mitsubishi Denki Kabushiki Kaisha Spannungsgenerator, Fehlerdetektorausgangsschaltung, und Stromgenerator
DE10134450A1 (de) * 2001-07-16 2003-02-06 Infineon Technologies Ag Umschaltbare Stromquelle
FR2834805B1 (fr) * 2002-01-17 2004-07-16 St Microelectronics Sa Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature
DE10252594B3 (de) * 2002-09-27 2004-05-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transistorschaltung
US6842058B2 (en) * 2002-11-12 2005-01-11 Lsi Logic Corporation Method and apparatus for slew control of an output signal

Also Published As

Publication number Publication date
ATE458217T1 (de) 2010-03-15
US7852141B2 (en) 2010-12-14
DE502005009020D1 (de) 2010-04-01
US20050280448A1 (en) 2005-12-22
DE102004030161B4 (de) 2007-10-11
DE102004030161A1 (de) 2006-03-16
EP1610198A1 (de) 2005-12-28

Similar Documents

Publication Publication Date Title
DE102013108050B4 (de) Hall-Sensoren und Abfühlverfahren
DE102015101837B4 (de) Vorrichtung und Verfahren zur Verbesserung der Gleichtaktunterdrückung
DE102004002007B4 (de) Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation
DE3017669A1 (de) Regelverstaerker
DE2852567C2 (de) Verstärker mit einem ersten und einem zweiten Verstärkerelement
DE19630393A1 (de) Elektrische Signalverarbeitungsschaltung
EP1610198B1 (de) Schaltungsanordnung zum wahlweisen Generieren eines analogen Stromausgangswertes oder eines analogen Spannungsausgangswertes
EP1983348B1 (de) Schaltung zur Laststrom-Messung, -Begrenzung und -Schaltung
DE102004022991B3 (de) Abtast-Differenzverstärker und Abtast-Verstärker
WO2003049282A1 (de) Voll differentieller differenzverstärker mit hoher eingangsimpedanz
DE102013013528A1 (de) Leistungsverstärkerschaltung
DE3942936A1 (de) Breitbandverstaerkerstufe mit steuerbarer verstaerkung
DE3217441A1 (de) Anordnung mit einer halleffektvorrichtung
DE10207676A1 (de) Schaltungsanordnung für einen stromgesteuerten Widerstand mit erweitertem Linearitätsbereich
EP1878112B1 (de) Schaltungsanordnung sowie verfahren zur erzeugung eines rechtecksignals
DE19508685C2 (de) Stromsteuermodul
EP0287886A1 (de) Schaltung zur Überwachung mehrerer analoger Grössen
DE19729464C1 (de) Schaltungsanordnung für eine Ausgangsstufe
DE102005004391A1 (de) Siebschaltung
EP0412566A2 (de) Integrierbarer Differenzverstärker
DE102020130812A1 (de) Spannungsverstärker, Stromsensor mit derartigem Spannungsverstärker und Verfahren zur Inbetriebnahme eines derartigen Spannungsverstärkers
EP0779702A2 (de) Elektrische Schaltungsanordnung zur Umformung einer Eingangsspannung
DE102014109241A1 (de) MIT-Transistorsystem, das eine Vorrichtung mit einem kritischen Strom enthält
DE1766867C (de) Transistor Chopperverstärker
DE102004002854B3 (de) Verstärkerschaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR LV MK YU

17P Request for examination filed

Effective date: 20060523

AKX Designation fees paid

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

17Q First examination report despatched

Effective date: 20060821

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAJ Information related to disapproval of communication of intention to grant by the applicant or resumption of examination proceedings by the epo deleted

Free format text: ORIGINAL CODE: EPIDOSDIGR1

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REF Corresponds to:

Ref document number: 502005009020

Country of ref document: DE

Date of ref document: 20100401

Kind code of ref document: P

REG Reference to a national code

Ref country code: NL

Ref legal event code: VDEP

Effective date: 20100217

LTIE Lt: invalidation of european patent or patent extension

Effective date: 20100217

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100617

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100617

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100528

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

REG Reference to a national code

Ref country code: CH

Ref legal event code: PFA

Owner name: I F M ELECTRONIC GMBH

Free format text: I F M ELECTRONIC GMBH#TEICHSTRASSE 4#D-45127 ESSEN (DE) -TRANSFER TO- I F M ELECTRONIC GMBH#FRIEDERICHSTR. 1#45128 ESSEN (DE)

RAP2 Party data changed (patent owner data changed or rights of a patent transferred)

Owner name: IFM ELECTRONIC GMBH

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: IE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100518

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100517

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

BERE Be: lapsed

Owner name: I F M ELECTRONIC G.M.B.H.

Effective date: 20100630

26N No opposition filed

Effective date: 20101118

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100630

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100630

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20120622

Year of fee payment: 8

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20120621

Year of fee payment: 8

Ref country code: FR

Payment date: 20120705

Year of fee payment: 8

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100601

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100818

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20100217

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 20120620

Year of fee payment: 8

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 458217

Country of ref document: AT

Kind code of ref document: T

Effective date: 20130601

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20130601

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20140228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130601

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130630

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130630

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130701

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130601

REG Reference to a national code

Ref country code: DE

Ref legal event code: R084

Ref document number: 502005009020

Country of ref document: DE

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20230620

Year of fee payment: 19