EP0793159A2 - Schaltungsanordnung zum Erzeugen einer Versorgungsspannung - Google Patents
Schaltungsanordnung zum Erzeugen einer Versorgungsspannung Download PDFInfo
- Publication number
- EP0793159A2 EP0793159A2 EP97101955A EP97101955A EP0793159A2 EP 0793159 A2 EP0793159 A2 EP 0793159A2 EP 97101955 A EP97101955 A EP 97101955A EP 97101955 A EP97101955 A EP 97101955A EP 0793159 A2 EP0793159 A2 EP 0793159A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- voltage
- supply voltage
- circuit arrangement
- input
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Definitions
- the invention relates to a circuit arrangement for generating a supply voltage according to the preamble of claim 1.
- Such circuit arrangements with a subsequent filter stage are used, for. B. sensors with a voltage that has an improved signal-to-noise ratio compared to the input voltage. Circuit arrangements are usually used for this which keep the supply voltage for the sensor below the input voltage by a certain amount ⁇ U. The amount of the voltage difference ⁇ U is constant. This reduced voltage is fed to a smoothing and filtering stage in order to filter out voltage peaks and fluctuations. If the consumer to be supplied works over a wide range of the input voltage, it is necessary to adapt the amount of the voltage difference ⁇ U by which the input voltage is reduced to the absolute amount of the input voltage. It has turned out to be advantageous to keep the voltage difference with which the supply voltage for the consumer is below the input voltage, as shown in FIG. 2, up to a first value of the input voltage at a first, constant value and from a certain value to keep the input voltage constant at a second, larger value. In the intermediate transition area, the supply voltage remains constant and is independent of the input voltage.
- the object of the invention is to provide a circuit arrangement for generating a supply voltage with which the course of the supply voltage described above can be achieved in a simple manner as a function of the input voltage.
- FIG. 1 shows the basic principle of the circuit arrangement according to the invention in a block diagram.
- the input voltage V IN is connected to the ground potential via the resistor R DU and the controllable current source I 1 .
- a voltage drop V RDU arises along the resistance.
- the connection point between the current source I 1 and the resistor R DU is connected to the input of an impedance converter or driver / buffer amplifier.
- the supply voltage for the consumer is made available at its output. At the same time, this output is connected to the ground potential via a voltage divider consisting of the two resistors R 1 and R 2 .
- the first input of a comparator stage K is connected at the connection point of the two resistors.
- the second input of the comparator stage is connected to a reference voltage V REF .
- the output is connected to the control input of the controllable current source I 1 .
- the current I 1 is dependent on the output signal of the comparator stage K.
- the circuit arrangement can assume three states.
- the control circuit running via the comparator K intervenes and the supply voltage V OUT is kept at a constant value.
- the supply voltage V OUT is set such that the voltage V T at the connection point of the two resistors R 1 , R 2 of the voltage divider is equal to the reference voltage V REF .
- a reference current source I REF supplies the current mirror from the input transistor Q A connected as a diode and the two transistors Q B1 and Q B2 with a constant input current I A.
- the constant input current I A in the integrated variant of the circuit arrangement is dependent on the temperature in such a way that the temperature dependence of the resistance R DU is compensated for. This compensates for the temperature coefficient of the integrated resistor R DU .
- the emitter of the transistor Q A connected as a diode is connected to the resistor R A with the ground potential.
- the collector of the first mirror transistor Q B1 is connected to the resistor R DU and the input of the buffer amplifier 1. The emitter is over the resistor R B1 at ground potential.
- the base is connected to the base of Q A.
- the emitter-collector path of the second mirror transistor Q B2 is switched off at this operating point.
- a constant current I C1 therefore flows through this transistor against the ground potential.
- the size of this current determines the voltage drop V RDU and thus the size of the voltage difference V B for small input voltages.
- Parallel to the first transistor Q B1 is a second mirror transistor Q B2 , the collector of which is connected to the collector of the first transistor Q B1 and the base of which is connected to the base of the first transistor Q B1 . Its emitter is connected to the ground potential via the resistor R B2 .
- the emitter of the second transistor Q B2 is also connected to the output of the controllable current source I 2 , which in turn is controlled by the output of the comparator stage.
- the second transistor Q B2 is switched off because the product I.
- R * R B2 Tension at emitter Q B2 is greater than the base voltage of Q B2 minus U BE .
- the current I C1 flows through the first transistor Q B1 through the resistor R DU .
- An exemplary embodiment for the comparator stage K is also shown in the circuit arrangement according to FIG. It consists of a differential amplifier consisting of transistors Q 3 and Q 4 , the emitters of which are connected to a current source I D , the base of transistor Q 3 having the voltage reference V REF and the base of transistor Q 4 having the voltage at the connection point of the two resistors of the voltage divider is connected.
- the output of the differential stage is formed by a current mirror consisting of the transistors Q 1 and Q 2 , the current in the collector branch of the transistor Q 3 in the connection point between the second transistor Q B2 of the first current mirror with the resistor R B2 with a certain factor n reflects.
- the supply voltage V OUT of the circuit arrangement can be used, for example, to supply a voltage to a voltage follower stage whose output voltage can only change at a certain maximum speed.
- the voltage gap that is always present to the input voltage V IN represents a working range of this subsequent stage. A reduction in the interference on the supply voltage V OUT with respect to the input voltage V IN is thus achieved.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
Description
- Die Erfindung betrifft eine Schaltungsanordnung zum Erzeugen einer Versorgungsspannung gemäß des Oberbegriffs des Anspruchs 1.
- Derartige Schaltungsanordnungen mit nachfolgender Filterstufe werden verwendet, um z. B. Sensoren mit einer Spannung zu versorgen, die gegenüber der Eingangsspannung einen verbesserten Störabstand aufweist. Üblicherweise werden dafür Schaltungsanordnungen verwendet, welche die Versorgungsspannung für den Sensor um einen bestimmten Betrag ΔU unter der Eingangsspannung hält. Der Betrag der Spannungsdifferenz ΔU ist dabei konstant. Diese reduzierte Spannung wird einer Glättungs- und Filterstufe zugeführt, um Spannungsspitzen und -schwankungen herauszufiltern. Arbeitet der zu versorgende Verbraucher über einen weiten Bereich der Eingangsspannung, so ist es erforderlich, den Betrag der Spannungsdifferenz ΔU, um den die Eingangsspannung reduziert wird, dem absoluten Betrag der Eingangsspannung anzupassen. Es hat sich dabei als vorteilhaft herausgestellt, die Spannungsdifferenz, mit dem die Versorgungsspannung für den Verbraucher unter der Eingangsspannung liegt, wie in der Figur 2 dargestellt, bis zu einem ersten wert der Eingangsspannung auf einem ersten, konstanten wert zu halten und ab einem bestimmten wert der Eingangsspannung auf einem zweiten, größeren wert konstant zu halten. Im dazwischenliegenden Übergangsbereich bleibt die Versorgungsspannung konstant und ist unabhängig von der Eingangsspannung.
- Aufgabe der Erfindung ist es, eine Schaltungsanordnung zum Erzeugen einer Versorgungsspannung anzugeben, mit dem der oben beschriebene Verlauf der Versorgungsspannung in Abhängigkeit der Eingangsspannung auf einfache weise erzielt werden kann.
- Diese Aufgabe wird gelöst durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 1. Die vorteilhafte Ausgestaltung der Erfindung erfolgt gemäß den Merkmalen der abhängigen Ansprüche.
- Im folgenden Wird ein Ausführungsbeispiel der Erfindung anhand der Figuren erläutert. Es zeigen:
- Figur 1
- die Schaltungsanordnung nach der Erfindung im Prinzipschaltbild,
- Figur 2
- ein Diagramm der Versorgungsspannung in Abhängigkeit von der Eingangsspannung,
- Figur 3
- ein erstes Ausführungsbeispiel der Schaltungsanordnung gemäß Figur 1,
- Figur 4
- ein erweitertes Schaltbild der Schaltung der Figur 3.
- Die Figur 1 zeigt das Grundprinzip der Schaltungsanordnung nach der Erfindung im Blockschaltbild. Die Eingangsspannung VIN wird über den widerstand RDU und die steuerbare Stromquelle I1 mit dem Massepotential verbunden. In Abhängigkeit vom Strom I durch die Stromquelle I1 und den widerstand RDU entsteht entlang des Widerstands ein Spannungsabfall VRDU. Der Verbindungspunkt zwischen der Stromquelle I1 und dem widerstand RDU ist mit dem Eingang eines Impedanzwandlers bzw. Treiber-/Buffer-Verstärkers verbunden. An dessen Ausgang wird die Versorgungsspannung für den Verbraucher zur Verfügung gestellt. Gleichzeitig ist dieser Ausgang über einen Spannungsteiier, bestehend aus den beiden Widerständen R1 und R2, mit dem Massepotential verbunden. Am Verbindungspunkt der beiden Widerstände ist der erste Eingang einer Komparatorstufe K angeschlossen. Der zweite Eingang der Komparatorstufe ist mit einer Referenzspannung VREF verbunden. Der Ausgang ist mit dem Steuereingang der steuerbaren Stromquelle I1 Verbunden. Die Versorgungsspannung VOUT kann durch folgende Gleichung dargestellt werden:
- Dabei ist der Strom I1 abhängig vom Ausgangssignal der Komparatorstufe K.
- Wie in der Figur 2 dargestellt, kann die Schaltungsanordnung drei Zustände einnehmen. Für kleine Eingangsspannungen fließt ein minimaler Strom
- Liegt die Eingangsspannung VIN im Bereich zwischen einer ersten Schwellspannung VS1 und einer zweiten Schwellspannung VS2, so greift der über den Komparator K verlaufende Regelkreis und die Versorgungsspannung VOUT wird auf einem konstanten wert gehalten. Dabei fließt ein Strom
-
- In der Schaltungsanordnung gemäß der Figur 3 ist die Ausführung der gesteuerten Stromquellen detailliert dargestellt. Eine Referenzstromquelle IREF versorgt den Stromspiegel aus dem als Diode geschalteten Eingangstransistor QA und den beiden Transistoren QB1 und QB2 mit einem konstanten Eingangsstrom IA. Der konstante Eingangsstrom IA ist bei der integrierten Variante der Schaltungsanordnung derart von der Temperatur abhängig, daß die Temperaturabhängigkeit des Widerstands RDU kompensiert wird. Damit wird der Temperaturkoeffizient des ebenfalls integrierten Widerstands RDU ausgeglichen. Der Emitter des als Diode geschalteten Transistors QA ist mit dem Widerstand RA mit dem Massepotential verbunden. Der Kollektor des ersten Spiegeltransistors QB1 ist mit dem Widerstand RDU und dem Eingang des Buffer-Verstärkers 1 verbunden. Der Emitter liegt über den Widerstand RB1 an Massepotential. Die Basis ist mit der Basis von QA verbunden. Die Emitter-Kollektorstrecke des zweiten Spiegeltransistors QB2 ist in diesem Arbeitspunkt abgeschaltet. Es fließt also ein konstanter Strom IC1 über diesen Transistor gegen das Massepotential. Die Größe dieses Stromes bestimmt den Spannungsabfall VRDU und somit die Größe der Spannungsdifferenz VB für kleine Eingangsspannungen. Parallel zum ersten Transistor QB1 liegt ein zweiter Spiegeltransistor QB2, dessen Kollektor mit dem Kollektor des ersten Transistors QB1 und dessen Basis mit der Basis des ersten Transistors QB1 verbunden ist. Sein Emitter ist über den Widerstand RB2 mit dem Massepotential verbunden. Der Emitter des zweiten Transistors QB2 ist weiterhin mit dem Ausgang der regelbaren Stromquelle I2, die ihrerseits vom Ausgang der Komparatorstufe angesteuert wird, verbunden. Bei kleinen Eingangsspannungen ist der zweite Transistor QB2 abgeschaltet, da das Produkt
- In der Schaltungsanordnung gemäß Figur 4 ist weiterhin ein Ausführungsbeispiel für die Komparatorstufe K dargestellt. Sie besteht aus einem Differenzverstärker, bestehend aus den Transistoren Q3 und Q4, deren Emitter mit einer Stromquelle ID verbunden sind, wobei die Basis des Transistors Q3 mit der Spannungsreferenz VREF und die Basis des Transistors Q4 mit der Spannung am Verbindungspunkt der beiden Widerstände des Spannungsteilers verbunden ist. Der Ausgang der Differenzstufe wird von einem Stromspiegel, bestehend aus den Transistoren Q1 und Q2 gebildet, der den Strom im Kollektorzweig des Transistors Q3 in den Verbindungspunkt zwischen dem zweiten Transistor QB2 des ersten Stromspiegels mit dem Widerstand RB2 mit einem bestimmten Faktor n spiegelt. Durch diese Schaltungsanordnung kann die Versorgungsspannung VOUT mit den gewünschten Eigenschaften auf einfachste weise erzeugt werden.
- Die Versorgungsspannung VOUT der Schaltungsanordnung kann beispielsweise dazu benutzt werden, um eine Spannungsfolgerstufe, deren Ausgangsspannung sich nur mit einer bestimmten maximalen Geschwindigkeit ändern kann, mit einer Spannung zu versorgen. Der immer vorhandene Spannungsabstand zur Eingangsspannung VIN stellt hierbei einen Arbeitsbereich dieser nachfolgenden Stufe dar. Man erreicht somit eine Verringerung der Störungen auf der Versorgungsspannung VOUT bzgl. der Eingangsspannung VIN.
Claims (7)
- Schaltungsanordnung zum Erzeugen einer Versorgungsspannung (VOUT) in Abhängigkeit von einer der Schaltungsanordnung zugeführten Eingangsspannung (VIN), dadurch gekennzeichnet,- daß ein erster Widerstand (RDU) einerseits mit der Eingangsspannung (VIN) und andererseits über eine steuerbare Stromquelle (I1) mit dem Massepotential verbunden ist, so daß am Verbindungspunkt des ersten Widerstands (RDU) mit der steuerbaren Stromquelle (I1) eine reduzierte Spannung (VDU) anliegt,- daß einem impedanzwandler (1) die reduzierte Spannung (VDU) an seinem Eingang zugeführt wird und die Versorgungsspannung (VOUT) an seinem Ausgang bereitstellt,- daß die steuerbare Stromquelle (I1) in Abhängigkeit der Versorgungsspannung (VOUT) gesteuert wird.
- Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Komparator (K) vorgesehen ist, der die Versorgungsspannung (VOUT) mit einer Referenzspannung (VREF) vergleicht und entsprechend des Ergebnisses des Vergleichs die steuerbare Stromquelle (I1) ansteuert.
- Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß dem Komparator (K) die Versorgungsspannung (VOUT) über einen Spannungsteiler (R1, R2) zugeführt wird.
- Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die steuerbare Stromquelle (I1) aus einer Referenzstromquelle (IREF) und einer Stromspiegelschaltung (QA, QB1, QB2) besteht.
- Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Versorgungsspannung (VOUT) bei kleinen Eingangsspannungen (VIN) eine erste konstante Spannungsdifferenz (VB) zur Eingangsspannung aufweist.
- Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Versorgungsspannung (VOUT) bei großen Eingangsspannungen (VIN) eine zweite konstante Spannungsdifferenz (VA) zur Eingangsspannung aufweist.
- Schaltungsanordnung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß in einem Übergangsbereich zwischen kleinen und großen Eingangsspannungen (VIN) die Versorgungsspannung (VOUT) eine variable Spannungsdifferenz (V) zur Eingangsspannung gemäß VB ≤ V ≤ VA aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1996107802 DE19607802C2 (de) | 1996-03-01 | 1996-03-01 | Schaltungsanordnung zum Erzeugen einer Versorgungsspannung |
DE19607802 | 1996-03-01 |
Publications (3)
Publication Number | Publication Date |
---|---|
EP0793159A2 true EP0793159A2 (de) | 1997-09-03 |
EP0793159A3 EP0793159A3 (de) | 1998-03-11 |
EP0793159B1 EP0793159B1 (de) | 2008-01-16 |
Family
ID=7786863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP19970101955 Expired - Lifetime EP0793159B1 (de) | 1996-03-01 | 1997-02-07 | Schaltungsanordnung zum Erzeugen einer Versorgungsspannung |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0793159B1 (de) |
DE (2) | DE19607802C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6150874A (en) * | 1997-02-25 | 2000-11-21 | Temic Telefunken Microelectronic Gmbh | Circuit layout and process for generating a supply DC voltage |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19906090C1 (de) * | 1999-02-13 | 2000-05-31 | Daimler Chrysler Ag | Verfahren zum Erzeugen einer Versorgungsgleichspannung aus einer nicht konstanten Eingangsgleichspannung |
TW518825B (en) | 2000-10-05 | 2003-01-21 | Benq Corp | System to correct the resistance error due to IC process |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0600527A1 (de) * | 1992-11-30 | 1994-06-08 | United Memories, Inc. | Belastungsprüfschaltung für eine integrierte Schaltung mit On-Chip Spannungsabwärtswandler |
EP0613071A2 (de) * | 1993-02-26 | 1994-08-31 | Nec Corporation | Integrierte Halbleiterschaltungsanordnung mit Spannungsüberwachungsschaltung mit geringem Energieverbrauch für eingebauten Abwärtsspannungsgenerator |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2533199C3 (de) * | 1975-07-24 | 1981-08-20 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Erzeugung einer von Änderungen der Versorgungsspannung unabhängigen Hilfsspannung |
DE4131170A1 (de) * | 1991-09-19 | 1993-03-25 | Telefunken Electronic Gmbh | Vorrichtung zur erzeugung von zwischenspannungen |
-
1996
- 1996-03-01 DE DE1996107802 patent/DE19607802C2/de not_active Expired - Lifetime
-
1997
- 1997-02-07 DE DE59712912T patent/DE59712912D1/de not_active Expired - Lifetime
- 1997-02-07 EP EP19970101955 patent/EP0793159B1/de not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0600527A1 (de) * | 1992-11-30 | 1994-06-08 | United Memories, Inc. | Belastungsprüfschaltung für eine integrierte Schaltung mit On-Chip Spannungsabwärtswandler |
EP0613071A2 (de) * | 1993-02-26 | 1994-08-31 | Nec Corporation | Integrierte Halbleiterschaltungsanordnung mit Spannungsüberwachungsschaltung mit geringem Energieverbrauch für eingebauten Abwärtsspannungsgenerator |
Non-Patent Citations (2)
Title |
---|
MASASHI HORIGUCHI ET AL: "DUAL-REGULATOR DUAL-DECODING-TRIMMER DRAM VOLTAGE LIMITER FOR BURN-IN TEST" IEEE JOURNAL OF SOLID-STATE CIRCUITS, Bd. 26, Nr. 11, 1.November 1991, Seiten 1544-1549, XP000266661 * |
TANAKA H ET AL: "SUB-1-MUA DYNAMIC REFERENCE VOLTAGE GENERATO FOR BATTERY-OPERATED DRAM'S" IEEE JOURNAL OF SOLID-STATE CIRCUITS, Bd. 29, Nr. 4, 1.April 1994, Seiten 448-453, XP000450867 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6150874A (en) * | 1997-02-25 | 2000-11-21 | Temic Telefunken Microelectronic Gmbh | Circuit layout and process for generating a supply DC voltage |
Also Published As
Publication number | Publication date |
---|---|
EP0793159B1 (de) | 2008-01-16 |
DE19607802C2 (de) | 1999-08-19 |
EP0793159A3 (de) | 1998-03-11 |
DE19607802A1 (de) | 1997-09-04 |
DE59712912D1 (de) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4300984B4 (de) | Bootstrap-MOSFET-Abtastschaltstufe | |
DE102005028747B4 (de) | Mischeranordnung, Verwendung der Mischeranordnung und Verfahren zur Frequenzumsetzung | |
DE3625949A1 (de) | Schaltung zum erzeugen eines stabilisierten stromes, insbesondere fuer integrierte mos-schaltungen | |
DE10010153B4 (de) | Switched-Capacitor-Referenzstromquelle | |
DE3725339A1 (de) | Automatische justierschaltung zum justieren der zeitkonstanten einer filterschaltung | |
DE3713107C2 (de) | Schaltung zur Erzeugung von konstanten Spannungen in CMOS-Technologie | |
EP0169388B1 (de) | Integrierte Konstantstromquelle | |
DE2337138A1 (de) | Verstaerkerschaltung | |
DE4424527A1 (de) | Schaltungsanordnung zur Kapazitätsverstärkung | |
DE10050294A1 (de) | PLL-Schaltung | |
EP0793159A2 (de) | Schaltungsanordnung zum Erzeugen einer Versorgungsspannung | |
DE3329665C2 (de) | ||
DE2744249A1 (de) | Schaltungsanordnung zur wahlweisen dynamik-kompression oder -expansion | |
DE3348377C2 (de) | Schaltung zum Umwandeln von Gleichsignalen | |
DE3115051C2 (de) | Spannungs/Strom-Wandlerschaltung | |
DE60133068T2 (de) | Differentiell angeordnetes transistorpaar mit mitteln zur degeneration der transkonduktanz | |
DE3113824C2 (de) | Verstärker mit Mitteln zum Unterdrücken von Gleichspannungssprüngen am Verstärkerausgang | |
EP0277377A1 (de) | Schaltungsanordnung zur Bildung eines begrenzten Stromes | |
DE3806982C2 (de) | ||
EP0530679B1 (de) | Längsregler zur Speisung eines gleichspannungsversorgten Verbrauchers sowie Anwendung | |
DE19605248C1 (de) | Treiberschaltung | |
EP0315877B1 (de) | Verstärker | |
DE2040531C3 (de) | Verfahren zum automatischen Einstellen der Ausgangsgleichspannung von Seriengegentaktverstärkern | |
DE3012823C2 (de) | ||
DE19812972B4 (de) | Integratorschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A2 Designated state(s): DE ES FR GB IT SE |
|
PUAL | Search report despatched |
Free format text: ORIGINAL CODE: 0009013 |
|
AK | Designated contracting states |
Kind code of ref document: A3 Designated state(s): DE ES FR GB IT SE |
|
17P | Request for examination filed |
Effective date: 19980226 |
|
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: TEMIC SEMICONDUCTOR GMBH |
|
17Q | First examination report despatched |
Effective date: 19991029 |
|
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: ATMEL GERMANY GMBH |
|
GRAP | Despatch of communication of intention to grant a patent |
Free format text: ORIGINAL CODE: EPIDOSNIGR1 |
|
GRAS | Grant fee paid |
Free format text: ORIGINAL CODE: EPIDOSNIGR3 |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): DE ES FR GB IT SE |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: FG4D Free format text: NOT ENGLISH |
|
REF | Corresponds to: |
Ref document number: 59712912 Country of ref document: DE Date of ref document: 20080306 Kind code of ref document: P |
|
ET | Fr: translation filed | ||
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: ES Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20080427 |
|
GBV | Gb: ep patent (uk) treated as always having been void in accordance with gb section 77(7)/1977 [no translation filed] | ||
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: SE Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20080416 |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed |
Effective date: 20081017 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20080116 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 20080116 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: FR Payment date: 20090220 Year of fee payment: 13 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20101029 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20100301 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20130131 Year of fee payment: 17 |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R119 Ref document number: 59712912 Country of ref document: DE |
|
REG | Reference to a national code |
Ref country code: DE Ref legal event code: R119 Ref document number: 59712912 Country of ref document: DE Effective date: 20140902 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20140902 |