EA031969B1 - Схема goa и жидкокристаллическое дисплейное устройство, применяемые к жидкокристаллическим дисплеям - Google Patents

Схема goa и жидкокристаллическое дисплейное устройство, применяемые к жидкокристаллическим дисплеям Download PDF

Info

Publication number
EA031969B1
EA031969B1 EA201791052A EA201791052A EA031969B1 EA 031969 B1 EA031969 B1 EA 031969B1 EA 201791052 A EA201791052 A EA 201791052A EA 201791052 A EA201791052 A EA 201791052A EA 031969 B1 EA031969 B1 EA 031969B1
Authority
EA
Eurasian Patent Office
Prior art keywords
tft
circuit
point
gate
drain
Prior art date
Application number
EA201791052A
Other languages
English (en)
Other versions
EA201791052A1 (ru
Inventor
Чао Дай
Цзу-Цзе Лай
Original Assignee
Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. filed Critical Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд.
Publication of EA201791052A1 publication Critical patent/EA201791052A1/ru
Publication of EA031969B1 publication Critical patent/EA031969B1/ru

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)

Abstract

Раскрыта схема GOA, применяемая к жидкокристаллическому дисплею, которая содержит множество каскадно включенных блоков регистра сдвига, при этом блок регистра сдвига (N)-го уровня управляется для заряда линии сканирования (N)-го уровня соответственно. Блок регистра сдвига (N)-го уровня включает схему повышения, схему понижения, схему сохранения понижения, схему управления повышением, схему нисходящей передачи и ускоряющий конденсатор, а также в настоящем документе раскрыто дисплейное устройство. Посредством замены линий сканирования постоянным напряжением VDD или двумя напряжениями для выполнения функции нисходящей передачи нагрузка линий сканирования и риск, который поэтапно обусловлен проводкой, снижаются, операция прямого сканирования и операция обратного сканирования выполняются соответствующим образом.

Description

Область техники, к которой относится изобретение
Настоящее изобретение относится к области технологии жидкокристаллических дисплеев и, в частности, к жидкокристаллическому дисплею для схемы GOA (драйвера затвора на матрице, драйвера ряда подложек матриц) и дисплейного устройства.
Описание предшествующего уровня техники
В активном жидкокристаллическом дисплее каждый пиксель имеет тонкопленочный транзистор (TFT) и его затвор (Gate) соединен с горизонтальной линией сканирования, сток (Drain) соединен с линией данных и исток (Source) соединен с электродом пикселя. При подаче достаточного напряжения на линию сканирования для открытия всех TFT на линии сканирования напряжение сигнала отображения линии данных записывается в электрод пикселя через TFT, таким образом управляя различными коэффициентами пропускания LCD и, следовательно, управляя цветовым эффектом.
В настоящее время линии сканирования активной жидкокристаллической дисплейной панели запускаются посредством внешних IC (интегральных микросхем), соединенных с активной жидкокристаллической дисплейной панелью. Внешние IC выполнены с возможностью управления постепенным зарядом каждого уровня линий сканирования и разрядом каждого уровня линий сканирования.
В методике GOA, а именно технологии драйвера затвора на матрице (драйвера ряда подложек матриц), управляющая схема линий сканирования может быть образована на панели вокруг области отображения с использованием исходного процесса изготовления LCD панели, так что методика GOA может выполнять запуск линий сканирования посредством замены внешних IC. Методика GOA может сократить процесс компоновки внешних IC и может повысить производительность и снизить производственные расходы; она также способствует тому, что LCD панель становится более подходящей для производства с узкими рамками или даже без рамок вокруг дисплейных продуктов.
Существующие схемы GOA, в целом, включают множество блоков регистра сдвига, при этом каждый блок регистра сдвига отвечает за запуск линии сканирования. Блок регистра сдвига включает схему повышения (Pull-up part), схему управления повышением (Pull-up control part), схему нисходящей передачи (Transfer Part), схему понижения (Key Pull-down Part) и схему сохранения понижения (Pull-down Holding Part), и ускоряющий (Boast) конденсатор отвечает за повышение потенциала. Схема повышения, главным образом, отвечает за вывод тактового сигнала (Clock) в качестве сигнала затвора (Gate); схема управления повышением выполнена с возможностью управления временем открытия схемы повышения и обычно соединена с нисходящим сигналом или сигналом затвора предыдущего уровня регистра сдвига; схема понижения отвечает сначала за понижение сигнала затвора до низкого потенциала, другими словами, когда сигнал затвора закрыт; схема понижения дополнительно отвечает за удерживание выходного сигнала точки затвора и сигнала затвора схемы повышения (обычно называемой точкой Q) в закрытом состоянии (отрицательный потенциал). Обычно имеется два модуля поддержания падения, работающих попеременно; ускоряющий конденсатор (С boast) отвечает за вторичное повышение точки Q, это является подходящим для вывода G(N) схемы повышения.
На фиг. 1 показана принципиальная схема схемы GOA предшествующего уровня техники. Регистр сдвига содержит схему 100 управления повышением, схему 200 повышения, схему 300 нисходящей передачи, схему 400 понижения, ускоряющий конденсатор 500, первую схему 600 сохранения понижения, вторую схему 700 сохранения понижения и мостовую схему 800. Первая схема 600 сохранения понижения, вторая схема 700 сохранения понижения и мостовая схема 800 составляют структуру трехуровневого резистивного делителя напряжения.
Мостовая схема 800 отвечает за регулировку потенциалов P(N) и K(N), главным образом, посредством TFT T55. Затвор TFT T55 соединен с Q(N), сток TFT T55 соединен с P(N) и исток TFT T55 соединен с K(N). Во время работы затвор TFT T55 открывается для того, чтобы потенциалы P(N) и K(N) стали одинаковыми, и переходит в закрытое состояние. Низкие потенциалы низкочастотных сигналов LC1 и LC2 ниже, чем VSS, которое регулирует потенциалы P(N) и K(N) таким образом, чтобы они были ниже, чем VSS во время работы, и гарантировали, что Vgs TFT T32, Т33, используемых для понижения точки G(N), и Vgs TFT T42, Т43, используемых для понижения точки Q(N), меньше 0 В, которое имеет лучшую производительность для предотвращения утечки тока G(N) и Q(N).
Первая схема 600 сохранения понижения и вторая схема 700 сохранения понижения основаны на симметричной структуре, которая выполняет следующие функции: во-первых, во время работы первая схема 600 сохранения понижения (или вторая схема 700 сохранения понижения) выполняет функцию большого сопротивления и находится в закрытом состоянии, вторая схема 700 сохранения понижения (или первая схема 600 сохранения понижения) выполняет функцию малого сопротивления и находится в открытом состоянии, и мостовая схема 800 выполняет функцию малого сопротивления и находится в открытом состоянии, чтобы перевести P(N) и K(N) в состояние низкого потенциала, и гарантирует повышение Q(N) и вывод G(N); во-вторых, во время бездействия как первая схема 600 сохранения понижения, так и вторая схема 700 сохранения понижения выполняют функцию малого сопротивления и находятся в открытом состоянии, и мостовая схема 800 выполняет функцию большого сопротивления и находится в закрытом состоянии для выполнения высокого и низкого потенциалов и изменения P(N) и K(N). Затвор TFT T54 соединен с LC2, сток TFT T54 соединен с LC2 и исток TFT T54 соединен с P(N). Затвор
- 1 031969
TFT T64 соединен с LC1, сток TFT T64 соединен с LC2 и исток TFT T64 соединен с L(N). TFT T54, Т64 называются балансными TFT, которые используются для регулировки резистивного делителя напряжения и быстрого разряда во время переключения сигналов. Затвор TFT T52 соединен с Q(N), сток TFT T52 соединен с S(N) и исток TFT T52 соединен с VSS. Затвор TFT T62 соединен с Q(N), сток TFT T62 соединен с T(N) и исток TFT T62 соединен с VSS. TFT T52, Т62 используются для понижения S(N) и T(N) во время работы.
Посредством использования блока регистра сдвига, применяемого к трехуровневому резистивному делителю напряжения, который состоит из первой схемы 600 сохранения понижения, второй схемы 700 сохранения понижения и мостовой схемы 800, стойкость к воздействию высоких температур и долговременная эксплуатационная надежность схемы сохранения понижения увеличиваются, переключение P(N) и K(N) выполняется с использованием низкочастотного сигнала и утечка электричества G(N) и Q(N) уменьшается в максимально возможной степени посредством понижения потенциалов P(N) и K(N) во время работы. Во время бездействия один из P(N) и K(N) закрывается из-за низкого потенциала LC с низким потенциалом, поскольку низкий потенциал LC ниже, чем VSS, TFT T32/T42 или TFT T33/T43 находятся в состоянии восстановления отрицательного потенциала, при этом половина времени необходима для управления потенциалом отрицательного потенциала посредством регулировки низкого потенциала низкочастотного сигнала, и вероятность отказа схемы сохранения понижения эффективно снижается.
Тем не менее, существующие схемы GOA, главным образом, используют концепцию регистров сдвига; передача ступенчатых сигналов, в целом, выполняет нисходящую передачу посредством линии G(N) сканирования, нагрузка линии G(N) сканирования увеличивается, проводка является сложной и существует вероятность отключения.
Кроме того, традиционные схемы GOA предназначены для одностороннего сканирования, при этом двустороннее сканирование невозможно.
Сущность изобретения
Целью настоящего изобретения является предоставление схемы GOA и жидкокристаллического дисплейного устройства, применяемых к жидкокристаллическому дисплею. Посредством замены линий G(N) сканирования постоянным напряжением VDD для выполнения функции нисходящей передачи и посредством дополнительного размещения модуля нисходящей передачи для соответствия постоянному напряжению достигается цель передачи последовательных ступенчатых сигналов. Затем, поскольку линия G(N) сканирования отвечает только за запуск линии сканирования, нагрузка линии G(N) сканирования и риск, который поэтапно обусловлен проводкой, снижаются, емкость заряда точки Q(N) сигнала затвора во время работы увеличивается и потенциал точки Q(N) сигнала затвора повышается посредством регулировки потенциала постоянного напряжения VDD. Операция прямого сканирования и операция обратного сканирования выполняются с использованием двух напряжений VF, VR; операция прямого сканирования и операция обратного сканирования схемы GOA выполняются соответствующим образом.
Для достижения вышеизложенной цели настоящее изобретение предоставляет схему GOA, применяемую к жидкокристаллическому дисплею. Схема GOA содержит множество каскадно включенных блоков регистра сдвига, при этом блок регистра сдвига (N)-ro уровня управляется для заряда линии сканирования (N)-ro уровня соответственно. Блок регистра сдвига (N)-ro уровня включает схему повышения, схему понижения, схему сохранения понижения, схему управления повышением, схему нисходящей передачи и ускоряющий конденсатор.
Схема повышения, схема сохранения понижения и ускоряющий конденсатор по отдельности соединены с точкой сигнала затвора и линией сканирования N-го уровня.
Схема управления повышением и схема нисходящей передачи по отдельности соединены с точкой сигнала затвора.
Схема понижения соединена со стартовым сигналом регистра сдвига (N+Ц-го уровня.
Схема управления повышением соединена со стартовым сигналом регистра сдвига (N-1)-ro уровня.
Схема сохранения понижения содержит первый TFT, при этом затвор первого TFT соединен с первой точкой схемы, сток первого TFT соединен с линией сканирования (N)-ro уровня и исток первого TFT соединен с первым напряжением постоянного тока;
второй TFT, при этом затвор второго TFT соединен с первой точкой схемы, сток второго TFT соединен с точкой сигнала затвора и исток второго TFT соединен со вторым напряжением постоянного тока;
третий TFT, при этом затвор третьего TFT соединен с точкой сигнала затвора, сток третьего TFT соединен с точкой сигнала истока и исток третьего TFT соединен с первым напряжением постоянного тока;
четвертый TFT, при этом исток четвертого TFT соединен с точкой сигнала истока, затвор и сток четвертого TFT соединены с первым тактовым сигналом;
пятый TFT, при этом затвор пятого TFT соединен с точкой сигнала истока, сток пятого TFT соеди- 2 031969 нен с первым тактовым сигналом и исток пятого TFT соединен с первой точкой схемы;
затвор шестого TFT соединен со вторым тактовым сигналом, сток шестого TFT соединен с первым тактовым сигналом и исток шестого TFT соединен с первой точкой схемы;
затвор седьмого TFT соединен с первой точкой схемы, сток седьмого TFT соединен со стартовым сигналом регистра сдвига (N)-ro уровня и исток седьмого TFT соединен со вторым напряжением постоянного тока;
затвор восьмого TFT соединен со второй точкой схемы, сток восьмого TFT соединен с линией сканирования (N)-ro уровня и исток восьмого TFT соединен с первым напряжением постоянного тока;
затвор девятого TFT соединен со второй точкой схемы, сток девятого TFT соединен с точкой сигнала затвора и исток девятого TFT соединен со вторым напряжением постоянного тока;
затвор десятого TFT соединен с точкой сигнала затвора, сток десятого TFT соединен с точкой сигнала стока и исток десятого TFT соединен с первым напряжением постоянного тока;
исток одиннадцатого TFT соединен с точкой сигнала стока, затвор и сток одиннадцатого TFT соединены со вторым тактовым сигналом;
затвор двенадцатого TFT соединен с точкой сигнала стока, сток двенадцатого TFT соединен со вторым тактовым сигналом и исток двенадцатого TFT соединен со второй точкой схемы;
затвор тринадцатого TFT соединен с первым тактовым сигналом, сток тринадцатого TFT соединен со вторым тактовым сигналом и исток тринадцатого TFT соединен со второй точкой схемы;
затвор четырнадцатого TFT соединен со второй точкой схемы, сток четырнадцатого TFT соединен со стартовым сигналом регистра сдвига (N)-ro уровня и исток четырнадцатого TFT соединен со вторым напряжением постоянного тока;
затвор пятнадцатого TFT соединен с точкой сигнала затвора, сток пятнадцатого TFT соединен с первой точкой схемы и исток пятнадцатого TFT соединен со второй точкой схемы.
Во время работы частоты первого тактового сигнала и второго тактового сигнала ниже частоты тактового сигнала (CK(N)) (N)-ro уровня процесс заряда первой точки схемы посредством первого тактового сигнала и процесс заряда второй точки схемы посредством второго тактового сигнала выполняются попеременно. Схема повышения содержит шестнадцатый TFT, при этом затвор шестнадцатого TFT соединен с точкой сигнала затвора, сток шестнадцатого TFT соединен с тактовым сигналом (N)-ro уровня и исток шестнадцатого TFT соединен с линией сканирования (N)-ro уровня.
В одном варианте осуществления схема понижения содержит семнадцатый TFT, при этом затвор семнадцатого TFT соединен со стартовым сигналом регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT соединен с точкой сигнала затвора и исток семнадцатого TFT соединен со вторым напряжением постоянного тока.
В одном варианте осуществления схема нисходящей передачи содержит восемнадцатый TFT, при этом затвор восемнадцатого TFT соединен с точкой сигнала затвора, сток восемнадцатого TFT соединен с тактовым сигналом (N)-ro уровня и исток восемнадцатого TFT соединен со стартовым сигналом регистра сдвига (N)-ro уровня.
В одном варианте осуществления схема управления повышением содержит девятнадцатый TFT, при этом затвор девятнадцатого TFT соединен со стартовым сигналом регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT соединен с постоянным напряжением и исток девятнадцатого TFT соединен с точкой сигнала затвора.
В одном варианте осуществления схема управления повышением содержит девятнадцатый TFT, при этом затвор девятнадцатого TFT соединен со стартовым сигналом регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT соединен с прямым напряжением и исток девятнадцатого TFT соединен с точкой сигнала затвора.
В одном варианте осуществления схема понижения содержит семнадцатый TFT (T41), при этом затвор семнадцатого TFT соединен со стартовым сигналом регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT соединен с точкой сигнала затвора и исток семнадцатого TFT соединен с обратным напряжением.
В одном варианте осуществления скважность тактового сигнала (N)-ro уровня составляет менее 50%.
В одном варианте осуществления второе напряжение постоянного тока меньше первого напряжения постоянного тока.
Для достижения вышеизложенной цели настоящее изобретение предоставляет еще одну схему GOA, применяемую к жидкокристаллическому дисплею. Схема GOA содержит множество каскадно включенных блоков регистра сдвига, при этом блок регистра сдвига (N)-ro уровня управляется для заряда линии сканирования (N)-ro уровня соответственно. Блок регистра сдвига (N)-ro уровня включает схему повышения, схему понижения, схему сохранения понижения, схему управления повышением, схему нисходящей передачи и ускоряющий конденсатор.
Схема повышения, схема сохранения понижения и ускоряющий конденсатор по отдельности соединены с точкой сигнала затвора и линией сканирования N-го уровня.
Схема управления повышением и схема нисходящей передачи по отдельности соединены с точкой
- 3 031969 сигнала затвора.
Схема понижения соединена со стартовым сигналом регистра сдвига (N+1)-ro уровня.
Схема управления повышением соединена со стартовым сигналом регистра сдвига (N-1)-ro уровня.
Схема сохранения понижения содержит первый TFT, при этом затвор первого TFT соединен с первой точкой схемы, сток первого TFT соединен с линией сканирования (N)-ro уровня и исток первого TFT соединен с первым напряжением постоянного тока;
второй TFT, при этом затвор второго TFT соединен с первой точкой схемы, сток второго TFT соединен с точкой сигнала затвора и исток второго TFT соединен со вторым напряжением постоянного тока;
третий TFT, при этом затвор третьего TFT соединен с точкой сигнала затвора, сток третьего TFT соединен с точкой сигнала истока и исток третьего TFT соединен с первым напряжением постоянного тока;
четвертый TFT, при этом исток четвертого TFT соединен с точкой сигнала истока, затвор и сток четвертого TFT соединены с первым тактовым сигналом;
пятый TFT, при этом затвор пятого TFT соединен с точкой сигнала истока, сток пятого TFT соединен с первым тактовым сигналом и исток пятого TFT соединен с первой точкой схемы;
шестой TFT, при этом затвор шестого TFT соединен со вторым тактовым сигналом, сток шестого TFT соединен с первым тактовым сигналом и исток шестого TFT соединен с первой точкой схемы;
седьмой TFT, при этом затвор седьмого TFT соединен с первой точкой схемы, сток седьмого TFT соединен со стартовым сигналом регистра сдвига (N)-ro уровня и исток седьмого TFT соединен со вторым напряжением постоянного тока;
восьмой TFT, при этом затвор восьмого TFT соединен со второй точкой схемы, сток восьмого TFT соединен с линией сканирования (N)-ro уровня и исток восьмого TFT соединен с первым напряжением постоянного тока;
девятый TFT, при этом затвор девятого TFT соединен со второй точкой схемы, сток девятого TFT соединен с точкой сигнала затвора и исток девятого TFT соединен со вторым напряжением постоянного тока;
десятый TFT, при этом затвор десятого TFT соединен с точкой сигнала затвора, сток десятого TFT соединен с точкой сигнала стока и исток десятого TFT соединен с первым напряжением постоянного тока;
одиннадцатый TFT, при этом исток одиннадцатого TFT соединен с точкой сигнала стока; затвор и сток одиннадцатого TFT соединены со вторым тактовым сигналом;
двенадцатый TFT, при этом затвор двенадцатого TFT соединен с точкой сигнала стока, сток двенадцатого TFT соединен со вторым тактовым сигналом и исток двенадцатого TFT соединен со второй точкой схемы;
тринадцатый TFT, при этом затвор тринадцатого TFT соединен с первым тактовым сигналом, сток тринадцатого TFT соединен со вторым тактовым сигналом и исток тринадцатого TFT соединен со второй точкой схемы;
четырнадцатый TFT, при этом затвор четырнадцатого TFT соединен со второй точкой схемы, сток четырнадцатого TFT соединен со стартовым сигналом регистра сдвига (N)-ro уровня и исток четырнадцатого TFT соединен со вторым напряжением постоянного тока;
пятнадцатый TFT, при этом затвор пятнадцатого TFT соединен с точкой сигнала затвора, сток пятнадцатого TFT соединен с первой точкой схемы и исток пятнадцатого TFT соединен со второй точкой схемы.
Во время работы частоты первого тактового сигнала и второго тактового сигнала ниже частоты тактового сигнала (CK(N)) (N)-ro уровня процесс заряда первой точки схемы посредством первого тактового сигнала и процесс заряда второй точки схемы посредством второго тактового сигнала выполняются попеременно.
Схема повышения содержит шестнадцатый TFT, при этом затвор шестнадцатого TFT соединен с точкой сигнала затвора, сток шестнадцатого TFT соединен с тактовым сигналом (N)-ro уровня и исток шестнадцатого TFT соединен с линией сканирования (N)-ro уровня.
Схема понижения содержит семнадцатый TFT, при этом затвор семнадцатого TFT соединен со стартовым сигналом регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT соединен с точкой сигнала затвора и исток семнадцатого TFT соединен со вторым напряжением постоянного тока.
В одном варианте осуществления схема нисходящей передачи содержит восемнадцатый TFT, при этом затвор восемнадцатого TFT соединен с точкой сигнала затвора, сток восемнадцатого TFT соединен с тактовым сигналом (N)-ro уровня и исток восемнадцатого TFT соединен со стартовым сигналом регистра сдвига (N)-ro уровня.
В одном варианте осуществления схема управления повышением содержит
- 4 031969 девятнадцатый TFT, при этом затвор девятнадцатого TFT соединен со стартовым сигналом регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT соединен с постоянным напряжением и исток девятнадцатого TFT соединен с точкой сигнала затвора.
В одном варианте осуществления схема управления повышением содержит девятнадцатый TFT, при этом затвор девятнадцатого TFT соединен со стартовым сигналом регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT соединен с прямым напряжением и исток девятнадцатого TFT соединен с точкой сигнала затвора.
В одном варианте осуществления схема понижения содержит семнадцатый TFT (T41), при этом затвор семнадцатого TFT соединен со стартовым сигналом регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT соединен с точкой сигнала затвора и исток семнадцатого TFT соединен с обратным напряжением.
В одном варианте осуществления скважность тактового сигнала (N)-ro уровня составляет менее 50%.
В одном варианте осуществления второе напряжение постоянного тока меньше первого напряжения постоянного тока.
Соответственно настоящее изобретение также предоставляет дисплейное устройство. Дисплейное устройство содержит схему GOA, применяемую к жидкокристаллическому дисплею, упомянутому ранее.
С использованием вышеизложенного технического предложения полезные эффекты являются следующими:
Посредством замены линий G(N) сканирования постоянным напряжением VDD для выполнения функции нисходящей передачи и посредством дополнительного размещения модуля нисходящей передачи для соответствия постоянному напряжению достигается цель передачи ступенчатых сигналов. Поскольку линия G(N) сканирования отвечает только за запуск линии сканирования, нагрузка линии G(N) сканирования и риск, который поэтапно обусловлен проводкой, снижаются, емкость заряда точки Q(N) сигнала затвора во время работы увеличивается и потенциал точки Q(N) сигнала затвора повышается посредством регулировки потенциала VDD. Прямое сканирование и обратное сканирование выполняются с использованием двух сигналов VF, VR; прямое сканирование и обратное сканирование схемы GOA выполняются соответствующим образом.
Краткое описание графических материалов
На фиг. 1 показана принципиальная схема традиционной схемы GOA.
На фиг. 2 показана принципиальная схема схемы GOA в соответствии с первым вариантом осуществления настоящего изобретения.
На фиг. 3 показана временная диаграмма ключевого узла схемы GOA во время текущей работы, показанной на фиг. 2.
На фиг. 4 показана принципиальная схема схемы GOA второго варианта осуществления настоящего изобретения.
На фиг. 5 показана временная диаграмма ключевого узла схемы GOA во время операции прямого сканирования, показанной на фиг. 4.
На фиг. 6 показана временная диаграмма ключевого узла схемы GOA во время операции обратного сканирования, показанной на фиг. 4.
Подробное описание предпочтительных вариантов осуществления
Следующее описание каждого варианта осуществления со ссылкой на сопроводительные графические материалы используется для представления в качестве примера конкретных вариантов осуществления, которые могут быть реализованы в настоящем изобретении. Термины, определяющие направление, упомянутые в настоящем изобретении, такие как сверху, снизу, спереди, сзади, слева, справа, внутри, снаружи, сбоку и т.д., используются только со ссылкой на ориентацию сопроводительных графических материалов. Следовательно, используемые термины, определяющие направление, предназначены для пояснения, а не ограничения настоящего изобретения. На графических материалах блоки с подобными структурами отмечены одинаковыми обозначениями.
На фиг. 2 показана принципиальная схема схемы GOA первого варианта осуществления настоящего изобретения. В первом варианте осуществления схема GOA содержит множество каскадно включенных блоков регистра сдвига, при этом блок регистра сдвига (N)-ro уровня управляется для заряда линии G(N) сканирования (N)-ro уровня соответственно. Блок регистра сдвига (N)-ro уровня включает схему 200 повышения, схему 400 понижения, схему 600 сохранения понижения, схему 100 управления повышением, схему 300 нисходящей передачи и ускоряющий конденсатор Cb. Схема 200 повышения, схема 600 сохранения понижения и ускоряющий конденсатор Cb по отдельности соединены с точкой Q(N) сигнала затвора и линией G(N) сканирования N-го уровня. Схема 100 управления повышением и схема 300 нисходящей передачи по отдельности соединены с точкой Q(N) сигнала затвора. Схема 400 понижения соединена со стартовым сигналом ST(N+1) регистра сдвига (N+1)-ro уровня. Схема 100 управления повышением соединена со стартовым сигналом ST(N-1) регистра сдвига (N-1)-ro уровня.
- 5 031969
Схема 600 сохранения понижения содержит первый тонкопленочный транзистор (TFT) T32 содержит затвор, соединенный с первой точкой P(N) схемы, сток, соединенный с линией G(N) сканирования (N)-ro уровня, и исток, соединенный с первым напряжением VSS1 постоянного тока;
второй TFT T42 содержит затвор, соединенный с первой точкой P(N) схемы, сток, соединенный с точкой Q(N) сигнала затвора, и исток, соединенный со вторым напряжением VSS2 постоянного тока;
третий TFT T52 содержит затвор, соединенный с точкой Q(N) сигнала затвора, сток, соединенный с точкой S(N) сигнала истока, и исток, соединенный с первым напряжением VSS1 постоянного тока;
четвертый TFT T51 содержит исток, соединенный с точкой S(N) сигнала истока, затвор и сток, соединенные с первым тактовым сигналом LC1;
пятый TFT T53 содержит затвор пятого TFT T53, соединенный с точкой S(N) сигнала истока, сток пятого TFT T53, соединенный с первым тактовым сигналом LC1, и исток пятого TFT T53, соединенный с первой точкой P(N) схемы;
шестой TFT T54 содержит затвор шестого TFT T54, соединенный со вторым тактовым сигналом LC2, сток шестого TFT T54, соединенный с первым тактовым сигналом LC1, и исток шестого TFT T54, соединенный с первой точкой P(N) схемы;
седьмой TFT T72 содержит затвор седьмого TFT T72, соединенный с первой точкой P(N) схемы, сток седьмого TFT T72, соединенный со стартовым сигналом ST(N) регистра сдвига (N)-ro уровня, и исток седьмого TFT Т72, соединенный со вторым напряжением VSS2 постоянного тока;
восьмой TFT T33 содержит затвор восьмого TFT T33, соединенный со второй точкой K(N) схемы, сток восьмого TFT T33, соединенный с линией G(N) сканирования (N)-ro уровня, и исток восьмого TFT T33, соединенный с первым напряжением VSS1 постоянного тока;
девятый TFT T43 содержит затвор, соединенный со второй точкой K(N) схемы, сток, соединенный с точкой Q(N) сигнала затвора, и исток, соединенный со вторым напряжением VSS2 постоянного тока;
десятый TFT T62 содержит затвор, соединенный с точкой Q(N) сигнала затвора, сток, соединенный с точкой T(N) сигнала стока, и исток, соединенный с первым напряжением VSS1 постоянного тока;
одиннадцатый TFT T61 содержит исток, соединенный с точкой T(N) сигнала стока, затвор и сток, соединенные со вторым тактовым сигналом LC2;
двенадцатый TFT T63 содержит затвор, соединенный с точкой T(N) сигнала стока, сток, соединенный со вторым тактовым сигналом LC2, и исток, соединенный со второй точкой K(N) схемы;
тринадцатый TFT T64 содержит затвор, соединенный с первым тактовым сигналом LC1, сток, соединенный со вторым тактовым сигналом LC2, и исток, соединенный со второй точкой K(N) схемы;
четырнадцатый TFT T73 содержит затвор, соединенный со второй точкой K(N) схемы, сток, соединенный со стартовым сигналом ST(N) регистра сдвига (N)-ro уровня, и исток, соединенный со вторым напряжением VSS2 постоянного тока;
пятнадцатый TFT T55 содержит затвор пятнадцатого TFT T55, соединенный с точкой Q(N) сигнала затвора, сток пятнадцатого TFT T55, соединенный с первой точкой P(N) схемы, и исток пятнадцатого TFT T55, соединенный со второй точкой K(N) схемы.
Во время работы частоты первого тактового сигнала LC1 и второго тактового сигнала LC2 ниже частоты тактового сигнала CK(N) (N)-ro уровня. Процесс заряда первой точки P(N) схемы посредством первого тактового сигнала LC1 и процесс заряда второй точки K(N) схемы посредством второго тактового сигнала LC2 выполняются попеременно.
На практике схема 200 повышения содержит шестнадцатый TFT T21. Затвор шестнадцатого TFT T21 соединен с точкой Q(N) сигнала затвора, сток шестнадцатого TFT T21 соединен с тактовым сигналом CK(N) (N)-ro уровня и исток шестнадцатого TFT T21 соединен с линией G(N) сканирования (N)-ro уровня.
Схема 400 понижения содержит семнадцатый TFT T41. Затвор семнадцатого TFT T41 соединен со стартовым сигналом ST(N+1) регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT T41 соединен с точкой Q(N) сигнала затвора и исток семнадцатого TFT T41 соединен со вторым напряжением VSS2 постоянного тока.
Схема 300 нисходящей передачи содержит восемнадцатый TFT T22. Затвор восемнадцатого TFT T22 соединен с точкой Q(N) сигнала затвора, сток восемнадцатого TFT T22 соединен с тактовым сигналом CK(N) (N)-ro уровня и исток восемнадцатого TFT T22 соединен со стартовым сигналом ST(N) регистра сдвига (N)-ro уровня.
Схема 100 повышения содержит девятнадцатый TFT T11. Затвор девятнадцатого TFT T11 соединен со стартовым сигналом ST(N-1) регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT T11 соединен с постоянным напряжением VDD и исток девятнадцатого TFT T11 соединен с точкой Q(N) сигнала затвора.
В первом варианте осуществления посредством замены линии G(N) сканирования постоянным напряжением VDD для выполнения функции нисходящей передачи и посредством дополнительного размещения модуля нисходящей передачи для соответствия постоянному напряжению достигается цель передачи последовательных сигналов. Поскольку линия G(N) сканирования отвечает только за запуск
- 6 031969 линии сканирования, нагрузка линии G(N) сканирования и риск, который обусловлен проводкой, снижаются, емкость заряда точки Q(N) сигнала затвора во время работы увеличивается и потенциал точки
Q(N) сигнала затвора повышается посредством регулировки потенциала VDD.
На фиг. 3 показана временная диаграмма ключевых узлов схемы GOA во время текущей работы, показанной на фиг. 2. XCK указывает на тактовый сигнал рядом с блоком регистра сдвига (N)-ro уровня, другими словами, XCK указывает на тактовый сигнал (CK(N+1) (N+1)-ro уровня.
Скважность тактового сигнала CK(N) (N)-ro уровня и тактового сигнала (CK(N+1) (N+1)-ro уровня должна быть меньше 50% для того, чтобы форма волны точки Q(N) сигнала затвора была выпуклой; шестнадцатый TFT T21 используется для понижения линии G(N) сканирования (N)-ro уровня.
Постоянному напряжению VDD присваивается такой же высокий потенциал, как и потенциал тактового сигнала CK, XCK. Зарядная емкость точки Q(N) сигнала затвора может быть повышена посредством соответствующего повышения потенциала постоянного напряжения VDD.
Как первому напряжению VSS1 постоянного тока, так и второму напряжению VSS2 постоянного тока присваивается постоянный отрицательный потенциал для подачи низких потенциалов управляющей схемы. В целом, первое напряжение VSS1 постоянного тока меньше второго напряжения VSS2 постоянного тока.
На фиг. 4 показана принципиальная схема схемы GOA второго варианта осуществления настоящего изобретения. Во втором варианте осуществления постоянное напряжение VDD первого варианта осуществления заменяется прямым напряжением VF, исток семнадцатого TFT T41 соединен с обратным напряжением VR. Во втором варианте осуществления операция прямого сканирования и операция обратного сканирования выполняются посредством прямого напряжения VF и обратного напряжения VR.
Когда прямое напряжение VF имеет высокий потенциал, а обратное напряжение VR имеет низкий потенциал, схема приступает к выполнению операции прямого сканирования. Схема 100 управления повышением все еще выполняет функцию схемы 100 управления повышением, схема 400 понижения также все еще выполняет функцию схемы 400 понижения для понижения потенциала точки Q(N) сигнала затвора. Способ выполнения операции подобен первому варианту осуществления.
Когда прямое напряжение VF имеет низкий потенциал, а обратное напряжение VR имеет высокий потенциал, схема приступает к выполнению операции обратного сканирования. Схема 400 понижения выполняет функцию схемы 100 управления повышением, схема 100 управления повышением выполняет функцию схемы 400 понижения для понижения потенциала точки Q(N) сигнала затвора; другими словами, во время операции обратного сканирования схема 100 управления повышением и схема 400 понижения выполняют функции, отличные от выполняемых во время операции прямого сканирования.
Как было указано выше, посредством управления прямым напряжением VF и обратным напряжением VR выполняются операция прямого сканирования и операция обратного сканирования схемы.
На фиг. 5 показана временная диаграмма ключевых узлов схемы GOA во время операции прямого сканирования, показанной на фиг. 4. Во время операции прямого сканирования прямое напряжение VF имеет высокий потенциал и обратное напряжение VR имеет низкий потенциал, а остальные сигналы подобны первому варианту осуществления.
Скважность тактового сигнала CK(N) (N)-ro уровня и тактового сигнала CK(N+1) (N+1)-ro уровня должна быть меньше 50% для того, чтобы форма волны точки Q(N) сигнала затвора была выпуклой, шестнадцатый TFT T21 используется для понижения линии G(N) сканирования (N)-ro уровня.
Потенциал точки Q(N) сигнала затвора продолжает первоначальное повышение посредством стартового сигнала ST(N-1) регистра сдвига (N-1)-ro уровня.
На фиг. 6 показана временная диаграмма ключевого узла схемы GOA во время операции обратного сканирования, показанной на фиг. 4. Во время операции обратного сканирования прямое напряжение VF имеет низкий потенциал, а обратное напряжение VR имеет высокий потенциал. Остальные сигналы подобны первому варианту осуществления.
Скважность тактового сигнала CK(N) (N)-ro уровня и тактового сигнала CK(N+1) (N+1)-ro уровня должна быть меньше 50% для того, чтобы форма волны точки Q(N) сигнала затвора была выпуклой, шестнадцатый TFT T21 используется для понижения линии G(N) сканирования (N)-ro уровня.
Потенциал точки Q(N) сигнала затвора продолжает первоначальное повышение посредством стартового сигнала ST(N+1) регистра сдвига (N+1)-ro уровня.
Используя напряжения VF, VR для выполнения операций прямого сканирования и обратного сканирования, достигается функция прямого сканирования и обратного сканирования схемы GOA.
Несмотря на то что настоящее изобретение было раскрыто в качестве предпочтительных вариантов осуществления, вышеизложенные предпочтительные варианты осуществления не предназначены для ограничения настоящего изобретения. Специалисты в данной области техники без отступления от сущности и объема настоящего изобретения могут выполнить различные виды модификаций и вариаций в отношении настоящего изобретения.
Следовательно, должен быть определен объем формулы настоящего изобретения.

Claims (18)

  1. ФОРМУЛА ИЗОБРЕТЕНИЯ
    1. Схема драйвера затвора матрицы (GOA) жидкокристаллического дисплея, содержащая множество каскадно включенных блоков регистра сдвига, при этом блок регистра сдвига (N)-ro уровня управляется для заряда линии (G(N)) сканирования (N)-ro уровня соответственно, блок регистра сдвига (N)-ro уровня включает схему (200) повышения, схему (400) понижения, схему (600) сохранения понижения, схему (100) управления повышением, схему (300) нисходящей передачи и ускоряющий конденсатор (Cb);
    при этом схема (200) повышения, схема (600) сохранения понижения и ускоряющий конденсатор (Cb) по отдельности соединены с точкой Q(N) сигнала затвора и линией (G(N)) сканирования N-го уровня;
    схема (100) управления повышением и схема (300) нисходящей передачи по отдельности соединены с точкой Q(N) сигнала затвора;
    схема (400) понижения соединена со стартовым сигналом (ST(N+1)) регистра сдвига (N+1)-ro уровня;
    схема (100) управления повышением соединена со стартовым сигналом (ST(N-1)) регистра сдвига (N-1)-ro уровня;
    схема (600) сохранения понижения содержит первый тонкопленочный транзистор (TFT) (T32), при этом затвор первого TFT (Т32) соединен с первой точкой (P(N)) схемы, сток первого TFT (T32) соединен с линией (G(N)) сканирования (N)-ro уровня и исток первого TFT (T32) соединен с первым напряжением (VSS1) постоянного тока;
    второй TFT (T42), при этом затвор второго TFT (T42) соединен с первой точкой ((P(N)) схемы, сток второго TFT (T42) соединен с точкой (Q(N)) сигнала затвора и исток второго TFT (T42) соединен со вторым напряжением (VSS2) постоянного тока;
    третий TFT (T52), при этом затвор третьего TFT (T52) соединен с точкой (Q(N)) сигнала затвора, сток третьего TFT (T52) соединен с точкой (S(N)) сигнала истока и исток третьего TFT (T52) соединен с первым напряжением (VSS1) постоянного тока;
    четвертый TFT (T51), при этом исток четвертого TFT (T51) соединен с точкой (S(N)) сигнала истока, затвор и сток четвертого TFT (T51) соединены с первым тактовым сигналом (LC1);
    пятый TFT (T53), при этом затвор пятого TFT (T53) соединен с точкой (S(N)) сигнала истока, сток пятого TFT (T53) соединен с первым тактовым сигналом (LC1) и исток пятого TFT (T53) соединен с первой точкой (P(N)) схемы;
    шестой TFT (T54), при этом затвор шестого TFT (T54) соединен со вторым тактовым сигналом (LC2), сток шестого TFT (T54) соединен с первым тактовым сигналом (LC1) и исток шестого TFT (T54) соединен с первой точкой (P(N)) схемы;
    седьмой TFT (T72), при этом затвор седьмого TFT (T72) соединен с первой точкой (P(N)) схемы, сток седьмого TFT (T72) соединен со стартовым сигналом (ST(N)) регистра сдвига (N)-ro уровня и исток седьмого TFT (T72) соединен со вторым напряжением (VSS2) постоянного тока;
    восьмой TFT (T33), при этом затвор восьмого TFT (T33) соединен со второй точкой (K(N)) схемы, сток восьмого TFT (T33) соединен с линией (G(N)) сканирования (N)-ro уровня и исток восьмого TFT (T33) соединен с первым напряжением (VSS1) постоянного тока;
    девятый TFT (T43), при этом затвор девятого TFT (T43) соединен со второй точкой (K(N)) схемы, сток девятого TFT (T43) соединен с точкой (Q(N)) сигнала затвора и исток девятого TFT (T43) соединен со вторым напряжением (VSS2) постоянного тока;
    десятый TFT (T62), при этом затвор десятого TFT (T62) соединен с точкой (Q(N)) сигнала затвора, сток десятого TFT (T62) соединен с точкой (T(N)) сигнала стока и исток десятого TFT (T62) соединен с первым напряжением (VSS1) постоянного тока;
    одиннадцатый TFT (T61), при этом исток одиннадцатого TFT (T61) соединен с точкой (T(N)) сигнала стока; затвор и сток одиннадцатого TFT (T61) соединены со вторым тактовым сигналом (LC2);
    двенадцатый TFT (T63), при этом затвор двенадцатого TFT (T63) соединен с точкой (T(N)) сигнала стока, сток двенадцатого TFT (T63) соединен со вторым тактовым сигналом (LC2) и исток двенадцатого TFT (T63) соединен со второй точкой (K(N)) схемы;
    тринадцатый TFT (T64), при этом затвор тринадцатого TFT (T64) соединен с первым тактовым сигналом (LC1), сток тринадцатого TFT (T64) соединен со вторым тактовым сигналом (LC2) и исток тринадцатого TFT (T64) соединен со второй точкой (K(N)) схемы;
    четырнадцатый TFT (T73), при этом затвор четырнадцатого TFT (T73) соединен со второй точкой (K(N)) схемы, сток четырнадцатого TFT (T73) соединен со стартовым сигналом (ST(N)) регистра сдвига (Nj-го уровня и исток четырнадцатого TFT (T73) соединен со вторым напряжением (VSS2) постоянного тока; и пятнадцатый TFT (T55), при этом затвор пятнадцатого TFT (T55) соединен с точкой (Q(N)) сигнала затвора, сток пятнадцатого TFT (T55) соединен с первой точкой (P(N)) схемы и исток пятнадцатого TFT (T55) соединен со второй точкой (K(N)) схемы;
    - 8 031969 во время работы частоты первого тактового сигнала (LC1) и второго тактового сигнала (LC2) ниже частоты тактового сигнала (CK(N)) (N)-ro уровня процесс заряда первой точки (P(N)) схемы посредством первого тактового сигнала (LC1) и процесс заряда второй точки (K(N)) схемы посредством второго тактового сигнала (LC2) выполняются попеременно, при этом схема (200) повышения содержит шестнадцатый TFT (T21), при этом затвор шестнадцатого TFT (T21) соединен с точкой (Q(N)) сигнала затвора, сток шестнадцатого TFT (T21) соединен с тактовым сигналом (CK(N)) (N)-ro уровня и исток шестнадцатого TFT (T21) соединен с линией (G(N)) сканирования (N)-ro уровня.
  2. 2. Схема жидкокристаллического дисплея (GOA) по п.1, отличающаяся тем, что схема (400) понижения содержит семнадцатый TFT (T41), при этом затвор семнадцатого TFT (T41) соединен со стартовым сигналом (ST(N+1)) регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT (T41) соединен с точкой Q(N) сигнала затвора и исток семнадцатого TFT (T41) соединен со вторым напряжением (VSS2) постоянного тока.
  3. 3. Схема жидкокристаллического дисплея (GOA) по п.1, отличающаяся тем, что схема (300) нисходящей передачи содержит восемнадцатый TFT (T22), при этом затвор восемнадцатого TFT (T22) соединен с точкой Q(N) сигнала затвора, сток восемнадцатого TFT (T22) соединен с тактовым сигналом (CK(N)) (N)-ro уровня и исток восемнадцатого TFT (T22) соединен со стартовым сигналом (ST(N)) регистра сдвига (N)-ro уровня.
  4. 4. Схема жидкокристаллического дисплея (GOA) по п.1, отличающаяся тем, что схема (100) управления повышением содержит девятнадцатый TFT (T11), при этом затвор девятнадцатого TFT (T11) соединен со стартовым сигналом (ST(N-1)) регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT (T11) соединен с постоянным напряжением (VDD) и исток девятнадцатого TFT (T11) соединен с точкой Q(N) сигнала затвора.
  5. 5. Схема жидкокристаллического дисплея (GOA) по п.1, отличающаяся тем, что схема (100) управления повышением содержит девятнадцатый TFT (T11), при этом затвор девятнадцатого TFT (T11) соединен со стартовым сигналом (ST(N-1)) регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT (T11) соединен с прямым напряжением (VF) и исток девятнадцатого TFT (T11) соединен с точкой Q(N) сигнала затвора.
  6. 6. Схема жидкокристаллического дисплея (GOA) по п.5, отличающаяся тем, что схема (400) понижения содержит семнадцатый TFT (T41), при этом затвор семнадцатого TFT (T41) соединен со стартовым сигналом (ST(N+1)) регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT (T41) соединен с точкой Q(N) сигнала затвора и исток семнадцатого TFT (T41) соединен с обратным напряжением (VR).
  7. 7. Схема жидкокристаллического дисплея (GOA) по п.1, отличающаяся тем, что скважность тактового сигнала (CK(N)) (N)-ro уровня составляет менее 50%.
  8. 8. Схема жидкокристаллического дисплея (GOA) по п.1, отличающаяся тем, что второе напряжение (VSS2) постоянного тока меньше первого напряжения (VSS1) постоянного тока.
  9. 9. Схема жидкокристаллического дисплея (GOA), содержащая множество каскадно включенных блоков регистра сдвига, при этом блок регистра сдвига (N)-ro уровня управляется для заряда линии (G(N)) сканирования (N)-ro уровня соответственно, блок регистра сдвига (N)-ro уровня включает схему (200) повышения, схему (400) понижения, схему (600) сохранения понижения, схему (100) управления повышением, схему (300) нисходящей передачи и ускоряющий конденсатор (Cb);
    при этом схема (200) повышения, схема (600) сохранения понижения и ускоряющий конденсатор (Cb) по отдельности соединены с точкой Q(N) сигнала затвора и линией (G(N)) сканирования N-го уровня;
    схема (100) управления повышением и схема (300) нисходящей передачи по отдельности соединены с точкой Q(N) сигнала затвора;
    схема (400) понижения соединена со стартовым сигналом (ST(N+1)) регистра сдвига (N+1)-ro уровня;
    схема 100 управления повышением соединена со стартовым сигналом (ST(N-1)) регистра сдвига (N1)-го уровня;
    схема (600) сохранения понижения содержит первый тонкопленочный транзистор TFT (T32), при этом затвор первого TFT (Т32) соединен с первой точкой (P(N)) схемы, сток первого TFT (T32) соединен с линией (G(N)) сканирования (N)-ro уровня и исток первого TFT (T32) соединен с первым напряжением (VSS1) постоянного тока;
    второй TFT (T42), при этом затвор второго TFT (T42) соединен с первой точкой ((P(N)) схемы, сток второго TFT (T42) соединен с точкой (Q(N)) сигнала затвора и исток второго TFT (T42) соединен со вторым напряжением (VSS2) постоянного тока;
    третий TFT (T52), при этом затвор третьего TFT (T52) соединен с точкой (Q(N)) сигнала затвора, сток третьего TFT (T52) соединен с точкой (S(N)) сигнала истока и исток третьего TFT (T52) соединен с первым напряжением (VSS1) постоянного тока;
    четвертый TFT (T51), при этом исток четвертого TFT (T51) соединен с точкой (S(N)) сигнала исто- 9 031969 ка, затвор и сток четвертого TFT (T51) соединены с первым тактовым сигналом (LC1);
    пятый TFT (T53), при этом затвор пятого TFT (T53) соединен с точкой (S(N)) сигнала истока, сток пятого TFT (T53) соединен с первым тактовым сигналом (LC1) и исток пятого TFT (T53) соединен с первой точкой (P(N)) схемы;
    шестой TFT (T54), при этом затвор шестого TFT (T54) соединен со вторым тактовым сигналом (LC2), сток шестого TFT (T54) соединен с первым тактовым сигналом (LC1) и исток шестого TFT (T54) соединен с первой точкой (P(N)) схемы;
    седьмой TFT (T72), при этом затвор седьмого TFT (T72) соединен с первой точкой (P(N)) схемы, сток седьмого TFT (T72) соединен со стартовым сигналом (ST(N)) регистра сдвига (N)-ro уровня и исток седьмого TFT (T72) соединен со вторым напряжением (VSS2) постоянного тока;
    восьмой TFT (T33), при этом затвор восьмого TFT (T33) соединен со второй точкой (K(N)) схемы, сток восьмого TFT (T33) соединен с линией (G(N)) сканирования (N)-ro уровня и исток восьмого TFT (T33) соединен с первым напряжением (VSS1) постоянного тока;
    девятый TFT (T43), при этом затвор девятого TFT (T43) соединен со второй точкой (K(N)) схемы, сток девятого TFT (T43) соединен с точкой (Q(N)) сигнала затвора и исток девятого TFT (T43) соединен со вторым напряжением (VSS2) постоянного тока;
    десятый TFT (T62), при этом затвор десятого TFT (T62) соединен с точкой (Q(N)) сигнала затвора, сток десятого TFT (T62) соединен с точкой (T(N)) сигнала стока и исток десятого TFT (T62) соединен с первым напряжением (VSS1) постоянного тока;
    одиннадцатый TFT (T61), при этом исток одиннадцатого TFT (T61) соединен с точкой (T(N)) сигнала стока; затвор и сток одиннадцатого TFT (T61) соединены со вторым тактовым сигналом (LC2);
    двенадцатый TFT (T63), при этом затвор двенадцатого TFT (T63) соединен с точкой (T(N)) сигнала стока, сток двенадцатого TFT (T63) соединен со вторым тактовым сигналом (LC2) и исток двенадцатого TFT (T63) соединен со второй точкой (K(N)) схемы;
    тринадцатый TFT (T64), при этом затвор тринадцатого TFT (T64) соединен с первым тактовым сигналом (LC1), сток тринадцатого TFT (T64) соединен со вторым тактовым сигналом (LC2) и исток тринадцатого TFT (T64) соединен со второй точкой (K(N)) схемы;
    четырнадцатый TFT (T73), при этом затвор четырнадцатого TFT (T73) соединен со второй точкой (K(N)) схемы, сток четырнадцатого TFT (T73) соединен со стартовым сигналом (ST(N)) регистра сдвига (N)-ro уровня и исток четырнадцатого TFT (T73) соединен со вторым напряжением (VSS2) постоянного тока; и пятнадцатый TFT (T55), при этом затвор пятнадцатого TFT (T55) соединен с точкой (Q(N)) сигнала затвора, сток пятнадцатого TFT (T55) соединен с первой точкой (P(N)) схемы и исток пятнадцатого TFT (T55) соединен со второй точкой (K(N)) схемы;
    во время работы частоты первого тактового сигнала (LC1) и второго тактового сигнала (LC2) ниже частоты тактового сигнала (CK(N)) (N)-ro уровня, процесс заряда первой точки (P(N)) схемы посредством первого тактового сигнала (LC1) и процесс заряда второй точки (K(N)) схемы посредством второго тактового сигнала (LC2) выполняются попеременно.
  10. 10. Схема жидкокристаллического дисплея (GOA) по п.9, отличающаяся тем, что схема (200) повышения содержит шестнадцатый TFT (T21), при этом затвор шестнадцатого TFT (T21) соединен с точкой (Q(N)) сигнала затвора, сток шестнадцатого TFT (T21) соединен с тактовым сигналом (CK(N)) (N)-ro уровня и исток шестнадцатого TFT (T21) соединен с линией (G(N)) сканирования (N)-ro уровня.
  11. 11. Схема жидкокристаллического дисплея (GOA) по п.9, отличающаяся тем, что схема (400) понижения содержит семнадцатый TFT (T41), при этом затвор семнадцатого TFT (T41) соединен со стартовым сигналом (ST(N+1)) регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT (T41) соединен с точкой Q(N) сигнала затвора и исток семнадцатого TFT (T41) соединен со вторым напряжением (VSS2) постоянного тока.
  12. 12. Схема жидкокристаллического дисплея (GOA) по п.9, отличающаяся тем, что схема (300) нисходящей передачи содержит восемнадцатый TFT (T22), при этом затвор восемнадцатого TFT (T22) соединен с точкой Q(N) сигнала затвора, сток восемнадцатого TFT (T22) соединен с тактовым сигналом (CK(N)) (N)-ro уровня и исток восемнадцатого TFT (T22) соединен со стартовым сигналом (ST(N)) регистра сдвига (N)-ro уровня.
  13. 13. Схема жидкокристаллического дисплея (GOA) по п.9, отличающаяся тем, что схема (100) управления повышением содержит девятнадцатый TFT (T11), при этом затвор девятнадцатого TFT (T11) соединен со стартовым сигналом (ST(N-1)) регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT (T11) соединен с постоянным напряжением (VDD) и исток девятнадцатого TFT (T11) соединен с точкой Q(N) сигнала затвора.
  14. 14. Схема жидкокристаллического дисплея (GOA) по п.9, отличающаяся тем, что схема (100) управления повышением содержит девятнадцатый TFT (T11), при этом затвор девятнадцатого TFT (T11) соединен со стартовым сигналом (ST(N-1)) регистра сдвига (N-1)-ro уровня, сток девятнадцатого TFT (T11) соединен с прямым на- 10 031969 пряжением (VF) и исток девятнадцатого TFT (T11) соединен с точкой Q(N) сигнала затвора.
  15. 15. Схема жидкокристаллического дисплея (GOA) по п.14, отличающаяся тем, что схема (400) понижения содержит семнадцатый TFT (T41), при этом затвор семнадцатого TFT (T41) соединен со стартовым сигналом (ST(N+1)) регистра сдвига (N+1)-ro уровня, сток семнадцатого TFT (T41) соединен с точкой Q(N) сигнала затвора и исток семнадцатого TFT (T41) соединен с обратным напряжением (VR).
  16. 16. Схема жидкокристаллического дисплея (GOA) по п.9, отличающаяся тем, что скважность тактового сигнала (CK(N)) (N)-ro уровня составляет менее 50%.
  17. 17. Схема жидкокристаллического дисплея (GOA) по п.9, отличающаяся тем, что второе напряжение (VSS2) постоянного тока меньше первого напряжения (VSS1) постоянного тока.
  18. 18. Дисплейное устройство, содержащее схему жидкокристаллического дисплея (GOA) по п.1.
EA201791052A 2014-11-13 2014-11-27 Схема goa и жидкокристаллическое дисплейное устройство, применяемые к жидкокристаллическим дисплеям EA031969B1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410639701.XA CN104376824A (zh) 2014-11-13 2014-11-13 用于液晶显示的goa电路及液晶显示装置
PCT/CN2014/092326 WO2016074283A1 (zh) 2014-11-13 2014-11-27 用于液晶显示的goa电路及液晶显示装置

Publications (2)

Publication Number Publication Date
EA201791052A1 EA201791052A1 (ru) 2017-09-29
EA031969B1 true EA031969B1 (ru) 2019-03-29

Family

ID=52555701

Family Applications (1)

Application Number Title Priority Date Filing Date
EA201791052A EA031969B1 (ru) 2014-11-13 2014-11-27 Схема goa и жидкокристаллическое дисплейное устройство, применяемые к жидкокристаллическим дисплеям

Country Status (8)

Country Link
US (1) US9460676B2 (ru)
JP (1) JP6434620B2 (ru)
KR (1) KR102044547B1 (ru)
CN (1) CN104376824A (ru)
DE (1) DE112014007171T5 (ru)
EA (1) EA031969B1 (ru)
GB (1) GB2548282B (ru)
WO (1) WO2016074283A1 (ru)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409058B (zh) * 2014-11-14 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104505036B (zh) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 一种栅极驱动电路
CN104766575B (zh) * 2015-04-07 2017-10-17 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN104766576B (zh) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路
CN104766584B (zh) * 2015-04-27 2017-03-01 深圳市华星光电技术有限公司 具有正反向扫描功能的goa电路
CN104882107B (zh) * 2015-06-03 2017-05-31 深圳市华星光电技术有限公司 栅极驱动电路
CN106297624B (zh) 2015-06-11 2020-03-17 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN105047155B (zh) * 2015-08-17 2017-07-07 深圳市华星光电技术有限公司 液晶显示装置及其goa扫描电路
CN105427824B (zh) * 2016-01-05 2016-11-30 京东方科技集团股份有限公司 具有漏电补偿模块的goa电路、阵列基板和显示面板
CN105575315B (zh) 2016-02-26 2018-01-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路和显示装置
CN105761699B (zh) * 2016-05-18 2018-07-27 武汉华星光电技术有限公司 一种goa电路及液晶显示器
CN105869593B (zh) * 2016-06-01 2018-03-13 深圳市华星光电技术有限公司 一种显示面板及其栅极驱动电路
CN106297704B (zh) * 2016-08-31 2019-06-11 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106157914B (zh) * 2016-08-31 2019-05-03 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106205539A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种双向扫描的栅极驱动电路、液晶显示面板
CN106448592B (zh) 2016-10-18 2018-11-02 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106297719B (zh) * 2016-10-18 2018-04-20 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106571123B (zh) * 2016-10-18 2018-05-29 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106448599B (zh) * 2016-10-25 2019-11-19 南京华东电子信息科技股份有限公司 正反向扫描栅极驱动电路
CN106409261B (zh) * 2016-11-29 2020-09-04 武汉华星光电技术有限公司 一种goa驱动电路
CN106373541B (zh) * 2016-12-06 2019-02-01 南京华东电子信息科技股份有限公司 具有正反向扫描功能的栅极驱动电路
CN106486078B (zh) * 2016-12-30 2019-05-03 深圳市华星光电技术有限公司 一种扫描驱动电路、驱动电路及显示装置
CN106531109A (zh) * 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种goa电路以及液晶显示器
CN106710503B (zh) * 2016-12-30 2019-11-22 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106601205B (zh) * 2016-12-30 2018-08-14 深圳市华星光电技术有限公司 栅极驱动电路以及液晶显示装置
WO2018163897A1 (ja) * 2017-03-06 2018-09-13 シャープ株式会社 走査信号線駆動回路およびそれを備える表示装置
CN107039016B (zh) * 2017-06-07 2019-08-13 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示器
CN107221295B (zh) * 2017-06-27 2019-04-05 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路及液晶显示装置
US10460671B2 (en) * 2017-07-04 2019-10-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Lltd Scanning driving circuit and display apparatus
CN107146589A (zh) * 2017-07-04 2017-09-08 深圳市华星光电技术有限公司 Goa电路及液晶显示装置
US10475390B2 (en) * 2017-07-12 2019-11-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Scanning driving circuit and display apparatus
US10386663B2 (en) * 2017-08-14 2019-08-20 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and liquid crystal display device
CN107507591B (zh) * 2017-09-04 2019-03-15 深圳市华星光电半导体显示技术有限公司 一种扫描驱动电路以及液晶显示器
US10599242B2 (en) * 2017-10-31 2020-03-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Single-type GOA circuit and display apparatus
CN107705768B (zh) * 2017-11-15 2019-07-02 深圳市华星光电半导体显示技术有限公司 Goa电路
CN107993627A (zh) * 2017-12-25 2018-05-04 深圳市华星光电技术有限公司 一种goa电路
CN108363248B (zh) * 2018-03-08 2020-02-07 惠科股份有限公司 显示面板及其降低电容负载的方法
CN108492789A (zh) * 2018-03-13 2018-09-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板行驱动单元、电路以及液晶显示面板
CN109616068A (zh) * 2019-01-04 2019-04-12 深圳市华星光电半导体显示技术有限公司 Goa扫描电路和液晶显示装置
CN113299334B (zh) * 2021-06-29 2023-10-20 上海中航光电子有限公司 一种移位寄存电路及显示装置
TWI776682B (zh) * 2021-09-17 2022-09-01 友達光電股份有限公司 閘極驅動電路
CN114038387B (zh) 2021-12-07 2023-08-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102592561A (zh) * 2011-12-29 2012-07-18 友达光电股份有限公司 栅极驱动电路
US8654055B2 (en) * 2008-12-29 2014-02-18 Samsung Display Co., Ltd. Gate driving circuit and display device having the gate driving circuit
CN103680388A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN103928007A (zh) * 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005017912A (ja) * 2003-06-27 2005-01-20 Sanyo Electric Co Ltd 表示装置
JP4565815B2 (ja) * 2003-06-27 2010-10-20 三洋電機株式会社 表示装置
JP2005017963A (ja) * 2003-06-30 2005-01-20 Sanyo Electric Co Ltd 表示装置
US7667682B2 (en) * 2004-11-25 2010-02-23 Sanyo Electric Co., Ltd. Display
US7936332B2 (en) * 2006-06-21 2011-05-03 Samsung Electronics Co., Ltd. Gate driving circuit having reduced ripple effect and display apparatus having the same
TWI404332B (zh) * 2009-12-11 2013-08-01 Au Optronics Corp 移位暫存器電路
US8537094B2 (en) * 2010-03-24 2013-09-17 Au Optronics Corporation Shift register with low power consumption and liquid crystal display having the same
KR101773136B1 (ko) 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
KR102007906B1 (ko) * 2012-09-28 2019-08-07 삼성디스플레이 주식회사 표시 패널
TWI511459B (zh) 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
CN102982777B (zh) 2012-12-07 2015-10-07 京东方科技集团股份有限公司 显示装置的栅极驱动电路
KR102028992B1 (ko) * 2013-06-27 2019-10-07 엘지디스플레이 주식회사 쉬프트 레지스터
CN103426414B (zh) 2013-07-16 2015-12-09 北京京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104036738B (zh) 2014-03-27 2016-06-01 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104008741A (zh) * 2014-05-20 2014-08-27 深圳市华星光电技术有限公司 一种扫描驱动电路及液晶显示装置
CN104008742B (zh) 2014-05-20 2016-06-29 深圳市华星光电技术有限公司 一种扫描驱动电路及一种液晶显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8654055B2 (en) * 2008-12-29 2014-02-18 Samsung Display Co., Ltd. Gate driving circuit and display device having the gate driving circuit
CN102592561A (zh) * 2011-12-29 2012-07-18 友达光电股份有限公司 栅极驱动电路
CN103680388A (zh) * 2013-12-26 2014-03-26 深圳市华星光电技术有限公司 用于平板显示的可修复的goa电路及显示装置
CN103928007A (zh) * 2014-04-21 2014-07-16 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置

Also Published As

Publication number Publication date
KR102044547B1 (ko) 2019-11-13
CN104376824A (zh) 2015-02-25
US9460676B2 (en) 2016-10-04
GB2548282B (en) 2020-08-12
US20160140922A1 (en) 2016-05-19
JP2017534924A (ja) 2017-11-24
WO2016074283A1 (zh) 2016-05-19
DE112014007171T5 (de) 2017-07-27
EA201791052A1 (ru) 2017-09-29
KR20170083120A (ko) 2017-07-17
JP6434620B2 (ja) 2018-12-05
GB2548282A (en) 2017-09-13
GB201709230D0 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
EA031969B1 (ru) Схема goa и жидкокристаллическое дисплейное устройство, применяемые к жидкокристаллическим дисплеям
US10930360B2 (en) Shift register, driving method thereof, gate driving circuit, and display device
US10720117B2 (en) Display device
US10593284B2 (en) Shift register unit and method for driving same, shift register circuit and display apparatus
US20200020291A1 (en) Shift Register Circuit, Method for Driving the Same, Gate Drive Circuit, and Display Panel
US9659540B1 (en) GOA circuit of reducing power consumption
US10950320B2 (en) Shift register unit, gate driving circuit, display device and driving method
US9454940B1 (en) Gate driver on array (GOA) circuit and LCD device using the same
RU2667458C1 (ru) Схема goa и жидкокристаллический дисплей
US20170032731A1 (en) Gate drive circuit and display device using the same
CN107909971B (zh) Goa电路
KR102023641B1 (ko) 쉬프트 레지스터와 이의 구동방법
US20150310819A1 (en) Gate Driver for Narrow Bezel LCD
EP2549465A1 (en) Scan signal line drive circuit and display device provided therewith
US10770018B2 (en) Scanning signal line drive circuit, display device including the same, and scanning signal line driving method
WO2015180198A1 (zh) 一种栅极驱动电路
US10714041B2 (en) Gate driver on array circuit
CN107331360B (zh) Goa电路及液晶显示装置
WO2016161694A1 (zh) 基于p型薄膜晶体管的goa电路
CN107689221B (zh) Goa电路
CN107093399A (zh) 移位暂存电路
US10386663B2 (en) GOA circuit and liquid crystal display device
CN106683624A (zh) Goa电路及液晶显示装置
CN104537978A (zh) 一种显示面板、其驱动方法及显示装置
US20140055329A1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
MM4A Lapse of a eurasian patent due to non-payment of renewal fees within the time limit in the following designated state(s)

Designated state(s): AM AZ BY KZ KG TJ TM