DK158183B - Synkroniseret frekvens-synthesizer med hoej-hastighed-laasning - Google Patents

Description

DK 158183 B

Den foreliggende opfindelse angår elektronisk signalbehandling og angår navnlig en forbedret frekvens-synthesizer med lavt støjniveau og i besiddelse af højhastighedslåsningsegenskab .

5 I digitale frekvens-synthesizers er der i almindelighed anvendt standard faselåsningskredsløb, i hvilken der finder deling af et signal fra en spændingsstyret osciallator (VCO) sted ved hjælp af en i sløjfe koblet delingskreds. Udgangssignalet fra den i sløjfe koblede delingskreds er kob-10 let tilbage og sammenlignet i et fasesammenligningstrin med et signal med referencefrekvens FREp. Af fasesammenligningstrinnet er der frembragt et styresignal, hvilket herpå er koblet til den spændingsstyrede oscillator, af hvilken der herved er tilvejebragt et udgangssignal, som besidder den 15 ønskede frekvens. Af den i sløjfe koblede delingskreds er der frembragt et udgangssignal fremkaldt af hver N indgangsimpuls, hvorved der er tilvejebragt deling af indgangsfrekvensen med N. Udgangssignalfrekvensen fra den spændingsstyrede oscillator VCO vil derfor befinde sig låst til N 20 gange referencefrekvensen (dvs. F^q = N . FREp). En sådan digital frekvens-synthesizer kendes fra beskrivelsen til GB patent nr. 1.444.860.

En type fasesammenligningstrin, som kan finde anvendelse, er et "sample- and-hold" (i en tidsperiode signal-25 prøveudtagende og herefter holdende) fasesammenligningstrin. Denne type fasesammenligningstrin udtager prøve af faseforholdet mellem indgangssignalet med referencefrekvens og udgangssignalet fra den i sløjfe koblede delingkreds og befinder sig holdende på en værdi, der repræsenterer 30 dette faseforhold, på trinnets udgang, indtil næste prøveudtagning finder sted. Det resulterende fasedetekterede signal besidder minimal ripplespænding, men i løbet af hver periode af forløbet af referencesignalets bølgeforn underkastes udgangssignalet inkrementering i trin alt i over-35 ensstemmelse med det tilvejebragte holdte resultat af sidst foretagne prøveudtagning. Denne type kredsløb tilbyder høj ydedygtighed og lader sig udforme i form af et integreret kredsløb fremstillet på en blanket (chip) af halvledermateriale.

DK 158183 B

2

Ved anvendelse af sådan et "sample-and-hold” fasesammenligningstrin og en programmerbar, i sløjfe koblet delingskreds lader der sig konstruere en frekvens-synthesizer, hvortil der kun er knyttet lave omkostninger, og som dækker en 5 stor frekvensbåndbredde. Imidlertid er sådant udformede systemer relativ langsomt reagerende på en styrekommando til ændring af en foreliggende udgangsfrekvens til en ny ønsket frekvens. En fremgangsmådemulighed til formindskelse af tidsforløbet anvendt til omskiftning til en ny frekvens består i 10 forøgelse af synthesizerens sløjfe-båndbredde. Dette, imidlertid, medfører forøgelse af støjniveauet samt forøgelse af til udgangssignalet overført restsignal frareferencefrelcvens-signalet. Andre forsøg på opnåelse af højhastigheds-frekvens-synthesizers består i at lade dem omfatte i dobbelt-sløjfe-15 og i blandet sløjfe-koblede synthesizers. Der er imidlertid hertil påkrævet komplekse og dyre kredsløb, og der foreligger tendens til frembringelse af på utilsigtede frekvenser optrædende, forstyrrende (’’spurious") signalværdier.

Som følge heraf foreligger der et behov for en frekvens-20 synthesizer, som lader sig fremstille med relativ lave omkostninger, og omfatter den egenskab at være i stand til hurtig realetion på en styreordre til ændring af frekvens-synthesizerens udgangsfrekvens, idet der stadig er opretholdt optimalt lavt støjniveau samt optimal ydelse i henseende til 25 iklcefrembringelse af på utilsigtede frekvenser optrædende, forstyrrende ("spurious") signalværdier.

Et formål ifølge den foreliggende opfindelse består i at tilvejebringe en frekvens-synthesizer, som navnlig er egnet til anvendelse i forbindelse med højfrekvens-radiokommunika-30 tion.

Et andet formål ifølge den foreliggende opfindelse be^ står i tilvejebringelse af en forbedret frekvens-synthesizer, der besidder den egenskab, at den er i stand til meget hurtig omskiftning fra en frekvens til en ønsket, ny frekvens.

35 Et andet formål ifølge den foreliggende opfindelse be- 3

DK 158185 B

står i tilvejebringelse af en forbedret frelcvens-synthesizer, som besidder den egenskab, at den er i stand til hurtig låsning, og at den er excellent derved, at den har lav støjfrembringelse.

5 Et andet formål ifølge den foreliggende opfindelse be står i at tilvejebringe en forbedret frekvens-synthesizer, som er i stand til at dække et bredt frekvensområde.

Udtrykt i korthed er en forbedret frekvens-synthesizer, som er udformet ifølge en udførelsesform ifølge den forelig-10 gende opfindelse, tilvejebragt, som er i stand til låsning til en ny frekvens med meget stor hastighed. I denne frekvens-synthesizer er der frembragt et referencesignal med en frekvens EEEF> hvilket signal er tilført en første indgang på et "sample-and-hold" sammenligningstrin. Herudover er der 15 anbragt en spændingsstyret oscillator til frembringelse af et oscillatorsignal på oscillatorens udgang, hvor dette signal er i overensstemmelse med et styresignal, som er tilført oscillatorens styreindgang. Denne spændingsstyrede oscillator (VCO) besidder en karakteristisk forstærkning K^.. Signalet 20 fra denne VCO-oscillator er tilført direkte til et programmerbart delingstrin bestemt til frekvensdeling af oscillatorsignalet med en divisor N. Det ved frekvensdelingen frembragte signal er herpå tilført en anden indgang på "sample-and-hold" sammenligningstrinnet. I "sample-and-hold" sammenlig-25 ningstrinnet finder der sammenligning sted mellem referencesignalet, som er tilført den første indgang, og det ved frekvensdeling frembragte signal, som er tilført den anden indgang, og der er frembragt et styresignal på sammenligningstrinnets udgang repræsenterende faseforskellen mellem de to 30 indgangssignaler. Med henblik på opnåelse af hurtig låsning er det af ansøgeren blevet fundet, at sammenligningstrinnets optimale forstærkning da omtrentligt skal være = N · Ρ^Ερ/κγ· Ved denne udtryksform er FREF udtrykt i Hz, Kv udtrykt i radianer pr. volt-sekund, N udgør den i sløjfe koblede 35 delingskreds' delingsforhold, og er udtrykt i volt/radian. Det resulteren- 4

DK 15 81 δ 3 B

de styresignal, som er frembragt af sammenligningstrinnet med den ønskede forstærkning, er tilkoblet signaloscillatoren.

Ifølge et andet karaktertræk ifølge den foreliggende opfindelse er programmeringen af delingskredsen fra at arbejde 5 med en foreliggende divisor til at arbejde med en ny divisor til ændring af synthesizerens frekvens underkastet synkronisering. Til opnåelse af synkronisering af delingslcredsen er den ny divisor tilført på en sådan måde, at delingskredsen ikke påbegynder en til delingen påkrævet tælling under anven-10 delse af den ny divisor, førend delingskredsen har afsluttet tællingen tilvejebragt ved hjælp af den allerede foreliggende divisor.

Ifølge endnu et andet karaktertræk ifølge den foreliggende opfindelse omfatter den spændingsstyrede oscillator et 15 flertal af frekvensområder, mellem hvilke der finder synkroniseret skiftning (forskydning) sted. Den spændingsstyrede oscillator underkastes således skiftning (forkydning) til et nyt frekvensområde (eller frekvensbånd) fremkaldt af delingsorganet eller -kredsen ved dettes afslutning af tælling under 20 anvendelse af den hidtidige, allerede foreliggende divisor.

Ifølge endnu et andet karaktertræk ifølge den foreliggende opfindelse befinder der sig et signalbehandlingskredsløb koblet mellem fasesammenligningstrinnets udgang og den spændingsstyrede oscillators indgang. Signalbehandlingskreds-25 løbet består af et tilpasningsfilter, som direkte forbinder fasesammenligningstrinnets udgang med den spændingssignalstyrede oscillators indgang stående i et afhængighedsforhold til ændring af divisoren N. Såfremt således frekvensen underkastes ændring, befinder fasesammenligningstrinnet sig forbun-30 det direkte til den signalstyrede oscillator i en tidsperiode, som tillader akkvisition af den ny frekvens. På alle andre tidspunkter er signalet fra fasesammenligningstrinnet koblet til indgangen på et filter, som filtrerer styresignalet og kobler det filtrerede styresignal til den spændings-35 styrede oscillator.

DK 158183 B

5

Under ideelle forhold er der ifølge den foreliggende, beskrevne opfindelse muliggjort låsning til en ny frekvens inden for tidsforløbet af en periode af reference-bølgeformen. Dette er et resultat fremkaldt ved anvendelse af optimal 5 forstærkning for "sample-and-hold" sammenligningstrinnet. Ved anvendelse af de yderligere karaktertræk knyttet til den i sløjfe koblede delingskreds, til synkroniseringen og til områdeskift- synkroniseringen er der tilvejebragt en højydedygtig frelevenssynthesizer, hvor der er draget fuld nytte af 10 egenskaben til opnåelse af hurtig låsning, og hvor anvendelse af tilpasningsfilteret tilvejebringer forbedring af støjniveauet, når der foreligger låst tilstand.

De enkelte karaktertræk ifølge den foreliggende opfindelse er specifikt fremførte i de tilhørende patentkrav. Ud-15 førelsesformer ifølge den foreliggende opfindelse beskrives nærmere i det følgende under henvisning til tegningen, hvor:

Fig. 1 i blokdiagramform viser en udførelsesform for en ifølge den foreliggende opfindelse udformet hurtiglåsende frekvens-synthesizer, ved hvilken der 20 er anvendt et med optimal forstærkning indrettet "sample-and-hold" sammenligningstrin, fig. 2 viser i blokdiagramform en anden udførelsesform for en ifølge den foreliggende opfindelse udformet hurtiglåsende frekvens-synthesizer, ved hvil-25 leen der er anvendt synkronisering af den i sløjfe koblede delingskreds og den spændingsstyrede oscillator, fig. 3 viser i blokdiagramform endnu en anden udførelsesform for en hurtiglåsende frelcvens-synthesi-30 zer, ved hvilken der er anvendt et i sløjfe kob let tilpasningsfilter, fig. 4 viser et kredsløbsdiagram, som i nærmere enkeltheder viser en i fig. 3 vist frekvensændringsdetekteringskreds , 35 fig. 5 viser .et kredsløbs di agram, som i nærmere enkelt-

DK 158183 B

6 heder viser det i fig. 3 viste i sløjfe koblede tilpasningsfilter, og fig. 6 viser et tidsdiagram, som angiver signalbølgeformer på forskellige steder i kredsløbene, som er 5 vist i fig. 1-5.

I tegningens Fig. 1 er der i blokdiagramform vist en udførelsesform for en ifølge den foreliggende opfindelse udformet hurtiglåsende frekvens-synthesizer, ved hvilken der er anvendt et "sample-and-hoId" fasesammenligningstrin med opti-10 mal forstærkning. Som vist i blokdiagrammet er der anvendt en faselåsnings-sløjfelcreds 10, der besidder en referencekilde 11, der frembringer et referencesignal med en frekvens FREFog har en sådan signalbølgeform såsom den, der er angivet med A i tegningens Fig. 6. Ved den foretrukne viste udføreisesform 15 er denne referencekilde 11 sammensat af en højfrekvens-oscillator 12, der er koblet til en referencefrekvens-delingskreds 14, som deler oscillatorfrekvensen ned til en ønsket referen-cefrelevens FREF.

Referencesignalet er koblet til en første indgangsklemme 20 16 på et "sample-and-hold" fasesammenligningstrin 20 med optimal forstærkning. Fasesammenligningstrinnet 20 besidder en anden indgangsklemme 22 og en udgangsklemme 18. "Sample-and-hold" fasesammenligningstrinnet 20 foretager sammenligning mellem referencesignalet tilført til indgangsklemmen 16 og et 25 fra den i sløjfe koblede delingskreds tilført signal til den anden indgangsklemme 22. Fasesammenligningstrinnet foretager prøveudtagning i et tidsrum af faseforholdene mellem de to signaler ved optræden af hver impuls fra den i sløjfe koblede delingskreds og frembringer et styresignal, som er repræsen-30 tativt for den foreliggende faseafvigelse (fasefejl). Dette styresignal forbliver fastholdt (holdt) på fasesammenligningstrinnets udgangsklemme 18, indtil næste prøveudtagning finder sted. Styresignalet underkastes således ændring ved inkrementering, hvilken inkrementering kun indtræder ved op-35 træden af en impuls fra den i sløjfe koblede delingskreds.

DK 158183 B

7

Styresignalet, som foreligger på fasesammenligningstrinnet 20 ’s udgangslclemme 18, er direlcte lcoblet til en styre-indgangsklemme 24 på en spændingsstyret oscillator 30. Den spændingsstyrede oscillator 30 frembringer et oscillatorsig-5 nal på en -udgangslclemme 26 med en frekvens FVCq> som står i reaktionsforhold til et styresignal (d.v.s. et faseafvigelsessignal (fejlsignal) fra fasesammenligningstrinnet) modtaget på styreindgangsklemmen 24.

Udgangsklemmen 26 på den spændingsstyrede oscillator 30 10 tjener som fødelclemme for en indgangsklemme 32 hørende til en i sløjfe koblet delingskreds 34. Den i sløjfe koblede delingskreds 34 tjener til deling af signalfrekvensen FyøQ fra den spændingsstyrede oscillator med et delingsforhold som udgør et heltal N. Den i sløjfe koblede delingskreds 34 's ud-15 gangsklemme 36 er koblet til den anden indgangsklemme 22 på fasesammenligningstrinnet, hvorved der til denne indgangsklemme 22 er tilført et fra den i sløjfe koblede delingskreds tilført signal med frekvens FyC0 divideret med N. Et typisk signal fra den i sløjfe koblede delingskreds er angivet som 20 et signal med en bølgeform såsom L i tegningens Pig. 6.

Med henblik på ændring af frekvensen på udgangsklemmen 28 må delingsforholdet N underkastes ændring til en ny værdi. Delingsforholdet N er ændret ved omprogrammering af den i sløjfe koblede delingskreds 34 ved tilførsel af en ny værdi N 25 via indgange Nq - Νχ. Signalets frekvens på udgangsklemmen 28 vil være lig med referenceoscillatorfrekvensen FREF gange delingsforholdet N (d.v.s. FyøQ = * N)·

Typisk er frekvens-synthesizers af denne type relativt langsomme til at låse til den ny frekvens, når delingsforhol-30 det N ændres til et nyt delingsforhold Imidlertid har ansøgeren fundet ud af, at ideelt kan synthesizeren låse til den ny frekvens i løbet af en periode af referencesignalet, såfremt "sample-and-hold" fasesammenligningstrinnets forstærkning Κφ er givet ved opfyldelse af følgende udtryk: 35 4, = N · febf / Kv <D> hvor er udtrykt i volt/radian, N er sløjfedelingsforholdet, Fref er udtrykt i Hz,

DK 158183 B

8 og Ky- er den spændings s tyrede oscillators forstærkning udtrykt i radianer/volt-sekund. Såfremt N 's værdi ændres til N „„ efter en fuldstændig foretaget tælling af N, vil der så-ledes frembringes samt foretages sammenligning af en af den i 5 sløjfe koblede lereds dannet impuls med den foreliggende referencebølgeform. Såfremt fasesammenligningstrinnets forstærkning bar den korrekte værdi givet af udtrykket (l), vil da spændingen fra fasesammenligningstrinnet være den eksakte spænding, som er påkrævet til skiftning af oscillatoren VCO 10 's frekvens til at være eksakt den ny ønskede frekvens · NNE¥‘ Den £relcvens ville således være opnåelig inden for forløbet af en periode af referencens signalbølgeform. Dette ideelle resultat kan i virkeligheden ikke opnås, som følge af at der i praksis foreligger ikke-ideelle effekter, såsom 15 ilcke-lineær sammenhæng mellem frekvensen og spændingskarakteri.-stilckerne fra den spændingsstyrede oscillator samt endvidere løbetidsforsinkelser i sløjfekoblingerne. Optimale resultater kan imidlertid opnås med frembringelse af en låsningstilstand inden for kun få perioders forløb af referencesignalbølgefor-20 men under anvendelse af en forstærkning i "sample-and-hold" fasesammenligningstrinnet værende tilnærmelsesvis den, som er bestemt ved hjælp af udtrykket (l). Ved en foretrukket udførelsesform ifølge den foreliggende opfindelse er fasesammenligningstrinnets forstærkning sat til at indtage en værdi, 25 der er omtrent lig med den værdi, som er bestemt ved hjælp af udtrykket (1).

Det er sædvanlig anvendt ved teknikken i forbindelse med frekvens-synthesizers at benytte en i sløjfe koblet delingskreds, som er sammensat af en dobbelt foranlcoblet delings-30 kreds med fast delingsforhold og i det mindste to tællere med henblik på opnåelse af deling med N. I leredsløb af denne type er divisoren N bestemt af tællerværdier, som er programmeret ind i tællerne. Et sådant system er beskrevet i USA-patent-slcrift nr. 4.053.739, der tilhører nærværende ansøger. En an-35 den forsøgt løsning, som er foretrukket af ansøgeren, anven-

DK 158183 B

9 der en dobbelt foranlcoblet delingskreds med fast delingsforhold cg to tællere med programmerbare delefaktorer A og B. En tællingscyklus påbegyndes med tælling med delefaktor-A-tælleren, medens den forankoblede delingskreds har en forudbestemt 5 delingsfaktor P+l, og når delefaktor-A-tælleren har nået tællingsslutning, underkastes den foranlcoblede delingskreds omstilling til en anden forudbestemt delingsfaktor P, og dele-faktor-E-tælleren påbegynder tælling. En komplet tællecyklus afsluttes, når delefaktor-B-tælleren ophører sin tælling, og 10 tællingscyklus'en påbegyndes helt forfra. Delingskredsløbets arbejdsoperation er en sådan, at når delefaktor-A-tælleren befinder sig i tællende tilstand, er delefaktor-B-tælleren underkastet indlæsning af tælledata, og når delefaktor-B-tælleren befinder sig i tællende tilstand, er delefaktor-A-tæl-15 leren underkastet indlæsning af tælledata. Eftersom delefak-tor-A-tælleren befinder sig i tællende tilstand ved påbegyndelsen af hver cyklus, og delefaktor-B-tælleren samtidig er underkastet indlæsning af tælledata, da vil, såfremt delingsprogramdataene underkastes ændring i forløbet af dette tids-20 rum, delefaktor-A-tæl leren have talt anvendende delefalctoren for den allerede foreliggende frekvens, medens delefaktor-B-tælleren herpå vil foretage tælling med anvendelse af delefalctoren for den ny frekvens.Delingsforholdet vil derfor foreligge fejlbeheft et i en cyklus, og den næste foretagne prø-25 vetagning vil ikke tilvejebringe den ønskede skifteeffekt for sløjfe-lcoblingen.

Der eksisterer andre kendte foranlcoblede delingskredse, som hører til tællesystemer, der anvender multiple tællere til opnåelse af en funktion med deling af N. Ved en hvilken 30 som helst af disse forsøgsvise løsninger vil, såfremt data for det ny delingsforhold indlæses på forkert tidspunkt under tællingscyklus'ens forløb, resultatet blive et fejlbeheftet delingsforhold, hvilket resulterer i, at frekvens-synthesizerens udgangsfrekvens påbegynder låsning til en forkert fre-35 kvens. Det er derfor ønskværdigt, at der tilvejebringes syn- 10

DK 15 818 5 B

kronisering af programmeringen af den i sløjfe koblede delingskreds, således at der undgås en fejlagtig divisor.

Herudover er det sædvanlig anvendt at anvende multiplek-sing ved indlæsning af ny delingsdata ind i den i sløjfe kob-5 lede delingslcreds. Når denne indlæsning indtræder, er den nødvendige tid til indlæsning af disse data spredt over en vis tidsperiode og kan medføre, at en del af disse data underkastes indlæsning under forløbet af en tællingscyklus og en anden del af disse data underkastes indlæsning under den 10 påfølgende tællingscyklus. Dette medfører også fejlbeheftet delingsfunktion, hvilket medfører, at synthesizeren kræver mere tid til at opnå låsning til den ny frekvens. I tegningens Fig. 2 er der vist en anden udførelsesform ifølge den foreliggende opfindelse, hvor indlæsning af data i den i sløjfe 15 koblede delingskreds finder sted synkroniseret med henblik på opnåelse af maximal fordel af den optimale forstærkning for "sample-and-hold" kredsen i frekvens-synthesizeren samt undgåelse af forsinkelse i akkvisitionen for låsningen som følge af forsinkelse fremkaldt af en fejlagtig divisor.

20 Ved den i tegningens Fig. 2 viste frekvens-syntheziser er der udtaget et taktsignal fra et af de første trin indeholdt i en referencedelingskreds, og dette taktsignal er tilført en taktindgang, på tegningen angivet med CLK for "clock" og betegnet med 42, i en tæller 40. Et eksempel på et sådant 25 taktsignal er angivet i tegningens Fig. 6 ved hjælp af en bølgeform såsom den. der er angivet med B. Tælleren 40 er fremstillet bestående af tre bistabile multivibratorer "flip-flopper" 44, 45 og 46 samt en IKIE-06-portkreds 43, hvormed der er opnået et delingsforhold på seks. Som tælleren 40 er 30 vist, vil den frembringe seks udgangstilstande bestemt til anvendelse som addressesignaler, nemlig på tællerens udgange 47, 48 og 49 i overensstemmelse med den nedenfor viste tabel 1, som viser de logiske tilstande, samt således som det er vist i tegningers Fig. 6 i form af de angivne bølgeformer C, 35 D og E.

DK 158183 B

11

Tabel 1

Udgangs- Udgangssignaltilstand signal- på de tre udgangslclemmer tilstand_47_48_49 5 1 0 0 0 2 1 1 0 3 0 11 4 111 5 0 0 1 10 6 10 0

Signaler med de seles udgangstilstande frembragt af tælleren 40 er tilført til adresseindgange 51, 52 og 53 hørende til en multiplelcserenhed 50. Multiplelcserenheden består essentielt af et 3 til 6 linies dekoderingsorgan, som alene er 15 udløst ved foreliggen af logisk lavt-niveau-signal på en udløseindgang 54, som også er forsynet med tekst UDLØSN. Udgangssignalet fra referencekilden besiddende frekvensen FREF> og f.eks. modsvarer bølgeform A vist i tegningens Fig. 6, er ført til multiplelcserenheden 50 's udløsningsindgang 54. Det 20 fremgår således, at de seks signaludgangstilstande ankommende fra tælleren 40 kontinuerlig bliver tilført til adresseindgangene 51, 52 og 53 på multiplelcserenheden 50, men udløsning af multiplelcserenheden 50 indtræder alene, når referencesignalet befinder sig på logisk lavt niveau. Dette resulterer 25 i, at data er hindret i indlæsning i den i sløjfe koblede de-lingslcreds' til frelcvensprogrammering tjenende datahukommelsestrin 60, bortset fra det tidsrum, hvor referencesignalet befinder sig på logisk lavt niveau. Referencesignalet befinder sig kun i logisk lav tilstand i den anden del af den med 30 N delende delingskreds' tællings-cyklus (d.v.s. når delefalc-tor-E-tælleren befinder sig i tællende tilstand) som følge af faseforholdet mellem den i sløjfe koblede delingskreds' signal, såsom bølgeform L angivet i tegningens Fig. 6, og referencedelingskredsens signal, såsom bølgeform A angivet i teg-35 ningens Fig, 6, når systemet befinder sig i faselåst tilstand.

DK 158183 B

12

Det er således inden for forløbet af denne tidsperiode, at data på ret vis kan indlæses i datahukommelsestrinene uden frembringelse af en fejlbeheftet divisor.

Når multiplelcserenheden 50 befinder sig i udløst til-5 stand ved hjælp af et logisk lavt signal på udløseindgangen 54, der altså aktiveres med et såkaldt negeret signal, tilfører multiplelcserenheden 50 adressesignalerne, såsom bølgeformer C, D og E angivet i tegningens Fig. 6, til multiplelcser-enhedens adresseudgange 55, 56 og 57, som er direkte forbun-10 det med adresseindgange AO, Al og A2 på en programmerbar alene læsbar hukommelsesenhed "read-only-memory” eller PROM 70. Simultant underkaster multiplelcserenheden dekodering af adresseindgangssignalerne på indgangene 51, 52 og 53 og frembringer herefter en aktiveringsimpuls på hver af aktiverings-15 linier S-j^ - Sg. Disse aktiveringssignaler er i tegningens Fig. 6 angivet såsom bølgeformer F - I.

De til frekvensprogrammering tjenende datahukommelsesenheder 60 fastholder frekvensdataene for den i sløjfe koblede delingskreds 34 og kunne såvel også indeholde yderligere in-20 formation. Ved en foretrukket udførelsesform består dette sæt hukommelsesenheder af ialt 24 hukommelsesenheder, som befinder sig organiseret i seks grupper på hver fire hukommelsesenheder. Hver af grupperne bestående af fire hukommelsesenheder er underkastet adressering ved hjælp af respektiv en af 25 aktiveringslinierne - Sg. Når en impuls optræder på aktiveringslinien, vil data befindende sig på dataindgangslinierne Dg - D^ hørende til datahukommelsesenhederne 60 blive indlæst i de ved hjælp af aktiveringssignalerne aktiverede hukommelsesenheder. Data indeholdt i hukommelsesenhederne 60 er 30 ført direkte til den i sløjfe koblede delingskreds via indgangene Ng - Νχ.

Data tilført til dataindgangene DQ - Dg hørende til hukommelsesenhederne 60 er tilført fra dataudgange 71, 72, 73 og 74 hørende til den allerede anførte PROM 70. Dataene fra 35 denne PROM 70, der er underkastet tilførsel til de fire data-

DK 158183 B

13 udgange 71 - 74, er bestemt ved hjælp af signalerne, som fra multiplekserenheden 50 og adressehukommelsesenheder 80 befinder sig på PROM 70 's adresseindgange AQ - .

Et frekvensvælgningsindgangssignal er tilført til adres-5 sehukommelserne 80 via fem datalinier 91, der er ført fra en frekvensvælgningsanordning 90. Frekvensvælgningsanordningen 90 kan bestå af et hvilket som helst kredsløb, som er i stand til at tilføre de fem digitale adresseindgangssignaler, som er påkrævet til valg af en givet frekvens. Denne anordning 10 kan bestå af et hvilket som helst apparatur· indbefattende binære omskiftere, knebelafbrydere, et passende koderingsudstyr eller en mikroprocessoranordning, o.s.v.

Indlæsning af adressedata i adressehukommelsesenhederne 80 er kun muliggjort, når der foreligger en positiv impuls på 15 taktimpulsindgang 82, som også på tegningen bærer teksten 'OLI" ("clock"). Taktimpulsindgangen 82 er direkte forbundet med udgangsklemmen 36 på den i sløjfe koblede delingskreds.

Som følge heraf er indlæsning af ny data i adressehukommelsesenhederne kun muliggjort ind i hukommelsesenhederne, når 20 der optræder en impuls fra den i sløjfe koblede delingskreds, se bølgeformen L angivet i tegningens Fig. 6. Dette forhindrer ændring af data i adressehukommelsesenhederne bortset fra det tilfælde, hvor der foreligger en impuls fra den i sløjfe koblede delingskreds. Data, som er lagret i adressehu-25 kommelsesenhederne er tilført PROM 70 's adresseindgange A„ -Aj. Ved en foretrukket udførelsesform for systemet udgør disse adresseindgangssignaler de fem mest betydende bit hørende til PROM-adressen. PROM 70 er således anordnet, at de fem mest betydende bit tjener til adressering af et afsnit af 30 PROM 'en, som indeholder de seks datasæt, som skal indlæses i de til frekvensprogrammering tjenende datahukommelsesenheder for den valgte frekvens. De tre mindst betydende bit Aq -A2 er underkastet tilførsel til PROM 'en fra multiplekserenheden. Derfor vil de seks hukommelsespositioner i- PROM ' en bli-35 ve adresseret sekventielt, som følge af at de seks adresse- 14

DK 1 5 818 3 B

tilstande, som er angivet i tabel 1, er tilført sekventielt til PROM 'en 70 's indgange AQ - A^. Hver position i PROM 'en vil indeholde fire data-bit, som er tilført til PROM 'en 70 's udgange 71 - 74, når denne positions adresse foreligger på 5 PROM 70 's adresseindgange Aq - A^.

Der erindres om, at samtidigt som der finder sekventiel inkrementering af adresseindgangssignalerne AQ - A^ sted, se i denne forbindelse bølgeformerne C, D og E angivet i tegningens Fig. 6, finder der sekventiel aktivering af multiplek-10 serenheden 50 's aktiveringslinier - Sg sted, se i denne forbindelse bølgeformerne F - K angivet i tegningens Fig. 6.

Som resultat aktiverer multiplelcserenheden hvert sæt bestående af fire hukommelsesenheder i frekvensdatahukommelsen 60 samtidigt med, at den adresserer et sæt bestående af fire bit 15 i PROM 'en, hvilke direkte tilføres til dataindgangene Dq -I overensstemmelse hermed indlæses dataene Dq - Dg i den rette datahukommelsesenhed. Såsnart en fuldstændig cyklus er gennemløbet (d.v.s. efter optræden af aktiveringsimpulsen Sg), vil dekoderingsanordningen sættes ud af funktion, indtil 20 referencesignalet igen antager en logisk lav tilstand på udløsningsindgangen 54. Det samlede resultat består i, at ny data alene multiplelcses ind i de til frekvensprogrammering tjenende datahukommelsesenheder 60 inden for det tidsrum, i hvilket referencesignalet befinder sig i logisk lav tilstand.

25 En anden fremgangsmåde til forbedring af frekvens-syn thesizerens ydedygtighed involverer anvendelse af en multi-pel-område-spændingsstyret oscillator. Dette muliggør arbejdsoperation for frekvens-synthesizeren over et større frekvensområde, idet afstemningsområdet for den spændingsstyrede 30 oscillator brydes op i mindre frekvensområder, hvorved der er muliggjort anvendelse af en mindre forstærkningskonstant for den spændingsstyrede oscillator til opnåelse af dækning af et ækvivalent frekvensområde. For imidlertid at opnå den fulde fordel ved optimal forstærkning af frekvens-synthesizerens 35 "sample-and-hold" kreds er det nødvendigt at tilvejebringe

DK 158183 B

15 synkronisering af områdeskiftningen for den spændingsstyrede oscillator, således at områdeskift indtræder ved påbegyndelsen af den første tællecyklus anvendende ny divisor. Dette skyldes, at den beskrevne hurtige låsningsteknik pålcræver, at 5 sløjfe-cyklus'en med anvendelse af den hidtidige N-værdi for den hidtidige frekvens afgivet af den spændingsstyrede oscillator er afsluttet forud for, at områdeskift finder sted.

Synkronisering af områdeskift er tilvejebragt som vist i udførelsesformen angivet i tegningens Fig. 2, hvor der har 10 fundet anvendelse af områdeskifthukommelsesenheder 92 sted.

Ved den foretrukne udførelsesform er der lagret to bit af data i de til frekvensprogrammering tjenende datahukommelsesenheder 60 og udgør data, som bestemmer den spændingsstyrede oscillators arbejdsområde for den programmerede frekvens. Så-15 ledes er områdeskiftbit R^ og R2 ført fra de til frekvensprogrammering tjenende hukommelsesenheder 60 til indgange 94 , 95 på områdeskifthukommelsesenheder. 92, En taktimpulsindgang 93 på områdeskifthulcommelsesenhederne 92 er forbundet direkte med udgangsklemmen 36 på den i sløjfe koblede delingskreds 20 34, Aktivering af områdeskifthukommelsesenhederne 92 finder sted ved de tilførte impulsers positiv-gående flanke. Efter at frekvensprogrammeringsdata i forbindelse med tilført aktiveringsimpuls er blevet lagret i datahukommelsesenhederne og er blevet tilført til den i sløjfe koblede delingskreds 34, 25 vil den i sløjfe koblede delingskreds 34 derfor afslutte deling af det eksisterende signal med den gamle divisor og frembringe en impuls fra den i sløjfe koblede delingskreds ved tælle-cylclus'ens afslutning. Denne impuls fra den i sløjfe koblede delingskreds vil herefter tilvejebringe aktivering 30 af områdeskifthukommelsesenhederne 92 og medføre, at data tilført indgangene 94 og 95 underkastes indlæsning i områdeskif thukommelsesenhederne 92. En eksempelvis udformning af signalet på udgangen af en af hukommelsesenhederne 92, nemlig når data underkastes ændring fra logisk lav til logisk høj 35 tilstand, er vist i form af en bølgeform M angivet i tegnin-

DK 158183 B

16 gens Fig. 6. Efter indlæsning af ny data i områdeskifthukommelsesenhederne 92 er disse data ført direkte til område-slciftningsindgange 25 og 27 på den spændings s tyrede oscillator, hvorved skift af den spændingsstyrede oscillators område 5 finder sted. På denne måde er den spændingsstyrede oscillators område kun underkastet ændring ved påbegyndelse af første tælling med den ny divisor.

Med henblik på forbedring af støjniveauet i frekvenssynthesizers er det sædvanlig kendt at anbringe et lavpas-10 filter imellem fasesammenligningstrinnet og den spændingsstyrede oscillator. Ved det beskrevne system ifølge den foreliggende opfindelse ville dette imidlertid medføre forløb af væsentlig større tid til låsning til en ny frekvens. Med hen-, blik på imidlertid at opnå fordelene med forbedret støjniveau 15 og fortsat at opretholde den hurtige låsningskarakteristik for frekvens-synthesizeren ifølge den foreliggende opfindelse er der anvendt et i sløjfe koblet tilpasningsfilter såsom angivet i tegningens Fig. 3. Denne type filter muliggør udenompasseren af det i sløjfe koblede filter ved store frekvens-20 ændringer, men positionerer filteret i sløjfen, såfremt frekvenslåsning er opnået. På denne måde kan teknikken med hurtig låsning finde anvendelse ved højt ydedygtige digitale frekvens-synthesizere med såvel lavt støjniveau som lavt niveau af gennempasserende restsignaler som karakteristika for 25 synthesizeren.

Idet der henvises til tegningens Fig. 3 er der på fem datalinier 91 fra frekvensvælgningsanordning 90 tilført fre-kvensvælgningsdata til adressehukommelsesenhederne 80. Frekvensdataene er herefter ført direkte til indgange - B,_ på 30 en frekvensændringsdetektor 97 fra adressehukommelsesenhederne 80 via fem datalinier 96. Frekvensændringsdetektoren 97 frembringer på en udgang 98 en impuls, såsnart som dataene på en hvilken som helst af de fem datalinier 96 ændrer sig. Signalet på frekvensændringsdetektorens udgangslclemme 98 er di-35 relcte ført til et tidsforløbbestemmende organ 99. Det tids-

DK 158183B

17 forløbbesternende organ 99 frembringer en impuls med en forudbestemt tidsperiodelængde på organets udgangslclemme 101 som reaktion på tilførsel af impulsen fra udgangsklemmen 98 på frekvensændringsdetektoren. Det tidsforløbbestemmende organs 5 impuls er valgt at være lang nok til at muliggøre sløjfekredsen akkvisition af en ny frekvens forud for indkobling af det i sløjfe koblede filter ind i synthesizerens sløjfe samt at muliggøre opladning af de rette kapaciteter i det i sløjfe koblede filter.

10 Den tidsforløbbestemmende impuls på udgangen 101 er di rekte ført til en styreindgangslclemme 102 på et i sløjfe koblet tilpasningsfilter 100, som med yderligere enkeltheder er vist udformet i tegningens Fig. 5. Det i sløjfe koblede tilpasningsfilter besidder en indgangsklemme 103, som står i di-15 relcte forbindelse med en udgangslclemme 18 på fasesammenligningstrinnet 20, og en udgangsklemme 104, som er direkte forbundet med den spændingsstyrede oscillator 30 's indgangsklemme 24. Når det tidsforløbbestemmende signal på det i sløjfe koblede tilpasningsfilter 100 's styreindgangslclemme 20 102 befinder sig i logisk høj tilstand, tilvejebringer filteret direkte forbindelse mellem indgangsklemmen 103 og udgangsklemmen 104, hvorved der er etableret direkte forbindelse fra fasesammenligningstrinnet 20 til den spændingsstyrede oscillator 30. Dette muliggør som allerede beskrevet den ful-25 de anvendelse af den hurtige låsningsteknik og tilvejebringer en sløjfeoverføringsfunktion af første orden. Efter en af det tidsforløbbestemmende organ 99 bestemt tidsperiode bringes det tidsforløbbestemmende signal på styreindgangslclemme 102 til at antage logisk lav tilstand, og det i sløjfe koblede 30 tilpasningsfilter bringes til at indkoble et lavpasfilter mellem indgangsklemmen 103 og udgangsklemmen 104. På denne måde er der tilvejebragt filtrering af styresignalet fra fasesammenligningstrinnet 20, og der befinder sig et filtreret signal tilført til den spændingsstyrede oscillator 30. Den 35 faselåste sløjfekreds vil herefter tilvejebringe den ønskede

DK 158183 B

18 overføringsfunktion af anden eller tredie orden til opnåelse af optimal ydedygtighed af det lukkede sløjfekredsløb. Dette muliggør låsning af frekvens-synthesizeren til en ny frekvens, når der foreligger en frekvensændring, som anvender 5 sløjfekredsløbet af første orden til tilvejebringelse af hurtig låsning, og muliggør anbringelse af det i sløjfe koblede filter i sløjfekredsløbet efter opnåelse af låsning, på hvilken måde der er tilvejebragt forbedret støjniveau samt forbedring af signalet, som er ført igennem.

10 Frekvensændringsdetektoren 97 er vist i flere enkelthe der i tegningens Fig. 4. Som vist i tegningens Fig. 4 er et sæt bestående af fem indgangssignaler B1 - B^ koblet respektivt direkte til en indgang på hver af fem EKSKLUSIV-ELLER-· portkredse GI - C5, som tilsammen danner et sæt. Herudover er 15 indgangssignalerne B1 - B^ respektivt forbundet med D-indgan-gen på et sæt af hukommelsesenheder bestående af D-hukommel-sesenheder LI - L5. Udgang Q på hver af D-hukommelsesenheder-ne LI - L5 er respektivt forbundet direkte med den anden indgang på EKSKLUSIV-ELLER-portkredsene GI - G5. Udgangssignalet 20 fra de enkelte fem EKSKLUSIV-ELLER-portkredse GI - G5 er forbundet til de enkelte indgange på en ELLER-portkreds G6 med fem indgange. Udgangen på ELLER-portkredsen G6 er forbundet direkte med en monostabil multivibrator 105, hvis udgang er forbundet med udgangsklemmen 98. Udgangssignalet fra den mo-25 nostabile multivibrator 105 er også forbundet med taktimpuls-indgangen C (c står for "clock'') på hver af D-hukommelsesen-hederne LI - L5, således som det er vist på tegningen.

Ved foreliggen af stabil tilstand befinder D-indgangene og Q-udgangene på hver af D-hukommelsesenhederne LI - L5 sig 30 på samme logiske tilstandsniveau, og derfor befinder udgangssignalet sig fra hver af EKSKLUSIV-ELLER-portkredsene GI - G5 på logisk nul-niveau, eftersom begge indgangssignalerne på hver af portkredsene befinder sig i samme logiske tilstand. Eftersom alle indgangssignalerne til ELLER-portkredsen G6 be-35 finder sig på logisk nul-niveau, befinder portkredsens ud-

DK 158183 B

19 gangssignal sig også på logisk nul-niveau, og den monostabile multivibrator 105 befinder sig i ualctiveret tilstand, og den monostabile multivibrators udgangssignal befinder sig på logisk nul-niveau. Såfremt en eller flere af indgangsdatabit 5 - Bp. ændrer tilstand, vil D-indgangssignalet og Q-udgangs- signalet på D-hukommelsesenheden, som bliver påvirket af hver enkelt ændret bit, blive bragt til indtagelse af den modsatte logiske tilstand, og EISILUSIV-ELLER-portkredsen tilknyttet hver ændret bit blive bragt til indtagelse af logisk tilstand 10 1'. Dette vil bringe udgangssignalet på ELLER-portkredsen G6 til ændring til tilstand logisk 1, hvorved der tilvejebringes aktivering af den monostabile multivibrator 105. Eftersom den monostabile multivibrator 105 befinder sig forbundet til C-indgangene på D-hukommelsesenhederne LI - L5, vil det ny da-15 taindhold indeholdt i indgangssignalerne - B^ blive takt-signaleret igennem hukommelsesenhederne LI - L5, hvilket medfører, at den logiske tilstand på alle EKSKLUSIV-ELLER-port-kredsene GI - G5 og på ELLER-portkredsen G6 vil vende tilbage til antagelse af logisk nul-niveau. Efter tidsforløbet af 20 impulsen fra den monostabile multivibrator 105 vender kredsen atter tilbage til den oprindelige tilstand afventende en anden ændring af dataene. Det fremgår derfor, at den i tegningens Fig. 4 viste frekvensændringsdetektor vil frembringe en impuls på udgangsklemmen 98, såsnart som dataindholdet i ind-25 gangssignalerne B1 - B,_ undergår ændring.

I tegningens Fig. 5 er der i flere enkeltheder vist et ler eds løb s di agram for et tilpasningsfilter vist i Fig. 3. Afbryder 1 og afbryder 2 vist i Fig. 5 kan bestå af et hvilket som helst lavindgang-udgangs off-set-spændings analogafbryde-30 organ. Ved en foretrukket udførelsesform består disse afbrydere af transmissions-portkredse i CMOS-teknik. Når et signal befindende sig i logisk høj tilstand er tilført til en afbry-derstyreindgang 102, befinder afbryder 1 og afbryder 2 sig i sluttet, d.v.s. ledende, tilstand, og sløjfekredsløbet befin-35 der sig i bredbånds-tilstand. Ved indtagelse af denne til-

DK 158183 B

20 stand er filteret, som er sammensat af modstande RI, R2 og R3 og kondensatorer Cl og C2, kortsluttet, og indgangen 103 er direkte via det sluttede afbrydeorgan 1 forbundet med udgangen 104. Endvidere er ved indtagelse af denne tilstand, såfremt 5 afbryder 1 og afbryder 2 er sluttet, kondensatoren Cl hurtigt opladet ved hjælp af signalet, som befinder sig på indgang 103, via den sluttede afbryder 2, og kondensatoren C2 er hurtigt opladet via den sluttede afbryder 1. Herved er der tilvejebragt betydelig afkortning af opladningstiden, og dette 10 muliggør, at sløjfekredsen hurtigt når en ny frekvens under fremtræden med sluttet sløjfekarakteristik af første orden, således som det allerede er beskrevet i forbindelse med tegningens F'ig. 2. Når afbryder 1 og afbryder 2 indtager åben, d.v.s. ikke-ledende, tilstand derved, at signalet på styre-15 indgangen 102 antager logisk lav tilstand, befinder den samlede dæmpning af det i sløjfe koblede filter sig indskudt på plads til tilvejebringelse af det ønskede støjniveau samt undertrykkelse af overførsel til udgangen af restsignaler fra referencesignalet. Det i sløjfe koblede filter kan dimen-20 sioneres til at tilvejebringe den ønskede lukket-sløjfe-ka-rakteristilc af anden eller tredie orden. Længden af det tidsrum, i hvilket styrespændingen på indgang 102 forbliver indtagende logisk høj tilstand og holdende afbryder 1 og afbryder 2 i sluttet, d.v.s. ledende, tilstand, skal være til-25 strækkelig til, at sløjfekredsen af første orden når til antagelse af den spænding, som svarer til den ny frekvens, og til muliggørelse af opladning af kondensatorerne Cl og C2.

Det fremgår, at der er tilvejebragt en hurtig låsende frekvens-synthesizer, som er i stand til meget hurtig låsning 30 til en ny frekvens. Herudover kan højhastighedskaraktertrækkene ved denne sløjfekreds udnyttes fuldt ud, når der anvendes en i sløjfe koblet delingskreds med multiple tællere, en spændingsstyret oscillator med multipelt frekvensområde og et i sløjfe koblet tilpasningsfilter og alt under anvendelse af 35 egnet, ret synkronisering.

DK 158183 B

21

Selvom der er blevet beskrevet og vist en foretrukket udførelsesform ifølge den foreliggende opfindelse, fremgår det, at der kan foretages og udføres varianter samt modifikationer heraf, som falder inden for den foreliggende opfindel-5 ses ide og rammer.

10 15 20 25 30 35

Claims (4)

1. Hurtiglåsende frekvens-synthesizer omfattende en referencesignalkilde (11) til frembringelse af et referencesignal med frekvens en spændingsstyret oscillator (30), der på oscilla-5 torens udgang (28) frembringer et oscillatorsignal (FV£0), som er afhængig af et styresignal tilført oscillatorens indgang (24) og med en forstærkning K^, en programmerbar delingskreds (34) til frekvensdeling af den styrede oscillators signal med en divisor (N), og 10 en fasedetektor (20) med en første indgang (16), som er forbundet med referencesignalkilden (11), med en anden indgang (22), som er forbundet med delingskredsen (34), og med en udgang (18), der er forbundet med den signalstyrede oscillator (30) og frembringer styresignalet, der 15 er repræsentativt for faseforskellen mellem signalerne, der er modtaget på den første (16) og den anden (22) indgang, kendetegnet ved, at fasedetektoren (20) er et sample- and-hold kredsløb og har en forstærkning K^, der omtrentlig er givet ved udtrykket: K. = N . F /KTT, (p Κγιγ V 20 hvor er udtrykt i volt/radian, F^EF er udtrykt i Hz og Kv er udtrykt i radian/volt-sekund.

2. Hurtiglåsende frekvens-synthesizer' ifølge krav 1, kendetegnet ved kredsløb 40,50,60,70,80,90 til synkron programmering af delingskredsen (34) fra arbejds- 25 operation med en allerede foreliggende divisor (N) til arbejdsoperation med en ny divisor (N) ved indlæsning af den ny divisor (N), idet delingskredsen (34) ikke påbegynder tælling ved hjælp af den nye divisor (N) før delingskredsens (34) fuldførelse af en tællingsoperation 30 ve<^ hjælp af den allerede foreliggende divisor (N).

3. Hurtiglåsende frekvens-synthesizer ifølge krav 2, og hvor den spændingsstyrede oscillator (30) er i stand til at arbejde inden for et flertal af frekvensom råder, kendetegnet ved kredsløb (92) til syn- 35 kron skiftning af den spændingsstyrede oscillators (30) frekvensområde ved foretagelse af områdeskift som reaktion på delingskredsorganernes fuldførelse af tællingen ved hjælp af den allerede foreliggende divisor (N). DK 158183 B 23

4. Hurtiglåsende frekvens-synthesizer ifølge krav 1,2 eller 3, kendetegnet ved signalbehandlingskredsløb (100) omfattende filtreringskredsløb og med en indgang (103) forbundet til fasedetektorens (20) udgang 5 (18) og med en udgang (104) forbundet med den signalsty rede oscillators (30) indgang (24), og hvor det signalbehandlende kredsløb (100 eller 99,100) er bestemt til i en tidsperiode, der er påkrævet for frekvens-synthesizeren til opnåelse af en ønsket frekvens, at forbinde indgangen 10 (103) direkte med udgangen (104) som reaktion på en ændring af divisoren (N) i det i sløjfe forbundne kredsløb og er bestemt til på alle andre tidspunkter at tilkoble indgangssignalet til filtreringskredsløbet til filtrering af styresignalet samt tilførsel af det filtrerede styresignal 15 til udgangen (104). 20 25 30 35