DE9208725U1 - Anordnung mit einem Prozessor und peripheren Einheiten - Google Patents

Anordnung mit einem Prozessor und peripheren Einheiten

Info

Publication number
DE9208725U1
DE9208725U1 DE9208725U DE9208725U DE9208725U1 DE 9208725 U1 DE9208725 U1 DE 9208725U1 DE 9208725 U DE9208725 U DE 9208725U DE 9208725 U DE9208725 U DE 9208725U DE 9208725 U1 DE9208725 U1 DE 9208725U1
Authority
DE
Germany
Prior art keywords
processor
potential
key
arrangement
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE9208725U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE9208725U priority Critical patent/DE9208725U1/de
Priority to DE4305017A priority patent/DE4305017C2/de
Publication of DE9208725U1 publication Critical patent/DE9208725U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1118—Peripherals have a key to determine kind of peripheral
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1119—Key is 8-resistors connected to either 0-or-1 to form a byte key
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1121—Read key multiplexed, 16-bit wide, connect some resistors to reversed potential

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Multi Processors (AREA)
  • Storage Device Security (AREA)

Description

Siemens Aktiengesellschaft
Anordnung mit einem Prozessor und peripheren Einheiten 5
Die Erfindung betrifft eine Anordnung mit mindestens einem Prozessor, der über einen Adreß-, Steuer- und &eegr; Datenleitungen aufweisenden Systembus mit einem Koppelelement verbunden ist, peripheren Einheiten, die über einen externen Bus an das Koppelelement angeschlossen sind und mit dem Prozessor Daten austauschen, wobei die peripheren Einheiten &eegr; Widerstände aufweisen, die jeweils an eine Datenleitung des externen Busses und andererseits entsprechend den binären Werten eines vorgebbaren Schlüssels über Potentialleitungen an unterschiedliche Potentiale gelegt sind, die während Lesezugriffen zum Prozessor übertragen werden.
In einer derartigen aus der DE-PS 36 02 582 bekannten An-Ordnung läßt sich durch die Wahl der Anschlüsse der Widerstände an Potentialleitungen mit unterschiedlichen Potentialen ein Schlüssel für eine periphere Einheit erzeugen. Dieser Schlüssel in Form einer Binärkombination zeigt dem Prozessor eines Automatisierungsgerätes an, welcher Art die periphere Einheit ist, z. B. vom Typ einer Digital-Ausgabebaugruppe. Mit dieser bekannten Anordnung, die mit einem 8 Bit breiten Datenbus versehen ist, sind maximal acht Widerstände jeweils an ein Betriebspotential oder Massepotential anschließbar, wodurch ein 8 Bit-codierter Schlüssel für maximal 256 verschiedene periphere Einheiten vorgebbar ist.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Anordnung der eingangs genannten Art zu schaffen, in der ein m Bit-codierter Schlüssel vorgebbar ist, wobei m eine Zahl größer als die Anzahl &eegr; der Datenbusleitungen ist.
02 01
G M 2 3
Diese Aufgabe wird dadurch gelöst, daß im Falle eines m Binärwerte aufweisenden Schlüssels, mit m > n, das Potential an mindestens einer Potentialleitung änderbar ist und daß mehrere Lesezugriffe des Prozessors zum Lesen des Schlüssels vorgesehen sind, wobei das Potential dieser Potentialleitung zwischen den Lesezugriffen geändert wird.
Mit der erfindungsgemäßen Anordnung können z. B. für den Fall, daß die Anordnung einen 8 Bit breiten Datenbus aufweist, die Potentiale an zwei Potentialleitungen änderbar und 16 Bit-codierte Schlüssel vorgesehen sind, 64 k unterschiedliche Schlüssel in codierter Form eingestellt werden, die der Prozessor während zwei Lesezugriffen empfängt.
Anhand eines in der Figur dargestellten Ausführungsbeispiels werden die Erfindung, deren Ausgestaltungen und Vorteile näher erläutert.
Die Figur zeigt ein Blockschaltbild einer speicherprogrammierbaren Steuerung mit einem Prozessor PR, einem Arbeitsspeicher AS und einer peripheren Einheit PE. Der Prozessor PR und der Arbeitsspeicher AS sind über einen Systembus SYB, ein Koppelelement KE und einen externen Bus EB mit der peripheren Einheit PE verbunden, die Speicher SP und weitere hier nicht dargestellte Schaltelemente aufweist. Der Systembus SYB und der externe Bus EB weisen an sich bekannte Adreß-, Steuer- und Datenleitungen auf, wobei der mit acht Datenleitungen versehene Datenbus des externen Busses EB über gleich große Widerstände Rl ... R8 der peripheren Einheit PE an Potentialleitungen Pl ... PA liegt. Die Potentialleitungen Pl, P2 liegen fest an einem einer logischen "0" entsprechenden Massepotential bzw. an einer logischen "1" entsprechenden 5 Volt-Betriebsspannung an. Die Potentialleitungen P3, P4 liegen, wie im folgenden noch verdeutlicht wird, an einem einer logischen "1" bzw. einer logischen "0" entsprechenden Potential. Es wird an-
02 02
G 4 4 2
genommen, daß der peripheren Einheit PE ein 2 Byte-Schlüssel
8. 7. 6. 5. 4. 3. 2. 1.
1100 0110 höherwertiges Byte 0110 1000 niederwertiges Byte
zugeordnet wird. Ein Vergleich des höherwertigen Bytes mit dem niederwertigen zeigt, daß die jeweiligen Datenbits 1.,
5. und 7. die gleichen Binärwerte 0 bzw. 1 aufweisen und deshalb die Widerstände Rl und R5 mit der eine logische "0" aufweisenden Potentialleitung Pl und der Widerstand R7 mit der eine logische "1" aufweisenden Potentialleitung P2 zu verdrahten sind. Die Datenbits 2., 3., 4., 6. und 8.
unterscheiden sich in ihren jeweiligen Binärwerten, und die entsprechenden Widerstände R2, R3, R4, R6 und R8 werden mit den Potentialleitungen P3 und P4 verdrahtet. Die der logischen "1" im höherwertigen Byte zugeordneten Widerstände R2, R3 und R8 werden an die Potentialleitung P3 und die der logischen "0" in diesem Byte zugeordneten Widerstände R4 und R6 an die Potentialleitung P4 angeschlossen. Selbstverständlich kann auch das niederwertige Byte ausgewählt werden, um eine Zuordnung der Widerstände zu den Potentialleitungen P3 und P4 zu treffen. Die Vergäbe des 2 Byte-Schlüssels ist für diese Einheit nun abgeschlossen, und der Prozessor PR kann durch Zugriff auf diese Einheit feststellen, welche Art von peripherer Einheit an dem Bus angeschlossen ist. Dazu sind in seinem Arbeitsspeicher AS die peripheren Einheiten mit deren Zugriffsadressen, z. B. in Form einer Tabelle, hinterlegt. Im vorliegenden Beispiel sind zwei Lesezugriffe erforderlich, um den auf der Einheit eingestellten 2 Byte-Schlüssel über den 8 Bit-Datenbus lesen zu können. Der Prozessor adressiert über das Koppelelement KE die Einheit PE mit einer ersten Adresse, unter der das Koppelelement KE die Speicher SP der peripheren Einheit PE nicht durchschaltet (Zustand "Tristate"), und liest das über die Widerstände
02 03
G Y ^ 2 3
Rl ... R8 eingestellte höherwertige Datum. Während dieses ersten Lesezugriffs ist ein Steuersignal "erster Lesezugriff" bzw. "Lesen höherwertiges Byte" auf einer Leitung St des System- bzw. externen Busses in Form einer logisehen "1" aktiviert, wodurch auf der Potentialleitung P3 eine logische "1" und auf der Potentialleitung P4 eine logische "0" anliegt. Die logische "0" wird durch ein Negationsglied NG erzeugt, das die logische "1" in eine logische "0" umwandelt. Dem Prozessor PR wird somit über den Datenbus des externen Busses EB und des Systembusses SYB das erste Byte des 2 Byte-Schlüssels in Form der Binärkombination 1100 0110 zugeführt. Mit einem zweiten Lesezugriff mit einer zweiten Adresse ist das Steuersignal "zweiter Lesezugriff" bzw. "Lesen niederwertiges Byte" in Form einer logischen "0" auf der Steuerleitung St aktiv.
Dies bewirkt auf der Potentialleitung P3 eine logische "0" und auf der Potentialleitung P4 eine logische "1", wodurch der Prozessor das zweite Byte des Schlüssels in Form der Binärkombination 0110 1000 liest. Das Einlesen der 2 Byte-Typkennung der peripheren Einheit PE ist abgeschlossen, und durch Vergleich dieses Schlüssels mit dem in der Tabelle des Arbeitsspeichers AS hinterlegten Schlüssel kann der Prozessor PR feststellen, welche periphere Einheit am System angeschlossen ist.
02 04

Claims (2)

G V 4 2 3 Schutzansprüche
1. Anordnung mit
- mindestens einem Prozessor (PR), der über einen Adreß-, Steuer- und &eegr; Datenleitungen aufweisenden Systembus (SYB) mit einem Koppelelement (KE) verbunden ist,
- peripheren Einheiten (PE), die über einen externen Bus (EB) an das Koppelelement (KE) angeschlossen sind und mit dem Prozessor (PR) Daten austauschen, wobei die peripheren Einheiten (PE) &eegr; Widerstände (Rl ... R8) aufweisen, die jeweils an eine Datenleitung des externen Busses (EB) und andererseits entsprechend den binären Werten eines vorgebbaren Schlüssels über Potentialleitungen (Pl ... P4) an unterschiedliche Potentiale gelegt sind, die während Lesezugriffen zum Prozessor
(PR) übertragen werden,
dadurch gekennzeichnet,
- daß im Falle eines m Binärwerte aufweisenden Schlüssels, mit m > n, das Potential an mindestens einer Potentialleitung (P3, P4) änderbar ist und
- daß mehrere Lesezugriffe des Prozessors (PR) zum Lesen des Schlüssels vorgesehen sind, wobei das Potential dieser Potentialleitung (P3, P4) zwischen den Lesezugriffen geändert wird.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet ,
- daß die Potentiale an zwei Potentialleitungen änderbar sind und
- daß zwei Lesezugriffe des Prozessors zum Lesen des Schlüssels vorgesehen sind.
03 01
DE9208725U 1992-06-30 1992-06-30 Anordnung mit einem Prozessor und peripheren Einheiten Expired - Lifetime DE9208725U1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE9208725U DE9208725U1 (de) 1992-06-30 1992-06-30 Anordnung mit einem Prozessor und peripheren Einheiten
DE4305017A DE4305017C2 (de) 1992-06-30 1993-02-18 Anordnung mit einem Prozessor und peripheren Einheiten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE9208725U DE9208725U1 (de) 1992-06-30 1992-06-30 Anordnung mit einem Prozessor und peripheren Einheiten

Publications (1)

Publication Number Publication Date
DE9208725U1 true DE9208725U1 (de) 1993-08-12

Family

ID=6881086

Family Applications (2)

Application Number Title Priority Date Filing Date
DE9208725U Expired - Lifetime DE9208725U1 (de) 1992-06-30 1992-06-30 Anordnung mit einem Prozessor und peripheren Einheiten
DE4305017A Expired - Fee Related DE4305017C2 (de) 1992-06-30 1993-02-18 Anordnung mit einem Prozessor und peripheren Einheiten

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE4305017A Expired - Fee Related DE4305017C2 (de) 1992-06-30 1993-02-18 Anordnung mit einem Prozessor und peripheren Einheiten

Country Status (1)

Country Link
DE (2) DE9208725U1 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602582C3 (de) * 1986-01-29 1996-08-01 Licentia Gmbh Speicherprogrammierbares Automatisierungssystem

Also Published As

Publication number Publication date
DE4305017A1 (de) 1994-01-05
DE4305017C2 (de) 1996-12-19

Similar Documents

Publication Publication Date Title
DE3938018C3 (de) Informationsverarbeitungssystem und Verfahren zur Bestimmung von dessen Konfiguration
DE69123952T2 (de) Rechneradressierungseinrichtung
DE3300263A1 (de) Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung
DE2703559C2 (de)
DE69524320T2 (de) Digitale Kommunikationsein- und ausgangsschnittstelle
DE19629868A1 (de) Verfahren zur Übertragung binärer Daten und Schnittstellenbausteine zur Durchführung des Verfahrens
DE1271433B (de) Adressiereinrichtung fuer einen Tabellenwertspeicher
DE9208725U1 (de) Anordnung mit einem Prozessor und peripheren Einheiten
DE3410496A1 (de) Datentransformationsschaltung
DE3828289C2 (de)
DE29604130U1 (de) Steckbarer Busteilnehmer
EP0170876B1 (de) Schaltungsanordnung zur Steuerung der bidirektionalen Datenübertragung zwischen einer Rechnereinheit und über Ein-/Ausgabeeinheiten angeschlossenen übertragungsleitungen
DE19645057C2 (de) Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung
DE3887862T2 (de) Cache-Speichervorrichtung.
EP0854427B1 (de) Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem
DE2714314C2 (de) Datenverarbeitende Vorrichtung mit einem Datenspeicher
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DE3785222T2 (de) Programmsteuerung.
DE10310413A1 (de) Leitungsanordnung für mehrere Steuereinheiten und Druckmaschine
DE3116471C2 (de)
EP0531559B1 (de) Steuereinrichtung zur Steuerung der Datenübertragung zwischen einem von mehreren Ein-/Ausgabemodulen und dem Arbeitsspeicher einer Datenverarbeitungsanlage
DE3427026C2 (de)
DE19618821B4 (de) Verfahren zur multifunktionalen Adressierung der Prozeßdaten von Teilnehmern serieller Bussysteme
DE3918453C2 (de) LRU-Schaltung
DE3520297A1 (de) Programmierbare zustandsregisteranordnung und mikroprozessorsteuersystem mit einer derartigen anordnung