DE69937420T2 - Konstruktion und Herstellung von Signalverarbeitungsschaltungen - Google Patents

Konstruktion und Herstellung von Signalverarbeitungsschaltungen Download PDF

Info

Publication number
DE69937420T2
DE69937420T2 DE69937420T DE69937420T DE69937420T2 DE 69937420 T2 DE69937420 T2 DE 69937420T2 DE 69937420 T DE69937420 T DE 69937420T DE 69937420 T DE69937420 T DE 69937420T DE 69937420 T2 DE69937420 T2 DE 69937420T2
Authority
DE
Germany
Prior art keywords
operators
delta
analog
operator
sigma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69937420T
Other languages
English (en)
Other versions
DE69937420D1 (de
Inventor
John Reston HOULDSWORTH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Northern Virginia Inc
Original Assignee
Powerprecise Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerprecise Solutions Inc filed Critical Powerprecise Solutions Inc
Priority claimed from PCT/US1999/005778 external-priority patent/WO2000055746A1/en
Publication of DE69937420D1 publication Critical patent/DE69937420D1/de
Application granted granted Critical
Publication of DE69937420T2 publication Critical patent/DE69937420T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung:
  • Die vorliegende Erfindung betrifft ganz allgemein die Konstruktion und Herstellung von Signalverarbeitungsschaltungen. Genauer gesagt bezieht sich die vorliegende Erfindung auf die Entwicklung einer Sammlung mit Operatoren sowie eines Systems und Verfahrens für deren Verwendung mit dem Ziel des Entwurfs und der Fertigung aufgabenspezifischer integrierter Schaltkreise für die Verarbeitung digitaler Signale in der Delta-Sigma-Domäne.
  • Stand der Technik:
  • Signalverarbeitung im Allgemeinen
  • Fachleute werden erkennen, dass die Signalverarbeitung in einer analogen Domäne (analoge Signalverarbeitung) bzw. einer abgetasteten Domäne (digitale Signalverarbeitung) erfolgen kann. In der analogen Domäne sind die Signale unendlich variabel, während der Signalverlauf in der digitalen Domäne in diskreten Abständen erfolgt, sowohl zeitlich als auch hinsichtlich der Amplitude, wobei die Länge der Zeitabstände oder Intervalle eine Funktion der gewünschten Granularität ist.
  • Auch wenn die Verarbeitung analoger Signale an Eingangssignalen in ihrer ursprünglichen Domäne erfolgt, ist es schwierig, Bestandteile analoger Schaltkreise mit hoher Präzision zu implementieren. Das heißt, dass die Verarbeitungsschaltkreise für analoge Signale den Einsatz von Komponenten erfordern, die nicht präzise aufeinander abgestimmt werden können. Zudem sind analoge Schaltkreise anfällig für Signaldrift und Umgebungsrauschen. Deshalb lässt sich die Signalintegrität bei diesen Schaltkreisen nur mit erheblichem technischem Aufwand (z. B. Filterung) erhalten. Trotz dieser Nachteile wird die analoge Signalverarbeitung noch genutzt, beispielweise dort, wo eine Verarbeitung in Echtzeit notwendig ist.
  • Bei Anwendungen, in denen die Verzögerungen bei der digitalen Signalverarbeitung tolerierbar sind, wird mit digitaler Signalverarbeitung gearbeitet, weil diese unanfällig gegen Drift und die Einflüsse von Umgebungsrauschen ist sowie äußerst präzise Ergebnisse liefert. Bei der herkömmlichen digitalen Mehrbit-Signalverarbeitung wird an jeder von vielen diskreten Sampling-Instanzen eine Mehrbit-Probe eines analogen Signals genommen. Jeder Mehrbit-Wert nähert sich dem Pegel an, den das analoge Signal zu diesem Zeitpunkt hat.
  • Eine Mehrbit-Technik für die Umwandlung eines analogen Signals in ein abgetastetes Signal ist die an sich bekannte Pulscodemodulation (PCM). Hier wird mittels einer Mehrbit-Binärzahl die Größe des analogen Signals in jedem Abtastintervall abgebildet. Eine hoch auflösende digitale Signalverarbeitung nach dem PCM-Verfahren lässt sich nur mit hoch komplexen Schaltkreisen und relativ langsamer sequentieller digitaler Verarbeitung erreichen.
  • Systeme für die digitale Signalverarbeitung (DSP) wie PCM-Systeme wirken in der Regel auf ein analoges Signal unter Rückgriff auf einen AD-Wandler und produzieren so die Mehrbitwerte als Näherungswert des analogen Signals. Das heißt, die Mehrbit-Pegel bilden einen Näherungswert der Größen des analogen Signals zu diskreten Zeitpunkten. Mögliche Differenzen zwischen dem ursprünglichen analogen Signal und dem abgetasteten Signal können als Quantisierungsrauschen gelten, das dem Signal hinzugefügt wurde (mit anderen Worten, der Quantisierungsfehler).
  • Die PCM-Verarbeitung erfolgt unter Berücksichtigung des Nyquist-Abtasttheorems (also Abtastung mit mindestens dem Doppelten der maximalen Frequenz des analogen Signals), um zu gewährleisten, dass sich das ursprüngliche analoge Signal rekonstruieren lässt. Beim Abtasten mit Nyquist-Frequenz kann das Quantisierungsrauschen nur in der Frequenzdomäne, in der das ursprüngliche Signal existiert, Raum einnehmen. In der Frequenzdomäne erstreckt sich das Rauschen vom Quantisierer von DC bis zur halben Nyquist-Rate, wie dies beispielsweise in einem Dokument mit dem Titel „Principles of Sigma-Delta Modulation for Analog-to-Digital Converters" beschrieben wird, das bei Motorola, Inc. erhältlich ist (siehe dazu bspw. Seite 8). Weil das Band, über das sich das Quantisierungsrauschen verteilt, jedoch dem Band entspricht, aus dem das ursprüngliche analoge Signal abgerufen wird, ist das Unterscheiden und Abrufen des ursprünglichen Signals mit Schwierigkeiten verbunden. Da sich die Anzahl der Pegel des AD-Wandlers proportional zur Genauigkeit verhält, mit der das Signal abgebildet werden kann, sind solche Wandler in der Regel komplex und teuer. Zudem sind herkömmliche digitale Signalprozessoren unter Umständen für Echtzeitanwendungen nicht geeignet, weil sie auf relativ langsamer sequentieller Signalverarbeitung und den Einsatz eines zentralen digitalen Signalprozessors basieren.
  • In jüngster Zeit wird die Analog-Digital-Umwandlung mittels eines Delta-Sigma-Verfahrens (auch als „Sigma-Delta" bezeichnet) realisiert. Bei einem typischen Delta-Sigma-Wandler erfolgt das Oversampling statt auf direktem Weg zu einer mehrstufigen Darstellung eines analogen Signals über eine Zwischenstufe. Ein solches Oversampling erfolgt bei einer viel höhere Rate als der erforderlichen Nyquist-Frequenz, dafür aber mit geringerer Anzahl an Quantisierungsstufen.
  • Das Oversampling beim Delta-Sigma-Modell verteilt das Quantisierungsrauschen über das Band von DC bis zum Halben der Oversample-Rate (was im Vergleich zur Nyquist-Frequenz relativ hoch ist). Da das Oversampling bei relativ hoher Frequenz erfolgt, wird das Quantisierungsrauschen jetzt über ein Band verteilt, das sich bis zu einem Grenzwert erstreckt, der weit über dem interessierenden Signalband liegt. Daher reduziert sich das Rauschen im interessierenden Signalband. Eine solche Konfiguration ermöglicht es, dass ein (digitales) Filter das gewünschte Signal problemlos herausfiltert, und wird häufig für hoch auflösende AD-Wandler eingesetzt. Herkömmliche AD-Wandler verfügen in der Regel über ein digitales Dezimationsfilter, das das Rauschen aus dem Signalband filtert und dabei eine Mehrbit-Wortausgabe mit Nyquist-Rate erzeugt (also eine Rate, die für die vollständige Darstellung des analogen Signals ausreicht).
  • Mit einem vergleichbaren Umkehrverfahren kann eine Digital-Analog-Umwandlung realisiert werden. Nach weiterer Verarbeitung mittels digitaler Mehrbit-Signalverarbeitungskomponenten lässt sich die Ausgabe des digitalen Signalprozessors unter Rückgriff auf ein Filter für die Interpolierung der Werte zwischen den Nyquist-Proben zurück in ein analoges Signal umwandeln. Das erzeugte Signal, das jetzt glatt ist, wird unter Hinzufügung von Quantisierungsrauschen zur Erzeugung eines Bitstroms mit viel höherer Rate geresampelt. Dieser Bitstrom wird dann zur Rekonstruktion des ursprünglichen analogen Signals von einem zeitkontinuierlichen Analogfilter behandelt.
  • Die Reduzierung des Rauschens im interessierenden Signalband lässt sich durch Aufnahme eines Quantisierers in einen geschlossenen Kreis weiter optimieren. Zur Formung des Quantisierungsrauschens kann ein Filter in den Kreis eingebunden werden. Wenn die Durchlassverstärkung des Pfades eine hohe Gleichstromverstärkung aufweist, unterdrückt sie das Quantisierungsrauschen in den niedrigeren Frequenzen.
  • Nach der Erläuterung der Formung des Rauschspektrums in Bezug auf einen Modulator erster Ordnung, in dem das Rauschen proportional zur Frequenz steigt, ist zu erkennen, dass sich mit Modulatoren verschiedener Ordnung die Rauschform modifizieren lässt. Filter höherer Ordnung verringern den Anteil des Quantisierungsrauschens in einem interessierenden Signalband.
  • Mit einem Modulator zweiter Ordnung lässt sich pro Verdopplung des Oversampling-Verhältnisses (Verhältnis der Oversampling-Rate zur Nyquist-Frequenz) eine um 2,5 Bit bessere Auflösung erzielen. So ergibt sich bei Einsatz von lediglich einem Einschwellen-Quantisierer, der nur ein einbittiges Ergebnis liefert, ein Oversampling vom Tausendfachen der Nyquist-Rate und damit zehn Verdopplungen sowie 25 Bit verfügbarer Auflösung. Das Restrauschen im Signalband wird dann nur durch eines der 25 Bits oder ein 32-Millionstel dargestellt. Im Dokument mit dem Titel „An Overview of Sigma-Delta-Converters" von Pervez M. Aziz et al (IEEE Signal Processing Magazine, Januar 1996), Seite 82, werden die mit Delta-Sigma-Modulatoren erzielten verschiedenen Auflösungen verglichen.
  • Insgesamt diente die Delta-Sigma-Modulation als Zwischenschritt für die Erzeugung einer mehrbittigen digitalen (PCM)-Signalverarbeitung, bei der sich das Quantisierungsrauschen eines Bitstroms über ein Frequenzband verteilt, das größer als das interessierende Signalband ist. Da die Delta-Sigma-Modulation jedoch ausschließlich als Zwischenschritt für die Mehrbit-Verarbeitung dient, verzögert sich die Signalverarbeitung, und es entstehen sehr komplexe Schaltkreise, die aus dem Wechsel von den Filterwortlängen in der Mehrbit-Domäne herrühren.
  • Delta-Sigma-Verarbeitung
  • In jüngster Zeit hat man erkannt, dass Delta-Sigma-Signale ohne Umwandlung in ein Mehrbit-Signal (PCM) in der Bitstrom-Domäne verarbeitet werden können. Eine derartige Verarbeitung ist möglich, weil die Dichte der Einsen und Nullen an jedem gegebenen Punkt im Bitstrom die zu übermittelnden analogen Informationen abbildet. So können alle analogen Signaldaten über einen Draht übermittelt werden.
  • Die konzeptuelle Verwendung von Operatoren für die Verarbeitung analoger Signale als Bitströme in der Delta-Sigma-Domäne wird beispielsweise in „Sigma-Delta Signal Processing" von Victor de Fonte Dias, IEEE International Symposium an Circuits and Systems, Band 5, 1994, Seiten 421–424, beschrieben. Ein im Beitrag von Dias beschriebener Operator dient als Addierer für das Summieren zweier Bitströme in der Delta-Sigma-Domäne. Anschließend wird das erzeugte Signal an einen Remodulator weitergeleitet, damit die Ausgabe in der Delta-Sigma-Domäne verbleibt. Aus dem Dokument geht also hervor, dass in der Delta-Sigma-Domäne am Bitstrom Operationen wie die Addition durchgeführt werden können.
  • Ein Nachteil des im Beitrag von Dias beschriebenen Addierers ist jedoch, dass es sich nicht um einen universellen Operator handelt. Das heißt, wenn die beiden Eingaben eine Hälfte des verfügbaren Bereichs möglicher Eingangssignalwerte übersteigt, wird der Remodulator gesättigt. Zudem gibt es keine Beschreibung eines allgemeinen Konzeptes für die Bereitstellung von Operatoren zur Verarbeitung von Signalen in der Delta-Sigma-Domäne, bei der Eingaben so skaliert werden, dass die Erzeugung gültiger, begrenzter Zwischenverarbeitungsergebnisse gewährleistet ist. Da ein solcher allgemeiner Ansatz nicht offenbart wird, können die Operatoren zur Realisierung komplexer Verarbeitungsfunktionen in der Delta-Sigma-Domäne nicht in zufälliger Reihenfolge miteinander verkettet werden.
  • Ein weiteres Beispiel für die Verarbeitung von Signalen in der Delta-Sigma-Domäne findet sich in einem Dokument mit dem Titel „Direct Processing Of Sigmadelta Signals" von A. Pneumatikakis und T. Deliyannis, Electronics, Circuits, and Systems, ICECS '96, Proceedings of the Third IEEE International Conference an Rodos, Griechenland, 13. bis 16. Oktober 1996, New York, New York, IEEE, Seiten 13–16. In diesem Dokument werden zwei Operatoren für die Verarbeitung von Delta-Sigma-Signalen besprochen: ein Addierer und ein Multiplikator. Wie im oben beschriebenen Dias-Dokument besagt das Pneumatikakis-Dokument, dass in der Delta-Sigma-Domäne Operationen wie die Addition und Multiplikation möglich sind.
  • Im Pneumatikakis-Dokument wird das Problem der Erzeugung eines Schaltungslayouts unter Verwendung einer generalisierten Sammlung mit Delta-Sigma-Operatoren für die Umsetzung eines Verhaltensmodells einer Schaltung aus der analogen Domäne in die Delta-Sigma-Domäne weder erwähnt noch gelöst. So offenbart das Pneumatikakis-Dokument beispielsweise keine Sammlung mit Delta-Sigma-Operatoren, aus denen eine beliebige Schaltung aufgebaut werden könnte. Ferner offenbart das Pneumatikakis-Dokument auch keine Umsetzung eines Verhaltensmodells einer Analogschaltung in eine Kombination von Delta-Sigma-Operatoren. Im Hinblick auf diese und andere fehlende Informationen wird im Pneumatikakis-Dokument das Problem der Erzeugung eines Schaltungslayouts für die Realisierung der analogen Signalverarbeitung in der Delta-Sigma-Domäne nicht gelöst.
  • Ein weiteres Beispiel für die Signalverarbeitung in der Delta-Sigma-Domäne wird in einem Dokument mit dem Titel „Realization and implementation of a Sigma-Delta Bitstream FIR Filter" von Simon Kershaw et al, datierend von 12/1995, Seiten 1–27, beschrieben, worin die Signalverarbeitung für eine Eingabe für die Filterung von Signalen offenbart wird. In diesem Dokument heißt es, dass der mit der Analog-Digital-Konvertierung sowie der Digital-Analog-Konvertierung in herkömmlichen digitalen Mehrbit-Signalprozessoren verbundene Aufwand relativ hoch ist. Daher heißt es im Kershaw-Dokument, dass zur Reduzierung dieses Aufwands in der Delta-Sigma-Domäne zu operieren ist. Im Kershaw-Dokument wird jedoch nur ein Eingabesignal verarbeitet, und während der Zwischensignalverarbeitung sind Mehrbit-Werte zulässig. Die Rückkonvertierung in die Delta-Sigma-Domäne erfolgt erst, wenn die gesamte PCM-Verarbeitung abgeschlossen ist. Das heißt, die Schaltung wird um einen konzentrierten Mehrbit-PCM-Prozessor erweitert, so dass keine generalisierten Operatoren für mehrere Eingaben, die komplett in der Delta-Sigma-Domäne operieren, offenbart werden. Folglich gibt es ähnliche Nachteile wie der herkömmlichen Verwendung der Delta-Sigma-Verarbeitung als Zwischenschritt für die Mehrbit-Verarbeitung (d. h. komplexere Schaltungen, weil Wortlängen im Mehrbit-Verarbeitungsteil der Schaltung wachsen).
  • Ein weiteres Dokument von Kershaw et al mit dem Titel „Digital Signal Processing an a Sigma-Delta Bitstream" (ohne Datum) beschreibt ebenfalls die Signalverarbeitung einer einzelnen Eingabe in der Delta-Sigma-Domäne. Aber wie im vorher erwähnten Dokument von Kershaw et al wird auch in diesem Dokument von Kershaw et al kein generalisierter Ansatz beschrieben, aus dem sich ein vereinfachtes Schaltungslayout ableiten und die Verarbeitung mehrerer Eingaben in der Delta-Sigma-Domäne realisieren ließe.
  • Angesichts der Erkenntnis, dass sich die digitale Mehrbit-Verarbeitung nicht für alle Anwendungen eignet (z. B. Echtzeitanwendungen) und die Nachteile der analogen Signalverarbeitung (z. B. die Anfälligkeit gegen Drift und Rauschen sowie die Schwierigkeiten beim Abstimmen der Komponenten aufeinander), wäre es wünschenswert, Schaltungen in der Delta-Sigma-Domäne zu entwerfen und zu fertigen. Gegenwärtig gibt es jedoch kein generalisiertes System oder Verfahren für die Realisierung des Entwurfs und der Fertigung von Schaltungen in der Delta- Sigma-Domäne, das gewährleistet, dass jede Stufe der Signalverarbeitung gültige Ergebnisse erzeugt und Zwischenergebnisse in der Delta-Sigma-Domäne verbleiben.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Mit der vorliegenden Erfindung wird ein generalisiertes System und Verfahren dargelegt, das Grundlage für die Entwicklung und Fertigung von Schaltungen in der Delta-Sigma-Domäne ist. Gemäß den Ausführungsbeispielen basiert ein Rahmen für ein solches System auf einer Sammlung generalisierter Operatoren, die mehrere Eingaben empfangen können und sich in beliebiger Reihenfolge miteinander verknüpfen lassen. Ferner sind diese Operatoren so speziell konfiguriert, dass sie gültige (d. h. begrenzte und/oder stabile) Ergebnisse garantieren und in der Delta-Sigma-Domäne Abgeschlossenheit bieten, das heißt, sie produzieren in der Delta-Sigma-Domäne gültige Zwischenergebnisse. Lineare Operatoren sind so konfiguriert, dass sie Abgeschlossenheit bieten, indem sie mindestens zwei Kriterien genügen: (1) in Bezug auf lineare Operatoren wird mindestens eine (a) der Eingaben und (b) die Ausgabe eines Teils des Operators für die Implementierung einer mathematischen Funktion skaliert (z. B. normalisiert), um gültige Ergebnisse zu gewährleisten, und (2) Ausgaben aus jeder mathematischen Operation werden in einen einzelnen Bitstrom in der Delta-Sigma-Domäne remoduliert. Ferner werden nichtlineare Operatoren wie Multiplikationsoperatoren mit Hinblick auf die Erzeugung gültiger Ergebnisse in der Delta-Sigma-Domäne konfiguriert. Zum Beispiel ist mit Hinblick auf nichtlineare Operatoren wie Multiplikatoren mindestens ein Operand auf eine Nicht-Delta-Sigma-Eingabe beschränkt (d. h. frei von Quantisierungsrauschen). Wie bei linearen Operatoren werden die Ausgaben von Teilen nichtlinearer Operatoren für die Implementierung mathematischer Operationen in der Delta-Sigma-Domäne in einen einzelnen Bitstrom remoduliert.
  • Nach der Etablierung einer generalisierten Sammlung mit Operatoren als Rahmen sind die Ausführungsbeispiele der vorliegenden Erfindung auf ein System und Verfahren für die Verwendung der Sammlung für den Entwurf und die Fertigung von Schaltungen in der Delta-Sigma-Domäne ausgerichtet. Ausführungsbeispiele nutzen die Verfügbarkeit vorhandener Entwurfs- und Fertigungswerkzeuge zur ersten Synthese eines Verhaltensmodells einer analogen Schaltung unter Rückgriff auf ideale analoge Operatoren. Gemäß den Ausführungsbeispielen der vorliegenden Erfindung dienen diese idealen analogen Operatoren der Erzeugung einer „analogen" Netzliste, die dann unter Rückgriff auf die generalisierte Sammlung mit Delta-Sigma-Operatoren in eine „logische" Netzliste konvertiert wird. Zu diesem Zweck werden die Delta-Sigma-Operatoren so konfiguriert, dass sie den idealen analogen Operatoren 1:1 entsprechen. Nach der Konvertierung der analogen Operatoren in logische unter Rückgriff auf die Delta-Sigma-Operatoren kann die entworfene logische Schaltung unter Verwendung verfügbarer Routing- und Fertigungswerkzeuge geroutet und gefertigt werden.
  • Ausführungsbeispiele der vorliegenden Erfindung bieten erhebliche Vorteile. Weil eine generalisierte Sammlung mit Delta-Sigma-Operatoren genutzt wird, können die Operatoren beispielsweise in beliebiger Reihenfolge verknüpft werden, um jede analoge Schaltung zu realisieren, die mit dem Simulationswerkzeug für analoge Schaltungen konfiguriert wurde. So bleiben die Vorteile der Verarbeitung von Eingabesignalen in der analogen Domäne (z. B. sehr schnelle Verarbeitung für Echtzeitanwendungen) und gleichzeitig die Vorteile der digitalen Signalverarbeitung (z. B. Immunität gegen Drift und Rauschen) erhalten. Zudem lässt sich der allgemeine Entwurfsprozess erheblich vereinfachen, weil ein Blockanalogdiagramm, das dem Schaltungskonstrukteur vertraut ist, direkt in einen Satz von Operatoren in der Delta-Sigma-Domäne konvertiert werden kann. Da die Ausführungsbeispiele vorhandene Werkzeuge für den Entwurf und die Fertigung von Schaltungen nutzen können, benötigt der Schaltungskonstrukteur kein Spezialwissen zur Delta-Sigma-Verarbeitung. Stattdessen lässt sich in der analogen Domäne ein Verhaltensmodell einer Schaltung entwerfen und simulieren und dann automatisch in die Delta-Sigma-Domäne überführen und so eine schnelle und kostengünstige Implementierung als Logikmatrix in jedem gewünschten Logikbaustein (z. B. FPGA, anwendungsspezifische integrierte Schaltung usw.) garantieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Dem besseren Verständnis der vorliegenden Erfindung dienen folgende Beschreibung und die beigefügten Zeichnungen, in denen identische Elemente mit denselben Bezugsnummern gekennzeichnet sind. Zeichnungen:
  • 1A–1J veranschaulichen beispielhaft Operatoren einer Sammlung gemäß der vorliegenden Erfindung;
  • 2 veranschaulicht ein System für den Entwurf und die Fertigung einer Schaltung in einer Delta-Sigma-Domäne gemäß eines Ausführungsbeispiels der vorliegenden Erfindung;
  • 3 ist ein Realisierungsbeispiel einer analogen Schaltung unter Verwendung einer generalisierten Sammlung von Operatoren gemäß den Ausführungsbeispielen der vorliegenden Erfindung; und
  • 4 veranschaulicht ein Beispiel für ein Flussdiagramm von der Funktionsweise des Konverters im System aus 2.
  • DETAILBESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN
  • Ausführungsbeispiele der vorliegenden Erfindung können für die erhebliche Verbesserung der Realisierung von Lösungen für eines der vielen Signalverarbeitungsprobleme verwendet werden. Ein solches Signalverarbeitungsproblem stellt beispielsweise die Addition des linken und rechten Signals eines Audio-Stereosignals dar. Lösungen für dieses Problem werden in der Regel in der Mehrbit-Digital-Domäne durch Addition zweier Mehrbitwerte realisiert. Im Gegensatz dazu wird unter Rückgriff auf die Delta-Sigma-Domäne gemäß der vorliegenden Erfindung jeder Kanal des Stereosignals als ein Bitstrom dargestellt, der das analoge Signal dieses Kanals sowie das durch das Abtasten des Signals entstehende Quantisierungsrauschen abbildet. Daher können an den zwei Signalen mathematische Operationen (z. B. jede beliebige logische und/oder arithmetische Operation) durchgeführt werden, als ob die beiden Signale analoge Signale wären.
  • Zur Implementierung der digitalen Signalverarbeitung in der Delta-Sigma-Domäne ohne die Nachteile des angeführten Standes der Technik sind die Ausführungsbeispiele so ausgelegt, dass eine generalisierte Sammlung mit Operatoren gemäß festgelegter Konventionen geschaffen wird. Allgemein gesprochen dienen die Operatoren der Erzeugung generalisierter Implementierungen mathematischer Operationen auf eine Art, die gewährleistet, dass die Operatoren zur Implementierung einer analogen Schaltungsfunktion in beliebiger Reihenfolge miteinander verknüpft werden können.
  • Wie in 1A gezeigt, umfasst die Implementierung linearer Operatoren mindestens zwei Teile: (1) Gewährleistung der Abgeschlossenheit durch Skalierung (z. B. Normalisierung) von mindestens einer der Eingaben und einer Ausgabe des Operators 102 zur Gewährleistung einer gültigen (d. h. stabilen und/oder begrenzten) n-Bit-Ausgabe (wobei n größer als 1 sein kann) und (2) Remodulation der n-Bit-Ausgabe in einem Delta-Sigma-Remodulator 104 zur Reduzierung der Wortlänge auf ein Zweistufensignal, das in der Delta-Sigma-Domäne als Bitstrom dargestellt werden kann. In 1A werden im Gegensatz zu einer Ausgabe der mathematischen Operation, die durch den Operator 102 implementiert wird, die erste und zweite Eingabe A und B skaliert. Nach Möglichkeit werden lineare Operationen verwendet, weil jedem Anstieg in der Wortlänge, der aus der linearen Operation resultiert, durch Remodulation der n-Bit-Ausgabe in einen Bitstrom begegnet wird. Die Remodulationsfunktion kann als ein Teil jedes Operators in der Sammlung und/oder als ein einzelner Operator der Sammlung ausgebildet werden, der nachfolgend mit einem zur Implementierung einer mathematischen Operation verwendeten anderen Operator verknüpft wird.
  • Beispielsweise ist mindestens eine Eingangssignalleitung des generalisierten Operators aus 1A so konfiguriert, dass ein analoges Signal (z. B. Gleitkommasignale) eines skalierten (d. h. normalisierten) Bereichs wie "+1" bis „–1" dargestellt wird. Diese Konvention ist willkürlich und wird für die gesamte Verarbeitung beibehalten (d. h., jeder Bereich und/oder jede Notation kann verwendet werden). Im obigen Beispiel wären "+1" und "–1" die einzigen beiden Werte, die ein gegebenes Signal annehmen kann, beispielsweise unter Verwendung einer binären 0 im Bitstrom zur Darstellung von "+1" und einer binären "1" zur Darstellung von "–1". Wenn die beiden Signale A und B dieser Konvention entsprechen, liegt ein Signal, das aus dem Operator resultiert, im Bereich von "+2" bis "–2". Für lineare Operatoren kann die Skalierung natürlich vorzugsweise am Ausgangssignal statt am Eingangssignal erfolgen. In jedem Fall wird die Operation 102 so normalisiert, dass ein gültiges Ergebnis garantiert ist.
  • Durch Wahl einer Signalskalierung und durch derartige Skalierung oder Begrenzung mindestens eines der Eingangssignale und eines Ausgangssignals der mathematischen Operation, dass die Ausgabe innerhalb eines festgelegten Bereichs liegt, wird die „Abgeschlossenheit" gewährleistet. Die Gewährleistung der Abgeschlossenheit ermöglicht eine beliebige Abfolge solcher Funktionsoperatoren, ohne dass eine anwendungsspezifische Skalierung nötig ist, und garantiert, dass der Remodulator nicht gesättigt wird. Bei einigen Operatoren wird die Begrenzung durch Existenz einer Rückkopplungsschleife innerhalb der Anwendung erzielt.
  • Bei der Konfiguration linearer Operatoren ist ebenfalls darauf zu achten, dass gewährleistet wird, dass eine Delta-Sigma-Implementierung des Operators oder der Funktion für die gewünschte analoge Operation realisierbar ist. Ferner ist darauf zu achten, dass gewährleistet ist, dass die Delta-Sigma-Operation für alle Eingabebedingungen gültig ist, die von der analogen Operation eingehalten werden.
  • Ausgaben der mathematischen Operation, die sich auf mehrere Bit erstrecken, werden über den Remodulator 104 in einen Einzelbitstrom remoduliert. Wie vorher erwähnt können die Operatoren der Sammlung so konfiguriert werden, dass sie eine Remodulationsfunktion umfassen, oder wahlweise kann ein separater Remodulator-Operator mit einem für die Implementierung einer mathematischen Operation verwendeten Operator kombiniert werden. Die Stabilität wird durch Begrenzungsintegratoren innerhalb des Remodulators und Begrenzung der Signale auf einen festen Bruchteil (z. B. ±0,8) ihres absoluten Maximalwertes gewährleistet.
  • Ein Remodulator kommt zum Einsatz, weil eine lineare Operation an einem oder mehreren Bitströmen dazu führt, dass die Wortlänge von einem Bit zu mehreren Bit zunimmt, auch wenn das Ergebnis zur Begrenzung auf den Bereich der ursprünglichen Signale reskaliert wird. Eingaben für die Additionsoperation (A/2 + B/2) in 1B können über Normalisatoren (106) skaliert werden. Im beispielhaften Operator aus 1B, bei dem sich jedes der Eingangssignale A und B im Bereich von "–1" bis "+1" bewegen kann, implementieren die Normalisatoren eine Skalierung von 0,5.
  • So wird beispielsweise angenommen, dass die Eingänge A und B als das Vorzeichenbit einer „virtuellen" Zwei-Bit-Notation dargestellt werden, wobei "+1" als virtuelle Zwei-Bit-Darstellung "01" und "–1" als virtuelle Zwei-Bit-Darstellung "11" dargestellt wird und das erste Bit jeder Zwei-Bit-Darstellung das Vorzeichenbit ist. Wie hier bereits erwähnt, bildet eine „virtuelle Zwei-Bit-Darstellung" eine Binärschreibweise, die praktisch als einzelnes Bit dargestellt werden kann und sich daher für die Bitstrom-Domäne eignet.
  • In 1B können mit diesem einzelnen Bit die Werte "+1" und "–1" dargestellt werden, sofern die genannte Konvention während der gesamten Verarbeitung eingehalten wird, weil sich nur das Vorzeichenbit der virtuellen Zwei-Bit-Darstellung ändert. Weil das Vorzeichenbit der skalierten virtuellen Zwei-Bit-Darstellung das einzige Bit ist, dessen Zustand sich ändert, kann dieses Bit allein von jedem der Normalisatoren 106 an einen Addierer 108 übergeben werden, um die Implementierung der Funktion (A/2 + B/2) abzuschließen.
  • Der lineare Operator 108 implementiert die Funktion (A/2 + B/2) unter Rückgriff auf einen Halbaddierer, der nur zwei Gatter enthält. Diese Additionsoperation ergibt einen Wert CS.0, der einen von drei Werten annimmt: "+1", "0", "–1", wobei jeder dieser Werte durch zwei Bits dargestellt wird. Die Werte können in der Form 01, 00, 11 kodiert werden.
  • Wie Fachleute erkennen werden, schließen herkömmliche Delta-Sigma-Modulatoren, die dem Akzeptieren eines analogen Signals dienen, ein Filter ein, das die komplette Auflösung des analogen Signals besitzt (d. h. im Grunde ein analoges Filter). Weil das bei einem gemäß der vorliegenden Erfindung konfigurierten Remodulator eingehende Signal auf Werte begrenzt ist, die durch einige Bits Genauigkeit dargestellt werden können, schließen die digitalen Komponenten, die für die Implementierung des Remodulators benötigt werden, im Gegensatz dazu ausschließlich Integratoren (in Form von Akkumulatoren) mit diesen einigen Bits Genauigkeit ein (d. h. eine geringe Anzahl von Gattern). Die erzeugte Ausgabe ist ein Bitstrom aus Einsen und Nullen, deren Dichte in diesem ersten Beispiel gleich (A/2 + B/2) ist.
  • Ein digitales Realisierungsbeispiel der Operation (A/2 + B/2) für ein Paar zweistufiger Signale mit einem konfigurierten Halbaddierer unter Verwendung von zwei Gattern sieht wie folgt aus:
    Ausgeführte Operation Binärdarstellung in Zweierkomplement-Schreibweise (in allen Fällen mit Rechenbinärkomma aufgeführt)
    A/2 A.1
    B.1
    B/2
    A/2 + B/2 CS.0
    wobei C = A.and.B und S = A.exnor.B oder in Form einer Wahrheitswerteta belle:
    A B CS WERT
    0 0 01 +1
    1 0 00 0
    0 1 00 0
    1 1 11 –1
  • Man wird erkennen, dass das Ergebnis einer Addition der A- und B-Signale eine Bruchlänge von null Bits enthalten wird, weil die virtuellen Zwei-Bit-Darstellungen von "+0,5" und "–0,5" jeweils einen Bruchteil von "0,1" enthalten. Aus diesem Grund wird die Ausgabe von 108 in 1B als ein Zwei-Bit-Wert "CS.0" bezeichnet, um das Fehlen jeglichen Bruchteils widerzuspiegeln. Auf Wunsch kann der Addierer natürlich so konfiguriert werden, dass er Gatter enthält, die summierte Werte mit enthaltenen Bruchteilen verarbeiten.
  • Um in der Delta-Sigma-Domäne zu bleiben, muss die Dreistufensignalausgabe vom Additionsoperator zurück in ein Zweistufensignal remoduliert werden, das erneut als einzelnes Bit dargestellt werden kann. Durch Verwendung eines Rauschformungsremodulators 104 wird das zusätzliche Quantisierungsrauschen, das für die Eingrenzung der Ausgangspegel erforderlich ist, aus dem Signalband herausgehalten. 1C veranschaulicht beispielhaft ein Symbol, das in dem später beschriebenen Entwurfs- und Fertigungssystem für Schaltungen für die Auswahl des Bitstrom-Additionsoperators aus 1B zur Aufnahme in ein Schaltungslayout verwendet werden kann.
  • Unter Verwendung des Standardmodells eines Diskretzeit-Delta-Sigma-Modulators, wie er in 1D dargestellt ist, kann ein Remodulator zweiter Ordnung für die Rückkonvertierung der Ausgabe einer linearen mathematischen Operation in ein Binärsignal implementiert werden. Die Ausgabe der beiden diskreten Zeitintegratoren 110 und 112 (die Zustandsvariablen des Modulators) werden beispielsweise auf ±2 bzw. ±4 begrenzt, weil diese Stufen nicht mit der regulären Funktion des Remodulators (unter 0,8 der vollen Spanne) in Konflikt geraten, aber verhindern, dass die Rückkopplungsschleife 114 des Remodulators oszilliert. Ein als Schwellwertgerät implementierter Quantisierer 116 erzeugt die Einfach-Bit-Ausgabe mit den Werten "+1" bzw. "–1", die ein Verzögerungsglied 118 durchläuft. Das Verzögerungsglied 118 kann natürlich auch vor dem Quantisierer 116 implementiert und mit dem zweiten Integrator kombiniert werden, welcher dann als eine Verzögerung um ein Abtastintervall in seinem Vorwärtszweig aufweisend angezeigt werden kann.
  • Die Bruchwortlänge beider Integratoren im Remodulator hängt nur von der binären Darstellung des Wertes der Funktion ab, der Eingabe für den Remodulator ist. Im Falle von (A/2 + B/2) nehmen die Ausgaben nur ganzzahlige Werte an, und eine Brucherweiterung ist daher nicht erforderlich. Ohne Bruchbits in der Remodulator-Eingabe kann der Ganzzahlteil der Integratoren im Remodulator aus 1D durch digitale Akkumulatoren der Länge 3 und 4 Bit implementiert werden, um die Wortlänge in den Integratoren zu ermöglichen.
  • In einer alternativen Ausführungsform kann das Verhalten jedes Operators in der Sammlung, einschließlich des Remodulators, als logische Zustandsmaschine implementiert werden. Bei einer gegebenen Eingabebitstromsequenz heißt das, dass eine zugehörige Bitstromausgabe gemäß dem Verhaltensmodell der Funktion des Operators in der Delta-Sigma-Domäne erzeugt werden kann.
  • Eine komplette Funktion für (A/2 + B/2) des Halbaddierers in 1B, einschließlich des Remodulators, kann beispielsweise in 130 Gattern implementiert werden. Im Gegensatz dazu würde ein analoger Funktionsverstärker für die Ausführung derselben Funktion mit einem vergleichbaren Rauschabstand bei komplementären Metall-Oxid-Halbleitern in 1-Mikron-Ausführung eine Siliciumfläche von mehr als 1000 Gattern belegen.
  • Durch Entwicklung einer Sammlung linearer Operatoren gemäß den definierten Beschränkungen in Übereinstimmung mit der vorliegenden Erfindung lassen sich in der Delta-Sigma-Domäne unter Verwendung stabiler Operatoren garantiert gültige Ergebnisse erzielen, ohne dazu in die analoge Domäne oder eine digitale Mehrbit-Signalverarbeitungsdomäne wechseln zu müssen. Da für jeden stabilen Operator zudem garantiert werden kann, dass er gültige Ergebnisse liefert, entsteht ein Rahmen, aus dem heraus Operatoren zur Implementierung komplexer analoger Funktionen in beliebiger Reihenfolge miteinander verknüpft können. Dieser Rahmen bildet die Basis für einen Entwurfs- und Fertigungsprozess für Schaltungen im Einklang mit einem weiteren Aspekt der vorliegenden Erfindung.
  • So entsteht eine Sammlung linearer Operatoren, in der Ausgaben nach Möglichkeit begrenzt werden. Die Begrenzung funktioniert aber nicht für alle Operatoren. Hinsichtlich von Operatoren wie Integratoren, bei denen der Integrator gesättigt wird, wenn die Eingabe entsprechend lang ist, schafft die Begrenzung beispielsweise keine Abgeschlossenheit.
  • Zudem ist die Multiplikation in der Domäne das Äquivalent der Faltung in der Frequenzdomäne. Wenn beide Operanden Quantisierungsrauschen enthalten, resultiert die Faltung eines Rauschspektrums mit dem anderen darin, dass das Rauschen in das interessierende Signalband gestreut wird. Zur Lösung dieses Problems ist einer der Operanden eines Multiplikationsoperators gemäß der vorliegenden Erfindung ohne Quantisierungsrauschen konfiguriert (d. h., ein Quantisierungsrauschanteil, der relativ zum anderen Operanden reduziert wird, wobei das Signal des reduzierten Quantisierungsrauschens hier als ein „quantisierungsrauschfreies Signal" bezeichnet wird, das kein Delta-Sigma-Signal ist). Eine Multiplikationsoperation wird beispielweise durch Multiplizieren eines Bitstroms mit einem Mehrbitwert implementiert, der frei von Quantisierungsrauschen ist. Fachleute werden erkennen, dass der quantisierungsfreie Operand ein fester Koeffizient oder eine dynamische Variable sein kann.
  • Eine Form der Multiplikation ist die Skalierung oder Dämpfung. Die Dämpfung um α (α) lässt sich beispielsweise wie folgt implementieren: Y = A.α + B.(1 – α), wobei in der gewählten Kodierungskonvention A = Signal, B = Wert 'null' und 0 ≤ α ≤ 1. In 1E wird ein Multiplikationsoperator für die Implementierung der Dämpfung oder Skalierung veranschaulicht. Hier dienen zwei Signaleingänge, die der vorher beschriebenen Konvention entsprechen, als Eingaben für den Operator. Diese Eingaben werden den Multiplikatoren 120 bzw. 122 unterworfen. Der für die Skalierung verwendete Wert (α), der eine Variable sein kann, ist in Mehrbitform ausgedrückt. Die Mehrbitvariable kann beispielsweise als ein Zweierkomplement-Bruch bis n Bit Genauigkeit ausgedrückt werden, was ermöglicht, dass jede 1-Bit-Multiplikationsoperation, mit A oder B, ein Multiplexer sein kann, der in Fall A zwischen dem Koeffizient (α) oder seinem Komplement (–α) wechselt. Für Mehrbitwerte kann in Verbindung mit jedem Operator der vorliegenden Erfindung jedes Codeformat verwendet werden (z. B. Zweierkomplement-Format, Gray-Code-Format usw.).
  • Wie beim Additionsoperator sind die Eingangssignale A und B jeweils Ein-Bit-Ströme, in denen das Vorzeichenbit einer virtuellen 2-Bit-Darstellung der Eingabewerte +1 und –1 für jedes Signal verwendet wird. Jedes dieser Eingangssignale wird an die Multiplikatoren 120 und 122 übergeben, in denen sie mit dem Koeffizienten α oder (1 – α) multipliziert werden. Die Ergebnisse aus diesen Multiplikatoren sind Mehrbitwerte, die im Gegensatz zu den Ausgaben der in 1B durchgeführten linearen Addition einen Bruchteil mit der vom Schaltungskonstrukteur gewünschten Auflösung enthalten.
  • Die Ausgaben der Multiplikatoren 120 und 122 können beispielsweise entweder einen Wert von +α, der die Darstellung 0.α1α2...αn-11 aufweist, oder –a annehmen, das als 1.α1α2...αn-11 dargestellt wird. Natürlich werden in der Ausgabe des Multiplikators 122 die Werte (1 – α) bzw. –(1 – α) dargestellt. Es wird darauf hingewiesen, dass die Ausgaben der Multiplikatoren immer einen Bruchteil zur Folge haben, der mit einer 1 endet, weil die Auflösung von Wortlängen immer mit der letzten 1 in diesem Wort endet. Die hinsichtlich –α durchgeführte Inversion lässt sich mittels exklusiver ODER-Gatter durchführen.
  • Fachleute werden erkennen, dass für die Darstellung der Summe der Produktterme nur (n – 1) Bruchbits benötigt werden, so dass der Remodulator nur um (n – 1) Bruchbits erweitert werden muss. Die Ausgaben der Multiplikatoren 120 und 122 gehen an den Addierer 124, der die Summe der Produktterme als Mehrbitwert in dem für die Eingangssignale A und B festgelegten Bereich bildet (d. h. im Bereich von ±1).
  • Der Remodulator 104 des Operators in 1E kann hinsichtlich des Additionsoperators ähnlich wie die vorher beschriebenen konfiguriert werden; der einzige Unterschied besteht darin, dass die Anzahl der Gatter im Remodulator aus 1E in Übereinstimmung mit der parametrisierten Wertausgabe des Addierers 124 konfiguriert werden muss. So können beispielsweise je nach dem Mehrbit-Bruchteil der an den Remodulator aus 1E übergegebenen Eingabe zusätzliche Stufen verwendet werden, um die Bruch-Bit-Additionen zu propagieren, und die Anzahl der Gates in jedem der diskreten Integratoren kann entsprechend erhöht werden. Für die beiden Integratoren des Remodulators können beispielhaft zuzüglich zu den 130 Gattern für den Ganzzahlteil des vorher besprochenen Remodulators zweiter Ordnung 20 Gatter pro Bruchbit verwendet werden. Die Dämpfungsfunktion wird so als ein parametrisiertes Sammlungsmodul mit der Bruchlänge n als Parameter behandelt. Die logische Teilschaltung für den Bruchteil des Remodulators kann automatisch von einem Schaltungskonstruktionssystem und dem Verfahren gemäß der vorliegenden Erfindung zusammengesetzt werden.
  • Ein beispielhaftes Modell für die oben erwähnte Funktion im Simulationswerkzeug für analoge Schaltungen lautet: y(n) = (α)a(n-1) + (1 – α)b(n-1) + e'(n-1) wobei Zeichen in Kleinbuchstaben eine Probe in der Zeitdomäne bezeichnen (im Gegensatz zu Zeichen in Großbuchstaben, die für die Bezeichnung der Verarbeitung in der Frequenzdomäne dienen), und worin das kleine e das Quantisierungsrauschmodell des Remodulators bildet. Die Verwendung eines beispielhaften Modells im Simulationswerkzeug für analoge Schaltungen wird nach der Abhandlung einer beispielhaften Delta-Sigma-Sammlung mit Operatoren als weiterer Aspekt dieser Erfindung erläutert. Ein ähnliches Modell für den Additionsoperator kann zur Verwendung im Simulationswerkzeug für analoge Schaltungen wie folgt konfiguriert werden: y(n) = 0,5a(n-1) + 0,5b(n-1) + e'(n-1)
  • In Ergänzung zu den oben erwähnten Operatoren kann zur Implementierung digitaler Signalverarbeitungsfunktionen für einen Bitstrom in der Delta-Sigma-Domäne eine komplette Sammlung mit Operatoren entwickelt werden (z. B. Differenzierer, FIR-Filter, Integratoren, automatische Verstärkungsregler (AGC) usw.). Beispielsweise kann ähnlich wie der vorher beschriebene Additionsoperator ein Subtraktionsoperator konfiguriert werden; mit der Ausnahme, dass der Subtraktionsoperator statt der Funktion (A/2 + B/2) die Funktion (A/2 – B/2) implementiert. Wie beim Additionsoperator übergibt der Subtraktionsoperator die Ausgabe der mathematischen Funktion an einen Remodulator, um zu gewährleisten, dass die Ausgabe innerhalb der Delta-Sigma-Bitstrom-Domäne verbleibt.
  • Der Skalierungsoperator kann beispielsweise für die automatische Verstärkungsregelung oder als Multiplikationsoperator, der Teil eines Gegentaktmodulators bildet, verwendet werden. In der Regel schließt die Skalierung die Multiplikation des Eingangssignals mit einem festen Wert ein. Fachleute werden erkennen, dass es in einigen Fällen jedoch erforderlich sein kann, ein analoges Eingangssignal mit einer nichtlinearen Funktion zu bearbeiten, die beispielsweise durch einen Polynomausdruck des Eingangssignals dargestellt wird. Ferner werden Fachleute erkennen, dass die Multiplikation zweier Signale, die jeweils Quantisierungsrauschen enthalten, einen Rauschanteil zur Folge hat, der über das interessierende Signalband gestreut wird und dadurch den Abruf des ursprünglichen Signals verhindert. Ausführungsbeispiele der vorliegenden Erfindung enthalten einen Operator für die Realisierung einer nichtlinearen Funktion.
  • Genauer gesagt wird in 1F ein Operator mit einer nichtlinearen Funktion F des Eingangssignal A veranschaulicht. Hier entspricht das Eingangssignal A der im Hinblick auf die anderen Operatoren der Sammlung verwendeten Konvention (z. B. ein Bitstromwert im Bereich ±1). Das Eingangssignal A wird an einen Multiplikator 130 übergeben, dessen Ausgabe an einen Addierer 132. Parameter, die als der Multiplikatoroperand m und der Koeffizient b (der der Ausgabe vom Multiplikator 130 im Addierer 132 hinzugefügt wird) bereitgestellt werden, können wie folgt von einer nichtlinearen Funktion abgeleitet werden.
  • Für einen gegebenen Wert x (z. B. X0) entlang der nichtlinearen Funktion F wird eine Tangentiallinie zur Funktion gezogen. Die nichtlineare Funktion kann beispielsweise ein Polynomausdruck sein. In 1F wird die nichtlineare Funktion durch Block 134 dargestellt. Für einen gegebenen Punkt entlang der x-Achse dieser Funktion wird die Gleichung einer Linie, die an diesem Punkt tangential zur Funktion ist, in Block 136 berechnet (d. h.: y = mx + b). Zur Durchführung dieser Berechnung wird das Eingangssignal A über ein Tiefpassfilter 138 an Block 136 übergeben, welcher einen Schätzwert des Eingangssignals A ohne den Rauschanteil erzeugt.
  • Somit werden für jeden Punkt entlang der nichtlinearen Funktion die Parameter m und b entsprechend der linearen Gleichung für die Darstellung der Tangentiallinie zu diesem Punkt berechnet (z. B. m = f'(X0) und b = f(X0) – mX0). Da das Eingangssignal A erheblich überabgetastet wurde, kann die nichtlineare Funktion als über eine definierte Dauer relativ zum Eingangssignal konstant bleibend gelten. Dies ermöglicht die relativ genaue Schätzung der Parameter m und b. Bedingt dadurch werden der Multiplikator 130 und der Addierer 132 als lineare Funktionen implementiert, für die eine gültige Ausgabe ermittelt werden kann. Diese Ausgabe kann dann ähnlich wie in der Beschreibung für den Dämpfungsoperator in 1E remoduliert werden.
  • Zur Komplementierung des Bitstroms kann durch eine einzelne Nein-Schaltung ein Signalnegationsoperator implementiert werden. Da die Wortlänge nicht gewachsen ist, muss die Ausgabe der Negationsoperation nicht remoduliert werden. Somit kann die Negation eines Signals mit nur einem Gatter implementiert werden. Ein beispielhaftes Modell für diese Funktion im Simulationswerkzeug für analoge Schaltungen lautet: Y(n) = a(n-1)
  • Zu beachten ist, dass der Rauschanteil in diesem Simulationsmodell nicht zunimmt, da keine Remodulation erforderlich ist. Die Negation des B-Eingabestroms in früheren Funktionen wird als parametrisierter Aspekt behandelt.
  • Gemäß einer Sammlung der vorliegenden Erfindung können auch ein Komparator-Operator, ein Differenzierer-Operator und ein Integrator-Operator konfiguriert werden, so dass deren Ausgaben unter Rückgriff auf einen Remodulator in der Delta-Sigma-Domäne verbleiben. Ein Komparator-Operator wie der in 1G kann beispielsweise für das Vergleichen zweier Bitströme für einen gewünschten Zweck verwendet werden (um zu ermitteln, welcher der beiden Bitströme größer ist). Die beispielhafte Komparatorfunktion in 1G kann zu einem Funktionsverstärker analogisiert werden, der sich hinsichtlich der Frequenz wie ein Kleinsignalintegrator verhält.
  • Genauer gesagt kann ein Komparator (Funktionsverstärker oder Kleinsignalintegrator) mittels eines zusätzlichen bei ±1 gekappten diskreten Zeitintegrators vor dem Remodulator implementiert werden. Die Präsenz eines Integrators in der Signalübertragungsfunktion des Komparators ähnelt den Merkmalen eines herkömmlichen analogen Funktionsverstärkers mit vollständiger Kompensation. Bei Viertelskalierung der Eingaben wird für jeden Integrator des Remodulators 104 ein Bruchbit benötigt.
  • Bezugnehmend auf die exemplarische Implementierung in 1G werden die Eingänge A und B mittels Normalisierer 140 und 142 normalisiert. Durch Teilung des Bereichs der einzelnen Eingangssignale werden innerhalb der einzelnen Signale Bruchbits erzeugt. Es kann zwar jeder Teiler genutzt werden, in der beispielhaften Implementierung in 1G kommt jedoch ein Viertelteiler zum Einsatz, um eine Pufferzone bereitzustellen, in der relativ sicher ist, dass sich die Operation eines nachgelagerten Akkumulators 144 in einem linearen Operationsbereich bewegt. Das heißt, dass durch den Einsatz des Viertelteilers zusätzliche Zustände zwischen +1 und –1 entstehen, die Raum für den Akkumulator geben, der als Aufwärts-/Abwärtszähler dient, um innerhalb eines linearen Operationsbereichs zu bleiben. Die Ausgaben von den Normalisierern 140 und 142 werden einem Addierer 146 übergeben, der eine Mehrbitausgabe mit Zweibit-Bruchteil erzeugt.
  • Der Akkumulator 144 kann unter Verwendung eines zusätzlichen Addierers 148 mit einer positiven Rückkopplungsschleife mit Verzögerungsglied 150 konfiguriert werden. Die Mehrbitausgabe von Addierer 148 wird dann als Eingabe mit Bruchteil von einem Bit an Remodulator 104 übergeben. Ein beispielhaftes Symbol, das für die Darstellung des Bitstrom-Komparator-Operators in 1G verwendet werden kann, ist in 1H veranschaulicht.
  • Eine wichtige Funktion des Komparator-Operators in 1G ist die Konfiguration eines Integrators, dessen Ausgabe ein Bitstrom ist. Dementsprechend veranschaulicht 11 einen Integrationsoperator. In 11 wird ein Eingangssignal A an einen Normalisierer 160 übergeben, der das Eingangsignal mit einer Mehrbit-Zeitkonstante, die als ΔT/2Ti dargestellt ist, multipliziert. Die Ausgabe vom Normalisierer 160 wird dann an einen Komparator-Operator übergeben, der entsprechend dem in 1G gezeigten Komparator-Operator konfiguriert werden kann.
  • Neben dem Erhalt des normalisierten A-Eingangssignals liefert der Integrator-Operator auch eine negative Rückkopplungsbahn als B-Eingangssignal an den Komparator 162. Zu beachten ist, dass die dem Komparator gelieferte Rückkopplungsbahn einen Subtraktionsoperator 164 enthält, der ähnlich wie der Additionsoperator aus 1B konfiguriert werden kann, wobei aber eine der beiden Eingaben in 1B invertiert wird. Zudem enthält die dem Komparator 162 gelieferte negative Rückkopplungsbahn ein Verzögerungsglied 166 (ein Abtastintervall). Fachleute werden erkennen, dass die Kombination des Subtraktionsoperators mit dem Ausgangssignal y und eine verzögerte Version des Ausgangssignals y in der Rückkopplungsbahn eine Differentiation implementiert. Diese Funktion wird in einer negativen Rückkopplungsbahn verwendet, die den Wert von A und B gleich hält, so dass der Ausgabewert y begrenzt bleibt. Wie Fachleute ferner erkennen werden, resultiert die Aufnahme einer solchen Differentiation in die Rückkopplungsbahn zum Komparator 162 in einer Integrationsfunktion, in der y Folgendem entspricht: 1/Ti∫a.dt + C
  • Ein Modell für die Komparatorfunktion im Simulationswerkzeug für analoge Schaltungen lautet: Y(n) = y(n-1) + 0,25a(n-1) – 0,25b(n-1) + e'(n-1)
  • Eine beispielhafte Konfiguration für diese Funktion ergibt Skalierungsfaktoren größer als Eins. Durch Verwendung der Dämpfungsfunktion und die Festlegung B = (α)Y, weil B zwangsweise gleich A ist, gilt Y = (1/α)A.
  • Ein Differenzierer kann durch Rückgriff auf bereits beschriebene Operatoren implementiert werden. Das heißt, ein Differenzierer ist implementierbar gemäß Beschreibung in Bezug auf den Integrator in Abbildung 1I durch Erzeugen einer verzögerten Version eines Eingangssignals (z. B. durch Implementierung als Flip-Flop mit einem Eingang), dessen Ausgabe zusammen mit dem ursprünglichen Eingangssignal an einen Subtraktionsoperator übergeben wird. Im Fall der Komparator-, Differenzierer- und Integrator-Operatoren wird die Ausgabe an einen Remodulator 104 übergeben, um zu gewährleisten, dass die Operation in der Delta-Sigma-Domäne verbleibt.
  • Filter-Operatoren können ebenfalls gemäß Ausführungsbeispielen der vorliegenden Erfindung konfiguriert werden. So kann die Sammlung beispielsweise so konfiguriert werden, dass sie Filter enthält, die nach dem Biquad-Prinzip konstruiert sind, bei dem die Funktion des Filters in stabile Komponenten aufgeschlüsselt wird. In dieser Hinsicht können Biquadfilter-Operatoren auf bekannte Weise konfiguriert werden, mit der Ausnahme, dass sich am Ausgang ein Remodulator befindet, der den Verbleib der Operation in der Delta-Sigma-Domäne gewährleistet.
  • Quadraturoszillatoren, die häufig in analogen Schaltungen zum Einsatz kommen, können mittels eines Quadraturoszillator-Operators implementiert werden. Solche Operatoren können unter Rückgriff auf bekannte digitale Differentialanalysator-Konfigurationen implementiert werden, mit der Ausnahme, dass der Mehrbit-Ausgang einem Remodulator unterworfen wird, um den Verbleib der Operation in der Delta-Sigma-Domäne zu gewährleisten.
  • Da in analogen Schaltungen häufig Gegentaktmodulatoren verwendet werden, können in die Sammlung auch entsprechende Operatoren aufgenommen werden. Solche Operatoren werden häufig für Bandpass- und Einseitenband-Anwendungen verwendet. Diese Operatoren können durch Kombination vorher beschriebener Operatoren konfiguriert werden. Ein Gegentaktmodulator-Operator lässt sich beispielsweise unter Rückgriff auf den Mehrbit-Ausgang eines Quadraturoszillators in Kombination mit einem Multiplikationsoperator konfigurieren. Solche Modulatoren können der Verschiebung eines Eingangssignals innerhalb der Frequenzdomäne durch Konvertierung des Eingangssignals in ein komplexes Signal unter Rückgriff auf einen Trägersignalgeber und die anschließende Verwendung zweier Gegentaktmodulatoren zur Erzeugung von Sinus- und Kosinus-Äquivalenten dienen.
  • Dezimationsoperatoren (z. B. zur Reduzierung der Abtastrate) können ebenfalls zur Aufnahme in die Sammlung konfiguriert werden. Fachleute werden erkennen, dass die Folge der Dezimation eines Bitstroms unter Belassung des Ergebnisses im Bitstrom erhöhtes Quantisierungsrauschen ist. Gemäß den Ausführungsbeispielen löst ein Dezimationsoperator dies durch Erhöhung der Bitrate eines Delta-Sigma-Bitstroms und Erhöhung der Ordnung der Rauschformung zur weiteren Verschiebung des verstärkten Rauschens in der Frequenz nach oben. Solch eine Funktion wird durch Verwendung eines Dezimationsfilters und anschließendes Resampling mit einem Remodulator höherer Ordnung (mindestens zweiter oder dritter Ordnung) erreicht. Solche Dezimationsoperatoren können auf bekannte Weise konfiguriert werden.
  • Fachleute werden erkennen, dass sich bei Verwendung eines Standardsimulationswerkzeugs mit einer Sammlung analoger Operatoren Delta-Sigma-Operatoren in 1-zu-1-Entsprechung mit den analogen Operatoren des Simulationswerkzeugs konfigurieren lassen. Fachleute werden zudem erkennen, dass das Simulationswerkzeug wahlweise so konfiguriert werden kann, dass es alle gewünschten Operatoren enthält, die üblicherweise vom Kunden oder Konstrukteur verwendet werden.
  • In die Sammlung kann natürlich eine beliebige Anzahl von Operatoren aufgenommen werden. Komplexere Operatoren können beispielsweise durch Kombinieren eines oder mehrerer der bereits beschriebenen Operatoren oder durch Hinzufügen weiterer Operatoren auf bekannte Weise konfiguriert werden. Zur Realisierung weiterer E-/A-Funktionen können weitere Operatoren in die Sammlung aufgenommen werden. So können neben analogen Ausgangsoperatoren und weiteren Filteroperatoren (z. B. sincn-Dezimationsfilter oder FIR-Filter) analoge Modulator-Operatoren in die Sammlung aufgenommen werden.
  • Die Implementierung der digitalen Signalverarbeitung in der Delta-Sigma-Domäne hat unter anderem den Vorteil der Reduzierung der Anzahl von Signalwegen, die für die Implementierung der digitalen Signalverarbeitung benötigt wird, sowie der Reduzierung der Komplexität der Operatoren. Zudem lässt sich durch Verarbeitung in der Delta-Sigma-Domäne mit einer relativ geringen Anzahl von Gattern höchste Genauigkeit erzielen. So hängt die Erzeugung eines präzisen Summen- und Differenzsignals aus einem linken und rechten Stereo-Tonausgang zur Gewährleistung einer genauen Kanalunterdrückung von der präzisen Gewichtung der Koeffizienten und der Angleichung der Signalwegverzögerungen ab. Bei analogen Schaltungen ist die Präzision auf die Präzision der eingesetzten analogen Komponenten (z. B. Kondensatoren, Widerstände usw.) begrenzt. Durch Verarbeitung in der Delta-Sigma-Domäne basiert die Gewichtung der Kanalkoeffizienten nicht auf Näherungswerten, so dass eine ideale Kanalunterdrückung erreicht wird. Genauer gesagt wird mit einem Remodulator zweiter Ordnung für jede Verdopplung der Überabtastrate eine zusätzliche Auflösung von 2,5 Bit erzielt, sofern das A- und B-Kanalsignal Signale mit einer Bandbreite von 20 kHz sind. Wenn der Bitstrom mit 40 MHz getaktet ist (1000 Mal höher als die Nyquist-Frequenz von 40 kHz) ergeben zehn Verdopplungen somit eine Auflösung von 25 Bit (circa 740 dB des SRV). Solche Ergebnisse lassen sich mit einer relativ kleinen Anzahl von Gattern pro Operator erzielen (z. B. in der Größe von 130 Gattern). Natürlich sind Ausführungsbeispiele innerhalb des Schutzumfangs der Ansprüche nicht auf die relativ einfache Anwendung der Stereodecodierung beschränkt, sondern können für Fachleute einfach erkennbar in einer Vielzahl von Einsatzbereichen verwendet werden, darunter, aber nicht beschränkt auf die ESB-Übertragung und andere Datenübertragungstechniken, die z. B. den Einsatz von Gegentaktmodulatoren erfordern.
  • Zudem lässt sich durch Verarbeitung in der Delta-Sigma-Domäne ein analoges Problem in seiner ursprünglichen Form erfassen und verarbeiten. Dies bildet einen Gegensatz zur herkömmlichen digitalen Signalverarbeitung, bei der die sequentielle Verarbeitung so implementiert ist, dass jedes analoge Verarbeitungsproblem in ein sequentielles Programm konvertiert werden muss. Mit anderen Worten kann die Verarbeitung in der Delta-Sigma-Domäne auf parallele Weise implementiert werden, die der zu implementierenden ursprünglichen analogen Verarbeitung ähnelt, wobei der Signalfluss durch die Delta-Sigma-Schaltung in etwa 1:1 dem Signalfluss durch ein Blockdiagramm der analogen Schaltung entspricht.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung bleiben die Merkmale der analogen Signalverarbeitung ohne begleitende Nachteile erhalten. Die bei der Verarbeitung kleiner analoger Signale auftretenden Driftprobleme haben im Vergleich zu einer analogen Schaltung beispielsweise geringe oder gar keine Auswirkung auf die Leistung der Schaltung. Parallel dazu hat das Rauschen, das in analogen Schaltungen große Auswirkungen hat, bei der Signalverarbeitung gemäß der vorliegenden Erfindung wenig oder gar keine Auswirkungen.
  • Wie vorher erwähnt umfassen die Operatoren einer Sammlung gemäß der vorliegenden Erfindung einen Remodulator bzw. sind mit diesem kombiniert, um zu gewährleisten, dass die Signalverarbeitung in der Delta-Sigma-Domäne verbleibt. Die höhere Komplexität eines Schaltungsaufbaus in Folge der Einbindung einer Vielzahl von Remodulatoren ist angesichts der Vorteile, die sich daraus ergeben, dass die Signalverarbeitung in der Delta-Sigma-Domäne verbleibt, vernachlässigbar. Im Gegensatz zur herkömmlichen digitalen Signalverarbeitung, bei der Wortgrößen bei höherem Auflösungsbedarf erheblich zunehmen können, bleiben bei einem Schaltungsaufbau, der gemäß den Ausführungsbeispielen der vorliegenden Erfindung konfiguriert ist, die Wortlängen ohne Einbußen bei der Auflösung bei einem Bit. Somit ermöglichen Ausführungsbeispiele der vorliegenden Erfindung die Konstruktion von Schaltungen, die Merkmale aufweisen, die weit über die herkömmlicher digitaler Signalverarbeitungstechniken (wie PCM) sowie die herkömmlicher konzentrierter Delta-Sigma-Verarbeitungstechniken hinausgehen, bei der die Delta-Sigma-Verarbeitung lediglich als Zwischenschritt zu Mehrbitwerten dient.
  • Ausführungsbeispiele der vorliegenden Erfindung verursachen eine relativ kleine zeitliche Verzögerung zwischen dem Empfang von Eingangssignalen und der Ausgabe der resultierenden Signale, die in einer gegebenen Stufe eines digitalen Signalverarbeitungszyklus verarbeitet wurden (d. h. eine Phasenverzögerung zwischen Empfang von Eingangssignalen und Erzeugung eines resultierenden Ausgangssignals von einem gegebenen Operator). Bei der herkömmlichen digitalen Signalverarbeitung ist diese Verzögerung aufgrund des sequentiellen Charakters der Verarbeitung und der niedrigen Abtastrate relativ groß. Weil in den einzelnen Stufen einer Schaltung, die in der Delta-Sigma-Domäne implementiert ist, nur eine relativ kleine Verzögerung entsteht, können Anwendungen, die durch die Notwendigkeit der Verarbeitung in Echtzeit Beschränkungen unterworfen sind (z. B. Rauschunterdrücker, die in Echtzeit Gegenrauschen zur Subtraktion vom ursprünglichen Signal erzeugen), einfach implementiert werden.
  • Das heißt, Ausführungsbeispiele überabtasten bei hoher Rate mit zu jedem Zeitpunkt gleichzeitig in der Schaltung aktiven Abtastwegen. Somit können Echtzeitprobleme einfach und präzise behandelt werden, da die einzelnen Stufen der Schaltung nur ein kleines Fragment des gesamten Verarbeitungszyklus auf parallele Weise implementiert. Daher lassen sich mehrere Operatoren kaskadenartig anordnen, ohne dass dabei eine Verzögerung entsteht, die eine Anwendbarkeit auf Echtzeitprobleme verhindern würde.
  • Nach der Beschreibung einer Sammlung mit Operatoren gemäß den Ausführungsbeispiele der vorliegenden Erfindung wird jetzt der Einsatz einer solchen Sammlung als Rahmen für den Entwurf und die Fertigung analoger Schaltungen als Logikbausteine in der Delta-Sigma-Domäne erläutert. In Ausführungsbeispielen erfolgt der Aufruf und die selektive Implementierung der Operatorensammlung in einer programmierbaren Struktur wie einem FPGA (frei programmierbarer Logikbaustein), bei der sich die Granularität auf einer logischen Gatterebene befindet. In alternativen Ausführungsformen können anwendungsspezifische integrierte Schaltungen (ASICs) unter Rückgriff auf die Operatorensammlung einfach und schnell entworfen und gefertigt werden. Fachleute werden erkennen, dass kundenspezifische ASICs Vorteile gegenüber Logikbausteinlösungen haben, wenn eine große Menge von Schaltungen mit identischer Funktion gewünscht wird (d. h. Massenfertigung).
  • Eine Entwurfs- und Fertigungstechnik gemäß den Ausführungsbeispielen der vorliegenden Erfindung bietet erhebliche Vorteile. Im Gegensatz zu Schaltungslayouts, die bei Echtzeitanwendungen unter Rückgriff auf analoge Geräte implementiert werden, können digitale ASICs gemäß der vorliegenden Erfindung beispielsweise relativ schnell und kostengünstig entworfen und gefertigt werden. Eine vollständig programmierbare Implementierung (wie eine Logikbausteinstruktur) gemäß der vorliegenden Erfindung lässt sich sogar mit unerfahrenem Personal mit hoher Garantie für ein ordnungsgemäßes Funktionieren noch schneller entwerfen und fertigen (innerhalb von Stunden).
  • 2 zeigt ein System 200 für die Schaffung eines Schaltungslayouts, das der Implementierung der Signalverarbeitung in der Delta-Sigma-Domäne gemäß den Ausführungsbeispielen der vorliegenden Erfindung dient. Eine Workstation 202 des Systems in 2 dient der Erfassung eines Verhaltensmodells einer analogen Schaltung (d. h. einer Schaltung, die mindestens zum Teil analog ist) in Form einer Kombination analoger Operatoren. Das analoge Problem wird daher in seiner Ursprungsform erfasst und zur Erzeugung einer „analogen" Netzliste verwendet.
  • Eine bekannte Implementierung einer Tiefpassfilter- und/oder Hochpassfilterschaltung in der analogen Domäne wird mittels dreier Funktionsverstärker und eines verstärkenden DA-Wandlers konfiguriert. Genauer gesagt wird dabei ein analoges Eingangssignal über einen analogen Eingang an den invertierenden Eingang eines Differentialverstärkers gelegt (d. h. ausgebildet mit einem ersten Funktionsverstärker). Dieser erste Funktionsverstärker bildet eine spannungsgesteuerte Stromquelle mit einem Differenzeingang. Ein Ausgang des Differentialverstärkers stellt eine Referenzspannung dar, die an einen verstärkenden DA-Wandler gelegt wird, der als digital gesteuerter Stromteiler dient. Invertierte und nicht invertierte Ausgänge des verstärkenden DA-Wandlers werden an die nicht invertierenden und invertierenden Eingänge eines zweiten Funktionsverstärkers geleitet, der als invertierender Integrator konfiguriert ist, dessen Ausgang einen Tiefpassfilterausgang bildet, der zum nicht invertierenden Eingang des ersten Funktionsverstärkers zurückgeführt werden kann. Zur Erzeugung eines Hochpassfilterausgangs kann der Tiefpassfilterausgang unter Verwendung eines dritten, als Differentialverstärker konfigurierten Funktionsverstärkers vom ursprünglichen Signal subtrahiert werden.
  • Fachleute werden erkennen, dass die Stabilität und Rauschunempfindlichkeit der analogen Schaltung von der Abstimmung der Komponenten aufeinander bestimmt wird. Zudem hängt der Betrieb vom Einsatz eines relativ teuren verstärkenden DA-Wandlers zur Implementierung einer digital programmierten Zeitkonstante ab. Diese Nachteile der Implementierung in der analogen Domäne können durch Konfigurieren der Schaltung in der Delta-Sigma-Domäne unter Rückgriff auf aus der Delta-Sigma-Sammlung ausgewählten Operatoren umgangen werden.
  • Mit Blick auf 3 wird eine Implementierung der analogen Schaltung für das oben beschriebene Hochpass- und/oder Tiefpassfilter in der Delta-Sigma-Domäne veranschaulicht. Genauer gesagt wird ein als Bitstrom dargestelltes analoges Eingangssignal in Eingangsleitung 302 an einen Differentialverstärker gespeist, der in der Delta-Sigma-Domäne als Subtraktionsoperator 304 implementiert ist. Eine Ausgabe des Subtraktionsoperators wird zur Implementierung einer festen Vorskalierung mit einem Mehrbitkoeffizient ΔT/τmin (z. B. 6 Bit oder kleiner/größer) an einen Skalierungsoperator 306 geleitet. Beispiel bei einer Signalbandbreite von 0 bis 20 kHz: τmin = 1/(2πfmax), wobei fmax = 20 kHz. Für eine exemplarischen Bitstromrate von fs = 5 MHz gilt: ΔT = 200 ns.
  • Eine Ausgabe des Skalierungsoperators 306 wird an einen zweiten Skalierungsoperator 307 geleitet, wo die Multiplikation mit einem weiteren Skalierungskoeffizienten (z. B. τmin/τ oder fc/fmax) erfolgt (z. B. 12 Bit oder kleiner/größer). Der Parameter fc ist die Eckfrequenz eines programmierbaren Filters (z. B. fc = 5 Hz – 20 kHz für das vorige Bespiel, fc ist in vordefinierten Erhöhungsschritten von bspw. 5 Hz programmierbar).
  • Eine Ausgabe vom zweiten Skalierungsoperator wird an einen Integrationsoperator 308 übergeben, der mit einem Komparator 310 mit negativer Rückkopplungsbahn ausgebildet ist, die den Differenzierer 312 und die das Verzögerungsglied 314 enthält. Die Ausgabe vom Integrationsoperator 308 bildet den Ausgang 316 des Tiefpassfilters.
  • Ein Ausgang 320 des Hochpassfilters kann mittels eines weiteren Subtraktionsoperators 318 implementiert werden, um den ursprünglichen Bitstromeingang 302 mit Ausgang 316 des Tiefpassfilters differenziell zu kombinieren. Das exemplarische Schaltungslayout in 3 kann mit etwa 1000 Gattern implementiert werden, und sogar bei einem Bitstrom mit einer Frequenz von 5 MHz liefert die Schaltung einen akzeptablen Rauschabstand bzw. Dynamikumfang innerhalb des Signalbandes. Die Charakteristika lassen sich z. B. durch Erhöhung der Oversampling-Rate und damit der Bitstromrate natürlich noch optimieren.
  • Gemäß der vorliegenden Erfindung kann mit Hilfe eines hinreichend bekannten CAD-Simulationswerkzeugs für Schaltungen und einer begleitenden Sammlung mit idealen analogen Operatoren ein Verhaltensmodell der analogen Schaltung erfasst werden. Ein solches Simulationswerkzeug ist "SystemView®" von Elanix, Inc. Ein Simulationswerkzeug wie SystemView® gibt das Verhalten der idealen analogen Operatoren vor und kann daher für die Simulation des Verhaltens der analogen Schaltung in ihrer Ursprungsform für das interessierende Signalband verwendet werden. Das Simulationswerkzeug erzeugt eine „analoge" Netzliste der für die Implementierung des Schaltungslayouts gewählten idealen analogen Operatoren.
  • Da das Verhaltensmodell der analogen Schaltung in die Delta-Sigma-Domäne überführt wird, in der die Merkmale des Flusses analoger Signale der Schaltung erhalten bleiben, spiegelt die Simulation und Überwachung (z. B. Frequenzverfolgung, Oszilloskopüberwachung usw.) der Signale mit dem Simulationswerkzeug präzise die Funktion des Schaltungslayouts nach seiner Überführung in die Delta-Sigma-Domäne wider. Somit kann die Funktion des Schaltungslayouts in einer frühen Phase des Entwurfsprozesses verifiziert werden. Natürlich können andere Simulationswerkzeuge verwendet werden, die Fachleuten wohlbekannt sind.
  • Welche Bedeutung es hat, die Funktion analoger Schaltungen im Simulationswerkzeug gemäß den Ausführungsbeispielen der vorliegenden Erfindung präzise simulieren zu können, kann nicht genug betont werden. Genauer gesagt kann der Rauschanteil der Ausgabe solcher Operatoren problemlos herausgefiltert werden, weil die Delta-Sigma-Operatoren einer generalisierten Sammlung als bandbegrenzt operierend konfiguriert sind und damit in der Delta-Sigma-Domäne lineare Operatoren sind. Da die Delta-Sigma-Operatoren so konfiguriert sind, dass sie 1:1 den idealen analogen Operatoren im Simulationswerkzeug entsprechen, sind die Operatoren der Sammlung des Simulationswerkzeugs gemäß den Ausführungsbeispielen der vorliegenden Erfindung ebenfalls als lineare Funktionen konfiguriert. Entsprechend umfassen Ausführungsbeispiele der vorliegenden Erfindung ein Simulationswerkzeug, das mit einer Sammlung idealer analoger Operatoren konfiguriert ist, in welcher ein Quantisierungsrauschanteil selektiv von den interessierenden Signalen entfernt werden kann, um die tatsächliche analoge Funktion zu überwachen, oder in welcher das Rauschen selektiv einbezogen werden kann, um die Funktion der Schaltung in der Delta-Sigma-Domäne zu überwachen. Eine solche Funktion liefert ein leistungsfähiges Simulationswerkzeug, das die Entwicklung und Modifikation präziser Entwürfe vor der Fertigung ermöglicht.
  • Somit konfigurieren die Ausführungen der vorliegenden Erfindung die Sammlung des Simulationsgerätes für analoge Schaltungen mit Operatoren, die eine präzise Simulation und Überwachung der analogen Schaltung ermöglichen, wobei eine selektive Modellierung des Quantisierungsrauschens erfolgt, die direkt nach Überführung der Schaltung in die Delta-Sigma-Domäne vorliegt. Der in 1D implementierte Remodulator kann beispielsweise durch Ersetzen des Quantisierers durch eine additive Weißrauschquelle (E) modelliert werden, wobei das lineare Modell in 1J entsteht. Mit diesem Modell lässt sich der Effekt des Quantisierungsrauschens auf die Funktion der Schaltung im Rahmen der analogen Simulation des Schaltungslayouts selektiv überwachen. Die Z-Transformation dieses Modells lautet: Y(z) = X(z)z–1 + E(z)(1 – z–1)2z–1
  • Die Signaltransferfunktion (STF) ist hier einfach z–1, eine Verzögerung um ein Abtastintervall. Die Rauschtransferfunktion (NFT) lautet (1 – z–1)2z–1. Das unterzieht das Rauschen einer Formung zweiter Ordnung und führt dazu, dass es aus dem Signalband herausgeschoben wird.
  • Durch Bereitstellung einer geeignet geformten Rauschquelle für die einzelnen Funktionen wird die Sammlung eines analogen Simulationswerkzeugs auf Y(z) = X(z)z–1 + E'(z)z–1 reduziert, wobei E' = Rauschquelle 2. Ordnung. Im Fall der Funktion (A/2 + B/2) wird das Modell zu: Y(z) = [0,5A(z) + 0,5B(z) + E'(z)]z–1
  • Die z–1-Abtastverzögerung in der Gesamtoperation ermöglicht einen geradlinigen Ansatz für die Simulation des Verhaltens eines Netzes von Operatoren.
  • Da die Ausgabe der einzelnen Funktionen nur auf den jeweils vorhergehenden Eingabewerten basiert, gibt es bei Rückkopplungsbahnen keine Konflikte. Für diese Funktion lautet die Iteration: Y(n) = 0,5a(n-1) + 0,5b(n-1) + e'(n-1)
  • Analoge Modelle für weitere Operatoren in der Delta-Sigma-Sammlung wurden bereits bei der Erläuterung der Operatoren dargelegt.
  • Zusammenfassend besteht ein weiterer Aspekt dieser Erfindung darin, dass bei Verwendung einer Sammlung des gemäß der vorliegenden Erfindung entwickelten analogen Simulationswerkzeugs (d. h. mit Blick auf die Entwicklung eines äquivalenten Satzes von Operatoren in der Delta-Sigma-Domäne) die Simulation des gewünschten analogen Systems mit mehreren Optionen für das Quantisierungsrauschen erfolgen kann. Die Rauschquelle für jede Funktionsblockinstanz wird in einer der drei möglichen folgenden Einstellungen ermöglicht:
    a) Rauschfreiheit ermöglicht die Beobachtung der
    Signale in der Zeitdomäne.
    b) Reines Signalbandrauschen ermöglicht die Beobachtung des
    Rauschabstands im Signalband.
    c) Ein vollständiges Rauschspektrum ermöglicht Bestätigung der
    Leistungsspektraldichte des
    Ausgangs der Dezimationsfilter
    und echte analoge Ausgänge
    innerhalb des Signalbands.
  • Die Abfolge der Proben für E' kann als Simulationszeit berechnet oder vorberechnet werden, weil diese unabhängig von den interessierenden Signalen sind. In Fall (b) schließt die Bandbegrenzung des Rauschens bei einer Rauschformung 2. Ordnung z. B. eine Filterung 3. Ordnung ein. Die Simulation kann durch Simulation der exakt identischen Struktur für den Remodulator, wie er in der letztendlichen Implementierung verwendet wird, an ihr logisches Limit gebracht werden. Dies limitiert jedoch die Beobachtung in der Zeitdomäne, sofern nicht jedes interessierende Signal vor der Anzeige zunächst bandbegrenzt wird.
  • Nach der Beschreibung einer exemplarischen Implementierung eines Simulationswerkzeugs für analoge Schaltungen gemäß der vorliegenden Erfindung wird erneut auf 2 und die zweite Stufe des dort veranschaulichten Systems 200 verwiesen. Eine zweite Stufe des Systems 200 aus 2 wird als Workstation 204 für den Erhalt einer „analogen" Netzliste dargestellt, die der analogen Schaltung entspricht, sowie für die Umsetzung der Schaltung in eine Kombination aus Delta-Sigma-Operatoren durch Zugriff auf eine Sammlung mit Delta-Sigma-Operatoren, die den analogen Operatoren 1:1 entsprechen. Die Funktion der Delta-Sigma-Operatoren kann in jedem gewünschten Format definiert werden, darunter, aber nicht beschränkt auf Verilog, VHDL usw.
  • Die Workstation 204 erhält die „analoge" Netzliste von der Workstation 202 und ruft die Operatoren von einem Ausgang (z. B. Datenleitungen) einer Delta-Sigma-Sammlung ab, die das Äquivalent zu den idealen analogen Operatoren bildet. Die Sammlung mit Delta-Sigma-Operatoren kann als Implementierungssammlung der Workstation 204 gelten, die alle für die Konfiguration der einzelnen Delta-Sigma-Operatoren als Gatterebenenstruktur benötigten Details enthält. Somit wird ein rein analoges Problem (d. h. das Verhaltensmodell der analogen oder analogen/digitalen Schaltung) in eine logische Netzliste umgesetzt, die unter Verwendung einer Logikebenenbeschreibung (z. B. Gatterebenenbeschreibung, VHDL-Beschreibung, Verilog-Beschreibung usw.) dargestellt wird. Nach der Umsetzung oder Konvertierung mit Hilfe eines Analoglogik-Umsetzers 206, der auf die Delta-Sigma-Sammlung zugreift, kann die logische Netzliste mittels eines herkömmlichen Synthesewerkzeugs 208 geroutet werden. Mit dem Synthesewerkzeug Galileo Logic Explorer® von Exemplar Logic Inc. lässt sich beispielsweise eine logische Netzliste aus einem Analoglogik-Umsetzer in eine geroutete Implementierung auf Logikbausteinebene umsetzen, die sich für die Fertigung einer anwendungsspezifischen integrierten Schaltung, eines FPGA oder einer anderen logikbasierten Anwendung eignet.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung können Operatoren, für die eine relativ häufige Verwendung ermittelt wurde, als vorgeroutete Strukturen implementiert und auf der Workstation 204 separat gespeichert werden. So lässt sich die Geschwindigkeit des Routing für das gesamte Schaltungslayout erhöhen. Die vorgerouteten Strukturen können z. B. über Pfad 210 aus dem Speicher abgerufen werden. Natürlich können auch häufig verwendete Kombinationen von Operatoren als vorgeroutete Strukturen konfiguriert werden. Fachleute werden erkennen, dass die vorgerouteten Strukturen dort abgerufen werden können, wo es für den Schaltungskonstrukteur wichtig ist, dass das Routing jedes Operators für eine bestimmte Zielimplementierung optimiert wird (z. B. hinsichtlich von Geschwindigkeit, Gatteranzahl usw.).
  • Neben der Konfiguration häufig benötigter Funktionen im Speicher der Workstation 204 können auch häufig benötigte Funktionen gespeichert werden, die für häufig genutzte Zielgeräte implementiert werden (z. B. in einer zielgerätespezifischen Sammlung, die über Pfad 212 aufgerufen wird). So können für ein bestimmtes Zielgerät wie z. B. einen FPGA häufig verwendete Operatoren abgerufen werden, um den Aufwand für die Konvertierung und das Routing der Logik-Netzliste in eine Wire-Datei, Implementierung auf Gatterebene, VHDL-Beschreibung oder andere Beschreibung des Schaltungslayouts zu reduzieren.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann die Workstation so konfiguriert werden, dass der Zugriff auf Schaltungsentwürfe nur nach Eingabe eines Kennworts möglich ist. Eine solche Funktion verhindert den unbefugten Zugriff auf und/oder die Fertigung einer in die Delta-Sigma-Domäne übersetzten analogen Schaltung. Mit anderen Worten: Für den Zugriff auf eine gefertigte Schaltung mit Delta-Sigma-Operatoren kann die Eingabe eines gültigen Kennwortes erforderlich sein. Das Kennwort kann zur letztendlichen Einbindung in das Zielgerät in die Wire-Datei eingeschlossen werden. Die Aktivierung des betreffenden FPGA oder der anwendungsspezifischen integrierten Schaltung ist dabei erst nach Eingabe eines gültigen Kennwortes an den entsprechenden Pins des Gerätes möglich, wobei das gültige Kennwort beispielsweise mittels bekannter Decoder-Logik decodiert wird. Wahlweise oder in Ergänzung kann mit dem kennwortgeschützten Zugriff auf ein unprogrammiertes Logikgerät (z. B. ein FPGA) die Programmierung des Logikgerätes mit Daten aus der Logik-Netzliste verhindert werden; die Programmierung des Logikgerätes ist dann erst nach Eingabe des Kennwortes möglich.
  • Eine dritte Stufe des Systems 200 erzeugt auf der Basis miteinander kombinierter Delta-Sigma-Operatoren ein geroutetes Schaltungslayout. Eine von der Workstation 204 abgerufene Wire-Datei kann an Workstation 216 gesendet werden, auf der diese mit einem Werkzeug 218 in ein Zielgerät implementiert werden kann. Im exemplarischen System aus 2 ist ein Zielgerät als FPGA dargestellt. Unter Verwendung eines frei verfügbaren Werkzeugs wie Galileo Logic Explorer® von Exemplar Logic Inc. kann mit der Wire-Datei von der Workstation 204 ein FPGA programmiert werden. Wahlweise kann mit der Wire-Datei oder einer anderen Beschreibung des Schaltungslayouts von Workstation 204, wie Fachleute erkennen werden, von jedem frei verfügbaren Werkzeug ein Logikentwurf in einer anwendungsspezifischen integrierten Schaltung implementiert werden.
  • Fachleute werden erkennen, dass die in 2 gezeigten exemplarischen Systeme als einzelnes Gerät oder einzelne Stationen implementierbar sind. Hinsichtlich eines Ausführungsbeispiels können die Workstations 202 und 216 beispielsweise vor Ort beim Nutzer konfiguriert werden. Eine „analoge" Netzliste, die von Workstation 202 erzeugt wurde, kann per Datenübertragungsnetz (z. B. mittels Modem) an einen entfernten Standort geschickt werden, wo die Wire-Datei der Workstation 204 erzeugt und zurück an Workstation 218 übertragen wird. Wahlweise kann von Workstation 202 oder 216 in Form eines Online-Dienstes auf die Delta-Sigma-Sammlung der Workstation 204 zugegriffen werden. Für Fachleute ist eine Vielzahl alternativer Implementierungen des Systems 200 aus 2 ersichtlich.
  • Nach Beschreibung eines exemplarischen Systems rückt jetzt 4 in den Mittelpunkt, in der ein Flussdiagramm von der Funktionsweise des Analoglogik-Umsetzers 206 vorgestellt wird. Der Analoglogik-Umsetzer erhält die „analoge" Netzliste vom Simulationswerkzeug aus Schritt 402. Wie bereits erwähnt gibt diese Netzliste Folgendes vor: (1) die für die Schaffung des Blockdiagramms (Verhaltensmodells) der analogen Schaltung verwendeten virtuellen analogen Operatoren; (2) die Details der Eingänge und Ausgänge, die für alle Operatoren miteinander verbunden sind, und (3) die Werte möglicher Eigenschaften oder Parameter, die vom Schaltungskonstrukteur für die einzelnen Operatoren festgelegt wurden.
  • In Schritt 404 wird die Liste mit idealen analogen Operatoren extrahiert und mit der Delta-Sigma-Implementierungssammlung abgeglichen. Das heißt, der Analoglogik-Umsetzer bestätigt, dass für jeden erhaltenen idealen analogen Operator ein entsprechender Delta-Sigma-Operator existiert. Ist dies nicht der Fall, wird der Schaltungskonstrukteur davon in Kenntnis gesetzt, dass für einen bestimmten analogen Operator ein Delta-Sigma-Operator konfiguriert werden muss.
  • In Schritt 406 wird für jeden in der „analogen" Netzliste erhaltenen Operator ein Operator aus der Delta-Sigma-Sammlung abgerufen. Jeder Operator der Delta-Sigma-Sammlung wird als Logikunterschaltung dargestellt. Dann wird das Vorhandensein der vorgeschriebenen Anschlüsse an den Ein- und Ausgängen des Operators geprüft. Optional verwendete Ports des Operators werden ebenfalls identifiziert, so dass die entsprechenden Funktionen in die Logikunterschaltung aufgenommen werden können (d. h. bedingte Kompilierung). Dann werden die relevanten Eigenschaften für jeden Operator extrahiert und die Logikunterschaltung wird um diese Eigenschaften erweitert (d. h. erneut bedingte Kompilierung).
  • In Schritt 408 werden die mit den einzelnen Delta-Sigma-Operatoren verknüpften Logikunterschaltungen durch Zuordnung von Knotenverweisen aus der „analogen" Netzliste zu den äquivalenten Delta-Sigma-Operatoren in der vom Analoglogik-Umsetzer erzeugten Logik-Netzliste miteinander verbunden. Das heißt, Zeiger werden so geändert, dass sie Low-Level-Modellen entsprechen.
  • In Schritt 410 wird die Logik-Netzliste in allen Sprachen ausgegeben, die Konstrukteuren vertraut sind (z. B. VHDL). Diese Logik-Netzliste kann dann zur Kompilierung und Simulation einer analogen Schaltung in der Delta-Sigma-Domäne verwendet werden. Zudem lässt sich die Logik-Netzliste als Schaltungslayout auf einem Logikgerät wie einem FPGA oder einer anwendungsspezifischen integrierten Schaltung implementieren.
  • Der Schutzbereich der Erfindung wird eher durch die beigefügten Ansprüche als die vorhergehende Beschreibung angegeben, und alle Änderungen, die innerhalb der Bedeutung, den Bereich und der Äquivalenz kommen, sind als darin eingeschlossen gedacht.

Claims (9)

  1. Schaltungsaufbausystem in der Delta-Sigma-Domäne, gekennzeichnet durch eine Sammlung zum Implementieren digitaler Signalverarbeitung, wobei die Verarbeitung in der Delta-Sigma-Domäne stattfindet, wobei die Sammlung umfasst: mindestens zwei funktionelle Operatoren, wobei jeder der Operatoren mindestens eine skalierte Eingabe und/oder eine skalierte Ausgabe hat, um ein gültiges Ergebnis in der Delta-Sigma-Domäne zu schaffen, wobei jeder der mindestens zwei funktionellen Operatoren weiterhin einen Remodulator (104) umfasst, um mindestens eine Bitstromausgabe von Ein-Bit-Proben in der Delta-Sigma-Domäne herzustellen; und ein analoger logischer Konverter, der jeden der mindestens zwei funktionellen Operatoren mit einem entsprechenden analogen Operator verbindet.
  2. System nach Anspruch 1, worin mindestens einer der mindestens zwei funktionellen Operatoren eine lineare Funktion implementiert, wobei die Sammlung weiterhin umfasst: mindestens einen zusätzlichen Operator zum Implementieren einer nichtlinearen Funktion.
  3. System nach Anspruch 2, worin die nichtlineare Funktion eine Multiplikation ist.
  4. System nach Anspruch 3, worin der mindestens eine zusätzliche Operator weiterhin umfasst: Mittel zur Berechnung von Parametern, die mit einer Gleichung einer Linie verbunden sind, die zu einem Punkt der nichtlinearen Funktion tangentiel ist.
  5. System nach Anspruch 2, worin die nichtlineare Funktion eine Integration ist.
  6. System nach Anspruch 5, worin der mindestens eine funktionelle Operator zum Implementieren der linearen Funktion von Integration weiterhin umfasst: einen Komparator mit einer negativen Rückkopplungsbahn, der einen Differenzierer umfasst.
  7. System nach Anspruch 1, worin der mindestens eine der mindestens zwei funktionellen Operatoren weiterhin umfasst: Mittel zur Skalierung eines Vorzeichenbits eines Eingabebitstroms zum mindestens einen funktionellen Operator.
  8. System nach Anspruch 1, worin der Remodulator (104) weiterhin umfasst: mindestens einen diskreten Zeitintegrator mit einem parameterisierten Bruchteil.
  9. System nach Anspruch 1, worin der mindestens eine der mindestens zwei funktionellen Operatoren als eine logische Zustandsmaschine implementiert ist.
DE69937420T 1999-03-17 1999-03-17 Konstruktion und Herstellung von Signalverarbeitungsschaltungen Expired - Lifetime DE69937420T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1999/005778 WO2000055746A1 (en) 1996-06-07 1999-03-17 Method and apparatus for producing signal processing circuits in the delta sigma domain

Publications (2)

Publication Number Publication Date
DE69937420D1 DE69937420D1 (de) 2007-12-06
DE69937420T2 true DE69937420T2 (de) 2008-08-28

Family

ID=22272375

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69937123T Expired - Lifetime DE69937123T2 (de) 1999-03-17 1999-03-17 Konstruktion und Herstellung von Signalverarbeitungsschaltungen
DE69937420T Expired - Lifetime DE69937420T2 (de) 1999-03-17 1999-03-17 Konstruktion und Herstellung von Signalverarbeitungsschaltungen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69937123T Expired - Lifetime DE69937123T2 (de) 1999-03-17 1999-03-17 Konstruktion und Herstellung von Signalverarbeitungsschaltungen

Country Status (5)

Country Link
EP (1) EP1679612B1 (de)
JP (1) JP2002539740A (de)
AT (1) ATE373273T1 (de)
AU (1) AU3094099A (de)
DE (2) DE69937123T2 (de)

Also Published As

Publication number Publication date
DE69937123D1 (de) 2007-10-25
AU3094099A (en) 2000-10-04
JP2002539740A (ja) 2002-11-19
DE69937420D1 (de) 2007-12-06
EP1679612B1 (de) 2007-10-24
ATE373273T1 (de) 2007-09-15
EP1679612A1 (de) 2006-07-12
DE69937123T2 (de) 2008-06-19

Similar Documents

Publication Publication Date Title
DE4233738C2 (de) Digitaler Interpolator und Verfahren zur Interpolation digitaler Daten
EP1230600B1 (de) Verfahren und gerät um signalverarbeitungsschaltkreis im delta sigma bereich zu erzeugen.
DE4237875C2 (de) Delta-Sigma-Konverter n-ter Ordnung und Verfahren zur Delta-Sigma-Konvertierung
DE4311724A1 (de) Rauscharmer Delta-Sigma-Modulator für Analog/Digital-Wandler
DE69928875T2 (de) Delta-Sigma Modulator mit verbesserter Spitzenwertgenauigkeit
DE60131115T2 (de) Abtastratenumwandler und Verfahren
DE60030950T2 (de) Digital-analog-wandler
DE102008025367B4 (de) Filter mit kapazitiver Vorwärtskopplung
DE19948374A1 (de) Sigma-Delta-Modulator
DE19521609B4 (de) Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung
DE69434276T2 (de) Datenwandler mit Skalierung der Verstärkung zusammen mit einem Zittersignal
DE102017203804A1 (de) Umwandlung digitaler Abtastrate
DE69923259T2 (de) Digitaler Filter
EP1138120B1 (de) Analog-digital-umsetzer
DE19937246A1 (de) Kaskadierter Sigma-Delta-Modulator
DE19521610B4 (de) Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung
DE602004011581T2 (de) Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals.
EP0666650A2 (de) Verfahren zur schnellen Decodierung der Ausgangssignale von Sigma Delta Modulatoren
DE69937420T2 (de) Konstruktion und Herstellung von Signalverarbeitungsschaltungen
DE102009008752B4 (de) Signalformung unter Verwendung einer Rückkopplung mit einer endlichen Impulsantwort
DE60318093T2 (de) Einrichtung zur digitalen signalverarbeitung und audiosignalwiedergabeeinrichtung
DE3621446A1 (de) Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen
EP0731566B1 (de) Schaltungsanordnung zur Umsetzung eines 1-Bit-Digital-signals in ein Analogsignal
Friedman et al. A bit-slice architecture for sigma-delta analog-to-digital converters
DE60028739T2 (de) Digital-/analog-wandler

Legal Events

Date Code Title Description
8364 No opposition during term of opposition