DE102009008752B4 - Signalformung unter Verwendung einer Rückkopplung mit einer endlichen Impulsantwort - Google Patents

Signalformung unter Verwendung einer Rückkopplung mit einer endlichen Impulsantwort Download PDF

Info

Publication number
DE102009008752B4
DE102009008752B4 DE102009008752.4A DE102009008752A DE102009008752B4 DE 102009008752 B4 DE102009008752 B4 DE 102009008752B4 DE 102009008752 A DE102009008752 A DE 102009008752A DE 102009008752 B4 DE102009008752 B4 DE 102009008752B4
Authority
DE
Germany
Prior art keywords
signal
delay
component
delay device
fir
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009008752.4A
Other languages
English (en)
Other versions
DE102009008752A1 (de
Inventor
Dietmar Straeussnigg
Andreas Wiesbauer
Luis Hernandez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009008752A1 publication Critical patent/DE102009008752A1/de
Application granted granted Critical
Publication of DE102009008752B4 publication Critical patent/DE102009008752B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/322Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37Compensation or reduction of delay or phase error
    • H03M3/372Jitter reduction
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/46Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

Wandelschaltung umfassend: eine ein Signal formende Komponente (154), welche derart ausgestaltet ist, dass sie ein Eingangssignal (152) und ein rückgekoppeltes Signal (156) empfängt und dass sie abhängig von dem Eingangssignal (152) und dem rückgekoppelten Signal (156) ein geformtes Signal (158) bereitstellt, einen Encoder (162), welcher derart angeordnet ist, dass er das geformte Signal (158) und ein Taktsignal (164) empfängt und dass er ein Zwischensignal (166) bereitstellt, welches abhängig von dem geformten Signal (158) und dem Taktsignal (164) codiert ist, und eine FIR-Komponente (170), welche eine Verzögerungseinrichtung (272) aufweist, die derart angeordnet ist, dass sie das Zwischensignal (166) empfängt, wobei die Verzögerungseinrichtung (272) mehrere Verzögerungsstufen (274) umfasst, wobei die FIR-Komponente (170) derart ausgestaltet ist, dass sie das rückgekoppelte Signal (156) der ein Signal formenden Komponente (154) und ein gewandeltes Ausgangssignal (172) bereitstellt, wobei die FIR-Komponente (170) darüber hinaus eine Kombinationskomponente (280) umfasst, welche mit der Verzögerungseinrichtung (272) gekoppelt ist und derart ausgestaltet ist, dass sie mehrere aufeinanderfolgende verzögerte Signale (276) empfängt, wobei jedes der aufeinanderfolgenden verzögerten Signale (276) von einer der aufeinanderfolgenden Verzögerungsstufen (272) der Verzögerungseinrichtung (272) bereitgestellt ist, wobei die Kombinationskomponente (280) derart ausgestaltet ist, dass sie das gewandelte Ausgangssignal (172) abhängig von den mehreren aufeinanderfolgenden verzögerten Signalen (276) bestimmt.

Description

  • Hintergrund der Erfindung
  • Die DE 10 2006 023 697 A1 betrifft Wandlersysteme zur Analog-Digital-Wandlung. Dabei wird ein Zwischensignal über einen Digital-Analog-Wandler zurückgekoppelt. Darüber hinaus wird ausgehend von dem Zwischensignal mit Hilfe eines Flankendetektors, eines digitalen Filters und mehreren Abtastern ein Ausgangssignal des Wandlersystems erzeugt.
  • Die US 7,183,957 B1 offenbart einen Analog-Digital-Wandler als Delta-Sigma-Modulator. Dabei wird im Rückkopplungspfad ein FIR-Filter eingesetzt.
  • Die US 2007/0069929 A1 beschreibt einen Semi-Analog-Entzerrer. Dabei wird ein analoges Eingangssignal einem Sigma-Delta-Wandler zugeführt, dessen Ausgangsstrom von 0 und 1 aufeinanderfolgenden Verzögerungsgliedern zugeführt wird. Die Ausgänge der Verzögerungsglieder werden jeweils einer Reihenschaltung aus einem Treiber und einem Widerstand zugeführt, wobei die Enden dieser Widerstände mit demselben Knoten verknüpft sind, welcher mit einem Komparator verbunden ist, dessen zweiter Eingang geerdet ist und dessen Ausgangswert dem digitalen Ausgangsdatum entspricht.
  • Wandler oder Umsetzer zur Wandlung analoger Signale in digitale Signale (und umgekehrt) sind in einer großen Vielzahl von Vorrichtungen vorhanden, was CD-Spieler (CD = „Compact Disk”), DVD-Spieler (DVD = „Digital Video Disk”), Signalprozessoren und verschiedene andere Systeme einschließt, welche Signale übertragen. Im Allgemeinen erhöht sich die Genauigkeit und Qualität des Signalwandlungsprozesses mit einer Erhöhung der Abtastrate, vorausgesetzt dass das durch den Digitalisierungsprozess (d. h. die Abtastung und die Quantisierung) eingeführte Rauschen entsprechend berücksichtigt wird.
  • Mehrstufige Rauschformungs-Wandler (MASH-Wandler (MASH = „Multi-Stage Noise Shaping”)) können eingesetzt werden, um das Rauschen abzutrennen und zu entfernen, dies gilt insbesondere für Anwendungen, bei welchen eine Überabtastung eingesetzt wird, wie beispielsweise bei bestimmten Pulsbreitenmodulations-Wandlern (PWM-Wandlern (PWM „Pulse-Width-Modulation”)). Der Begriff Überabtastung bedeutet, dass Abtastfrequenzen eingesetzt werden, welche eine Frequenz übersteigen, die durch das Nyquist-Theorem bestimmt wird, um ein Signal-Rausch-Verhältnis zu verbessern und ein Quantisierungsrauschen zu verringern. Nachteiligerweise sind diese herkömmlichen Wandler empfindlich gegenüber einem Rauschen, welches durch einen Jitter in dem Abtasttaktsignal eingeführt wird.
  • Daher ist es die Aufgabe der vorliegenden Erfindung, das Rauschen bei einer Signalwandlung im Vergleich zum Stand der Technik zu verringern.
  • Zusammenfassung der Erfindung
  • Erfindungsgemäß wird diese Aufgabe durch eine Wandelschaltung nach Anspruch 1, eine elektronische Vorrichtung nach Anspruch 10 und ein Verfahren zum Wandeln von Signalen nach Anspruch 14 gelöst. Die abhängigen Ansprüche definieren vorteilhafte und bevorzugte Ausführungsformen der vorliegenden Erfindung.
  • Im Rahmen der vorliegenden Erfindung wird eine Wandelschaltung bereitgestellt. Dabei umfasst die Wandelschaltung eine Signalformungskomponente, einen Encoder und eine FIR-Komponente. Die Signalformungskomponente ist derart ausgestaltet, dass sie ein Eingangssignal der Wandelschaltung und ein rückgekoppeltes Signal entgegennimmt und abhängig von diesen beiden Signalen ein (beispielsweise bezüglich einer Pulsbreite) geformtes Signal bereitstellt. Der Encoder ist derart ausgestaltet, dass er das geformte Signal und ein Taktsignal entgegennimmt und abhängig von dem geformten Signal und dem Taktsignal ein Zwischensignal codiert und bereitstellt. Die FIR-Komponente umfasst ihrerseits eine Verzögerungseinrichtung mit mehreren Verzögerungsstufen und ist derart ausgestaltet, dass sie das Zwischensignal empfängt und abhängig von dem Zwischensignal zum einen das rückgekoppelte Signal und zum anderen ein gewandeltes Ausgangssignal der Wandelschaltung bereitstellt.
  • Dabei wird unter einer FIR-Komponente insbesondere eine Komponente verstanden, deren Übertragungsfunktion eine endliche Impulsantwort aufweist.
  • Im Rahmen der vorliegenden Erfindung wird auch eine elektronische Vorrichtung bereitgestellt, welche einen Prozessor und eine Kommunikationskomponente umfasst. Die Kommunikationskomponente ist mit dem Prozessor gekoppelt und empfängt und/oder sendet Kommunikationssignale. Darüber hinaus umfasst die Kommunikationskomponente eine vorab beschriebene Wandelschaltung.
  • Schließlich wird im Rahmen der vorliegenden Erfindung ein Verfahren zur Wandlung von Signalen bereitgestellt. Dabei werden ein Eingangssignal und ein rückgekoppeltes Signal zu einem kombinierten Signal kombiniert. Dieses kombinierte Signal wird in ein geformtes Signal umgeformt, welches seinerseits codiert wird, wodurch ein Zwischensignal entsteht. Mittels mehrerer Verzögerungsstufen wird dieses Zwischensignal mehrfach verzögert, wodurch mehrere verzögerte Signale entstehen, welche jeweils dem um ein entsprechendes Zeitintervall verzögerten Zwischensignal entsprechen. Diese mehreren verzögerten Signale werden jeweils in ein entsprechendes gewandeltes Signal gewandelt. Diese mehreren gewandelten Signale werden kombiniert, wodurch das rückgekoppelte Signal entsteht, und die mehreren verzögerten Signale werden ebenfalls kombiniert, wodurch ein gewandeltes Ausgangssignal entsteht.
  • Kurze Beschreibung der Zeichnungen
  • Erfindungsgemäße Ausführungsformen werden im Folgenden mit Bezug zu den beigefügten Figuren beschrieben. Dabei weist die Verwendung derselben Bezugszeichen in unterschiedlichen Ausführungsformen in der Beschreibung und in den Figuren auf ähnliche oder identische Elemente hin.
  • 1 stellt eine beispielhafte Umgebung dar, in welcher erfindungsgemäße Techniken eingesetzt werden können.
  • 2 stellt eine erfindungsgemäße Ausführungsform eines Pulsbreitenmodulations-Wandlers dar, welcher eine Rückkopplung mit einer endlichen Impulsantwort (FIR-Rückkopplung) aufweist.
  • 3 stellt eine erfindungsgemäße Ausführungsform eines Zeit-Encoder-Decoders mit einer FIR-Komponente dar.
  • 4 stellt einen Flussplan eines Verfahrens zur Wandlung von Signalen unter Verwendung einer FIR-Rückkopplung gemäß einer weiteren erfindungsgemäßen Ausführungsform dar.
  • Detaillierte Beschreibung
  • Im Folgenden werden erfindungsgemäße Techniken zur Verringerung von Rauschen und zur Bereitstellung einer verbesserten Wandlung von Signalen in elektronischen Komponenten beschrieben, was überabgetastete Pulsbreitenmodulations-Wandler (PWM-Wandler) einschließt, indem eine Signalwandelung mit einer Rückkopplung einer endlichen Impulsantwort (FIR-Rückkopplung) durchgeführt wird. Erfindungsgemäße Ausführungsformen können vorteilhafterweise die Empfindlichkeit des Wandlungsverfahrens bezüglich einem Jitter in dem Abtasttakt verringern, wodurch das Rauschen verringert und eine verbesserte Wandlung von Signalen bereitgestellt wird. Solche Techniken können auch für eine verbesserte Umkonfiguration sorgen und benötigen insbesondere weniger Oberfläche im Vergleich zu herkömmlichen Signalwandlungstechniken.
  • Erfindungsgemäße Techniken zur Bereitstellung einer Wandlung von Signalen unter Verwendung einer FIR-Rückkopplung können in vielen Ausführungsformen implementiert werden. Im Folgenden werden eine beispielhafte Umgebung und ein beispielhaftes System zur Implementierung solcher Techniken beschrieben.
  • Dabei wird im Rahmen der vorliegenden Erfindung unter einer FIR-Rückkopplung verstanden, dass mittels einer FIR-Komponente ein Signal erstellt wird, welches dann zurückgekoppelt wird. In ähnlicher Weise wird im Rahmen der vorliegenden Erfindung unter einem rückgekoppelten FIR-Signal ein Signal verstanden, welches mittels einer FIR-Komponente erstellt und zurückgekoppelt wird.
  • Beispielhafte Umgebung und beispielhaftes System
  • 1 stellt eine beispielhafte Umgebung 100 dar, in welchen erfindungsgemäße Techniken implementiert werden können. Bei dieser Implementierung umfasst die Umgebung 100 eine Kommunikationsvorrichtung 110, mit einem oder mit mehreren Pulsbreitenmodulations-Wandlern (PWM-Wandlern) 150, welche erfindungsgemäß mit einer Rückkopplung einer endlichen Impulsantwort (FIR) ausgestaltet sind. Die Kommunikationsvorrichtung 110 kommuniziert betriebsbereit über ein oder über mehrere Netze 140 mit mehreren anderen Vorrichtungen 142. Darüber hinaus oder alternativ kann die Kommunikationsvorrichtung 110 das Netz 140 umgehen und direkt mit einer oder mit mehreren der anderen Vorrichtungen 142 kommunizieren. Im Folgenden wird eine detaillierte Beschreibung von verschiedenen Aspekten des PWM-Wandlers 150 mit Bezug zu den 2 und 3 bereitgestellt.
  • Bei der repräsentativen Umgebung 100 kann die Kommunikationsvorrichtung 110 eine tragbare Vorrichtung, wie beispielsweise ein MP3-Spieler, ein Minicomputer (PDA („Personal Data Assistant”), eine GPS-Einheit (GPS „Global Positioning System”) oder eine andere ähnliche tragbare Vorrichtung sein. Die anderen Vorrichtungen 142 in der Umgebung 100 können zum Beispiel ein Computer 142A, eine andere tragbare Vorrichtung 142B, ein CD-Spieler oder ein DVD-Spieler 142C, ein Signalprozessor 142D (z. B. ein Radio, eine Navigationseinheit, ein Fernseher, usw.) und ein Mobiltelefon 142E sein. Natürlich können die Vorrichtungen 110, 142 irgendwelche anderen geeigneten Vorrichtungen umfassen und es sei darauf hingewiesen, dass jede der anderen Vorrichtungen 142 gemäß der vorliegenden Erfindung mit PWM-Wandlern 150 mit FIR-Rückkopplung ausgestattet sein können.
  • Bei der in 1 dargestellten Implementierung umfasst die Kommunikationsvorrichtung 110 einen oder mehrere Prozessoren 112 und ein oder mehrere Eingabe-/Ausgabe-Vorrichtungen 114 (I/O-Vorrichtungen) (z. B. Sende-/Empfangsvorrichtungen, Sender, Empfänger, usw.), welche mit einem Systemspeicher 120 über einen Bus 116 gekoppelt sind. Eine Spannungsquelle 118 (z. B. eine Batterie) versorgt die Komponenten der Kommunikationsvorrichtung 110 mit Spannung. Bei dieser Implementierung ist der PWM-Wandler 150 mit einer FIR-Rückkopplung als eine Komponente in den I/O-Vorrichtungen 114 der Kommunikationsvorrichtung 110 vorhanden. Bei alternativen Ausführungsformen kann der PWM-Wandler 150 jedoch mit einem anderen geeigneten Abschnitt der Vorrichtung 110 (beispielsweise den Prozessoren 112, der Spannungsquelle 118, usw.) integriert sein oder er kann als abgetrennte, individuelle Komponente der Vorrichtung 110 vorhanden sein.
  • Der Systembus 116 der Kommunikationsvorrichtung 110 repräsentiert irgendeine von mehreren Arten einer Busstruktur, was einen Speicherbus oder eine Speichersteuerung, einen peripheren Bus, einen beschleunigten Grafikanschluss und einen Prozessor oder einen lokalen Bus einschließt und wobei irgendeine von mehreren Busarchitekturen verwendet werden kann. Die I/O-Komponente 114 kann derart ausgestaltet sein, dass sie betriebsfähig mit einem oder mit mehreren externen Netzen 140, beispielsweise einem Mobilfunknetz, einem Satellitennetz, einem Informationsaustauschnetz (beispielsweise dem Internet, einem Intranet, einem zellulären Netz (z. B. Mobilfunknetz), einem Kabelnetz, einem aus optischen Fasern aufgebauten Netz, einem LAN, einem WAN, usw.), einem Infrarot-Kommunikationsnetz oder einem mit Funkwellen arbeitenden Kommunikationsnetz oder irgendeinem anderen geeigneten Netz kommuniziert.
  • Der Systemspeicher 120 kann ein von einem Computer lesbares Medium oder Mittel umfassen, welches derart ausgestaltet ist, dass es Daten und/oder Programmmodule zur Implementierung der hier offenbarten Techniken speichert, auf welche sofort zugegriffen werden können und/oder welche bald durch den Prozessor 112 ausgeführt werden können. Zum Beispiel kann der Systemspeicher 120 ein BIOS („Basic Input/Output System”), ein Betriebssystem 124, ein oder mehrere Anwendungsprogramme 126 und Programmdaten 128 abspeichern, auf welche von dem Prozessor 112 zugegriffen werden können, um verschiedene Aufgaben durchzuführen, welche von einem Benutzer der Kommunikationsvorrichtung 110 erwünscht werden.
  • Darüber hinaus kann das von einem Computer lesbare Medium, welches in dem Systemspeicher vorhanden ist, irgendein verfügbares Medium sein, auf welches von der Vorrichtung 110 zugegriffen werden kann, was ein Computerspeichermedium und ein Kommunikationsmedium einschließt. Ein Computerspeichermedium kann sowohl flüchtige als auch nicht flüchtige, löschbare und nicht löschbare Medien umfassen, welche durch irgendein Verfahren oder durch irgendeine Technologie zur Speicherung von Informationen, wie beispielsweise von Computer lesbaren Anweisungen, Datenstrukturen, Programmmodulen oder anderen Daten, ausgebildet sind. Das von einem Computer lesbare Medium umfasst, wobei es nicht darauf eingeschränkt ist, einen RAM („Read Access Memory”), ein ROM („Read Only Memory”), ein elektrisch löschbares programmierbares ROM (EEPROM = („Electrically Erasable Programmable ROM”)), einen Flashspeicher oder eine andere Speichertechnologie, eine CD-ROM, eine DVD („Digital Versatile Disk”) oder eine andere optische plattenförmige Speichervorrichtung, Magnetkassetten, Magnetbänder, einen Magnetplattenspeicher oder andere Magnetspeichervorrichtungen oder irgendein anderes Medium, was Papier, Lochkarten und Ähnliches umfasst, welche eingesetzt werden können, um die erwünschte Information zu speichern und auf welche von der Kommunikationsvorrichtung 110 zugegriffen werden kann.
  • Ebenso kann das Kommunikationsmedium von einem Computer lesbare Anweisungen, Datenstrukturen, Programmmodule oder andere Daten in einem modulierten Datensignal, wie beispielsweise in einer Trägerwelle oder in einem anderen Transportmechanismus, umfassen und umfasst jedes Medium zur Bereitstellung von Information. Der Begriff ”moduliertes Datensignal” meint ein Signal, bei welchem eine oder mehrere seiner Eigenschaften in solch einer Weise eingestellt oder verändert ist/sind, dass dadurch eine Information in dem Signal kodiert ist. Beispielsweise umfasst das Kommunikationsmedium ein drahtgestütztes Medium, wie beispielsweise ein drahtgestütztes Netz oder eine drahtgestützte direkte Verbindung, und ein drahtloses Medium, wie beispielsweise ein akustisches Medium, ein RF-Medium, ein Infrarotmedium oder ein anderes drahtloses Medium. Kombinationen von irgendwelchen Teilen des vorab beschriebenen sollen auch zu dem Umfang des von einem computerlesbaren Mediums gehören. Der Begriff Medium kann dabei auch als eine Art Datenträger angesehen werden.
  • Im Allgemeinen können Programmmodule, welche auf der Vorrichtung 110 (1) ausgeführt werden, Routinen, Programme, Objekte, Komponenten, Datenstrukturen, usw. umfassen, um bestimmte Aufgaben auszuführen oder bestimmte abstrakte Datentypen zu implementieren. Diese Programmmodule und dergleichen können als Maschinencode ausgeführt werden oder sie können heruntergeladen und beispielsweise in einer virtuellen Maschine oder anderen Umgebungen mit einer just-in-time Kompilierung ausgeführt werden. Typischerweise. kann die Funktion der Programmmodule kombiniert oder verteilt sein, wie es bei der entsprechenden Implementierung erwünscht ist.
  • Obwohl die beispielhafte Umgebung 100 in der 1 als ein Kommunikationsnetz dargestellt ist, zeigt diese Ausführungsform nur ein nicht einschränkendes Beispiel einer geeigneten Umgebung zum Einsatz des PWM-Wandlers 150 mit einer FIR-Rückkopplung gemäß der vorliegenden Erfindung. In ähnlicher Weise ist die Vorrichtung 110 nur ein nicht einschränkendes Beispiel einer geeigneten Vorrichtung, welche gemäß der vorliegenden Erfindung PWM-Wandler 150 mit FIR-Rückkopplung umfasst.
  • PWM-Wandler mit FIR-Rückkopplung
  • Im Folgenden werden strukturelle und operationale Aspekte von Ausführungsformen von Pulsbreitenmodulations-Wandlern (PWM-Wandlern) mit Rückkopplung einer endlichen Impulsantwort beschrieben. Zum Beispiel ist ein PWM-Wandler 150 mit einer FIR-Rückkopplung gemäß der vorliegenden Erfindung in 2 dargestellt. Bei dieser Ausführungsform ist der PWM-Wandler 150 ein Analog-Digital-Wandler.
  • Dabei gelangt ein analoges Eingangssignal 152 (oder x(t)) an eine ein Signal formende Komponente 154, welche einen Aufbau aufweist, welcher durch eine komplexe Übertragungsfunktion HΣΔ(s) in der Laplace-Ebene beschrieben ist, und welche ein rückgekoppeltes Signal 156 (oder y(t)) mit dem analogen Eingangssignal 152 verknüpft. Dabei kann die ein Signal formende Komponente 154 ein Filter eines Typs umfassen, welches bei einem zeitkontinuierlichen Sigma-Delta-Modulator eingesetzt wird, wobei das Filter auch als ein ”Sigma-Delta-Filter” bekannt ist.
  • Ein von der ein Signal formenden Komponente 154 geformtes Ausgangssignal 158 (oder v(t)) wird einem Zeit-Encoder-Decoder-Abschnitt 160 des PWM-Wandlers 150 bereitgestellt. Dabei tastet ein Zeit-Encoder 162 das geformte Ausgangssignal 158 (oder v(t)) mit einer Taktfrequenz 164 (oder fclk) ab und codiert es in ein binäres bezüglich der Pulsbreite moduliertes Signal (PWM-Signal) 166 (oder p[n]). Dabei kann das geformte Ausgangssignal 158 mit einer Zeitinformation abhängig von dem Taktsignal 164 codiert werden, so dass das sich ergebende codierte Signal 166 eine mehrwertige Information in seinem Tastgrad transportiert. Das PWM-Signal 166 wird einer FIR-Komponente 170 bereitgestellt, welche das rückgekoppelte Signal 156 (oder y(t)) erzeugt, welches eine dekodierte Version des PWM-Signals 166 (oder p[n]) ist, das dem geformten Ausgangssignal 158 (oder v(t)) ähnlich ist. Die FIR-Komponente 170 stellt die Eigenschaften der Pulsbreitenmodulation derart ein, dass y(t) aus p[n] erzeugt wird, und führt das rückgekoppelte Signal y(t) zu der ein Signal formenden Komponente 154 zurück, um eine Modulator-Schleife (z. B. eine Sigma-Delta-Modulator-Schleife) zu schließen.
  • Unter einem Zeit-Encoder wird dabei im Rahmen der vorliegenden Erfindung insbesondere ein Encoder verstanden, welcher ein analoges Signal empfängt und ein hinsichtlich seines Wertebereichs eingeschränktes Signal erzeugt. Beispielsweise kann ein Zeit-Encoder ein Signal erzeugen, dass nur die Werte –1 und 1 annehmen kann, wobei allerdings das erzeugte Signal eine beliebige Zeitabhängigkeit oder einen beliebigen Tastgrad aufweisen kann.
  • Ein Zeit-Decoder erzeugt aus einem solchen hinsichtlich seines Wertebereichs eingeschränkten Signal insbesondere ein analoges Signal, und ein Zeit-Encoder-Decoder ist im Rahmen der vorliegenden Erfindung insbesondere eine Vorrichtung, welche sowohl einen Zeit-Encoder als auch einen Zeit-Decoder umfasst.
  • Darüber hinaus ist in 2 dargestellt, dass die FIR-Komponente 170 das PWM-Signal 166 auch in ein digitales Multibit-Signal 172 (oder y[n]) codiert. Das digitale Multibit-Signal y[n] ist bezüglich Rauschen geformt und kann einem digitalen Signal äquivalent sein, welches von einem herkömmlichen Multibit-Sigma-Delta-Modulator, wie z. B. einem Multibit-Sigma-Delta-Modulator mit z. B. einem Flash-Quantisierer, erzeugt ist.
  • 3 stellt einen erfindungsgemäßen Zeit-Encoder-Decoder-Abschnitt 160 (welcher zum Einsatz bei dem PWM-Wandler 150 der 2 geeignet ist) dar. Bei dieser Ausführungsform umfasst der Zeit-Encoder 162 des Zeit-Encoder-Decoder-Abschnitts 160 ein Kombinationselement 202, welches das geformte Signal 152 (oder v(t)) von der formenden Komponente 154 empfängt. Das Kombinationselement 202 kombiniert das geformte Signal 152 mit einem gefilterten Ausgangssignal 204 von einem Schleifenfilter 206 (mit einem Aufbau, welcher durch eine komplexe Übertragungsfunktion H(s) in der Laplace-Ebene beschrieben ist), um ein Zwischensignal 208 für einen Quantisierer 210 bereitzustellen.
  • Der Quantisierer 210 (oder ein anderer geeigneter Analysierer) stellt das PWM-Signal 166 (oder p[n]) basierend auf dem Zwischensignal 208 mit der Taktfrequenz 164 (oder fclk) bereit. Das PWM-Signal 166 (oder p[n]) kann dabei folgende binäre Werte annehmen, wie es in der deutschen Patentschrift DE 102 33 391 C1 beschrieben ist: PWM-Signal 166 = A, wenn das Zwischensignal 208 größer oder gleich Null ist und PWM-Signal 166 = b, wenn das Zwischensignal 208 kleiner Null ist. Bei einer bevorzugten Ausführungsform gilt A = 1 und b = –1, wenn das Zwischensignal 208 in einem Bereich von –1 bis 1 einschließlich (d. h. –1 ≤ Zwischensignal 208 ≤ 1) liegt.
  • Das PWM-Signal 166 von dem Quantisierer 210 wird einem Digital-Analog-Wandler 212 bereitgestellt. Ein sich ergebendes analoges Signal 214 wird dem Schleifenfilter 206 bereitgestellt, welches das gefilterte Ausgangssignal 204 als ein rückgekoppeltes Signal dem Kombinationselement 202 bereitstellt.
  • Darüber hinaus ist in 3 dargestellt, dass das binäre PWM-Signal 166 von dem Zeit-Encoder 162 der FIR-Komponente 170 bereitgestellt wird. Darüber hinaus nimmt eine digitale Verzögerungseinrichtung 272 das PWM-Signal 166 entgegen. Die digitale Verzögerungseinrichtung 272 umfasst mehrere Verzögerungsstufen 274. Jede Verzögerungsstufe 274 sorgt für eine Verzögerungszeit TD und arbeitet mit einem digitalen Signal mit nur zwei Werten und kann daher mittels einer digitalen Logik aufgebaut werden.
  • Die digitale Verzögerungseinrichtung 272 kann eine getaktete Verzögerungseinrichtung sein. Eine solche getaktete Verzögerungseinrichtung kann ein Schieberegister umfassen, welches ”D”-Flip-Flop-Bauelemente aufweist, welche kombiniert werden, um für die Verzögerungszeit TD zu sorgen und welche mit demselben Takt (z. B. der Taktfrequenz 164 (oder fclk)) wie der Quantisierer 210 getaktet werden. Alternativ kann die digitale Verzögerungseinrichtung 272 eine zeitkontinuierliche Verzögerungseinrichtung sein. Die zeitkontinuierliche Verzögerungseinrichtung kann eine Kaskade von Logikgattern (z. B. Invertern) umfassen, welche das PWM-Signal 166 weiterleiten und eine Weiterleitungszeit TP zwischen jeweils aufeinanderfolgenden Stufen einführen, die für das entsprechende Logikgatter der gewählten Technologie typisch ist. Dies kann in bestimmten Fällen einer getakteten Verzögerungseinrichtung mit einer Taktperiode TP entsprechen.
  • Die FIR-Komponente 170 umfasst darüber hinaus mehrere Digital-Analog-Wandler (DACs) 278, welche einen Signalwert in der digitalen Verzögerungseinrichtung 272 nach jeder Verzögerungsstufe 274 abgreifen. Dabei können die DACs 278 auch Einzel-Bit-Wandler sein. Die analogen Ausgangssignale von den DACs 278 werden durch ein zweites Kombinationselement 280 kombiniert, um das analoge rückgekoppelte Signal 156 bereitzustellen, welches zu der formenden Komponente 154 zurückgekoppelt wird (2). Da das analoge rückgekoppelte Signal 156 unter Verwendung der FIR-Komponente 170 erzeugt wird, ist es ein mehrwertiges, moduliertes Signal. Mit anderen Worten ist das analoge rückgekoppelte Signal 156, welches von der FIR-Komponente 170 bereitgestellt wird, aus diskreten Schritten oder Abschnitten zusammengesetzt, was im Gegensatz zu einem Ausgangssignal von einem zeitkontinuierlichen Filter (wie beispielsweise einem herkömmlichen RC-Element oder RC-Netzwerk (aus Widerstand und Kapazität bestehendes Element oder Netzwerk)), welches ein stetiges rückgekoppeltes Signal im Zeitbereich (z. B. ein sinusförmige Signal) bereitstellt, steht.
  • Dabei können die DACs 278 auf Strom basierende (d. h. das Ausgangssignal basiert auf Strom) Digital-Analog-Wandler und nicht auf Spannung basierende (d. h. das Ausgangssignal basiert auf Spannung) Digital-Analog-Wandler sein. Solche auf Strom basierende DACs 278 können wesentlich unempfindlicher gegenüber Ungenauigkeiten im Vergleich zu auf Spannung basierenden DACs sein.
  • Der i-te DAC 278 kann einen Referenzstrom (oder eine Referenzspannung) aufweisen, welcher proportional zu einem Koeffizienten ci eines FIR-Filters ist. Das FIR-Filter kann berechnet worden sein, indem eine abgetastete äquivalente Impulsantwort eines Filters H(s) abgeschnitten worden ist. Angenommen für eine Antwort h(t) eines Filters H(s) auf ein Eingangssignal ist der Koeffizient ci gegeben durch: ci = h(i·TP), i = 1....M
  • Die Koeffizienten ci können vorher bestimmt werden, indem analytische, empirische oder halbempirische Verfahren eingesetzt werden. Darüber hinaus können die Koeffizienten ci derart eingestellt werden, dass der PWM-Wandler 150 (oder insbesondere die FIR-Komponente 170) rekonfiguriert wird, wie es erforderlich oder erwünscht ist.
  • Die Länge M der digitalen Verzögerungseinrichtung 272 der FIR-Komponente 170 kann derart ausgewählt werden, so dass die FIR-Komponente 170 ein erwünschtes Filter H(s) nachbildet, welches ein geeignetes analoges rückgekoppeltes Signal 156 (oder y(t)) bereitstellt. Darüber hinaus können die Ausgangssignale p[n – i] von der Verzögerungseinrichtung 272 eingesetzt werden, um das digitale Signal 172 (oder y[n]) bereitzustellen. Das digitale Signal y[n] kann dabei unter Verwendung einer Summationskomponente 280 berechnet werden, welche die Ausgangssignale p[n – i] von der Verzögerungseinrichtung 272 empfängt und welche die FIR-Komponente 170 unter Verwendung einer digitalen Logik ausbildet, wobei der Vektor der Koeffizienten ci in einem Speicher gespeichert ist, so dass sich folgende Gleichung ergibt:
    Figure DE102009008752B4_0002
  • Es sei nochmals darauf hingewiesen, dass es sich bei dem mit Bezug zu den 2 und 3 beschriebenen PWM-Wandler 150 nur um eine beispielhafte Ausführungsform gemäß der vorliegenden Erfindung handelt und dass eine Vielzahl von alternativen erfindungsgemäßen Implementierungen möglich ist. Zum Beispiel können alternative Ausführungsformen andere Arten von Wandlern einsetzen, was auf der Grundlage der vorab beschriebenen Implementierung eines PWM-Wandlers auch andere Wandler als PWM-Wandler und andere als MASH-Wandler einschließt. Bei weiteren Ausführungsformen können andere elektronische Vorrichtungen und Komponenten vorhanden sein, welche Signalwandlungstechniken einsetzen, wobei eine FIR-Rückkopplung entsprechend der vorliegenden Erfindung eingesetzt wird, was zum Beispiel Abtastkomponenten (z. B. zur Digitalisierung von Fotografien, Videobändern, Text, usw.), digitale Audiokomponenten oder jede andere geeignete Digitalisierungsvorrichtung umfasst.
  • Beispielhaftes Verfahren
  • Im Folgenden wird ein beispielhaftes Verfahren zur Signalwandlung mit einer FIR-Rückkopplung gemäß der vorliegenden Erfindung beschrieben. Zur Vereinfachung wird das Verfahren mit Bezug auf die beispielhafte Umgebung 100 der 1 und mit Bezug auf den beispielhaften PWM-Wandler 150, welcher vorab mit Bezug zu den 2 und 3 beschrieben ist, erläutert. Bei der beschriebenen Ausführungsform eines Verfahrens zur Signalwandlung handelt es sich um ein Verfahren zur Analog-Digital-Wandlung.
  • 4 stellt ein Flussplan eines erfindungsgemäßen Verfahrens zur Signalwandlung unter Verwendung einer FIR-Rückkopplung dargestellt. Bei 302 wird ein analoges Signal empfangen, und bei 304 wird ein rückgekoppeltes FIR-Signal empfangen. Das analoge Signal und das rückgekoppelte FIR-Signal werden bei 306 in ein kombiniertes Signal zusammengefasst, und eine Formung des Signals wird bei 308 auf dem kombinierten Signal durchgeführt. Diese Signalverformung kann unter Verwendung eines Sigma-Delta-Filters, einer mehrstufigen Rauschformungs-Komponente (MASH-Komponente) oder irgendeiner anderen geeigneten ein Signal formenden Komponente durchgeführt werden.
  • Ein geformtes Ausgangssignal, welches sich aus der Signalformung (bei 308) ergibt, wird bei 310 codiert, und ein digitales Zwischensignal wird bei 312 bereitgestellt. Dabei kann das geformte Ausgangssignal in ein bezüglich seiner Pulsbreite moduliertes Signal (PWM-Signal) codiert werden. Das geformte Ausgangssignal kann von einem Zeit-Encoder empfangen werden, welcher das geformte Ausgangssignal in ein digitales PWM-Zwischensignal quantisiert. Der Zeit-Encoder kann beispielsweise ein Zwischensignal 208 quantisieren, welches sich aus einer Kombination des empfangenen geformten Ausgangssignals und eines rückgekoppelten Signals 204, welches durch einen Wandler (z. B. DAC 212) und ein Filter (z. B. Filter 206) bereitgestellt wird, ergibt. Der Quantisierer 210 kann ein PWM-Signal 166 (oder p[n]) mit folgenden Binärwerten erzeugen: das PWM-Signal 166 = A, wenn das Zwischensignal 208 größer oder gleich Null ist, und das PWM-Signal 166 = b, wenn das Zwischensignal 208 kleiner Null ist. Dabei kann A = 1 und b = –1 gelten, wenn das Zwischensignal 208 in einem Bereich von –1 bis 1 einschließlich (d. h. –1 ≤ Zwischensignal 208 ≤ 1) liegt.
  • Weiter mit Bezug zu 4 wird das digitale Zwischensignal einer FIR-Komponente bei 314 bereitgestellt. Das digitale Zwischensignal kann von einer digitalen Verzögerungseinrichtung einer FIR-Komponente empfangen werden, wobei die digitale Verzögerungseinrichtung mehrere Verzögerungsstufen aufweist. Dabei kann die digitale Verzögerungseinrichtung 272 eine getaktete Verzögerungseinrichtung sein. Eine getaktete Verzögerungseinrichtung kann mehrere Flip-Flop-Bauelemente (z. B. ”D”-Flip-Flop-Bauelemente) umfassen, welche kombiniert sind, um für eine Verzögerungszeit TD zu sorgen, und welche mit demselben Takt (z. B. der Taktfrequenz 164 (oder fclk)) wie der Quantisierer 210 getaktet werden. Alternativ kann es sich bei der digitalen Verzögerungseinrichtung um eine zeitkontinuierliche Verzögerungseinrichtung handeln. Die zeitkontinuierliche Verzögerungseinrichtung kann eine Kaskade von Logikgattern (z. B. Invertern) umfassen, welche das eingehende digitalisierte Signal weiterleiten und welche eine Weiterleitungsverzögerung TP zwischen jeweils aufeinanderfolgenden Stufen (oder mit jeder dieser Stufen) einführen, welche für das entsprechende Logikgatter der gewählten Technologie typisch ist.
  • Bei 316 stellt die FIR-Komponente das rückgekoppelte FIR-Signal bereit, welches bei 304 benötigt wird und bei 306 mit dem angelegten analogen Signal kombiniert wird. Wie vorab im Detail beschrieben ist, ist das rückgekoppelte FIR-Signal eine Kombination von analogen Ausgangssignalen, welche durch mehrere Digital-Analog-Wandler (DACs) 278 gebildet werden, die jeweils ein entsprechendes digitales Signal nach jeder Verzögerungsstufe 274 in der digitalen Verzögerungseinrichtung 272 abgreifen. Die analogen Ausgangssignale von den DACs 278 können durch ein Kombinationselement 280 kombiniert werden, um das analoge rückgekoppelte FIR-Signal 156 bereitzustellen.
  • Ein digitales Ausgangssignal wird dann bei 318 bereitgestellt. Das digitale Ausgangssignal kann beispielsweise bestimmt werden, indem mehrere Ausgangssignale p[n – i] nach jeder der Verzögerungsstufen der Verzögerungseinrichtung abgegriffen werden. Dabei kann die Summenformel, welche in Gleichung (2) vorab angegeben ist, eingesetzt werden, wobei die Koeffizienten ci mit der Gleichung (1) vorab bestimmt werden.
  • Es sei darauf hingewiesen, dass das Verfahren 300 eine mögliche erfindungsgemäße Ausführungsform darstellt und dass die vorliegende Offenbarung nicht auf diese Ausführungsform eines erfindungsgemäßen Verfahren beschränkt ist, welches vorab beschrieben und in 4 dargestellt ist. Zum Beispiel können bei alternativen Ausführungsformen bestimmte Schritte nicht in der beschriebenen Reihenfolge ausgeführt werden oder bestimmte Schritte können in modifizierter Form ausgeführt werden und/oder bestimmte Schritte können vollständig entfallen, wobei dies von den entsprechenden Umständen abhängt. Darüber hinaus können bei bestimmten erfindungsgemäßen Ausführungsformen die beschriebenen Schritte durch einen Computer, eine Steuerung, einen Prozessor, eine programmierbare Vorrichtung oder irgendeine andere geeignete Vorrichtung ausgeführt werden. Dabei können diese Schritte auf der Grundlage von Anweisungen ausgeführt werden, welche auf einem oder auf mehreren von einem Computer lesbaren Medien gespeichert sind oder welche anderweitig gespeichert oder in eine entsprechende Vorrichtung programmiert sind. Für den Fall, dass von einem Computer lesbare Medien verwendet werden, kann das von einem Computer lesbare Medium irgendein verfügbares Medium sein, welches von einer Vorrichtung gelesen werden kann, um die darauf gespeicherten Anweisungen auszuführen.
  • Die erfindungsgemäßen Techniken sorgen für folgende wesentliche Vorteile. Zum Beispiel stellen die erfindungsgemäßen Techniken zur Signalwandlung unter Einsatz von rückgekoppelten FIR-Signalen vorteilhafterweise eine verbesserte Toleranz gegenüber einem Jitter in dem Abtasttakt aufgrund der mehrwertigen Eigenschaft des Ausgangssignals bereit. Da die DACs 278 der FIR-Komponente auf Strom basierte (oder durch Strom gesteuerte) Digital-Analog-Wandler und nicht auf Spannung basierende (oder durch Spannung gesteuerte) Digital-Analog-Wandler sind, kann die FIR-Komponente wesentlich einfacher implementiert werden und ist wesentlich unempfindlicher gegenüber Ungenauigkeiten und kann gegenüber alternativen Signalwandlungstechniken ein besseres Leistungsverhalten bereitstellen.
  • Darüber hinaus sind Differenzen zwischen dem digitalen Multibit-Ausgangssignal y[n] und dem analogen Ausgangssignal y(t) (wenn welche vorhanden sind) im Allgemeinen meist linear, wobei ein Multibit-Rückkopplungswandler vorhanden ist, welcher keine Fehlanpassung einer Signalformung oder Kalibrierung erforderlich macht. Darüber hinaus lässt sich die erfindungsgemäße FIR-Komponente im Vergleich zu einem vergleichbaren Filter H(s), welches zum Beispiel relativ große Kapazitäten erfordert, mit einem geringeren Flächenbedarf implementieren. Des Weiteren ist die FIR-Komponente im Bezug auf Modulationsaspekte neu konfigurierbar, indem die Koeffizienten ci derart verändert werden, wie es erwünscht ist.
  • Darüber hinaus verringern oder eliminieren die erfindungsgemäßen Techniken zumindest einen gewissen Teil des Rauschens, welches sonst bei einem Digitalisierungsprozess in elektronischen Komponenten, wobei PWM-Wandler eingeschlossen sind, auftreten würde. Die erfindungsgemäßen Techniken stellen somit eine verbesserte Signalwandlung bereit, welche weniger Fläche benötigt und im Vergleich zu herkömmlichen Signalwandlungstechniken eine verbesserte Neukonfigurierbarkeit bereitstellt.

Claims (18)

  1. Wandelschaltung umfassend: eine ein Signal formende Komponente (154), welche derart ausgestaltet ist, dass sie ein Eingangssignal (152) und ein rückgekoppeltes Signal (156) empfängt und dass sie abhängig von dem Eingangssignal (152) und dem rückgekoppelten Signal (156) ein geformtes Signal (158) bereitstellt, einen Encoder (162), welcher derart angeordnet ist, dass er das geformte Signal (158) und ein Taktsignal (164) empfängt und dass er ein Zwischensignal (166) bereitstellt, welches abhängig von dem geformten Signal (158) und dem Taktsignal (164) codiert ist, und eine FIR-Komponente (170), welche eine Verzögerungseinrichtung (272) aufweist, die derart angeordnet ist, dass sie das Zwischensignal (166) empfängt, wobei die Verzögerungseinrichtung (272) mehrere Verzögerungsstufen (274) umfasst, wobei die FIR-Komponente (170) derart ausgestaltet ist, dass sie das rückgekoppelte Signal (156) der ein Signal formenden Komponente (154) und ein gewandeltes Ausgangssignal (172) bereitstellt, wobei die FIR-Komponente (170) darüber hinaus eine Kombinationskomponente (280) umfasst, welche mit der Verzögerungseinrichtung (272) gekoppelt ist und derart ausgestaltet ist, dass sie mehrere aufeinanderfolgende verzögerte Signale (276) empfängt, wobei jedes der aufeinanderfolgenden verzögerten Signale (276) von einer der aufeinanderfolgenden Verzögerungsstufen (272) der Verzögerungseinrichtung (272) bereitgestellt ist, wobei die Kombinationskomponente (280) derart ausgestaltet ist, dass sie das gewandelte Ausgangssignal (172) abhängig von den mehreren aufeinanderfolgenden verzögerten Signalen (276) bestimmt.
  2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass das Eingangssignal ein analoges Eingangssignal (152) umfasst, und dass das gewandelte Ausgangssignal ein digitales Ausgangssignal (172) umfasst.
  3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die ein Signal formende Komponente (154) eine formende Sigma-Delta-Komponente umfasst.
  4. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Verzögerungseinrichtung (272) eine getaktete Verzögerungseinrichtung umfasst.
  5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass der Encoder (162) einen Quantisierer (210) aufweist, welcher das geformte Signal (158) mit einer Zeitinformation abhängig von dem Taktsignal (164) codiert, so dass das sich ergebende codierte Signal (166) eine mehrwertige Information in seinem Tastgrad trägt, und dass die getaktete Verzögerungseinrichtung mehrere Flip-Flop-Bauelemente aufweist, welche derart kombiniert sind, dass sie eine Verzögerungszeit bereitstellen, wobei die getaktete Verzögerungseinrichtung unter Verwendung des Taktsignals (164) getaktet ist.
  6. Schaltung nach einem der Ansprüche 1–3, dadurch gekennzeichnet, dass die Verzögerungseinrichtung eine zeitkontinuierliche Verzögerungseinrichtung (272) umfasst.
  7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, dass die zeitkontinuierliche Verzögerungseinrichtung (272) eine Kaskade von Logikgattern umfasst, welche zusammenwirkend eine Weiterleitungsverzögerung zwischen jeweils aufeinanderfolgenden Verzögerungsstufen (274) einführen.
  8. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die FIR-Komponente (170) darüber hinaus umfasst: mehrere Signalwandler (278), wobei jeder Wandler (278) mit einer jeweiligen der aufeinanderfolgenden Verzögerungsstufen (274) der Verzögerungseinrichtung (272) gekoppelt ist und derart ausgestaltet ist, dass er ein Signal (276) der jeweiligen Verzögerungsstufe (274) in ein entsprechendes gewandeltes Signal wandelt, und eine Kombinationskomponente, welche derart ausgestaltet ist, dass sie die gewandelten Signale zu dem rückgekoppelten Signal (156) kombiniert.
  9. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kombinationskomponente (280) das gewandelte Ausgangssignal (172) wie folgt bestimmt:
    Figure DE102009008752B4_0003
    wobei y[n] das gewandelte Ausgangssignal (172) ist, wobei i ein Index ist, wobei M eine Gesamtzahl der Verzögerungsstufen (274) der Verzögerungseinrichtung (272) ist, wobei p[n – i] ein Wert eines Ausgangssignals der (n – i)-ten Verzögerungsstufe (274) der Verzögerungseinrichtung (272) ist, und wobei ci ein Koeffizient ist, welcher durch ci = h(i·TP), i = 1....M, bestimmt ist, wobei h eine Formungsfunktion ist und wobei TP eine Zeitverzögerung ist, welche der entsprechenden Verzögerungsstufe (274) zuordenbar ist.
  10. Elektronische Vorrichtung, umfassend: einen Prozessor (112) und eine Kommunikationskomponente (114), welche betriebsfähig mit dem Prozessor (112) gekoppelt ist und derart ausgestaltet ist, dass sie Kommunikationssignale empfängt und/oder sendet, wobei die Kommunikationskomponente (114) einen Wandler (150) aufweist, welcher umfasst: eine ein Signal formende Komponente (154), welche derart ausgestaltet ist, dass sie ein Eingangssignal (152) und ein rückgekoppeltes Signal (156) empfängt und abhängig von dem Eingangssignal (152) und dem rückgekoppelten Signal (156) ein geformtes Signal (158) bereitstellt, einen Encoder (162), welcher derart angeordnet ist, dass er das geformte Signal (158) und ein Taktsignal (164) empfängt und abhängig von dem geformten Signal (158) und dem Taktsignal (164) ein codiertes Zwischenausgangssignal (166) bereitstellt, und eine FIR-Komponente (170) mit einer Verzögerungseinrichtung (272), welche derart ausgestaltet ist, dass sie das codierte Zwischenausgangssignal (166) empfängt, wobei die Verzögerungseinrichtung (272) mehrere Verzögerungsstufen (274) umfasst, wobei die FIR-Komponente (170) derart ausgestaltet ist, dass sie das rückgekoppelte Signal (156) der ein Signal formenden Komponente (154) und ein gewandeltes Ausgangssignal (172) bereitstellt, wobei die FIR-Komponente (170) darüber hinaus eine Kombinationskomponente (280) umfasst, welche mit der Verzögerungseinrichtung (272) gekoppelt ist und derart ausgestaltet ist, dass sie mehrere aufeinanderfolgende verzögerte Signale (276) empfängt, wobei jedes der aufeinanderfolgenden verzögerten Signale (276) von einer der aufeinanderfolgenden Verzögerungsstufen (272) der Verzögerungseinrichtung (272) bereitgestellt ist, wobei die Kombinationskomponente (280) derart ausgestaltet ist, dass sie das gewandelte Ausgangssignal (172) abhängig von den mehreren aufeinanderfolgenden verzögerten Signalen (276) bestimmt.
  11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass der Wandler (150) einen Analog-Digital-Wandler umfasst.
  12. Vorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass der Encoder (162) einen Quantisierer (210) umfasst, welcher das geformte Signal (158) abhängig von dem Taktsignal (164) codiert, und dass die Verzögerungseinrichtung (272) mehrere Flip-Flop-Bauelemente umfasst, welche kombiniert sind, um eine Verzögerungszeit bereitzustellen, wobei die Verzögerungseinrichtung (272) durch das Taktsignal (164) getaktet ist.
  13. Vorrichtung nach einem der Ansprüche 10–12, dadurch gekennzeichnet, dass der Wandler eine Wandelschaltung (150) nach einem der Ansprüche 1–9 umfasst.
  14. Verfahren zum Wandeln von Signalen, umfassend Kombinieren eines Eingangssignals (152) mit einem rückgekoppelten Signal (156), um ein kombiniertes Signal bereitzustellen, Formen des kombinierten Signals, um ein geformtes Signal (158) bereitzustellen, Kodieren des geformten Signals (158), um ein Zwischensignal (166) bereitzustellen, aufeinanderfolgendes Verzögern des Zwischensignals (166) unter Verwendung von mehreren Verzögerungsstufen (274), um mehrere verzögerte Signale (276) bereitzustellen, Wandeln der mehreren verzögerten Signale (276) in mehrere entsprechende gewandelte Signale, Kombinieren der mehreren gewandelten Signale in das rückgekoppelte Signal (156), und Kombinieren der mehreren verzögerten Signale in ein gewandeltes Ausgangssignal (172), wobei zum Erzeugen des rückgekoppelten Signals (156) und des gewandelten Ausgangssignals (172) ausgehend von dem Zwischensignal (166) eine Funktion mit einer endlichen Impulsantwort eingesetzt wird.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass das Kodieren eines geformten Signals (158), um ein Zwischensignal (166) bereitzustellen, ein Kodieren eines geformten analogen Signals (158) umfasst, um ein digitales Zwischensignal (166) bereitzustellen.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Kodieren eines geformten analogen Signals (158), um ein digitales Zwischensignal (166) bereitzustellen, ein Kodieren eines geformten analogen Signals (158) umfasst, um ein bezüglich der Pulsbreite moduliertes Zwischensignal (166) bereitzustellen.
  17. Verfahren nach einem der Ansprüche 14–16, dadurch gekennzeichnet, dass das aufeinanderfolgende Verzögern des Zwischensignals (166) ein aufeinanderfolgendes Verzögern des Zwischensignals (166) unter Verwendung einer FIR-Komponente (170) umfasst, welche eine Verzögerungseinrichtung (272) aufweist, die mehrere Verzögerungsstufen (274) umfasst, und dass das Wandeln der mehreren verzögerten Signale (276) ein Wandeln der mehreren verzögerten Signale (276) umfasst, welche jeweils zwischen den aufeinanderfolgenden Verzögerungsstufen (274) der Verzögerungseinrichtung (272) abgegriffen werden, wobei entsprechend viele Digital-Analog-Wandler (278) eingesetzt werden, wobei jeder der Digital-Analog-Wandler (278) ein entsprechendes der mehreren gewandelten Signale bereitstellt.
  18. Verfahren nach einem der Ansprüche 14–17, dadurch gekennzeichnet, dass das aufeinanderfolgende Verzögern des Zwischensignals (166) ein aufeinanderfolgendes Verzögern des Zwischensignals (166) unter Verwendung einer FIR-Komponente (170) umfasst, welche eine Verzögerungseinrichtung (272) aufweist, welche mehrere Verzögerungsstufen (274) umfasst, und dass das Kombinieren der mehreren verzögerten Signale (276) in ein gewandeltes Ausgangssignal (172) ein Multiplizieren jedes der mehreren verzögerten Signale (276) mit einem Koeffizienten, um aufeinanderfolgende Produkte bereitzustellen, und ein Kombinieren der mehreren aufeinanderfolgenden Produkte in einer Kombinationskomponente (280), um das gewandelte Ausgangssignal (172) zu bestimmen, umfasst.
DE102009008752.4A 2008-02-15 2009-02-12 Signalformung unter Verwendung einer Rückkopplung mit einer endlichen Impulsantwort Active DE102009008752B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/032,248 US7633419B2 (en) 2008-02-15 2008-02-15 Signal conversion using finite impulse response feedback
US12/032,248 2008-02-15

Publications (2)

Publication Number Publication Date
DE102009008752A1 DE102009008752A1 (de) 2009-08-27
DE102009008752B4 true DE102009008752B4 (de) 2016-09-15

Family

ID=40896941

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009008752.4A Active DE102009008752B4 (de) 2008-02-15 2009-02-12 Signalformung unter Verwendung einer Rückkopplung mit einer endlichen Impulsantwort

Country Status (2)

Country Link
US (2) US7633419B2 (de)
DE (1) DE102009008752B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852249B2 (en) * 2009-02-27 2010-12-14 Freescale Semiconductor, Inc. Sigma-delta modulator with digitally filtered delay compensation
US7880654B2 (en) * 2009-02-27 2011-02-01 Freescale Semiconductor, Inc. Continuous-time sigma-delta modulator with multiple feedback paths having independent delays
US9312766B2 (en) * 2013-06-27 2016-04-12 Alcatel Lucent Digital serializer based pulsewidth modulator controller
CN108832931B (zh) * 2018-05-24 2022-02-11 东南大学 采用外加扰动信号的Delta-Sigma调制器
US20220376700A1 (en) * 2021-05-19 2022-11-24 Cirrus Logic International Semiconductor Ltd. Filters

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10233391C1 (de) * 2002-07-23 2003-12-11 Infineon Technologies Ag Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung
US7183957B1 (en) * 2005-12-30 2007-02-27 Cirrus Logic, Inc. Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop
US20070069929A1 (en) * 2005-09-28 2007-03-29 Ess Technology, Inc. High speed sigma delta device
DE102006023697A1 (de) * 2006-05-19 2007-11-22 Infineon Technologies Ag Verfahren zum Decodieren, Decodierer, Codierer-Decodierer-System und Wandler

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323157A (en) * 1993-01-15 1994-06-21 Motorola, Inc. Sigma-delta digital-to-analog converter with reduced noise
US5375146A (en) * 1993-05-06 1994-12-20 Comsat Corporation Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters
US6208279B1 (en) * 1998-08-17 2001-03-27 Linear Technology Dorporation Single-cycle oversampling analog-to-digital converter
DE60215298T2 (de) * 2002-03-20 2007-02-08 Freescale Semiconductor, Inc., Austin Analog-Digital Sigma-Delta Modulator mit FIR-Filter
JP5352952B2 (ja) * 2006-11-07 2013-11-27 ソニー株式会社 デジタルフィルタ回路、デジタルフィルタプログラムおよびノイズキャンセリングシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10233391C1 (de) * 2002-07-23 2003-12-11 Infineon Technologies Ag Analog/Digital-Wandlerschaltung sowie entsprechendes Verfahren zur Analog/Digital-Wandlung und Verwendung einer selbstoszillierenden Schaltung zur Analog/Digital-Wandlung
US20070069929A1 (en) * 2005-09-28 2007-03-29 Ess Technology, Inc. High speed sigma delta device
US7183957B1 (en) * 2005-12-30 2007-02-27 Cirrus Logic, Inc. Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop
DE102006023697A1 (de) * 2006-05-19 2007-11-22 Infineon Technologies Ag Verfahren zum Decodieren, Decodierer, Codierer-Decodierer-System und Wandler

Also Published As

Publication number Publication date
US7633419B2 (en) 2009-12-15
US8031095B2 (en) 2011-10-04
US20100045500A1 (en) 2010-02-25
DE102009008752A1 (de) 2009-08-27
US20090207060A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
DE102006004212B4 (de) Delta-Sigma-Analog-Digital-Wandler und Verfahren zur Delta-Sigma-Analog-Digital-Wandlung mit Offsetkompensation
DE102009008752B4 (de) Signalformung unter Verwendung einer Rückkopplung mit einer endlichen Impulsantwort
DE102011121139B4 (de) Vorrichtung mit einem Delta-Sigma-Modulator und einer mit diesem verbundenen MOSFET-Endstufe
DE102006023697B4 (de) Verfahren zum Decodieren, Decodierer, Codierer-Decodierer-System und Wandler
DE112012000529T5 (de) Direkte Rückkopplung für zeitkontinuierliche überabgetastete Wandler
EP1001538A2 (de) Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator
DE102018121046A1 (de) Digital-Analog-Wandler mit verbesserter Linearität
DE102006002901A1 (de) Multibit-Sigma-Delta-Wandler
DE69923259T2 (de) Digitaler Filter
DE102010060183A1 (de) Datenumsetzer mit einem passiven Filter
DE102010036793A1 (de) Analog-Digital-Wandler mit digitalem Filter
DE19722434C1 (de) Vorrichtung zur Digital-Analog-Wandlung mit hoher Linearität
DE102008052838B4 (de) Abtastfehlerverringerung bei PWM-MASH-Wandlern
DE69434276T2 (de) Datenwandler mit Skalierung der Verstärkung zusammen mit einem Zittersignal
DE102014106389A1 (de) Rauschformer n-ter ordnung
WO2000035096A2 (de) Analog-digital-umsetzer
DE60309079T2 (de) Umordnungsgerät mit entsprechender dynamischer Elementanpassungstechnik zur Linearisierung von Digital-Analog-Wandlern mit Einheitselementen
DE19521610B4 (de) Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung
DE102005015390B4 (de) Quantisierer in einem Multilevel-Sigma-Delta-Analog-Digital-Umsetzer
DE10337782A1 (de) Methode und Schaltung zur effektiven Konvertierung von PCM-in PWM-Daten
DE112017000613T5 (de) Schaltkreise, Systeme und Verfahren zum Bereitstellen einer asynchronen Abtastratenumwandlung für einen überabtastenden Sigma-Delta-Analog-Digital-Wandler
DE10238028B4 (de) Verfahren und Vorrichtung zur Analog-Digital-Wandlung
DE10028593C1 (de) Verfahren und Vorrichtung zur Digital-Analog-Wandlung eines Signals
DE112018002115T5 (de) Effizienter Flash-Quantisierer für einen Delta-Sigma-Umsetzer
EP1048112B1 (de) Sigma-delta-d/a-wandler

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final