DE69934886T2 - System und Verfahren zur zuverlässigen Umschaltung zwischen redundanten Takten - Google Patents

System und Verfahren zur zuverlässigen Umschaltung zwischen redundanten Takten Download PDF

Info

Publication number
DE69934886T2
DE69934886T2 DE69934886T DE69934886T DE69934886T2 DE 69934886 T2 DE69934886 T2 DE 69934886T2 DE 69934886 T DE69934886 T DE 69934886T DE 69934886 T DE69934886 T DE 69934886T DE 69934886 T2 DE69934886 T2 DE 69934886T2
Authority
DE
Germany
Prior art keywords
clock
circuit
divider
line
online
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69934886T
Other languages
English (en)
Other versions
DE69934886D1 (de
Inventor
Jeremy D. Sachse Omas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent SAS
Original Assignee
Alcatel Lucent SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Lucent SAS filed Critical Alcatel Lucent SAS
Publication of DE69934886D1 publication Critical patent/DE69934886D1/de
Application granted granted Critical
Publication of DE69934886T2 publication Critical patent/DE69934886T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Description

  • TECHNISCHES GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein digitale Vermittlungsnetze. Spezieller betrifft die vorliegende Erfindung ein System und ein Verfahren zur Verhinderung von Zeit-Wandern bei der Umschaltung zwischen redundanten Takten in einem digitalen Vermittlungsnetz.
  • HINTERGRUND DER ERFINDUNG
  • In einem digitalen Vermittlungsnetz kann ein Systemtakt verwendet werden, um mehrere Module zu versorgen. Der Systemtakt kann auch einen Synchronisations-Impuls an jedes Modul liefern, das es versorgt, und somit die Module in die Lage versetzten, miteinander zu kommunizieren. Wenn der Takt aus irgendeinem Grund ausfällt, schaltet das digitale Vermittlungsnetz auf einen redundanten Takt um, um eine Unterbrechung der Kommunikation zwischen den Modulen zu vermeiden. In manchen digitalen Vermittlungsnetzen können jedoch durch ein Szenarium, das Zeit-Wandern genannt wird, Daten verloren gehen.
  • Zeit-Wandern kann auftreten, wenn zwei Takte, deren Phase unabhängig voneinander ist und die auf dieselbe Frequenz eingestellt sind, wiederholt als ausgewählter Takt umgeschaltet werden. Durch Zeit-Wandern tritt ein Schritt in der Zeitbasis der synchronen Schaltkreise im digitalen Vermittlungsnetz auf, in dem der gewählte Takt verwendet wird. Wenn Zeit-Wandern nicht verhindert wird, kann es sein, dass ohne Rekonfiguration Daten nicht mehr zuverlässig durch das digitale Vermittlungsnetz durchgeschaltet werden. Ein Beispiel für das Szenarium des Zeit-Wanderns wird in den 1 bis 3 weiter unten erläutert.
  • 1 zeigt das Blockdiagramm eines digitalen Vermittlungsnetzes 100 nach dem bisherigen Stand der Technik. Das digitale Vermittlungsnetz 100 nach dem bisherigen Stand der Technik besteht aus Takt eins 105, Takt zwei 110, Auswahl-Schaltkreis A 120, Auswahl-Schaltkreis B 125, Modul A 130, Modul B 135 und Modul C 140. Auswahl-Schaltkreis A 120 und Auswahl-Schaltkreis B 125 schalten zwischen Takt eins 105 und Takt zwei 110 um, wenn einer der Takte ausfällt. Für dieses Beispiel sind Modul A 130, Modul B 135 und Modul C 140 einfache Zähler mit acht (8) Zuständen, die im achten Zustand einen Impuls erzeugen. Modul A 130 und Modul B 135 tauschen untereinander Daten aus. Modul C 140 liefert eine bleibende Referenz, während Auswahl-Schaltkreis A 120 und Auswahl-Schaltkreis B 125 zwischen Takt eins 105 und Takt zwei 110 umschalten.
  • 1 zeigt, dass eine Verzögerung 115 zwischen Takt zwei 110 und Auswahl-Schaltkreis A 120 vorhanden ist. Somit sind Takt eins 105 und Takt zwei 110 am Auswahl-Schaltkreis A 120 nicht in Phase. Es besteht keine Verzögerung zwischen Takt eins 105 oder Takt zwei 110 und Auswahl-Schaltkreis B 125. Somit sind Takt eins 105 und Takt zwei 110 am Auswahl-Schaltkreis B 125 in Phase. Modul C 140 wird nur durch Takt eins 105 angesteuert.
  • 2 zeigt das Timing-Diagramm an Auswahl-Schaltkreis A 205, das Timing-Diagramm an Auswahl-Schaltkreis B 210 und das Timing-Diagramm an Modul C 215 unter Bedingungen des stationären Zustandes (d.h. keine Umschaltung zwischen Takt eins 105 und Takt zwei 110 an Auswahl-Schaltkreis A 120 oder Auswahl-Schaltkreis B 125). Wie in 2 gezeigt, ist die Frequenz von Takt eins 105 und Takt zwei 110 identisch. Da keine Umschaltung auftritt und Takt eins 105 an Auswahl-Schaltkreis A 120, an Auswahl-Schaltkreis B 125 und an Modul C 140 in Phase ist, tritt kein Zeit-Wandern auf. Somit treten der in den Timing-Diagrammen 205, 210 und 215 jeweils gezeigte Modul-A-Impuls 145, der Modul-B-Impuls 150 und der Modul-C-Impuls 155 zur gleichen Zeit auf.
  • 3 zeigt das Timing-Diagramm an Auswahl-Schaltkreis A 305, das Timing-Diagramm an Auswahl-Schaltkreis B 310 und das Timing-Diagramm an Modul C 315, wobei Auswahl-Schaltkreis A 120 und Auswahl-Schaltkreis B 125 von Takt eins 105 auf Takt zwei 110 und wieder zurück zu Takt eins 105 umschalten. Die Frequenz von Takt eins 105 und Takt zwei 110 ist wieder identisch, das Timing-Diagramm an Auswahl-Schaltkreis A 305 zeigt jedoch, dass Takt eins 105 und Takt zwei 110 wegen der Verzögerung 115 nicht in Phase sind. Wenn der Auswahl-Schaltkreis A 120 die Phasendifferenz zwischen Takt eins 105 und Takt zwei 110 nicht berücksichtigt, tritt bei Modul-A-Impuls 145 bezogen auf Modul-B-Impuls 150 und Modul-C-Impuls 155 ein Zeitversatz auf, wie in 3 gezeigt. Dieses Szenarium des Zeit-Wanderns kann es verursachen, dass Daten, die zwischen Modul A 130 und Modul B 135 übertragen werden, verloren gehen. Wenn Auswahl-Schaltkreis A 120 mit der Umschaltung zwischen Takt eins 105 und Takt zwei 110 fortfährt, gehen weitere Daten verloren.
  • In US-Patent 5,673,004 wird ein Steuerungs-Algorithmus einer Digitalverarbeitungs-Phasenregelschleife (DP-PLL) zur Netzwerk-Synchronisation offen gelegt, mit dem Phasenfehler verhindert werden, die bei der Umschaltung der Betriebsart erzeugt werden. Der Steuerungs-Prozess der DP-PLL umfasst die Schritte der Einstellung eines Wertes, der einer Anfangs-Mittenfrequenz entspricht, an einem spannungsgesteuerten Oszillator im Anfangsstadium und das Schalten in einen Freilauf-Modus; Festlegung, dass der Modus im Normalzustand ist, außer wenn die Abweichung des Referenz-Taktsignals im Freilauf-Modus nicht überwacht wird, und Umschalten des Freilauf-Modus in den schnellen Modus; Speichern von Phasenabweichungs-Daten für eine vorher festgelegte Zeitdauer in der Anfangs-Verarbeitung und Berechnung ihres Mittelwertes, um den Mittelwert als Referenz-Phasenabweichung des schnellen Modus festzusetzen. Der Steuerungs-Prozess umfasst weiterhin die Berechnung und Regelung eines Steuerwertes des spannungsgesteuerten Oszillators, damit die Phasenabweichungs-Daten sich der Referenz-Phasenabweichung nähern; die Umschaltung des schnellen Modus in einen normalen Modus, wenn der schnelle Modus stabil wird, Speichern der Phasenabweichungs-Daten für eine vorher festgelegte Zeitdauer in der Anfangs-Verarbeitung, Messen eines Mittelwertes, um den Mittelwert als Referenz-Phasenabweichung des normalen Modus festzusetzen und Berechnung und Regelung eines Steuerwertes des spannungsgesteuerten Oszillators, der in die Referenz-Phasenabweichung konvergiert ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung liefert ein System und ein Verfahren, welche die Nachteile und Probleme der zuvor entwickelten Systeme und Verfahren zur Verhinderung von Zeit-Wandern in einem digitalen Vermittlungsnetz im Wesentlichen beseitigen oder verringern. Spezieller bietet die vorliegende Erfindung ein System zur Verhinderung von Zeit-Wandern in einem digitalen Vermittlungsnetz, wenn zwischen redundanten Takten umgeschaltet wird, deren Frequenz identisch und deren Phase unabhängig voneinander ist, wobei die höchste Auflösungs-Frequenz, die in dem digitalen Vermittlungsnetz verfügbar ist, die der redundanten Takte ist.
  • Das System zur Verhinderung von Zeit-Wandern in einem digitalen Vermittlungsnetz enthält einen Takt-Teiler-Auswahl-Schaltkreis, einen verbesserten digitalen Phasen-Justierer und einen Taktauswahl-Steuerungs-Schaltkreis. Der Takt-Teiler-Auswahl-Schaltkreis gibt einen online geteilten Takt und einen Offline-Takt an den verbesserten digitalen Phasen-Justierer aus. Der verbesserte digitale Phasen-Justierer kann den online geteilten Takt mit vier Phasen des offline geteilten Taktes abtasten und gibt einen offline geteilten Takt aus, der so zeitverschoben ist, dass der offline geteilte Takt innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes in Phase zum online geteilten Takt ist.
  • Der Taktauswahl-Steuerungs-Schaltkreis empfängt den online geteilten Takt vom Takt-Teiler-Auswahl-Schaltkreis, den offline geteilten Takt vom verbesserten digitalen Phasen-Justierer, und einen geglätteten Takt. Wenn eine Anforderung zur Umschaltung zwischen einem ersten Takt und einem zweiten Takt vorliegt, vergleicht der Taktauswahl-Steuerungs-Schaltkreis den online geteilten Takt und den offline geteilten Takt mit dem geglätteten Takt und gibt ein Auswahl-Steuerungssignal an den Takt-Teiler-Auswahl-Schaltkreis aus.
  • Die vorliegende Erfindung bietet einen wichtigen technischen Vorteil, indem sie ein System und ein Verfahren zur Verhinderung von Zeit-Wandern in einem digitalen Vermittlungsnetz bereitstellt, wenn zwischen redundanten Takten umgeschaltet wird, deren Frequenz identisch ist, deren Phase aber unabhängig voneinander ist.
  • Die vorliegende Erfindung bietet einen weiteren wichtigen technischen Vorteil, indem sie eine stabilere Umgebung bereitstellt, so dass Teilnehmer-Daten zuverlässiger in einem digitalen Vermittlungsnetz vermittelt werden können, wodurch der Teilnehmer Geld spart.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Für ein umfangreicheres Verständnis der vorliegenden Erfindung und deren Vorteile wird nun auf die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen Bezug genommen, in denen gleiche Referenznummern gleiche Eigenschaften bezeichnen und in denen:
  • 1 das Blockdiagramm eines digitalen Vermittlungsnetzes nach dem bisherigen Stand der Technik zeigt;
  • 2 das Timing-Diagramm an Auswahl-Schaltkreis A, das Timing-Diagramm an Auswahl-Schaltkreis B, und das Timing-Diagramm an Modul C unter stationären Bedingungen zeigt;
  • 3 das Timing-Diagramm an Auswahl-Schaltkreis A, das Timing-Diagramm an Auswahl-Schaltkreis B, und das Timing-Diagramm an Modul C zeigt, wobei Auswahl-Schaltkreis A und Auswahl-Schaltkreis B von Takt eins auf Takt zwei und wieder zurück auf Takt eins schalten;
  • 4 ein Beispiel eines Schaltkreises zeigt, der Zeit-Wandern in einem digitalen Vermittlungsnetz während der Taktauswahl entsprechend der vorliegenden Erfindung verhindert;
  • 5 ein Beispiel eines Schaltkreises des verbesserten digitalen Phasen-Justierers entsprechend der vorliegenden Erfindung zeigt;
  • 6 ein Timing-Diagramm zeigt, in dem dargestellt wird, wie der Taktgenerator entsprechend der vorliegenden Erfindung den Offline-Takt in vier Phasen aufteilt;
  • 7 ein Beispiel des Zeitverschiebungs-Schaltkreises entsprechend der vorliegenden Erfindung zeigt;
  • 8 eine Tabelle zeigt, in der die Zeitverzögerung in Nanosekunden nach jedem Flipflop vom online geteilten Takt-Eingang für das erste und zweite serielle Register angegeben wird;
  • 9 ein Beispiel für den Taktauswahl-Steuerungs-Schaltkreis gemäß der vorliegenden Erfindung zeigt; und
  • 10 ein Takt-Steuerungs-Diagramm zeigt, in dem die Schaltzeiten für den ersten und den zweiten Takt angegeben sind.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Bevorzugte Ausführungen der vorliegenden Erfindung werden in den FIGUREN gezeigt, wobei gleiche Nummern verwendet werden, um gleiche oder entsprechende Teile der verschiedenen Zeichnungen zu bezeichnen.
  • Die vorliegende Erfindung liefert ein System und ein Verfahren zur Verhinderung von Zeit-Wandern in einem digitalen Vermittlungsnetz, wenn von einem ersten Takt auf einen zweiten Takt umgeschaltet wird, wobei die Frequenz des ersten und des zweiten Taktes identisch ist, deren Phase aber unabhängig voneinander ist, und die höchste verfügbare Auflösungs- Frequenz die des ersten und des zweiten Taktes ist. Die vorliegende Erfindung kann einen Takt-Teiler-Auswahl-Schaltkreis, einen verbesserten digitalen Phasen-Justierer und einen Taktauswahl-Steuerungs-Schaltkreis enthalten. Das System zur Verhinderung von Zeit-Wandern in einem digitalen Vermittlungsnetz enthält einen Takt-Teiler-Auswahl-Schaltkreis, einen verbesserten digitalen Phasen-Justierer und einen Taktauswahl-Steuerungs-Schaltkreis. Der Takt-Teiler-Auswahl-Schaltkreis gibt einen online geteilten Takt und einen Offline-Takt an den verbesserten digitalen Phasen-Justierer aus.
  • Der verbesserte digitale Phasen-Justierer tastet den online geteilten Takt mit vier Phasen des Offline-Taktes ab und gibt einen offline geteilten Takt aus, der so zeitverschoben ist, dass der offline geteilte Takt innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes in Phase zum online geteilten Takt ist. Der Taktauswahl-Steuerungs-Schaltkreis empfängt den online geteilten Takt vom Takt-Teiler-Auswahl-Schaltkreis, den offline geteilten Takt vom verbesserten digitalen Phasen-Justierer, und einen geglätteten Takt. Wenn eine Anforderung zur Umschaltung zwischen einem ersten Takt und einem zweiten Takt vorliegt, vergleicht der Taktauswahl-Steuerungs-Schaltkreis den online geteilten Takt und den offline geteilten Takt mit dem geglätteten Takt und gibt ein Taktauswahl-Steuerungssignal an den Takt-Teiler-Auswahl-Schaltkreis aus. 4 zeigt ein Beispiel eines Schaltkreises, der Zeit-Wandern in einem digitalen Vermittlungsnetz während der Taktauswahl entsprechend der vorliegenden Erfindung 400 verhindert. Der Schaltkreis zur Verhinderung von Zeit-Wandern 400 enthält einen Takt-Teiler-Auswahl-Schaltkreis 405, einen verbesserten digitalen Phasen-Justierer 440, eine Phasen-Regelschleife 470, einen Taktauswahl-Steuerungs-Schaltkreis 475 und einen Takt-Teiler-Blockierungs-Schaltkreis 490. Der Takt-Teiler-Auswahl-Schaltkreis 405 enthält einen ersten Takt-Teiler-Schaltkreis 410, einen zweiten Takt-Teiler-Schaltkreis 415, einen ersten Multiplexer 420 und einen zweiten Multiplexer 425. Der Takt-Teiler-Blockierungs-Schaltkreis 490 enthält einen dritten Multiplexer 450 und einen vierten Multiplexer 455. Für dieses Beispiel sind der erste und der zweite Takt-Teiler-Schaltkreis 410 bzw. 415 Durch-Acht-(8)-Teiler-Schaltkreise, es können jedoch andere Teiler-Schaltkreise verwendet werden. Ebenfalls für dieses Beispiel sind der erste, zweite, dritte und vierte Multiplexer 420, 425, 450 bzw. 455 2:1-Multiplexer, es können jedoch auch andere Größen verwendet werden.
  • Der Takt-Teiler-Auswahl-Schaltkreis 405 empfängt einen ersten Takt 105 und einen zweiten Takt 110, die zueinander phasenverschoben sind. Der erste Takt 105 wird in den ersten Takt-Teiler-Schaltkreis 410 eingegeben und wird sofort durch acht (8) geteilt. Der zweite Takt 110 wird in den zweiten Takt-Teiler-Schaltkreis 415 eingegeben und wird sofort durch acht (8) geteilt. Wenn der erste Takt 105 und der zweite Takt 110 durch acht (8) geteilt sind, werden sie beide in den zweiten Multiplexer 425 eingegeben. Der erste Takt 105 und der zweite Takt 110 werden auch in den ersten Multiplexer 420 eingegeben. Der erste Multiplexer 420 und der zweite Multiplexer 425 empfangen ein Taktauswahl-Steuersignal 480 vom Taktauswahl-Steuerungs-Schaltkreis 475. Der erste Multiplexer 420 gibt auf der Grundlage des Taktauswahl-Steuersignals 480 entweder den ersten Takt 105 oder den zweiten Takt 110 als Offline-Takt 435 an den verbesserten digitalen Phasen-Justierer 440 aus. Auf ähnliche Weise gibt der zweite Multiplexer 425 auf der Grundlage des Taktauswahl-Steuersignals 480 entweder den geteilten ersten Takt oder den geteilten zweiten Takt als online geteilten Takt 430 an den verbesserten digitalen Phasen-Justierer 440 aus. Für dieses Beispiel nehmen wir an, dass der geteilte erste Takt als online geteilter Takt 430 gewählt wird, und dass der zweite Takt 110 als Offline-Takt 435 gewählt wird.
  • Da der erste Takt 105 und der zweite Takt 110 phasenverschoben sind, ist es der Zweck des verbesserten digitalen Phasen-Justierers 440, den online geteilten Takt 430 an das Offline-System weiterzugeben. Somit empfängt der verbesserte digitale Phasen-Justierer 440 den online geteilten Takt 430 vom Takt-Teiler-Auswahl-Schaltkreis 405, empfängt den Offline-Takt 435 vom Takt-Teiler-Auswahl-Schaltkreis 405, und gibt einen offline geteilten Takt 445 aus, der so zeitverschoben ist, dass der offline geteilte Takt 445 mit dem online geteilten Takt 430 innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes 420 in Phase ist.
  • Wenn der offline geteilte Takt 445 vom verbesserten digitalen Phasen-Justierer 440 ausgegeben wurde, wird er in den Taktauswahl-Steuerungs-Schaltkreis 475 eingegeben. Der Taktauswahl-Steuerungs-Schaltkreis 475 empfängt auch den online geteilten Takt 430 vom Takt-Teiler-Auswahl-Schaltkreis 405 und einen geglätteten Takt 485 von der Phasenregelschleife 470. Wenn die Anforderung vorliegt, zwischen dem ersten Takt 105 und dem zweiten Takt 110 umzuschalten, bewertet der Taktauswahl-Steuerungs-Schaltkreis 475 den online geteilten Takt 430 und den offline geteilten Takt 445 mit dem geglätteten Takt 485 und gibt ein Taktauswahl-Steuersignal 480 an den ersten Multiplexer 420 und den zweiten Multiplexer 425 im Takt-Teiler-Auswahl-Schaltkreis 405 aus. Wie oben angegeben, wählt der erste Multiplexer 420 auf der Grundlage des Taktauswahl-Steuersignals 480 entweder den ersten Takt 105 oder den zweiten Takt 110 als Offline-Takt 435. Auf die gleiche Weise wählt, wie oben angegeben, der zweite Multiplexer 425 auf der Grundlage des Taktauswahl-Steuersignals 480 entweder den ersten geteilten Takt oder den zweiten geteilten Takt als online geteilten Takt 430.
  • Der offline geteilte Takt 445 wird auch an den Takt-Teiler-Blockierungs-Schaltkreis 490 ausgegeben. Der Takt-Teiler-Blockierungs-Schaltkreis 490 empfängt auch den online geteilten Takt 430 vom Takt-Teiler-Auswahl-Schaltkreis 405 und das Taktauswahl-Steuersignal 480 vom Taktauswahl-Steuerungs-Schaltkreis 475. Das Taktauswahl-Steuersignal 480, der offline geteilte Takt 445 und der online geteilte Takt 430 werden in den dritten Multiplexer 450 und den vierten Multiplexer 455 eingegeben. Der dritte Multiplexer 450 gibt auf der Grundlage des Taktauswahl-Steuersignals 480 entweder den online geteilten Takt 430 oder den offline geteilten Takt 445 als erstes Takt-Teiler-Blockierungssignal 460 aus. Auf ähnliche Weise gibt der vierte Multiplexer 455 gibt auf der Grundlage des Taktauswahl-Steuersignals 480 entweder den online geteilten Takt 430 oder den offline geteilten Takt 445 als zweites Takt-Teiler-Blockierungssignal 465 aus.
  • Das erste Takt-Teiler-Blockierungssignal 460 wird zurück an den ersten Takt-Teiler-Schaltkreis 410 geführt, der sich im Takt-Teiler-Auswahl-Schaltkreis 405 befindet. Das zweite Takt-Teiler-Blockierungssignal 465 wird zurück an den zweiten Takt-Teiler-Schaltkreis 415 geführt, der sich im Takt-Teiler-Auswahl-Schaltkreis 405 befindet. Der Zweck des ersten und des zweiten Takt-Teiler-Blockierungssignals 460 bzw. 465 ist es, den ersten bzw. den zweiten Takt-Teiler-Schaltkreis 410 bzw. 415 zu blockieren, so dass sowohl der erste Takt-Teiler-Schaltkreis 410, als auch der zweite Takt-Teiler-Schaltkreis 415 geteilte Signale ausgeben, die exakt gleich aussehen, mit Ausnahme der Phasenverschiebung, die gleich derselben Phasenverschiebung ist, wie sie zwischen dem ersten Takt 105 und dem zweiten Takt 100 vorliegt.
  • 5 zeigt ein Beispiel des Schaltkreises des verbesserten digitalen Phasen-Justierers 440 entsprechend der vorliegenden Erfindung. Der verbesserte digitale Phasen-Justierer 440 enthält einen Taktgenerator 505, einen Phasen-Analysator 510 und einen Zeitverschieber 515. Der Phasen-Analysator 510 enthält einen Daten-Abtaster 520, einen Steuerungs-Schaltkreis 525, einen Zähler 530, ein erstes Flipflop 535, ein zweites Flipflop 540, ein erstes serielles Schieberegister 545, ein zweites serielles Schieberegister 550, einen fünften Multiplexer 555 und ein drittes Flipflop 560. Für dieses Beispiel sind das erste und das zweite serielle Schieberegister 545 und 550 serielle 1:8-Schieberegister, der Zähler 530 ist ein Vier-(4)-Bit-Zähler, und der fünfte Multiplexer ist ein 16:1-Multiplexer, es können jedoch andere Größen verwendet werden.
  • Der Taktgenerator 505 empfängt den Offline-Takt 435 vom Takt-Teiler-Auswahl-Schaltkreis, erzeugt vier Phasen des Offline-Taktes 435 und gibt die vier Phasen in den Phasen-Analysator 510 ein. Für dieses Beispiel sind die vier erzeugten Phasen 0, 90, 180 und 270 Grad. Es können andere Phasen erzeugt werden. 6 zeigt ein Timing-Diagramm der vier Phasen. Nachdem sie in den Phasen-Analysator 510 gelangt sind, werden die vier Phasen zuerst am Daten-Abtaster 520 empfangen. Der online geteilte Takt 430 wird ebenfalls am Daten-Abtaster 520 empfangen. Der Daten-Abtaster 520 benutzt die vier Phasen des Offline-Taktes 435, um den online geteilten Takt 430 abzutasten, und gibt mehrere Daten-Abtastwerte des online geteilten Taktes 430 an den Steuerungs-Schaltkreis 525 aus.
  • Der Steuerungs-Schaltkreis 525 analysiert die mehreren Daten-Abtastwerte vom Daten-Abtaster 520 und wählt die Phase des Offline-Taktes aus, die am weitesten von der steigenden Flanke des online geteilten Taktes 430 entfernt ist. Immer wenn der gerade gewählte Abtastpunkt näher als neunzig (90) Grad an einen Daten-Übergang kommt, wird der Ausgangs-Abtastwert um einhundertachtzig (180) Grad geändert. Dies erfolgt, indem ein Signal von dem Steuerungs-Schaltkreis 525 zum Zähler 530 gesendet wird, das den Zähler 530 entweder inkrementiert oder dekrementiert. Wenn der Zähler 530 entweder inkrementiert oder dekrementiert wurde, sendet der Zähler 530 ein Phasenauswahl-Steuerungssignal 470 zum fünften Multiplexer 555, der dann den Abtastwert auf der Grundlage des Zählwertes um einhundertachtzig (180) Grad justiert. Wenn der Zählwert überläuft (d.h. 0000 auf 1111 oder 1111 auf 0000) wird vom Zähler 530 ein Überlauf durch Ausgabe eines Überlauf-Signals 465 angezeigt. Das Phasenauswahl-Steuerungssignal 470 wird auch an den Zeitverschieber 515 ausgegeben.
  • 7 zeigt ein Beispiel des Zeitverschiebungs-Schaltkreises 515 entsprechend der vorliegenden Erfindung. Der Zeitverschieber 515 enthält einen Multiplexer 705, ein Schieberegister mit Verzweigungen 710 und ein Flipflop 715. Der Zeitverschieber 515 empfängt den Offline-Takt 435 vom Takt-Teiler-Auswahl-Schaltkreis 405, den abgetasteten online geteilten Takt 475 vom Phasen-Analysator 510 und das Phasenauswahl-Steuerungssignal 470 vom Phasen-Analysator 515. Der Zweck des Zeitverschiebers 515 ist die Zeitverschiebung des offline geteilten Taktes 445, so dass der offline geteilte Takt 445 innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes 435 in Phase zum online geteilten Takt 430 ist. Die Auswahl des Multiplexers 705 basiert auf dem Zählwert des Zählers 530. Diese Information wird vom Zähler 530 über das Phasenauswahl-Steuerungssignal 470 zum Multiplexer 705 übertragen. Die drei niederwertigsten Bits des Zählwertes werden dazu benutzt festzustellen, wie viel Verzögerung zum abgetasteten online geteilten Takt 470 hinzuaddiert werden muss, so dass die Flanken des offline geteilten Taktes 445 so nahe wie möglich an den Flanken des online geteilten Taktes 430 liegen.
  • TABELLE 1 zeigt eine Tabelle, die beschreibt, wie groß die benötigte Verzögerung ist, um den abgetasteten online geteilten Takt 475 zeitlich zu verschieben.
  • Figure 00120001
  • Figure 00130001
    Tabelle 1
  • Zum Beispiel befindet sich in der Spalte Flipflop (FF) A und C. Wenn C0 gewählt wird, muss weniger als eine Periodendauer zum abgetasteten online geteilten Takt 475 hinzuaddiert werden. In der letzten Spalte repräsentieren 48 Nanosekunden die gesamte Periodendauer. Zuerst werden die 12 Nanosekunden, die C0 hinzuaddiert, subtrahiert, als nächstes werden die 12 Nanosekunden, die Flipflop 715 hinzuaddiert, subtrahiert, schließlich werden die 6 Sekunden, die Flipflop C hinzuaddiert, subtrahiert. Somit werden 18 Nanosekunden benötigt um eine Zeitverschiebung des offline geteilten Taktes 445 durchzuführen, so dass der offline geteilte Takt 445 innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes 435 in Phase zum online geteilten Takt 430 ist. Das Schieberegister mit Verzweigungen 710 wird dann das dritte Flipflop im Schieberegister mit Verzweigungen 710 abgreifen, da jedes Flipflop im Schieberegister mit Verzweigungen 710 eine Verzögerung von 6 hat.
  • 8 zeigt ein Beispiel für den Taktauswahl-Steuerungs-Schaltkreis 475. Der Taktauswahl-Steuerungs-Schaltkreis enthält einen Multiplexer 905 und mehrere Flipflops 910. Der online geteilte Takt 430 und der offline geteilte Takt 445 werden in den Multiplexer 905 eingegeben. Der geglättete Takt 485 wird in den Multiplexer 905 und in jedes Flipflop 910 eingegeben. 9 zeigt ein Takt-Steuerungs-Timing-Diagramm, 1000, in dem beiden Zeiten angegeben sind, wenn der erste Takt 105 auf den zweiten Takt 110 umschalten kann, oder wenn der zweite Takt 110 auf den ersten Takt 105 umschalten kann. Wenn eine Anforderung zur Umschaltung zwischen dem ersten Takt 105 und dem zweiten Takt 110 vorliegt, vergleicht der Taktauswahl-Steuerungs-Schaltkreis 475 den online geteilten Takt und den offline geteilten Takt mit dem geglätteten Takt und bestimmt, ob die Anforderung in die erste Schaltzeit 1005 oder in die zweite Schaltzeit 1010 fällt. Als nächstes sendet der Taktauswahl-Steuerungs-Schaltkreis 475 ein Taktauswahl- Steuersignal an den Takt-Teiler-Auswahl-Schaltkreis und den Takt-Teiler-Blockierungs-Schaltkreis.
  • Zusammenfassend kann man sagen, dass die vorliegende Erfindung ein System und Verfahren zur Verhinderung von Zeit-Wandern in einem digitalen Vermittlungsnetz bereitstellt, wenn von einem ersten Takt auf einen zweiten Takt umgeschaltet wird, wobei der erste und der zweite Takt von der Frequenz identisch und in der Phase unabhängig sind und die höchste verfügbare Auflösungs-Frequenz die des ersten und des zweiten Taktes ist, und es einen Takt-Teiler-Auswahl-Schaltkreis, einen verbesserten digitalen Phasen-Justierer und einen Taktauswahl-Steuerungs-Schaltkreis enthält. Der Takt-Teiler-Auswahl-Schaltkreis gibt einen online geteilten Takt und einen Offline-Takt an den verbesserten digitalen Phasen-Justierer aus. Der verbesserte digitale Phasen-Justierer tastet den online geteilten Takt mit vier Phasen des offline geteilten Taktes ab und gibt einen offline geteilten Takt aus, der so zeitverschoben ist, dass der offline geteilte Takt innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes in Phase zum online geteilten Takt ist.
  • Der Taktauswahl-Steuerungs-Schaltkreis empfängt den online geteilten Takt vom Takt-Teiler-Auswahl-Schaltkreis, den offline geteilten Takt vom verbesserten digitalen Phasen-Justierer und einen geglätteten Takt. Wenn eine Anforderung zur Umschaltung zwischen einem ersten Takt und einem zweiten Takt vorliegt, vergleicht der Taktauswahl-Steuerungs-Schaltkreis den online geteilten Takt und den offline geteilten Takt mit dem geglätteten Takt und gibt ein Auswahl-Steuerungssignal an den Takt-Teiler-Auswahl-Schaltkreis aus.
  • FIG. 1 (Bisheriger Stand der Technik)
    Figure 00160001
  • FIG. 2 (Bisheriger Stand der Technik)
    Figure 00160002
  • FIG. 3 (Bisheriger Stand der Technik)
    Figure 00160003
  • Figure 00170001
  • FIG. 4
    Figure 00170002
  • FIG. 5
    Figure 00170003
  • Figure 00180001
  • FIG. 6
    Figure 00180002
  • FIG. 7
    Figure 00180003
  • FIG. 8
    Figure 00190001
  • Figure 00200001
  • FIG. 9
    Figure 00200002
  • FIG. 10
    Figure 00200003

Claims (25)

  1. System zur Verhinderung von Zeit-Wandern bei der Umschaltung von einem ersten Takt (105) auf einen zweiten Takt (110), wobei das System folgendes umfasst: – Einen Takt-Teiler-Auswahl-Schaltkreis (405), der den ersten Takt (105) und den zweiten Takt (110) empfängt und einen online geteilten Takt (430) und einen offline geteilten Takt (435) ausgibt; – Einen digitalen Phasen-Justierer (440), der den online geteilten Takt (430) und den Offline-Takt (435) von dem Takt-Teiler-Auswahl-Schaltkreis (405) empfängt und einen zeitverschobenen offline geteilten Takt (445) ausgibt, der so zeitverschoben ist, dass der zeitverschobene offline geteilte Takt (445) innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes (435) in Phase zum online geteilten Takt (430) ist; und – Eine Phasenregelschleife (470), die den online geteilten Takt (430) vom Takt-Teiler-Auswahl-Schaltkreis (405) empfängt und einen geglätteten Takt (485) an einen Taktauswahl-Steuerungs-Schaltkreis (475) ausgibt; – wobei der Taktauswahl-Steuerungs-Schaltkreis (475) den online geteilten Takt (430) und den zeitverschobenen offline geteilten Takt (445) vom digitalen Phasen-Justierer (440) empfängt, den geglätteten Takt (485) empfängt, den online geteilten Takt (430) und den zeitverschobenen offline geteilten Takt (445) mit dem geglätteten Takt (485) vergleicht und ein Taktauswahl-Steuersignal (480) ausgibt, das die Umschaltung zwischen dem ersten und dem zweiten Takt auf den Takt-Teiler-Auswahl-Schaltkreis (405) steuert.
  2. Das System nach Anspruch 1, wobei der erste und der zweite Takt von der Frequenz identisch und in der Phase unabhängig sind, und die höchste verfügbare Auflösungs-Frequenz die des ersten und des zweiten Taktes ist.
  3. Das System nach Anspruch 1, wobei das Taktauswahl-Steuerungssignal den Taktauswahl-Steuerungs-Schaltkreis anweist, entweder einen ersten Takt oder einen zweiten Takt als Offline-Takt auszuwählen.
  4. Das System nach Anspruch 1, wobei das Taktauswahl-Steuerungssignal den Taktauswahl-Steuerungs-Schaltkreis anweist, entweder einen ersten geteilten Takt oder einen zweiten geteilten Takt als online geteilten Takt auszuwählen.
  5. Das System nach Anspruch 1, wobei der Taktauswahl-Steuerungs-Schaltkreis zwischen einer ersten und einer zweiten Umschaltzeit wählt, nachdem er den online geteilten Takt und den offline geteilten Takt mit dem geglätteten Takt verglichen hat.
  6. Das System nach Anspruch 1, das weiterhin folgendes umfasst: – einen Takt-Teiler-Blockierungs-Schaltkreis, der den online geteilten Takt vom Takt-Teiler-Auswahl-Schaltkreis empfängt, den offline geteilten Takt vom digitalen Phasen-Justierer empfängt, das Taktauswahl-Steuerungssignal vom Taktauswahl-Steuerungs-Schaltkreis empfängt, ein erstes Takt-Teiler-Blockierungssignal an den Takt-Teiler-Auswahl-Schaltkreis ausgibt, und ein zweites Takt-Teiler-Blockierungssignal an den Takt-Teiler-Auswahl-Schaltkreis ausgibt.
  7. Das System nach Anspruch 5, wobei der Takt-Teiler-Auswahl-Schaltkreis folgendes umfasst: – einen ersten Takt-Teiler-Schaltkreis, der den ersten Takt teilt, das erste Takt-Teiler-Blockierungs-Signal vom Takt- Teiler-Blockierungs-Schaltkreis empfängt, und den ersten geteilten Takt ausgibt; – einen zweiten Takt-Teiler-Schaltkreis, der den zweiten Takt teilt, das zweite Takt-Teiler-Blockierungs-Signal vom Takt-Teiler-Blockierungs-Schaltkreis empfängt, und den zweiten geteilten Takt ausgibt; – einen ersten Multiplexer, der den ersten Takt, den zweiten Takt und das Taktauswahl-Steuerungssignal empfängt und auf der Grundlage des Takt-Steuerungs-Auswahl-Signals entweder den ersten Takt oder den zweiten Takt als Offline-Takt ausgibt. – einen zweiten Multiplexer, der den ersten Takt, den ersten geteilten Takt, den zweiten geteilten Takt und das Taktauswahl-Steuerungssignal empfängt und auf der Grundlage des Takt-Steuerungs-Auswahl-Signals entweder den ersten geteilten Takt oder den zweiten geteilten Takt als online geteilten Takt ausgibt.
  8. Das System nach Anspruch 1, wobei der digitale Phasen-Justierer folgendes umfasst: – einen Taktgenerator, der den Offline-Takt vom Takt-Teiler-Auswahl-Schaltkreis empfängt und vier Phasen des Offline-Taktes erzeugt; – einen Phasen-Analysator, der den online geteilten Takt mit den vier Phasen des Offline-Taktes abtastet, die Phase des Offline-Taktes wählt, die am weitesten von der steigenden Flanke des online geteilten Taktes entfernt ist, ein Überlauf-Signal ausgibt, und auf der Grundlage der Abtastung des online geteilten Taktes ein Phasenauswahl-Steuerungssignal ausgibt; und – Einen Zeitverschieber, der den Offline-Takt vom Takt-Teiler-Auswahl-Schaltkreis empfängt, den abgetasteten online geteilten Takt vom Phasen-Analysator empfängt, das Phasenauswahl-Steuerungssignal vom Phasen-Analysator empfängt, die Zeitverschiebung des offline geteilten Taktes durchführt, so dass der offline geteilte Takt innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes in Phase zum online geteilten Takt ist und den offline geteilten Takt ausgibt.
  9. Das System nach Anspruch 8, wobei der Phasen-Analysator folgendes umfasst: – einen Daten-Abtaster, der den online geteilten Takt mit den vier Phasen des Offline-Taktes abtastet und mehrere Daten-Abtastwerte des online geteilten Taktes ausgibt; – einen Steuerungs-Schaltkreis, der die mehreren Abtastwerte vom Daten-Abtaster analysiert und die Phase des Offline-Taktes auswählt, der am weitesten von einer steigenden Flanke des online geteilten Taktes entfernt ist; – einen Zähler; – ein erstes serielles Schieberegister; – ein zweites serielles Schieberegister; – einen Multiplexer; und – eine Vielzahl von Flipflops.
  10. Das System nach Anspruch 8, wobei der Zeitverschieber ein Schieberegister mit Verzweigungen, ein Flipflop und einen Multiplexer enthält.
  11. Das System nach Anspruch 1, wobei der Taktauswahl-Steuerungs-Schaltkreis einen Multiplexer und eine Vielzahl von Flipflops enthält.
  12. Das System nach Anspruch 1, wobei der Takt-Teiler-Auswahl-Schaltkreis weiterhin in der Lage ist, einen ersten Takt, einen zweiten Takt zu empfangen und den ersten und den zweiten Takt zu teilen.
  13. Das System nach Anspruch 8, wobei die vier Phasen des Offline-Taktes gleich Null (0) Grad, neunzig (90) Grad, einhundertachtzig (180) Grad und zweihundertsiebzig (270) Grad sein können, wobei weiterhin jede der vier Phasen durch zwei geteilt wird.
  14. Ein Verfahren zur Verhinderung von Zeit-Wandern, wenn von einem ersten Takt (105) auf einen zweiten Takt (110) umgeschaltet wird, wobei das Verfahren folgende Schritte umfasst: – Empfang des ersten Taktes (105) und des zweiten Taktes (110) an einem Takt-Teiler-Auswahl-Schaltkreis (405) und Ausgabe eines online geteilten Taktes (430) und eines Offline-Taktes (435); – Empfang des online geteilten Taktes (430) und des Offline-Taktes (435) an einem digitalen Phasen-Justierer (440) vom Takt-Teiler-Auswahl-Schaltkreis (405); – Von dem digitalen Phasen-Justierer (440) Ausgabe eines zeitverschobenen offline geteilten Taktes (445), der so zeitverschoben ist, dass der zeitverschobene offline geteilte Takt (445) innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes (435) in Phase zum online geteilten Takt (430) ist; – Empfang des online geteilten Taktes (430) an einem Taktauswahl-Steuerungs-Schaltkreis (475) von dem Takt-Teiler-Auswahl-Schaltkreis (405); – Empfang des zeitverschobenen offline geteilten Taktes (445) an dem Taktauswahl-Steuerungs-Schaltkreis (475) von dem digitalen Phasen-Justierer (440); – Empfang des online geteilten Taktes (430) an einem Phasenregelkreis (470) von dem Takt-Teiler-Auswahl-Schaltkreis (405); – Ausgabe eines geglätteten Taktes (485) von der Phasenregelschleife (470) an den Taktauswahl-Steuerungs-Schaltkreis (475); – Empfang des geglätteten Taktes (485) an dem ersten Taktauswahl-Steuerungs-Schaltkreis (475); – Bewertung des online geteilten Taktes (430) und des zeitverschobenen offline geteilten Taktes (445) mit dem geglätteten Takt (485) in dem Taktauswahl-Steuerungs-Schaltkreis (475); und – Ausgabe eines Taktauswahl-Steuersignals (480), das die Umschaltung zwischen dem ersten und dem zweiten Takt vom Taktauswahl-Steuerungs-Schaltkreis (475) auf den Takt-Teiler-Auswahl-Schaltkreis (405) steuert.
  15. Das Verfahren nach Anspruch 14, wobei das Taktauswahl-Steuersignal den Takt-Teiler-Auswahl-Schaltkreis anweist, entweder einen ersten Takt oder einen zweiten Takt als den Offline-Takt auszuwählen.
  16. Das Verfahren nach Anspruch 14, wobei das Taktauswahl-Steuersignal den Takt-Teiler-Auswahl-Schaltkreis anweist, entweder einen ersten geteilten Takt oder einen zweiten geteilten Takt als online geteilten Takt auszuwählen.
  17. Das Verfahren nach Anspruch 14, wobei der Taktauswahl-Steuerungs-Schaltkreis zwischen einer ersten und einer zweiten Umschaltzeit wählt, nachdem er den online geteilten Takt und den offline geteilten Takt mit dem geglätteten Takt verglichen hat.
  18. Das Verfahren nach Anspruch 14, das weiterhin folgende Schritte umfasst: – Empfang des online geteilten Taktes an einem Takt-Teiler-Blockierungs-Schaltkreis vom Takt-Teiler-Auswahl-Schaltkreis; – Empfang des offline geteilten Taktes vom digitalen Phasen-Justierer am Takt-Teiler-Blockierungs-Schaltkreis; – Empfang des Taktauswahl-Steuerungssignals vom Taktauswahl-Steuerungs-Schaltkreis am Takt-Teiler-Blockierungs-Schaltkreis; – Ausgabe eines ersten Takt-Teiler-Blockierungssignals vom Takt-Teiler-Auswahl-Schaltkreis an den Takt-Teiler-Auswahl-Schaltkreis; und – Ausgabe eines zweiten Takt-Teiler-Blockierungssignals vom Takt-Teiler-Auswahl-Schaltkreis an den Takt-Teiler-Auswahl-Schaltkreis.
  19. Das Verfahren nach Anspruch 18, wobei der Takt-Teiler-Auswahl-Schaltkreis folgendes umfasst: – einen ersten Takt-Teiler-Schaltkreis, der den ersten Takt teilt, das erste Takt-Teiler-Blockierungs-Signal vom Takt-Teiler-Blockierungs-Schaltkreis empfängt, und den ersten geteilten Takt ausgibt; – einen zweiten Takt-Teiler-Schaltkreis, der den zweiten Takt teilt, das zweite Takt-Teiler-Blockierungs-Signal vom Takt-Teiler-Blockierungs-Schaltkreis empfangt, und den zweiten geteilten Takt ausgibt; – einen ersten Multiplexer, der den ersten Takt, den zweiten Takt und das Taktauswahl-Steuerungssignal empfangt und auf der Grundlage des Takt-Steuerungs-Auswahl-Signals entweder den ersten Takt oder den zweiten Takt als Offline-Takt ausgibt; und – einen zweiten Multiplexer, der den ersten geteilten Takt, den zweiten geteilten Takt und das Taktauswahl-Steuerungssignal empfangt und auf der Grundlage des Takt-Steuerungs-Auswahl-Signals entweder den ersten geteilten Takt oder den zweiten geteilten Takt als online geteilten Takt ausgibt.
  20. Das Verfahren nach Anspruch 14, wobei der digitale Phasen-Justierer folgendes umfasst: – einen Taktgenerator, der den Offline-Takt vom Takt-Teiler-Auswahl-Schaltkreis empfangt und vier Phasen des Offline-Taktes erzeugt; – einen Phasen-Analysator, der den online geteilten Takt mit den vier Phasen des Offline-Taktes abtastet, die Phase des Offline-Taktes wählt, die am weitesten von der steigenden Flanke des online geteilten Taktes entfernt ist, ein Überlauf-Signal ausgibt, und auf der Grundlage der Abtastung des online geteilten Taktes ein Phasenauswahl-Steuerungssignal ausgibt; und – Einen Zeitverschieber, der den Offline-Takt vom Takt-Teiler-Auswahl-Schaltkreis empfängt, den abgetasteten online geteilten Takt vom Phasen-Analysator empfängt, das Phasenauswahl-Steuerungssignal vom Phasen-Analysator empfängt, die Zeitverschiebung des offline geteilten Taktes durchführt, so dass der offline geteilte Takt innerhalb plus oder minus einer halben Taktperiode des Offline-Taktes in Phase zum online geteilten Takt ist und den offline geteilten Takt ausgibt.
  21. Das Verfahren nach Anspruch 20, wobei der Phasen-Analysator folgendes umfasst: – einen Daten-Abtaster, der den online geteilten Takt mit den vier Phasen des Offline-Taktes abtastet und mehrere Daten-Abtastwerte des online geteilten Taktes ausgibt; – einen Steuerungs-Schaltkreis, der die mehreren Abtastwerte vom Daten-Abtaster analysiert und die Phase des Offline-Taktes auswählt, der am weitesten von einer steigenden Flanke des online geteilten Taktes entfernt ist; – einen Zähler; – ein erstes serielles Schieberegister; – ein zweites serielles Schieberegister; – einen Multiplexer; und – eine Vielzahl von Flipflops.
  22. Das Verfahren nach Anspruch 20, wobei der Zeitverschieber ein Schieberegister mit Verzweigungen, ein Flipflop und einen Multiplexer enthält.
  23. Das Verfahren nach Anspruch 14, wobei der Taktauswahl-Steuerungs-Schaltkreis einen Multiplexer und eine Vielzahl von Flipflops enthält.
  24. Das Verfahren nach Anspruch 20, das weiterhin folgenden Schritt umfasst: Empfang eines ersten Taktes, eines zweiten Taktes am Takt-Teiler-Auswahl-Schaltkreis und Teilen des ersten und des zweiten Taktes.
  25. Das Verfahren nach Anspruch 20, wobei die vier Phasen des Offline-Taktes gleich Null (0) Grad, neunzig (90) Grad, einhundertachtzig (180) Grad und zweihundertsiebzig (270) Grad sein können, wobei weiterhin jede der vier Phasen durch zwei geteilt wird.
DE69934886T 1999-09-21 1999-11-04 System und Verfahren zur zuverlässigen Umschaltung zwischen redundanten Takten Expired - Lifetime DE69934886T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/399,711 US6194939B1 (en) 1999-09-21 1999-09-21 Time-walking prevention in a digital switching implementation for clock selection
US399711 1999-09-21

Publications (2)

Publication Number Publication Date
DE69934886D1 DE69934886D1 (de) 2007-03-08
DE69934886T2 true DE69934886T2 (de) 2007-11-08

Family

ID=23580674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69934886T Expired - Lifetime DE69934886T2 (de) 1999-09-21 1999-11-04 System und Verfahren zur zuverlässigen Umschaltung zwischen redundanten Takten

Country Status (10)

Country Link
US (1) US6194939B1 (de)
EP (1) EP1087563B1 (de)
KR (1) KR20010029434A (de)
AT (1) ATE352141T1 (de)
AU (1) AU6538399A (de)
CA (1) CA2287588A1 (de)
DE (1) DE69934886T2 (de)
IL (1) IL132476A0 (de)
SG (1) SG97133A1 (de)
TW (1) TW432802B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954696A1 (de) * 1999-11-13 2001-05-17 Philips Corp Intellectual Pty Telekommunikationsgerät mit einer Taktgenerierungseinheit
GB2358531B (en) * 2000-01-18 2003-06-04 3Com Corp Glitch free clock multiplexer circuit
US6411130B1 (en) * 2001-01-23 2002-06-25 Micrel, Inc. Method and system for reliably providing a lock indication
US6441656B1 (en) * 2001-07-31 2002-08-27 Sun Microsystems, Inc. Clock divider for analysis of all clock edges
WO2003013000A2 (en) * 2001-08-03 2003-02-13 Altera Corporation Clock loss detection and switchover circuit
US6856925B2 (en) * 2001-10-26 2005-02-15 Texas Instruments Incorporated Active removal of aliasing frequencies in a decimating structure by changing a decimation ratio in time and space
US6839391B2 (en) * 2002-01-08 2005-01-04 Motorola, Inc. Method and apparatus for a redundant clock
KR20040083870A (ko) * 2003-03-25 2004-10-06 유티스타콤코리아 유한회사 클럭 보드 이중화 방법
US10396922B2 (en) * 2017-02-07 2019-08-27 Texas Instruments Incorporated Apparatus and mechanism to support multiple time domains in a single soc for time sensitive network

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651103A (en) * 1985-12-30 1987-03-17 At&T Company Phase adjustment system
JPH04113718A (ja) * 1990-09-04 1992-04-15 Fujitsu Ltd ヒットレス・クロック切替装置
US5059925A (en) * 1990-09-28 1991-10-22 Stratacom, Inc. Method and apparatus for transparently switching clock sources
US5638410A (en) * 1993-10-14 1997-06-10 Alcatel Network Systems, Inc. Method and system for aligning the phase of high speed clocks in telecommunications systems
US5533072A (en) * 1993-11-12 1996-07-02 International Business Machines Corporation Digital phase alignment and integrated multichannel transceiver employing same
KR0177731B1 (ko) * 1994-09-15 1999-05-15 정장호 망동기용 디지탈 위상동기루프 제어방법
US5623223A (en) * 1994-10-12 1997-04-22 National Semiconductor Corporation Glitchless clock switching circuit
US5920600A (en) * 1995-09-18 1999-07-06 Oki Electric Industry Co., Ltd. Bit phase synchronizing circuitry for controlling phase and frequency, and PLL circuit therefor
US5652536A (en) * 1995-09-25 1997-07-29 Cirrus Logic, Inc. Non-glitch clock switching circuit

Also Published As

Publication number Publication date
TW432802B (en) 2001-05-01
EP1087563B1 (de) 2007-01-17
KR20010029434A (ko) 2001-04-06
EP1087563A3 (de) 2004-03-31
DE69934886D1 (de) 2007-03-08
IL132476A0 (en) 2001-03-19
SG97133A1 (en) 2003-07-18
CA2287588A1 (en) 2001-03-21
AU6538399A (en) 2001-03-22
EP1087563A2 (de) 2001-03-28
ATE352141T1 (de) 2007-02-15
US6194939B1 (en) 2001-02-27

Similar Documents

Publication Publication Date Title
DE69113083T2 (de) Digitale Taktpufferschaltung mit regelbarer Verzögerung.
DE2625545A1 (de) Automatische taktimpuls-abgleichvorrichtung
EP0102598B1 (de) Vorrichtung zur Phasensynchronisierung
DE69631002T2 (de) Einstellbarer Frequenzteiler
DE68915756T2 (de) Programmierbarer hochgeschwindigkeitsteiler.
EP0389662B1 (de) Verfahren zum Synchronisieren der Phase von Taktsignalen zweier Taktgeneratoren in Kommunikationsnetzen
DE69112477T2 (de) Frequenzsynthetisierer mit Phasenregelschleife.
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
DE69129247T2 (de) Netzsynchronisierungseinheit für eine Vermittlungsanlage
DE69934886T2 (de) System und Verfahren zur zuverlässigen Umschaltung zwischen redundanten Takten
DE112007000758T5 (de) Datensignal-Erzeugungsvorrichtung #
DE69103769T2 (de) Ausrichtung der phase eines taktsignals.
DE102005051770A1 (de) Verfahren und Vorrichtung zum Umschalten der Frequenz eines Systemtakts
DE19625185C2 (de) Präzisionstaktgeber
EP1638243B1 (de) Datenverarbeitungsvorrichtung mit Taktrückgewinnung aus unterschiedlichen Quellen
DE69517604T2 (de) Zeitgeber mit mehreren kohärenten synchronisierten takten
DE60211684T2 (de) Verfahren und Einrichtung für die parallele Synchronisation von mehreren seriellen Datenströmen
DE69604273T2 (de) Verfahren und Apparat zur Synchronisierung von Empfangsdaten in Zeitschlitzen
DE4437069A1 (de) Taktgenerator für Halbleiter-Prüfgerät
DE69120244T2 (de) Synchronisierschaltung
EP0692878A2 (de) Übertragungssystem
DE69102273T2 (de) Impulsfrequenzteiler für einen synchronen digitalen takt.
DE3486447T2 (de) Lock-Detektor für eine digitale Phasenregelschleife
EP1094610A1 (de) Digitaler Phasenregelkreis
DE10064929A1 (de) Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL LUCENT, PARIS, FR

8364 No opposition during term of opposition