DE69934403T2

DE69934403T2 - Verfahren und vorrichtung zur digitalen kanalisierung und dekanalisierung

Info

Publication number: DE69934403T2
Application number: DE69934403T
Authority: DE
Inventors: Richard Hellberg
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1998-06-10
Filing date: 1999-06-04
Publication date: 2007-09-27
Anticipated expiration: 2019-06-05
Also published as: CN1153386C; CN1312987A; EP1086542A1; EP1086542B1; AU756733B2; US7227902B2; KR100540351B1; CA2334668C; KR20010072602A; DE69934403D1; CA2334668A1; JP4056700B2; SE9802059D0; WO1999065172A1; AU4810899A; JP2002518878A; US20010030940A1

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich allgemein auf das Problem der Filterung, Dezimierung oder Interpolation und Frequenzumwandlungen im digitalen Bereich und spezieller auf die Anwendung bei Breitbandmultikanalempfängern, Kanaltrennung und Übertragung, De-Kanalisierung, Strukturen.
Stand der Technik
In Funkbasisstationsanwendungen für Zellen gebundene, Land-Mobil-Funk- (LMR = Land Mobile Radio), Satelliten-, Wireless Local Area Networks (WLAN's) und anderen Kommunikationssystemen wird mit mehreren Empfangs- und Sendekanäle gleichzeitig gearbeitet. In Zukunft wird dies auch für die Endgeräte, das heißt Mobiltelefone, der Fall sein. Es existieren in diesen Funksystemen Kanalisierungs -und De-Kanalisierungsstrukturen in den Empfängern und Sendern. Kanalisierung und De-Kanalisierung kann definiert werden als die Filterung, Dezimierung/Interpolation und die Frequenzumwandlung von gesendeten und empfangenen Signalen.
Die traditionelle Empfänger-Architektur, wie sie in 1 dargestellt ist, kann an Hand des Hochfrequenzsignals (HF), das über die Antenne empfangen wird und dann durch ein HF-Front-End zu einer Zwischenfrequenz (ZF) heruntergewandelt wird, erklärt werden. Das HF-Front-End besteht aus Komponenten wie gering rauschenden Verstärkern (LNA's = Low Noise Amplifiers), Filtern und Mischern. Der gewünschte Kanal wird dann durch den Empfangskanalisierer (Kanalteiler) extrahiert. Der Kanalisierer besteht auch aus LNAs, Mischern und Filtern.
Der gewünschte Kanal wird dann durch eine Empfängerbasisbandverarbeitungseinheit im Basisband verarbeitet, um den empfangenen, digitalen Datenstrom zu erzeugen. Heute besteht die Basisbandverarbeitung normalerweise aus Analog-zu-Digital-Umwandlern (ADC = Analog to Digital Converter), digitaler Filterung, Dezimierung, Entzerrung, Datendekodierung, Zeitextraktion usw..
Die traditionelle Senderarchitektur in 1 ist das Gegenstück zu der Empfängerarchitektur. Die gesendeten Daten werden zuerst durch die Senderbasisbandverarbeitungseinheit verarbeitet, welche aus Datenkodierung, Verschachtelungen (Interleaving), Kanalkodierung, Modulation, Interpolationsfilterung, Digital-zu-Analog-Umwandlern (DAC = Digital to Analog Converter) usw. besteht. Der Basisbandkanal wird dann durch den Sender-De-Kanalisierer in eine Zwischenfrequenz umgewandelt. Der Sender-De-Kanalisierer besteht aus Filtern, Mischern und leistungsschwachen Verstärkern. Das ZF-Signal wird dann in HF umgewandelt und durch das HF-Front-End verstärkt, welches aus Mischern, Filtern und einem Hochleistungsverstärker besteht.
1 stellt die traditionelle Architektur für einen Einkanalempfänger und -sender dar, der für die Endgeräteanwendung (das heißt Mobiltelefon) akkurat ist. Im Fall einer Basisstation werden mehrere Kanäle in gleicher Weise verarbeitet. Auf der Empfängerseite wird der Pfad an einem gewissen Punkt aufgespaltet, um mehrere Pfade für jeden zu verarbeitenden Kanal zu erzeugen. Auf der Senderseite werden die Kanäle einzelnen verarbeitet und werden dann an einem gewissen Punkt vereint, um ein Multikanalsignal zu erzeugen. Der Punkt für die Aufteilung von Kombination variiert, und deshalb kann eine Vielzahl von Basisstationsempfängern- und -senderarchitekturen erzeugt werden. Viel wichtiger ist aber, dass das traditionelle, analoge und digitale Interface heute irgendwo zwischen dem Kanalisierer und Basisbandverarbeitungsblöcken liegt.
Der analoge Kanalisierern/De-Kanalisierer ist im Entwurf und der Herstellung komplex und deshalb teuer. Um einen preiswerteren und einfacher zu produzierenden Kanalisierern/De-Kanalisierer zu erhalten, wird deshalb das zukünftige, analoge und digitale Interface anstelle dessen irgendwo zwischen dem HF-Front-End und dem Kanalisiererblöcken liegen. Zukünftige Funkempfänger- und -senderstrukturen dieses Typs haben verschiedene Namen inklusive Mehrstandardfunk, digitale Breitbandempfänger oder Breitbandfunk und Software-Funk, und sie alle benötigen einen digitalen Kanalisier/De-Kanalisierer.
Effiziente, digitale Kanalisierer-/De-Kanalisierer-Strukturen, die Filterung, Dezimierung/Interpolation und Frequenzumwandlung enthalten, sind in Bezug auf Leistungsverbrauch und Platzverbrauch auf einer Pro-Kanal-Basis sehr wichtig. Mit einem der Hauptziele der Integration so vieler Kanäle wie möglich in einen einzigen integrierten Schaltkreis (IC) zu integrieren, gibt esmehrere bekannte Wege eine digitale Kanalisierung/De-Kanalisierung zu erreichen.
Die naheliegendste Art ist in 2 dargestellt. Diese Empfänger-Architektur imitiert die Funktionen eines traditionellen, analogen Kanalisierers mit In-Phase- und Quadratischer Frequenzumwandlungen (IQ = In-phase and Quadrature), Dezimierung und Filterung auf einer Pro-Kanal-Basis. Der größte Anteil der Dezimierungsfilterung kann rechentechnisch preiswert mit CIC-Filtern ausgeführt werden. Integrierte Schaltkreise, die diese Architektur enthalten, sind direkt von verschiedenen Herstellern verfügbar. Das Gegenstück dieser Architektur ist auch für die Sender möglich.
Der IQ-Kanalisierer ist insofern flexibel, als er mehrere Standards gleichzeitig verarbeiten kann und die Kanäle willkürlich verteilt werden können. Der Hauptnachteil ist die Notwendigkeit für eine IQ-Frequenzumwandlung bei einer hohen Eingangs-Sampling-Frequenz und nachfolgende Dezimierungsfilter für jeden Kanal. Das heißt, dass der Platzbedarf und der Leistungsverbrauch pro Kanal relativ hoch ist.
Eine andere Kanalisiermöglichkeit besteht darin, eine dezimierte Filterbank in dem Empfänger auszubilden, wie es in 3 dargestellt ist. Dieses Verfahren teilt einen gemeinsamen Mehrphasenfilter zwischen vielen oder allen Kanälen. Die Hardwarekosten für diese Struktur sind gering, weil sie über mehrere Kanäle verteilt werden, und eine gute Filterung kann erreicht werden. Filterbänke sind auch gut für einen Einsatz in Sender-De-Kanalisierern, weil sie sowohl die Kanäle zusammen interpolieren und addieren. Ein Beispiel ist in WO 9528045 "Wideband FFT Channeliser" dargestellt. Viele Satelliten-Transponder sind auch nach diesem Prinzip aufgebaut. Obwohl diese Filterbänke rekonfiguriert werden können, um zu verschiedenen Standards zu passen, ist es weiterhin, schwierig Mehrkanal-Beabstandungen zur gleichen Zeit zu unterstützen.
Die dezimierte Filterbank hat sehr geringen Kosten pro Kanal, aber nur wenn alle oder die Mehrzahl der Kanäle genutzt wird. Diese Architektur ist auch sehr unflexibel, weil die Kanäle in einem festgelegten Frequenzraster liegen müssen und nur ein Kanalabstand möglich ist. Mehrere Standards erfordern für das Filterbankkonzept mehrere Sampling-Raten inkl. die gleichzeitige Unterstützung von mehreren Standards, was mehrere Architekturen – inklusive des ADC und des Kanalisierers – bedeutet.
Eine Abwandlung der Struktur der dezimierten Filterbank, genannt Stichproben-Filterbank, kann die Rechenlasten auf Kosten der Flexibilität verringern. Beispielsweise schließen Erfordernisse für adaptive Kanalzuweisung, unregelmäßige Kanalanordnungen und Frequenzsprünge Stichproben-Filterbänke aus, weil alle Kanäle zu jederzeit verfügbar sein müssen.
Die dritte Hauptkanalisierungstechnik basiert auf einem schnellen Faltungsschema des Überlappen-Addieren-Tpys (OLA = overlap-add) oder Überlappung-Sichern-Typs (OLS = overlap-save). Dieses sollte unterschieden werden von der "overlap-add"- und "overlap-save"-Terminologie wie sie in WO 9528045 verwendet wird. Das Patent beschreibt Filterbänke, die von einer Kurzzeit-Fourier-Transformation abgeleitet sind, so genannte Overlap-Add-Filterbänke, die nicht die gleichen sind wie schnelle Falterungen. Die Filterbänke und schnellen Faltungen sind zwei unterschiedliche Verfahren, die beide FFTs benutzen. Die Overlap-Add-Filterbank benutzt hingegen sowohl FFTs als auch IFFTs, aber nur eine FFT oder eine IFFT. Schnelle Faltung ist ein Mittel der Nutzung von zyklischen Faltungen, um eine exakte Faltung, das heißt Finite-Impulse-Response-Filterung (FIR), auszuführen. Der Vorteil dieser Technik besteht in der geringeren Rechenleistungsanforderung im Vergleich zur traditionellen Art einer linearen Faltung. Es ist aber möglich, den einfachen schnellen Faltungsalgorithmus so zu modifizieren, dass es möglich wird, gleichzeitig Dezimierung/Interpolation und Frequenzumwandlung auf Kosten von dann nur einem annäherungsweise linear ausgeführten Faltungsalgorithmus auszuführen. Die Modifikationen reduzieren auch die Rechenleistungskomplexität. Der allein stehende, modifizierte, schnelle Faltungsalgorithmus, wie er in "A Flexible On-board Demultiplexer/Demodulator", Proceedings of the 12th AIAA International Communication Satelite Systems Conference, 1988, pp. 299–203 beschrieben ist, beansprucht eine rechenleistungsmäßig effektive Technik für Systeme zu sein, die einen Mix von Trägerbandbreiten enthalten, obwohl die hier diskutierte Technik auf Satellitensysteme beschränkt ist.
Der allein stehende, modifizierte, schnelle Faltungsalgorithmus nach dem Stand der Technik führt die Filterung allein ohne irgendwelche zusätzliche Signalverarbeitung aus. Der "Flexible On-board Demultiplexer/Demodulator" des vorangegangenen Paragraphen führt beispielsweise die gesamte Filterung im Frequenzbereich ohne Aufsplittung des Filteraufwandes durch. Dieses Verfahren führt zu unterschiedlichen Verzögerungen. Verzögerung sind aber – bedingt durch die Zeit zur Übertragung zu und von dem Satelliten – inhärente Bestandteile von Satellitensystemen. Somit beeinflussen durch Filterverfahren bedingte Verzögerungen proportional weniger als wenn der allein stehende, modifizierte, schnelle Faltungsalgorithmus zum Beispiel in einem Zellen gebundenen Funksystem verwendet werden würde. In den meisten Funksystemen wird die Verzögerung ein wesentlich wichtigerer Faktor, der so weit wie möglich reduziert werden sollte.
Der allein stehende, modifizierte, schnelle Faltungsalgorithmus, der in dem Empfängerkanalisierer verwendet wird, unterteilt das eingehende Datensignal in Blöcke, deren Größe von dem Prozentsatz der Überlappung (%-Überlappung) und der Länge der diskreten Fourier-Transformation (DFT) abhängt. Die DFT wird danach ausgeführt. Der abgeschnittene Frequenzgang, das heißt, dass die Anzahl der Filterkoeffizienten (N_{koeffizienten}) kleiner ist als die Länge der DFT (N_DFT), wird direkt im Frequenzbereich implementiert. Dieses wird durch die Multiplikation der Filterkoeffizienten mit den ausgewählten Ausgangsgruppen der DFT ausgeführt. Das Ergebnis wird dann durch eine inverse, diskrete Fourier-Transformation (IDFT) von gleicher Länge auf dem abgeschnittenen Filter als Mittel zur Wiederherstellung der Zeitbereichsstichproben des gewünschten Kanals verarbeitet. Die Blöcke werden dann in Abhängigkeit von der %-Überlappung überlappt und gemischt. Die Mischung ist entweder ein Verfahren des Addierens der überlappenden Sektionen, genannt Überlappen und Addieren, oder Löschen der überlappenden Sektionen, genannt Überlappen und Sichern. Es ist zu beachten, dass Überlappen/Addieren und Überlappen/Sichern als zwei Extreme angesehen werden können, und es gibt nach dem Stand der Technik bekannte Verfahren, die zwischen diesen beiden liegen.
Das Abschneiden des Frequenzganges in dem allein stehenden, modifizierten, schnellen Faltungsalgorithmus unterscheidet ihn von dem standardmäßigen, schnellen Faltungsansatz. Er bewirkt, dass der zirkulare Faltungsalgorithmus jetzt nur noch eine ungefähr lineare Faltung ist, wobei mit sorgfältig ausgewählten Koeffizienten der Fehler klein gehalten werden kann. Das Abschneiden des Frequenzganges führt auch eine Dezimierung um einem Faktor von (N_{Koeffizienten}/N_DFT) aus, und die Frequenzumwandlung wird durch Zentrieren der abgeschnittenen Filterkoeffizienten um den gewünschten Kanal komplettiert.
Der beschränkte Frequenzgang bedingt auch eine dramatische Reduktion in der berechnungsmäßigen Komplexität in den Kanal spezifischen Teilen des Algorithmus, was alles andere außer der DFT betrifft. Die Anzahl der Modifikationen, die zur Implementierung des Frequenzfilters und des Umfangs der IDFT erforderlich sind, werden um ungefähr einen Faktor von (N_{Koeffizienten}/N_DFT) reduziert. Der allein stehende, modifizierte, schnelle Faltungsalgorithmus kann auch auf den Sender-De-Kanalisierer mit den gleichen Attributen angewendet werden.
Andere Reduktionen der Komplexität, die auf eine standardmäßige, schnelle Faltung angewendet werden können, können auch hier auf den allein stehenden, modifizierten, schnellen Faltungsalgorithmus angewendet werden. Beispielsweise ist die DFT ein kritischer Block bei der Verarbeitung. Aus Effizienzgründen wird sie normalerweise in Form einer schnellen Fourier-Transformation (FFT) implementiert. Darüber hinaus können zwei tatsächliche Datenblöcke zur gleichen Zeit in einem komplexen DFT-Prozessor verarbeitet werden. Einige zusätzliche Addierer und Speicher werden dann für die Nachbearbeitung erforderlich. Dies ist effizienter als die Nutzung von zwei dedizierten tatsächlichen DFTs.
Berechnungsmäßige Einsparungen können bei den DFTs durch Beschränkung gemacht werden, weil nur ein Teil der DFT-Ausgangswerte berechnet werden muss. Beschränkung bezieht sich auf den Prozess des Herausschneiden von Zweigen aus der DFT, die den Ausgangswert nicht beeinflussen. Die Ergebnispunkte, die nicht genutzt werden, werden nie berechnet.
Eine berechnungsmäßige Reduktion kann auch erreicht werden, wenn die komplexe Multiplikation des Filterfrequenzganges durch eine reelle Multiplikation und eine nachfolgende zirkulare Verschiebung der IDFT-Ausgangsblöcke der Daten ersetzt wird, bevor sie gemischt werden, um die Zeitbereichsstichproben des gewünschten Kanals auszubilden. Der Betrag der zirkularen Verschiebung hängt nur von der %-Überlappung und der Länge der IDFT ab.
Zusätzlicher Stand der Technik ist in den folgenden Dokumenten offenbart: US 5,292,070 , die einen FFT- und IFFT-Verarbeitungschaltkreis beschreibt, der mit Schaltern mit Bussen verbunden ist, wobei der Betrieb auf den Eingangsdaten, die Fourier-Transformation bezogen sind, ausgeführt werden; EP 0,505,690 , die einen Breitband-FFT-Kanalisier beschreibt, der Filterberechnungen zwischen den Kanälen teilt; US 5,606,575 , die einen FFT basierenden Kanalisierer und Mischer für einen Empfänger in einer Basisstation beschreibt; US 5,365,470 , die eine multiplexte FFT-Pipeline beschreibt, die gleichzeitig mehreren Größen von FFTs verarbeiten kann.
Aber es gibt noch ein Problem mit dem obigen Systemen, die speziell bei zukünftigen Systemen auftreten, die den Empfang und das Senden von mehreren Kanälen gleichzeitig erfordern. Wie man oben gesehen hat, ist die Wahl eines digitalen Kanalisierers, der für wenige Kanäle bis zu einer großen Anzahl von Kanälen benutzt wird, sehr von dem Zielkommunikationsfunksystem oder Systemen abhängig. Unzweifelhaft wird ein Trade-Off zwischen der Rechenintensität und der Flexibilität basierend auf den Funksystemanforderungen die ultimative Entscheidung, welcher Breitband-Kanalisier-Algorithmus ausgewählt wird, herbeiführen. Dieses gibt die Möglichkeit, diese Kanalisierer-/De-Kanalisierer-Strukturen in Bezug auf Rechenintensität und Flexibilität zu verbessern, so dass sie besser geeignet sind, in Systemen mit vielen Kanälen eingesetzt zu werden.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung bezieht sich allgemein auf das Problem der Filterung, Dezimierung oder Interpolation und Frequenzumwandlung im digitalen Bereich und genauer auf die oben diskutierten Probleme. Die Mittel zur Lösung dieser Probleme sind entsprechend der vorliegenden Erfindung in Folgendem zusammengefasst.
Wie man gesehen hat, gibt es immer noch Probleme mit gegenwärtigen Verfahren und digitalen Kanalisierern/De-Kanalisierern, insbesondere in Bezug auf Systeme, welche mehrere Kanäle gleichzeitig verwenden (z.B. Zellen gebundene, Land-Mobile-Radio-, Satelliten-, Wireless Local Area Netzwerke (WLANs)). Alle oben diskutierten Verfahren (IQ-Frequenzumwandlung, Filterbänke, schnelle Faltung, allein stehende, modifizierte, schnelle Faltung) haben Nachteile in Bezug auf ihre Rechenintensität und/oder Flexibilität.
Dementsprechend ist ein Ziel der vorliegenden Erfindung ein Verfahren zur Erhöhung der Flexibilität und einer Reduzierung der Kosten für die Filterung, Dezimierung/Interpolation und Frequenzumwandlungsstrukturen vorzustellen. Die Erfindung kann als eine Kombination eines weiteren modifizierten, schnellen Faltungsalgorithmus mit zusätzlicher Signalverarbeitung beschrieben werden. Die Modifikation des originalen, modifizierten, schnellen Faltungsalgorithmus macht sie in Bezug auf Rechenintensität und Flexibilität zu einer sehr brauchbaren Kanalisierer/De-Kanalisiererstruktur für Funkkommunikationssysteme, die mehr als nur wenige Kanäle nutzen.
4 beschreibt die Erfindungsarchitektur 400. Es wird eine Kanalisiererarchitektur 410 dargestellt, die in einem Empfänger genutzt werden kann, wobei dem modifizierten, schnellen Faltungsalgorithmus 420 ein Signalverarbeitungsblock 430 folgt. Dieser Signalverarbeitungsblock 430 sollte aus numerisch gesteuerte Oszillatoren ("NOCs"), Zeit- oder Frequenzbereichs-Resampling, übereinstimmender Kanalfilterung, CIC oder Halbbandfiltern, schnelle Faltungsalgorithmen (Standard oder allein stehende modifizierte) usw. bestehen.
4 stellt auch die De-Kanalisierer-Architektur 415 dar, die in einem Sender genutzt werden kann, wobei dem modifizierten, schnellen Faltungsalgorithmus 425 ein Signalverarbeitungsblock 435 vorausgeht. Dieser Signalverarbeitungsblock 435 sollte aus NOCs, Zeit- oder Frequenzbereichs-Resampling, CIC oder Halbbandfiltern, schnellen Faltungsalgorithmen (Standard oder allein stehenden, modifizierten) usw. bestehen.
Wie oben herausgestellt haben allein stehende, modifizierte, schnelle Faltungsalgorithmen nach dem Stand der Technik Probleme mit Verzögerungen. Diese sind ein nicht so großes Problem bei Satellitensystemen, für die sie entworfen wurden; sie [die Verzögerungen] würden aber ein großes Problem darstellen, wenn sie in anderen Systemen – wie Zellen basierte Systeme – benutzt würden. Die vorliegende Erfindung reduziert die Ordnung des Filterfrequenzganges pro Kanal. Dieses führt zu einer Reduktion der Größe der Multikanal-FFT (oder IFFT), wodurch die durch die Multikanal-FFT (oder IFFT) bedingte Verzögerung reduziert wird. Darüber hinaus wird die Komplexität in der Rechenintensität reduziert. Somit löst die vorliegende Erfindung die Probleme von Verzögerungen und Rechenintensität des Standes der Technik.
Diese Reduktion in der Ordnung des Filters pro Kanal macht es allerdings unzureichend, bestimmte Kanäle während der Frequenzumwandlung und Dezimierung zu isolieren. Zusätzliche Filterung, die notwendig ist, den Kanal zu isolieren, kann Post-FFT (oder pre-IFFT) durchgeführt werden. Deshalb können signifikante Vorteile dadurch erreicht werden, dass die Ordnung des Filterfrequenzganges unzureichend wird, um bestimmte Kanäle zu isolieren, und dann die notwendige Filterung post-FFT (oder pre-IFFT) durchzuführen.
Der erfinderische Aspekt der vorliegenden Erfindung kann somit als intelligente Aufspaltung des Filteraufwandes zwischen dem modifizierten, schnellen Faltungsalgorithmus und dem zusätzlichen Signalverarbeitungsblock beschrieben werden. Diese Aufspaltung ist charakteristisch und sehr wichtig, um ein geringe Rechenbelastung und einen hohen Grad an Flexibilität verglichen mit anderen Kanalisierer-/De-Kanalisierer-Algorithmens zu erreichen. Die Synergie, die durch den modifizierten, schnellen Faltungsalgorithmus und der zusätzlichen Signalverarbeitung erzeugt wird, führt zu geringeren Kosten, reduzierter Verzögerung und einer Reduktion in der Größe der FFTs.
Obwohl die Erfindung oben zusammengefasst wurde, wird das Verfahren entsprechend der vorliegenden Erfindung gemäß der Definition nach dem beiliegenden Ansprüchen 1, 11, 21 und 22 definiert. Verschiedene Ausführungsbeispiele sind weiterhin in den abhängigen Ansprüchen 2–10 und 12–20 definiert.
Die vorliegende Erfindung wird nicht im Zusammenhang mit irgendeinem bestimmten System diskutiert. Es ist insbesondere anwendbar auf viele Basisfunkstationsanwendungen in z.B. Zellen gebundenen, Land-Mobile-Radio- (LMR), Satelliten-, Wireless-Local-Area-Netzwerken (WLANs). Sie ist allerdings nicht auf diese Systeme begrenzt und kann ganz allgemein in irgendeinem System, welches mit mehreren Kanäle gleichzeitig arbeitet, bei denen exakte Anforderungen sowohl bzgl. der Verzögerung als auch bzgl. der Eingangs-FFT-Größe existieren, genutzt werden.
Darüber hinaus ist die Nutzung nicht auf die Nutzung in Basisstationen beschränkt, sondern kann auch in zukünftigen, mobilen Endgeräten genutzt werden, die auch in der Lage sind, mit mehreren Kanälen gleichzeitig umzugehen.
KURZE BESCHREIBUNG DER ZEICHUNGEN
Die vorliegende Erfindung wird nun mit Bezug auf bevorzugte Ausführungsbeispiele der vorliegenden Erfindung detaillierter beschrieben, die nur als Beispiel dienen, und anhand der begleitenden Zeichnungen dargestellt werden, wobei Folgendes gilt:
1 ist ein Diagramm einer traditionellen Funksender- und Empfängerarchitektur.
2 ist ein Diagramm eines digitalen Demodulationsempfängers.
3 ist ein Diagramm einer dezimierten Filterbank nach dem Stand der Technik.
4 ist ein Übersichtsdiagramm über den Kanalisierer und den De-Kanalisierer der vorliegenden Erfindung.
5 ist ein Diagramm der ersten Stufe der Erfindung, die allgemein im Empfänger verwendet wird.
6 ist ein Diagramm der ersten Stufe der Erfindung, die allgemein im Sender verwendet wird.
7 ist ein Diagramm des η%-Überlappungsblockgenerators.
8 ist ein Diagramm des η%-Überlappungsblockgenerators.
9 ist ein Diagramm der Rechenintensität im Vergleich zur Anzahl der Kanäle für das DAMPS-Funkkommunikationssystem.
10 ist ein Diagramm der Rechenintensität im Vergleich zur Flexibilität für das DAMPS-Funkkommunikationssystem.
DETAILLIERTE BESCHREIBUNG
4 gibt einen Überblick über die Architekturen der vorliegenden Erfindung. Die Erfindung besteht aus zwei Stufen. Die erste Stufe besteht aus dem modifizierten, schnellen Faltungsalgorithmus 420, 425, welcher die Filterung, das Re-Sampling und die Herunterwandlung ausgeführt. Es gibt einen modifizierten, schnellen Faltungsalgorithmus 420 in der Kanalisierer-Architektur 420, wie er beispielsweise in Empfängern üblich ist. Außerdem gibt es einen modifizierten, schnellen Faltungsalgorithmus 425 in der De-Kanalisierer-Architektur 415, wie er zum Beispiel in einem Sender benutzt wird.
Die zweite Stufe der Erfindung ist ein Signalverarbeitungsblock 430, 435, der aus NOCs, Zeit- oder Frequenzbereichs-Resampling, Filtern (Kanal übereinstimmend, CIC oder Halbband) und komplexen Filtern usw. besteht. Es gibt einen Signalverarbeitungsblock 430 in der Kanalisierer-Architektur 410, wie er beispielsweise in einem Empfänger benutzt wird. Es gibt außerdem einen Signalverarbeitungsblock 435 in der De-Kanalisierer-Architektur 415, wie er beispielsweise in einem Sender benutzt wird.
Die Komponenten der zweiten Stufe 430, 435 sind bei Fachleuten von digitalen Signalverarbeitungstechniken wohl bekannt. Die erste Stufe 420, 425 basiert auf einem allein stehenden, schnellen, Faltungsalgorithmus nach dem Stand der Technik, der dann aber in der vorliegenden Erfindung – wie unten diskutiert – weiter modifiziert wird. Das Ergebnis ist eine reduzierter FFT-Größe und eine reduzierte Verzögerung, wie auch weiter unten diskutiert wird.
5 stellt ein Diagramm eines allgemeinen Ausführungsbeispiels der ersten Stufe – des modifizierten, schnellen Faltungsalgorithmus – der vorliegenden Erfindung dar, welcher entsprechend der vorliegenden Erfindung weiter modifiziert ist und in einem Empfänger verwendet wird. Das Eingangssignal 505 ist ein Datenstrom, der von einem vorangegangenen Prozess kommt, typischerweise einem ADC, und der DFT-Teil des Algorithmus ist in dem bevorzugten Ausführungsbeispiel in der Form einer FFT implementiert.
Der Datenstrom 505 wird zuerst durch einen η%-Überlappungsblockgenrator 510 verarbeitet. Dieser Vorgang basiert auf dem Betrag der prozentualen Überlappung, der Größe der FFT und der Art der Überlappung, wie Überlappen/Addieren oder Überlappen/Sichern, wie weiter unten diskutiert. Für den Fall von Überlappen/Addieren wird der Datenstrom in nicht überlappende Bereiche der Länge N_FFT·(1 – η) zerhackt und mit Nullen aufgefüllt, um einen einzelnen Block auszubilden. In der Situation von Überlappen und Sichern werden die Daten in Böcke der Länge N_FFT zerhackt und haben eine Überlappung mit dem vorangegangenen Block, welcher durch die Länge von N_FFT·η gegeben ist.
Die Blöcke bestehen nur aus reellen Daten und können dann in einer Mehrzahl von bekannten Arten multiplext (520) werden, um ein komplexes Signal 525 als Eingangswert für den FFT-Algorithmus auszubilden, das heißt z(t) = x(t) + j·y(t), wobei x(t) und y(t) zwei aufeinander folgende Blöcke sind. Die zweite Sequenz y(t) kann auch gedreht sein, um Speicherplatz zu sparen. Obwohl diese Stufe nicht erforderlich ist, machte es einen effizienten Gebrauch von dem FFT-Algorithmus; sie besteht aus einem Pufferspeicher und einen wenig Steuerlogik.
Der FFT-Algorithmus wird dann bei 530 komplettiert. Die FFT-Architektur kann hier mehrere Formen annehmen; beispielsweise nutzt eine effiziente Implementierung für diesen Typ von Hochgeschwindigkeitsberechnungen die Pipeline-Architektur mit einer Potenz von 2, somit eine FFT. Der Ausgangswert 535 der FFT wird dann nicht in der richtigen Reihenfolge sein. Deshalb muss die Bereichsauswahl und der Extraktionsblock 540 dieses durch Umordnen der Ausgangssequenz kompensieren und nur die benötigten Bereiche auswählen. Die Anzahl der benötigten Bereiche hängt von der Anzahl der Filterkoeffizienten 560 ab. Sie hängt genauso ab von der Auswahl der Bereiche und der Extraktion der beiden tatsächlichen Ergebnisse der FFT-Ausgangswerte, X(k) und Y(k), wobei Z(k) = A(k) + j·B(k) ist.
Der Extraktionsalgorithmus wird von der Multiplextechnik abhängen, die vor der FFT angewendet wurde. Für beispielsweise 50% Überlappung und Addieren wurde die zweite Sequenz y(n) um N_FFT/2 Punkte rotiert, um Speicherplatz zu sparen. Um die korrekten X(k) und Y(k) zu extrahieren, müssen deshalb die folgenden Gleichungen implementiert werden:
Wobei für 25% Überlappung die zweite Sequenz, y(n), um N_FFT/4 Punkte gedreht wurde, um Speicherplatz zu sparen. Um die korrekten X(k) und Y(k) zu extrahieren, ist deshalb die Implementierung der folgenden Gleichungen erforderlich:
Die X- und Y-Blöcke sind jetzt in der gleichen Reihenfolge sortiert als wenn sie in multiplext wären. Die Blöcke werden dann mit den Filterfrequenzkoeffizienten 560 multipliziert 550. Die Anzahl der Koeffizienten 560 ist geringer als die Länge der FFT. Eine inverse, diskrete Fourier-Transformation (Inverse-DFT oder IDFT) 570 wird dann auf dem Ergebnis der vorgegangen Multiplikation komplettiert. Weil es sich nicht um eine kritische Operation handelt, muss die Ordnung der IDFT, N_IDFT, nicht eine Potenz von 2 sein.
Die Blöcke werden dann in den η%-Überlappungsblockmischer 580 eingesetzt. Die Blöcke werden in Abhängigkeit von ihrer %-Überlappung und abhängig davon, ob Überlappen/Sichern oder Überlappen/Addieren angewendet wird, gemischt 580, wie es weiter unten diskutiert wird. Für entweder Überlappen und Addieren oder Überlappen und Sichern werden die Blöcke auf einer Länge von N_IDFT·η überlappt. Für das Überlappen und Addieren wird der überlappende Anteil des Blockes zu den entsprechenden Werten der Anteile der vorangegangenen Blöcken addiert, während für das Überlappen und Sichern der überlappende Anteil des Blocks einfach gelöscht wird. Sowohl für Überlappen und Addieren als auch für überlappen und Sichern werden keine Operationen auf den nicht überlappenden Anteil des Blockes ausgeführt.
Aus 5 kann auch erkannt werden, dass bestimmte Bereiche des vorliegenden Verfahrens gemeinsam für alle Kanäle 590 ist. Ein gemeinsamer Datenstrom 505, der für alle Kanäle gemeinsam ist, kommt bei dem ersten Schritt an. Dann wird der η%-Überlappungsblockgenerator 510, der Multiplex-Schritt 520 und die FFT 530 auf alle Kanäle angewendet. Danach werden die Bereiche von diesen Kanälen extrahiert 540, und die folgenden Schritte werden kanalspezifisch sein 595, die individuell für jeden Kanal ausgeführt werden. Somit werden die Multiplikation 550, die IDFT 570 und der η%-Überlappungsblockmischschritt 580 separat auf jedem einzelnen Kanal ausgeführt.
6 ist ein Diagramm eines allgemeinen Ausführungsbeispiels der ersten Stufe der Erfindung, des modifizierten, schnellen Faltungsalgorithmus, wie er entsprechend der vorliegenden Erfindung modifiziert und bei dem Sender verwendet wird. Das Eingangssignal ist ein Datenstrom 605, der von einem vorgegangen Prozess kommt, typischerweise einem ADC, und der DFT-Teil des Algorithmus wird nicht notwendigerweise in der Form einer FFT (zweier Potenz) – wie im Fall des Empfängers – implementiert. Im Gegensatz zu 5 ist der Eingangsdatenstrom für jeden Kanal spezifisch und nicht ein Strom, der mehrere Kanäle kombiniert.
Der Datenstrom wird zuerst von dem η%-Überlappungsblockgenerator 610 verarbeitet. Dieser Prozess basiert großteils auf dem Betrag der prozentualen Überlappung, der Größe der DFT und der Art der Überlappung, das heißt Überlappen/Addieren oder Überlappen/Sichern, wie weiter unten diskutiert. Im Falle von Überlappen/Addieren wird der Datenstrom in nicht überlappende Bereiche der Länge N_FFT·(1 – η) zerhackt und mit N_FFT·η Nullen aufgefüllt, um einen einzelnen Block zu bilden. In der Situation von Überlappen und Sichern werden die Daten in Böcke der Länge N_FFT zerhackt, die eine Überlappung mit dem vorherigen Block haben, welche durch eine Länge von N_FFT·η gegeben ist.
Eine diskrete Fourier-Transformation (DFT) 620 wird dann auf dem Ergebnis der vorherigen Operation komplettiert. Weil es keine kritische Operation ist, muss die Ordnung der DFT nicht eine Potenz von 2 sein. Andererseits kann die DFT 620 als eine FFT implementiert sein. Wie in 5 mit dem Empfänger gegenübergestellt ist die DFT Struktur 620 klein, und die IFFT 660 ist im Gegensatz zum Empfänger groß.
Der Block wird dann mit den Filterfrequenzkoeffizienten 640 multipliziert 630. Die Frequenzfilterkoeffizienten 640 sind äquivalent zu denen der FFT des Frequenzganges.
Der nächste Schritt ist das Einfügen des Bereichsblockes 650. Die Bereiche werden in die inverse, schnelle Fourier-Transformation in folgender asymmetrischen Art eingefügt: Z(k_start + k) = X(k) und Z(N_IFFT– k_start – k) = X'(k). Hierbei sind die Bereiche, die für einen Kanal eingefügt werden, durch x(0) → X(N – 1) gegeben. Diese kommen von dem Multiplizierer 630 und sind komplex. X'(k) ist die komplex Konjugierte von X(k). Die IFFT, in die sie eingefügt werden, hat N_IFFT mögliche komplexe Bereiche, die durch Z(0) → Z(N_IFFT – 1) nummeriert sind. k_start ist dort, wo der erste Bereich des Kanals eingefügt wird, und k ist ein Integer von 0 → N – 1.
Das Ergebnis des Einfügen des Blockes in einer symmetrischen Weise wird das sein, dass nur reelle Ausgangswerte der IFFT das gewünschte Resultat enthalten. Es gibt keine sinnvolle Information in den imaginären Ausgangswerten. Weil der einzig nutzbarer Ergebniswert im reellen Ausgabewert der IFFT liegt, muss der Überlappungsblockmischer 680 nur sehr einfache Operationen ausführen. Dieses ist wichtig, weil der Überlappungsmischer 680 mit der höchsten Sampling-Frequenz betrieben wird, und er andererseits einen signifikanten Effekt auf Leistung und Größe haben könnte.
Ein alternatives Verfahren zum Einfügen der Bereiche 650 ist ein Multiplexing von zwei Datenblöcken des gleichen Kanals, so dass der erste Block X(k) sich aus dem reellen Ergebnis und der zweite Block Y(k) sich aus dem imaginären Ergebnis der IFFT ergibt. Die folgende Gleichung gibt an, wie dieses bewerkstelligen werden kann: Z(kstart + k) = X(k) + jY(k) und Z(NIFFT – kstart – k) = X'(k) + jY'(k).
Die Bereiche aller Kanäle werden dann in die IFFT 660 eingefügt, wodurch der IFFT-Algorithmus dann komplettiert wird. Die Blöcke werden dann demultiplext 670, um ein reelles Signal 675 als Eingabewert für den η%-Überlappungsblockgenerator 680 zu liefern.
Die Blöcke werden in Abhängigkeit von ihrer %-Überlappung gemischt und auf entweder Überlappen/Sichern oder Überlappen/Addieren angewendet, wie es unten diskutiert ist. Für entweder Überlappen und Addieren oder Überlappen und Sichern werden die Blöcke mit dem vorangegangenen Block auf einer Länge von N_IDFT·η überlappt. Für Überlappen und Addieren wird der überlappende Anteil des Blockes zu entsprechenden überlappenden Anteilen der vorherigen Blöcke addiert, während für Überlappen und Sichern der überlappende Anteil des Blockes einfach gelöscht wird. Sowohl für Überlappen und Addieren als auch für Überlappen und Sichern gibt es keine Operationen, die auf nicht überlappende Bereiche ausgeführt werden.
Aus 6 kann auch erkannt werden, dass bestimmte Bereiche des vorliegenden Verfahrens allen Kanälen 690 gemeinsam ist und bestimmte Bereiche kanalspezifisch sind 695. Ein Datenstrom 605, der einem bestimmten Kanal spezifischen ist, kommt in dem ersten Schritt an. Dann wird der η%-Überlappungsblockgenerator 610, die FFT 620 und die Multiplikation 630 auf diesem Kanal ausgeführt. Als nächstes werden die Bereiche für diesen Kanal eingefügt 650, und die folgenden Schritte werden für alle Kanäle gleich sein 690. Somit werden die IFFT 660, das Demultiplexing 670 und die η%-Überlappungsblockmischschritte 680 jeweils auf alle Kanäle angewendet.
In 7 ist ein Diagramm des Datenstromes dargestellt, wie er von dem η%-Überlappungsblockgenerator verarbeitet wird, 510 5, 610 6. Diese Verarbeitung basiert auf dem Betrag der prozentualen Überlappung der Größe der FFT und der Art der Überlappung, die Überlappen/Addieren oder Überlappen/Sichern ist, wie es unten diskutiert ist. Im Falle von Überlappen/Addieren 720 wird der Datenstrom 710 in nicht überlappende Bereiche 731, 741 der Länge N_FFT·(1 – η) zerhackt und mit N_FFT·η Nullen 732, 742 aufgefüllt, um zusammenhängende Blöcke 730, 740 auszubilden. In der Situation von Überlappen und Sichern 750 wird der Datenstrom 710 in die Blöcke 760, 770 der Länge N_FFT zerhackt, die eine Überlappung 780 mit dem vorangehenden Block haben, wobei die Länge durch N_FFT·η gegeben ist.
In 8 ist ein Diagramm des Ausgangsdatenstromes 810 dargestellt, wie er durch den η%-Überlappungsblockmischer verarbeitet wird, 580 5, 680 6. Sowohl für Überlappen und Addieren 820 als auch überlappen und Sichern 850 werden die Blöcke 830, 840, 860, 870 mit dem vorangegangenen Block auf einer Länge von N_IDFT·η überlappt. Für Überlappen und Addieren 820 wird der überlappende Anteil 841 des Blockes 840 zu dem entsprechenden, überlappenden Anteil 831 des vorherigen Blocks 830 addiert 825, während für Überlappen und Sichern 850 der überlappende Anteil 861, 871 des Blockes 860, 870 entsprechend einfach gelöscht 855 wird. Sowohl für Überlappen und Addieren 820 als auch für Überlappen und Sichern 850 wird keine Operation auf den nicht überlappenden Anteilen der Blöcke 860, 870 ausgeführt.
Die Wahl der Parameter η%-Überlappung, Länge der FFT (N_FFT) und Anzahl der Frequenzkoeffizienten (N_DFT) ist bei dem modifizierten, schnellen Faltungsalgorithmus von Natur aus flexibel. Um die Parameter zu optimieren, muss man sorgfältig einen Kompromiss zwischen den Funkkommunikationssystemanforderungen und praktischen Implementierungsfragen wie dem Leistungsverbrauch machen.
9 stellt die Ergebnisse eines Vergleiches zwischen der vorliegenden Erfindung und vorhergehenden Verfahren dar. Wenn man die Erfindung als Kanalisierer in einem Funkkommunikationssystem anwendet, lässt sich zeigen, dass die Erfindung eine geringere Rechenintensität und eine höhere Flexibilität aufweist als Technologien nach dem Stand der Technik (z.B. IQ-Frequenzumwandlung, Filterbänke, OLA/OLS allein stehende, schnelle Faltungsschemata), wie sie vorher beschrieben wurden. Der vorliegende Vergleich nimmt Parameter an, die für die Implementierung eines DAMPS Zellen gebundenen Systems relevant sind, obwohl die Erfindung nicht auf so ein System begrenzt ist. Die Anzahl der Parameter, die an jedem Kanalisierer-Algorithmus beteiligt ist, machte es sehr schwierig, einen exakten Vergleich auszuführen. Anstelle dessen wurde ein fairer Vergleich zwischen den Techniken mit der Absicht ausgemacht, ein Verständnis über die berechnungsmäßige Komplexität gemessen der Anzahl von Multiplikationen pro Sekunde (MPS) zu erhalten. Man beachte, dass obwohl die Eingangs-Sampling-Raten in den nachfolgenden Designbeispielen differiert, alle Werte der Rechenintensität erneut für eine ADC-Sampling-Rate von 60 Millionen Samples pro Sekunde (MSPS) neu berechnet wurde.
Für den IQ-Kanalisierer 910 wird angenommen, dass er eine Eingangs-Sampling-Frequenz von 60 MSPS und eine Ausgangs-Sampling-Frequenz von 194,4 kSPS hat, das heißt eine Über-Sampling-Rate von B. Für die Architektur wird angenommen, dass sie aus einem NCO, CIC-Filter und dann einer Folge von Halbband und Kanalfiltern besteht. Dieses hat geschätzte Kosten von ungefähr 150 Millionen Multiplikationen pro Sekunde (MMPS) pro Kanal und ist als eine Linie mit einem konstanten Gradienten in 9 gezeichnet. Man beachte, dass der NCO zu etwa 60 Prozent zu der Rechenbelastung beiträgt.
Für den Filterbankalgorithmus 920 wird angenommen, dass er eine Eingangs-Sampling-Frequenz von 61,44 MSPS und eine Ausgangs-Sampling-Frequenz von 60 kHz hat, das heißt, dass die Werte sich beide auf die Kanaltrennung von 30 kHz bezieht müssen. Man beachte, dass Re-Sampling mit einem Vielfachen der Bitrate nicht in diese Berechnung eingegangen aber notwendig ist. Die Länge der Polyphasenfilter und der FFT in der Filterbank ist 8 Taps und entsprechend 2048 Punkte. Die Rechenintensität der Filter entspricht 16 Multiplikation pro Sample, während die FFT (für angenommene fünf Stufen mit Basis 4 und eine Stufe mit Basis 2) 10,5 Multiplikationen pro Sample ausmachen. Das Ergebnis sind feste Rechenbelastungen von 1950 MMPS, wie es in 9 als horizontale Linie dargestellt ist. Man beachte, dass in der Realität die Linie einen kleinen positiven Gradienten aufweisen wird.
Für den allein stehenden, modifizierten, schnellen Faltungsalgorithmus 930 wird angenommen, dass er eine Eingangs-Sampling-Frequenz von 49,766 MSPS und eine Ausgangs-Sampling-Frequenz von 48,6 kSPS aufweist. Für den Algorithmus wird angenommen, dass er 50% Überlappung, eine 65536-Punkte-FFT und einen 64-Punkte-Frequenzfilter verwendet. Die umfangreiche FFT ist erforderlich, um das notwendige Filtern auszuführen. Die Architektur erfordert außerdem einen NCO, um den Kanal mit dem DAMPS-Frequenz-System-Raster, das heißt Kanaltrennung von 30 kHz, abzugleichen. Die angenommenen Rechenintensität bestehen aus festen Belastungen von 1045 MMPS und zusätzlichen Lasten von 0,81 MMPS pro Kanal. Es ist weiterhin interessant zu erkennen, dass bedingt durch die große FFT etwa 2,2 ms Verzögerung in so einem Algorithmus entstehen.
Nach dem Stand der Technik wird darauf hingewiesen, dass der allein stehende, modifizierte, schnelle Faltungsalgorithmus in Satellitensystemen benutzt wurde, bei dem diese Verzögerung im Vergleich zu den Übertragungsverzögerungen in solchen Systemen als akzeptabel angesehen wird. Dieser Verzögerungsbetrag ist inkompatibel mit den Anforderungen von einigen Funkkommunikationssystemen. Darüber hinaus ist die Speicheranforderung für die FFT 65535 komplexe Worte, was bei 20 Bit Genauigkeit 2,6 MBits im RAM bedeutet. Die Anzahl von Twiddle-Faktoren (Phasenverschiebungen) ist mindestens 65536·0,75 komplexe Worte, was bei einer 20 Bit-Genauigkeit 2 Mbits im ROM gleichkommt. Diese unhandlichen On-Chip-Speicher benötigen große Bereiche, und das Lesen und Schreiben aus diesem Speichern benötigt viel Leistung. Die Benutzung von Off-Chip-Speichern für breite I/O-Busse erfordert und verbraucht noch mehr Energie.
Für die Erfindung 940 wird angenommen, dass sie eine Eingangs-Sampling-Frequenz von 49,7664 MSPS und eine Ausgangs-Sampling-Frequenz von 48,6 kSPS hat. Für den modifizierten schnellen Faltungsteil des Algorithmus wird angenommen, dass er mit 25% Überlappung, einer 4096-Punkte-FFT und einem 32-Punkte-Frequenzfilter arbeitet. Obwohl der Stand der Technik den Filter, wie er implementiert ist, als abschneidend beschreibt, ist der Punktebereich lediglich begrenzt und beschneidet den Frequenzgang nicht. Nachfolgend zu dem modifizierten, schnellen Faltungsanteil ist ein NCO und eine Zeitbereichsfilterkette, die aus drei Halbbandfiltern und einem Kanalanpassfilter (RRC) besteht. Die geschätzte Rechenbelastung bestehen aus festen 450 MMPS zuzüglich 6,2 MMPS pro Kanal. Die Erfindung überkommt das Problem einer großen FFT, die Verzögerung ist jetzt ungefähr 0,2 ms und die Speicheranforderungen der FFT sind jetzt moderat und leicht implementierbar.
9 vergleicht die Rechenlasten der vier Kanalisierungsalgorithmus. Für 1 oder 2 Kanäle würde der IQ-Kanalisierer 910 die beste Wahl sein. Für dieses Beispiel ist der allein stehende, modifizierte, schnelle Faltungsalgorithmus 930 wegen der Verzögerung und der Größe der FFT nicht brauchbar; deshalb hat die vorliegende Erfindung 940 die geringste Rechenintensität bis heraus auf ungefähr 180 Kanäle. Allerdings ist in verschiedenen Funksystemen mit geringeren Anforderungen an die Filterung, zum Beispiel Satellitensystemen, der allein stehende, modifizierte, schnelle Faltungsalgorithmus 930 besser anwendbar, und in dieser Situation hat die Erfindung 940 die geringste Rechenintensität bis darauf auf etwa 100 Kanäle.
In Bezug auf die Rechenintensität hat die Erfindung 940 die geringsten Rechenintensität von einigen wenigen Kanälen bis über 100 Kanäle. Dieses stimmt mit den Anforderungen an Funkkommunikationssysteme bezüglich der Anzahl der normalerweise genutzten Kanäle überein, und deshalb kann es in Bezug auf die Rechenintensität als die beste Kanalsanierungslösung angesehen werden. Man erkennt auch, dass in typischen Zellen gebunden Systemen mit ungefähr 20 Kanälen die vorliegende Erfindung 940 bei weiterem die geringsten Belastungen dieser Verfahren bietet.
10 stellt die Rechenintensität in MMPS gegenüber der Flexibilität der unterschiedlichen Kanalisierungs-Algorithmen und für eine gesamte Anzahl von Kanälen von 10–100 in einem Zellen gebundenen System dar. Der IQ-Kanalisierer 1010 ist in Bezug auf die Auswahl der Sampling-Frequenz sehr flexibel, wenn die Kanalbandbreite unterschiedlich zur Kanalbitrate ist. Mehrere Standards sind möglich, weil die Kanäle unabhängig berechnet werden, wobei aber alles dieses auf einer hohen Rechenintensität beruht.
Der Filterbank-Algorithmus 1020 erfordert eine geringere Rechenintensität, was aber auf Kosten der Flexibilität geht. Das heißt, dass die Sampling-Frequenz ein Mehrfaches der Kanalbandbreite sein muss, und deshalb muss eine Art von Re-Sampling angewendet werden, um die endgültigen Kanalbitraten zu erreichen. Die Architektur kann weiterhin nicht mit 2 Kanalbandbreiten fertig werden, die nicht gegenseitig ganzzahlige Vielfache sind, und deshalb sind Filterbänke nicht mit Mehrstandardsystemen kompatibel. Mehr als eine unterschiedliche Kanalbandbreite zur Zeit meint, dass man die Hardware bis zu dem ADC – und möglicherweise ihn enthaltend – verdoppeln muss, was eine sehr kostenintensive Übung ist. Mehr als eine unterschiedliche Kanalbandbreite zu unterschiedlichen Zeiten bedeutet, dass man reprogrammierbare Polyphasenfilter und FFTs benötigt, was zusätzliche Komplexität bedeutet.
Der allein stehende, modifizierte, schnelle Faltungsalgorithmus 1030 ist flexibler als der Filterbankalgorithmus 1020 und weist geringere Rechenbelastungen als der IQ-Kanalisierer 1010 auf, obwohl daran erinnert werden muss, dass er tatsächlich in Bezug auf die Verzögerung und den Speicher in diesem Beispiel impraktikabel ist. Die FFT muss lang genug (in Bezug auf die Feinfrequenzauflösung) ausgelegt sein, um mit der geringsten Kanalbandbreite fertig zu werden, wodurch notwendigerweise die IDFT einfach länger wird, um genügend Ausgangsbandbreite zu haben. Dieses bedeutet, dass die festen und kanalabhängigen Belastungen für Kanäle mit größeren Bandbreiten höher aind als für Kanäle mit geringen Bandbreiten.
In Bezug auf die Flexibilität enthält die Erfindung 1040 alle Vorteile des modifizierten, schnellen Faltungsalgorithmus 1030, wie die Fähigkeit mit unterschiedlichen Kanalbandbreiten gleichzeitig fertig zu werden und eine flexiblere Abhängigkeit zwischen der Kanalbandbreite und der Kanalbitrate. Darüber hinaus entfernt sie den Engpass bezüglich der FFT-Länge insofern, als dass sie unabhängig von der Kanalbandbreite gewählt werden kann. In Mehrstandardsystemen kann die FFT-Länge jetzt als ein Kompromiss zwischen mehreren Kanalbandbreiten und den unterschiedlichen Funksystemanforderungen ausgelegt sein. Die Belastungen für mehrere Standards bleiben gering. 10 zeigt, dass die Erfindung nicht nur sehr flexibel im Vergleich mit allen anderen Techniken ist, sondern auch die geringste Rechenintensität für mehr als einige wenige Kanäle bis herauf auf 100 Kanäle erfordert.
Obwohl nur ein Funkkommunikationssystem, DAMPS, hier als Beispiel genutzt wurde, können die gleichen Schlussfolgerungen für die Anwendung auf andere Funkkommunikationssysteme herangezogen werden. Darüber hinaus ist die Erfindung auch auf andere Funksysteme wie beispielsweise Land-Mobile-Radio (LMR), Satellitensysteme und Wirelss Local Area Networks (WLAN) anwendbar, wenn sie auch nicht auf diese limitiert ist. Sie ist auch anwendbar auf allgemeinere Filterprobleme, bei denen mehrere Kanäle oder Frequenzbereiche getrennt oder gemischt werden sollten, beispielsweise Subbandtechniken, Kodierungen, Kompression, usw. Wenn die vorliegende Erfindung auf diese unterschiedlichen Systeme und allgemeine Filterprobleme angewendet wird, entstehen geringere Kosten, kleinere FFTs und reduzierte Verzögerungen.
Die oben beschriebenen Ausführungsbeispiele dienen lediglich als Illustration und nicht als Limitationen. Jedem Fachmann ist dabei klar, dass Abweichungen von den oben beschriebenen Ausführungsbeispielen gemacht werden können, ohne von dem Umfang der Erfindung abzuweichen. Die Erfindung sollte nicht als durch die beschriebenen Beispiele begrenzt angesehen werden, sondern sollten als entsprechend dem Umfang der nachfolgenden Ansprüche angesehen werden.

Claims

Ein Verfahren zur Extraktion eines Kanals aus einem Datenstrom (505), wobei das Verfahren einen modifizierten, schnellen Faltungsalgorithmus enthält, gekennzeichnet durch einen gemeinsamen Kanalteil (590), der allen Kanälen gemeinsam ist, und die Schritte einer Erzeugung von überlappenden Blöcken durch Verarbeitung des Datenstromes in einem η%-Überlagerungsblockgenerator (510) und Ausführung einer N_FFT-Punkt-Fast-Fourier-Transformation auf die Überlagerungsblöcke des Datenstromes umfasst, gefolgt von einem kanalspezifischen Teil (595), wobei der kanalspezifische Teil folgende Schritte umfasst: Auswahl eines Bereiches von n Diskrete-Fourier-Transformations-Intervallen um die Zentralfrequenz des Kanals; Multiplikation der n Intervalle mit einem Frequenzverlauf, woraus sich n Datenpunkte ergeben; und Ausführung einer N_IDFT-Punkt-Inversen-Diskreten-Fourier-Transformation auf diese n Datenpunkte; und Ausführung eines Signalverarbeitungsschrittes, der die Verarbeitung des digitalen Datenstromes durch einen η%-Überlagerungsblockmischer (580) umfasst.
Das Verfahren nach Anspruch 1, wobei: der N_FFT-Punkt-Fast-Fourier-Transformation in dem gemeinsamen Kanalteil des modifizierten, schnellen Faltungsalgorithmus folgende Schritte vorausgehen: Multiplikation des Datenstromes um ein komplexes Signal (525) auszubilden; wobei der kanalspezifische Teil des modifizierten, schnellen Faltungsalgorithmus aufweist: einen ersten Schritt zur Ausführung einer Extraktion aus den Intervallen; einem zweiten Schritt zur Ausführung der Multiplikation der Intervalle mit dem Frequenzverlauf, woraus n Datenpunkte resultieren; und einem dritten Schritt zur Ausführung einer N_IDFT-Punkt-Inversen-Diskreten-Fourier-Transformation auf diese n Datenpunkte; und einem vierten Schritt zur Verarbeitung des digitalen Datenstromes durch einen η%-Überlagerungsblockmischer (580).
Das Verfahren nach Anspruch 1 oder 2, wobei der Frequenzverlauf einen begrenzten Bereich aufweist.
Das Verfahren nach Anspruch 2 oder 3, wobei der η%-Überlagerungsblockgenerator (510) weiterhin durch Folgendes gekennzeichnet ist: die Blöcke werden erzeugt durch einen Überlagerungs-/Addier-Vorgang, der den Datenstrom in nicht überlappende Bereiche einer Länge N_FFT·(1 – η) aufteilt und mit N_FFT·η Nullen auffüllt, um einen einzelnen Block auszubilden.
Das Verfahren nach Anspruch 2 oder 3, wobei der η%-Überlagerungsblockgenerator (510) weiterhin durch Folgendes gekennzeichnet ist: die Blöcke werden erzeugt durch einen Überlagerungs/Sicherungs-Vorgang, der den Datenstrom in eine Reihe von Blöcken einer Länge N_FFT aufteilt, wobei jeder eine Überlappung mit dem vorherigen Block in der Reihe auf einer Länge von N_FFT·η aufweist.
Das Verfahren nach Ansprüchen 2 oder 3, wobei der Überlagerungsblockmischer (580) weiterhin durch Folgendes gekennzeichnet ist: der Datenstrom wird verarbeitet durch einen Überlagerungs/Addier-Vorgang, wobei die Blöcke mit dem vorherigen Blöcken auf einer Länge gleich N_IDFT·η überlappen, wobei der überlappende Teil zu dem überlappenden Teil des vorherigen Blockes addiert wird, um einen Ausgangsdatenstrom zu erzeugen.
Das Verfahren nach Ansprüchen 2 oder 3, wobei der Überlagerungsblockmischer (580) weiterhin durch Folgendes gekennzeichnet ist: der Datenstrom wird verarbeitet durch einen Überlagerungs/Sicherungs-Vorgang, wobei die Blöcke mit dem vorherigen Blöcken auf einer Länge gleich N_IDFT·η überlappen, wobei die überlappenden Teile der Blöcke gelöscht werden, wobei der Ausgangsdatenstrom aus den nicht überlappenden Teilen der Blöcke gebildet wird.
Das Verfahren nach Anspruch 2 oder 3, wobei der Multiplexing-Schritt weiterhin gekennzeichnet ist durch Erzeugung eines komplexen Signals z(t) = x(t) + j·y(t) (525), wobei x(t) und y(t) zwei aufeinander folgende Blöcke sind.
Das Verfahren nach Anspruch 8, wobei die Sequenz y(t) auch gedreht ist.
Das Verfahren nach Anspruch 2, wobei: die N_FFT-Punkt-Fast-Fourier-Transformation eine Pipeline-Architektur mit einer Potenz von 2 ist, und die Intervall-Extraktion das Ausgangssignal der Fast-Fourier-Transformation umsortiert und nur die benötigten Intervalle auswählt.
Ein Verfahren zum Einfügen eines Kanals in einen Datenstrom, das aus einem modifizierten, schnellen Faltungsalgorithmus besteht, gekennzeichnet durch einen kanalspezifischen Teil (695) gefolgt von einem gemeinsamen Kanalteil (690), der allen Kanälen gemeinsam ist, wobei der gemeinsamen Kanalteil die Schritte einer Verarbeitung des Datenstromes in einem η%-Überlagerungsblockmischer und einer Ausführung einer N_FFT-Punkt-Fast-Fourier-Transformation auf die überlappenden Blöcke des Datenstromes umfasst, und der kanalspezifische Teil die folgenden Schritte umfasst Ausführung eines Signalverarbeitungsschrittes umfassend Verarbeitung des digitalen Datenstromes durch einen η%-Überlagerungsblockgenerator (610); Ausführen einer N_DFT-Punkt-Diskreten-Fourier-Transformation auf den Strom; Multiplikation des Stromes mit einem Frequenzverlauf; und Einfügen eines Bereiches von n Fast-Fourier-Transformations-Intervallen um die Zentralfrequenz des Kanals.
Das Verfahren nach Anspruch 11 weiterhin gekennzeichnet durch: der kanalspezifische Teil des modifizierten, schnellen Faltungsalgorithmus umfasst: einen ersten Verarbeitungsschritt des digitalen Datenstromes (605) durch einen η%-Überlagerungsblockgenerator (610); gefolgt von dem Ausführungsschritt einer diskreten Fourier-Transformation; gefolgt von einem dritten Schritt, bei dem das Ergebnis der diskreten Fourier-Transformation mit den Frequenzfilterkoeffizienten (640) multipliziert wird; und einem vierten Schritt eines Einfügens der Intervalle um die Zentralfrequenz des Kanals; wobei der gemeinsamen Kanalteil (690) des modifizierten, schnellen Faltungsalgorithmus umfasst: der Schritt der Ausführung einer N_IFFT-Punkt-Inversen-Fast-Fourier wird gefolgt von einem zweiten Schritt von Demultiplexing des Ausgangswertes der N_IFFT-Punkt-Inversen-Fast-Fourier-Transformationen, um ein reales Signal auszubilden.
Das Verfahren nach Anspruch 10–12, dadurch gekennzeichnet, dass der Frequenzverlauf einen begrenzten Bereich aufweist.
Das Verfahren nach Anspruch 12 oder 13, wobei der η%-Überlagerungsblockgenerator (610) weiterhin gekennzeichnet ist durch: die Blöcke werden erzeugt durch einen Überlagerungs-/Addier-Vorgang, welcher den Datenstrom in zwei nicht überlappende Bereiche einer Länge N_FFT·(1 – n) aufteilt und mit N_FFT·η Nullen auffüllt, um einen einzelnen Block auszubilden.
Das Verfahren nach Anspruch 12 oder 13, wobei der η%-Überlagerungsblockgenerator (610) weiterhin gekennzeichnet ist durch: die Blöcke werden erzeugt durch einen Überlagerungs/Sicherungs-Vorgang, der den Datenstrom in eine Reihe von Blöcken einer Länge N_FFT aufteilt, wobei jeder eine Überlappung mit dem vorherigen Block in der Reihefolge, gegeben durch eine Länge von N_FFT·η, aufweist.
Das Verfahren nach Ansprüchen 12 oder 13, wobei der η%-Überlagerungsblockmischer (680) weiterhin gekennzeichnet ist durch: der Datenstrom wird verarbeitet durch einen Überlagerungs/Addier-Vorgang, wobei die Blöcke mit dem vorherigen Blöcken auf einer Länge gleich N_IDFT·η überlappen, wobei der überlappende Teil zu dem überlappenden Teil des vorherigen Blockes addiert wird, um einen Ausgangsdatenstrom zu erzeugen.
Das Verfahren nach einem der Ansprüche 11–13, wobei der η%-Überlagerungsblockmischer (680) weiterhin gekennzeichnet ist durch: der Datenstrom wird verarbeitet durch einen Überlagerungs/Sicherungs-Vorgang, wobei die Blöcke mit dem vorherigen Blöcken auf einer Länge gleich N_IDFT·η überlappen, wobei die überlappenden Teile der Blöcke gelöscht werden, wobei der Ausgangsdatenstrom aus den nicht überlappenden Teilen der Blöcke gebildet wird.
Das Verfahren nach Anspruch 12 oder 13 weiterhin gekennzeichnet durch: die Intervalle werden auf symmetrischem Wege in eine inverse Fast-Fourier-Transformation eingefügt, wobei Z(k_start + k) = X(k) und Z(N_IFPT – k_start – k) = X'(k), wobei k_start dort ist, wo das erste Intervall des Kanals eingefügt wird, und K ein Integer von 0 → N – 1 ist, wobei die Intervalle für einen gegeben Kanal durch X(0) → X(N – 1) gegeben sind, wobei X'(k) die komplex Konjugierte von X(k) ist, und in die inverse Fast-Fourier-Transformation in der Reihenfolge X(0) → X(N – 1) eingefügt werden.
Das Verfahren nach Anspruch 12 oder 13 weiterhin gekennzeichnet durch: die Intervalle werden in die inverse Fast-Fourier-Transformation durch Z(k_start + k) = X(k) + jY(k) eingefügt, wobei k_start dort liegt, wo das erste Intervall des Kanals eingefügt wird, und K ist ein Integer von 0 → N – 1, die Intervalle für einen gegebenen Kanal sind gegeben durch X(0) → X(N – 1), wobei X'(k) die komplex Konjugierte von X(k) ist und in die inverse Fast-Fourier-Transform in der Reihenfolge X(0) → X(N – 1) eingefügt wird.
Das Verfahren nach Ansprüchen 1–19 weiterhin gekennzeichnet durch: der Signalverarbeitungsblock besteht aus mindestens einem der Folgenden: numerisch gesteuerten Oszillatoren, Zeitbereich-Resampling, Frequenzbereich-Resampling, übereinstimmenden Kanalfiltern, digitalen Filtermitteln, schnellen Standardfaltungalgorithmen und modifizierten, schnellen Faltungsalgorithmen.
Eine Vorrichtung (500) zur Extraktion eines Kanals aus einem Datenstrom, die modifizierte Faltungsalgorithmusmittel und Signalverarbeitungsmittel umfasst, dadurch gekennzeichnet, dass die Modifizierten-Schnellen-Faltungsalgorithmusmittel aus einem gemeinsamen Kanalteil (590), der allen Kanälen gemeinsam ist, und einem Kanal spezifischen Teil (595) besteht, wobei der gemeinsamen Kanalteil (590) aus Folgendem besteht: einem η%-Überlagerungsblockgenerator (510); einem Multipexer-Mittel (520); Mitteln (530) zur Ausführung einer N_FFT-Punkt-Fast-Fourier-Transform; und der Kanal spezifischen Teil (595) aus Folgendem besteht: Mitteln (540) zur Ausführung von Auswahl und Extraktion von n Intervallen um eine Zentralfrequenz des Kanals; Mitteln (550) zur Multiplikation der Intervalle mit einem Frequenzverlauf resultierend in n Datenpunkten; Mitteln (570) zur Ausführung einer N_IFFT-Punkt-Inverse-Fast-Fourier-Transformation auf die n Datenpunkte; und einen η%-Überlagerungsblockmischer (580).
Eine Vorrichtung (600) zum Einfügen eines Kanals in einen Datenstrom, die aus zwei Teilen besteht, einem Signalverarbeitungsteil und einem modifizierten, schnellen Faltungsalgorithmusteil, dadurch gekennzeichnet, dass der modifizierte, schnelle Faltungsalgorithmusteil aus einem Teil besteht, der allen Kanälen gemeinsam ist, und einem kanalspezifischen Teil (695), wobei: der kanalspezifische Teil (695) aus Folgendem besteht: einem η%-Überlagerungsblockmischer (610); Mitteln (620) zur Ausführung einer diskreten Fourier-Transformation; Mitteln (630) zur Multiplikation des Ergebnisses der diskreten Fourier-Transformation mit den Frequenzfilterkoeffizienten; Mitteln (650) zum Einfügen von n Intervallen um die Zentralfrequenz des Kanals; und der gemeinsame Teil (690) besteht aus Folgendem: Mitteln (660) zur Ausführung einer N_IFFT-Punkt-Inversen-Fast-Fourier-Transformation auf die n Intervalle; Mitteln (670) zum Demultiplexen des Ausgangswertes der inversen Fast-Fourier-Transformation; und einem η%-Überlagerungsblockmischer (680).