KR20010072602A

KR20010072602A - 디지털 채널화 및 채널화-해제 방법 및 장치

Info

Publication number: KR20010072602A
Application number: KR1020007014018A
Authority: KR
Inventors: 헬베르크리차드
Original assignee: 클라스 노린, 쿨트 헬스트룀; 텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date: 1998-06-10
Filing date: 1999-06-04
Publication date: 2001-07-31
Also published as: CN1312987A; CA2334668C; JP2002518878A; DE69934403D1; AU4810899A; US20010030940A1; EP1086542B1; US7227902B2; AU756733B2; DE69934403T2; CN1153386C; JP4056700B2; KR100540351B1; WO1999065172A1; SE9802059D0; EP1086542A1; CA2334668A1

Abstract

본 발명은 주로, 디지털 영역에서의 필터링, 부분제거 또는 보간 및, 주파수 변환 문제에 관한 것으로서, 특히 광대역 다채널 수신기의 채널화 구조 및, 송신기의 채널화-해제 구조에 이용하는 것과 관련된다. 본 발명은 독립 고속 콘볼루션 알고리즘이 결합되는데, 상기 알고리즘은, 더 변형된 다음 추가 신호 처리와 결합된다. 변형된 고속 콘볼루션 알고리즘 블록과 추가 신호 처리 블록 간의 필터링 작업을 지능적으로 분할함으로써, 비용 절감, 지연 단축 및, FFT의 크기 감소 등을 제공하는 협동작용이 두 블록 사이에 생성된다. 상기 결과 나타나는 장점은 특히, 다수의 채널을 동시에 처리하는 시스템에 유용하지만, 특별히 여기에서는 지연 및 입력 FFT 크기에 엄격한 조건이 존재한다.

Description

디지털 채널화 및 채널화-해제 방법 및 장치{A METHOD AND APPARATUS FOR DIGITAL CHANNELISATION AND DE-CHANNELISATION}

셀룰러, 육상 이동 무선(Land Mobile Radio)(LMR), 위성, 무선 구내 정보 통신망(wireless local area network)(WLAN) 및, 그 밖의 통신 시스템을 위한 무선 기지국 응용에 있어서, 다수의 송/수신 채널이 동시에 처리된다. 앞으로는, 단말기, 즉 이동전화기에도 상기와 같은 상태가 이루어지게 된다. 상기 무선 시스템에 있어서, 수신기와 송신기에는 각각 채널화 구조와 채널화-해제 구조가 존재한다. 채널화 및 채널화-해제라 함은, 송신 및 수신된 신호의 필터링, 부분제거/보간 및, 주파수 변환이라 할 수 있다.

도 1에 도시된 바와 같은 통상적인 수신기 구조는, 안테나에 의해 무선 주파수(RF) 신호가 수신되는 것이 해석된 다음, RF 프런트 엔드(front end)에 의해 중간 주파수(IF)로 다운컨버팅(downconvert)될 수 있다. RF 프런트 엔드는, 저잡음증폭기(Low Noise Amplifier)(LNA), 필터 및 믹서(mixer)와 같은 구성부품으로 이루어진다. 다음으로, 수신기 채널화기(channeliser)에 의해 원하는 채널이 얻어진다. 상기 채널화기 역시 LNA, 믹서 및, 필터로 구성된다.

다음으로, 원하는 채널은 RX 기저대역(baseband) 처리 유닛에 의해 기저대역에서 처리되어, 수신 디지털 데이터 스트림을 발생시킨다. 오늘날, 기저대역 처리는 일반적으로, 아날로그-디지털 변환기(ADC), 디지털 필터링, 부분제거, 등화, 복조, 채널 복호화(decoding), 디-인터리빙(de-interleaving), 데이터 복호화, 타이밍 추출 등으로 구성된다.

도 1의 통상적인 송신기 구조는 수신기 구조와 쌍을 이룬다. 송신된 데이터는 먼저, 데이터 부호화(coding), 인터리빙, 채널 부호화, 변조, 보간 필터링, 디지털-아날로그 변환기(DAC) 등으로 구성되는 TX 기저대역 처리 유닛에 의해 처리된다. 다음으로, 기저대역 채널은 송신 채널화-해제기(de-channeliser)를 통해 IF 주파수로 변환된다. 송신 채널화-해제기는 필터, 믹서 및, 저전력 증폭기로 구성된다. 다음으로, 믹서, 필터 및, 고전력 증폭기로 구성된 RF 프런트 엔드에 의해 IF 신호는 RF로 변환되어 증폭된다.

도 1은 통상적인 단일 채널 수신기 및 송신기 구조를 나타내는 것으로서, 이는 단말기(즉, 이동전화) 응용에 적합하다. 기지국의 경우, 다수의 채널이 동이한 방식으로 처리된다. 수신기 측에서, 경로는 소정의 지점에서 분할되어, 각 채널이 처리될 다수의 경로를 형성한다. 송신기 측에서는, 채널이 개별적으로 처리된 다음, 상기 채널이 소정의 지점에서 결합되어 다채널 신호를 형성한다. 분할 및 결합하는 지점이 변함에 따라, 다양한 기지국 수신기 및 송신기 구조가 생성될 수 있다. 더욱 중요한 점은, 상기와 같이 된다 하더라도, 현재는 채널화기와 기저대역 처리 블록 사이 어딘가에 통상적인 아날로그/디지털 인터페이스가 있다는 것이다.

아날로그 채널화기/채널화-해제기는 설계 및 제작이 복잡하므로 비용이 많이 든다. 따라서, 더욱 저렴하고 용이하게 생산되는 채널화기/채널화-해제기를 제작하기 위해, 미래의 아날로그/디지털 인터페이스는, 상기 대신 RF 프런트 엔드와 채널화기 블록 사이 어딘가에 놓이게 된다. 이와 같은 형태의 미래의 무선 수신기 및 송신기 구조는, 다표준 무선, 광대역 디지털 동조기, 또는 광대역 무선 및 소프트웨어 무선을 포함하는 다양한 이름으로 불리우며, 상기 모두 디지털 채널화기/채널화-해제기를 필요로 한다.

필터링, 부분제거/보간 및, 주파수 변환으로 구성되는 효과적인 디지털 채널화기/채널화-해제기 구조는, 각 채널 기지(basis)상에서의 전력 소비 및 다이(die) 영역에 있어 매우 중요하다. 가능한 한 다수의 채널을 하나의 집적 회로(Integrated Circuit)(IC)에 통합하고자하는 것을 주 목적으로, 디지털 채널화/채널화-해제기를 얻는 여러가지 공지된 방법이 있다.

가장 명확한 방법이 도 2에 도시되어 있다. 상기 수신기 구조는, 사인/코사인 발생기(sin/cos generator), 각 채널 기지 상에서의 부분제거 및 필터링 등을 이용하여 동상 및 직교(In-phase and Quarature)(IQ) 주파수 변환하는 통상적인 아날로그 채널화기의 기능을 모방한다. 대부분의 부분제거 필터링은 컴퓨터 칩 CIC 필터를 이용하여 수행될 수 있다. 상기 구조를 포함하는 집적 회로는 여러 제조업자로부터 쉽게 이용될 수 있다. 또한, 상기 수신기 구조에 대응하는 것이 송신기에도 가능하다.

IQ 채널화기는, 다수의 표준을 동시에 처리할 수 있으며 채널이 임의로 배치될 수 있다는 점에서 융통성(flexibility)이 있다. 상기 채널화기의 중요한 결점은, 높은 입력 샘플링 주파수에서 IQ 주파수 변환이 필요하며 그 다음 각 채널마다 부분제거 필터가 필요하다는 점이다. 이는, 채널마다 다이 영역 및 전력 소비가 비교적 높음을 의미한다.

또 다른 가능한 채널화기는, 도 3에 도시된 바와 같이 수신기에 부분제거 필터 뱅크(decimated filter bank)을 형성하는 것이다. 상기 방법은, 다수의 또는 모든 채널 간에 공통의 다상(polyphase) 필터를 공유한다. 이와 같은 구조의 하드웨어 비용은 다수의 채널에 분할되기 때문에 적으며, 우수한 필터링이 이루어질 수 있다.

또한, 필터 뱅크는, 채널을 함께 보간 및 추가하기 때문에 송신기 채널화-해제기에 이용하기에 적합하다. 이것에 대한 예는 Wo 9528045 의 "Wideband FFT Channeliser"에 나타나있다. 또한, 이와 같은 원리로 다수의 위성 중계기(transponder)가 형성된다. 상기 필터 뱅크가 다양한 표준에 맞게 재구성될 수 있다 하더라도, 다수의 채널 간격(channel spacing)을 동시에 수용하는 것은 여전히 어려움이 있다.

부분제거 필터 뱅크는 채널 당 비용이 매우 저렴하지만, 모든 또는 대다수의 채널이 이용되는 경우에만 가능하다. 또한, 상기 구조는, 고정된 주파수 간격으로놓여야하며 단 하나의 채널 간격만 가능하므로 매우 융통성이 없다. 다수의 표준에 의해, 필터 뱅크 원리는 다수의 샘플링 비율을 필요로 하는데, 이는, ADC 및 채널화기를 포함한 여러 구조가 동시 발생의 여러 표준에 필요함을 의미한다.

서브샘플(subsampled) 필터 뱅크라고 하는 부분제거 필터 뱅크 구조를 변경하는 것은 융통성을 희생하여 계산 비용을 낮출 수 있다. 예컨대, 적응적 채널 할당, 불규칙한 채널 배열 및, 주파수 도약(frequency hopping)에 필요한 조건은, 모든 채널이 동시에 이용될 수 있어야 하므로 서브샘플 필터 뱅크를 이용할 수 없다.

세 번째의 중요한 채널화 기술은, 오버랩-추가(overlap-add)(OLA) 또는 오버랩-보존(overlap-save)(OLS) 형태의 고속 콘볼루션 방식(fast convolution scheme)에 따른다. 이는 WO 9528045에 이용된 "overlap-add" 및 "overlap-save" 용어와 구별되어야 한다. 상기 특허에는, 필터뱅크가 오버랩-추가 필터 뱅크라고 하는 단시간 푸리에 변환(Fourier transform)으로부터 얻어지는 것으로 기재되어 있는데, 이는 고속 콘볼루션과 동일하지 않다. 필터 뱅크 및 고속 콘볼루션은, 두 가지 모두 FFT를 이용하는 서로 상이한 두 가지 방법이다. 그러나, 오버랩-추가 필터 뱅크는 FFT 및 IFFT 두 가지 모두를 이용하지는 않고, FFT 하나 또는 IFFT 하나만 이용한다. 고속 콘볼루션은 순환 콘볼루션을 이용하여 선형적인 콘볼루션, 즉 유한 임펄스 응답(Finite Impulse Response)(FIR) 필터링을 정확히 수행하는 수단이다. 상기 기술의 장점은, 통상적인 형태의 선형 콘볼루션을 구현하는 것에 비해 계산에 필요한 조건이 더 적다는 점이다. 그러나, 선형 콘볼루션에 매우 근접하게 수행하는 것을 희생하여, 부분제거/보간 및 주파수 변환을 동시에 수행할 수 있도록 기본적인고속 콘볼루션 알고리즘을 변형할 수도 있다. 상기 변형은 또한 계산의 복잡도를 줄인다. 1998년, 제 12회 AIAA International Communication Satellite Systems Conference 회보, pp.299-303의 "A Flexible On-board Demultiplexer/Demodulator"에 나타나있는 바와 같은 독립(stand-alone) 변형된 고속 콘볼루션 알고리즘은, 상기 기재된 기술이 위성 시스템에 제한되어 있다 하더라도, 반송파 대역폭이 혼합된 시스템에 대해 계산상 매우 효과적인 기술로 불리운다.

선행 기술의 독립 변형된 고속 콘볼루션 알고리즘은, 임의의 추가 신호 처리를 하지 않고 단독으로 모든 필터링을 수행한다. 예컨대, 이전 단락의 "Flexible On-board Demultiplexer/Demodulator"는, 필터링 작업을 분산시키지 않고 주파수 영역내에서 필터링을 모두 수행한다. 상기 방법은 다양한 지연을 일으킨다. 그러나, 지연은, 위성으로 및 위성으로부터 전송하는 시간으로 인한 위성 시스템 고유의 부분이다. 따라서, 필터링 방법으로 인한 지연은, 독립 변형된 고속 콘볼루션 알고리즘이 셀룰러와 같은 무선 시스템에 이용되는 경우보다 시스템에 덜 영향을 미친다. 대부분의 무선 시스템에 있어서, 지연은 가능한 감소되어야 하는 매우 결정적인 요소이다.

수신기 채널화기에 이용되는 독립 변형된 고속 콘볼루션 알고리즘은, 입중계 데이터 신호를, 오버랩 비율(%오버랩) 및 이산 푸리에 변환(Discrete Fourier Transform)(DFT) 길이에 그 크기가 의존하는 블록으로 잘린다(chop). 그 다음, DFT가 수행된다. 절단된(truncated) 필터 응답(즉, 필터 계수의 수(N_coefficients)가 DFT의길이(N_DFT) 보다 적음)은 주파수 영역에서 직접 구현된다. 이는, DFT의 선택된 출력 빈(bin)을 이용하여 필터 계수를 곱셈함으로써 수행된다. 이렇게 되면, 상기 결과는, 원하는 채널의 시간 영역 샘플을 복원하기 위한 수단으로서, 절단된 필터와 동일한 길이의 역 이산 푸리에 변환(Inverse Discrete Fourier Transform)(IDFT)에 의해 처리된다. 다음으로, 상기 블록은 %오버랩에 따라 오버랩핑되어 결합된다. 결합은, 오버랩된 부분을 추가(오버랩 및 추가)하거나 오버랩된 부분을 버리는(오버랩 및 보존) 과정이다. 오버랩/추가 및 오버랩/보존은 두 가지 극단적인 것이라 할 수 있으며, 상기 두 가지의 중간에 해당하는 기술이 선행기술에 공지되어 있다는 것을 알아두어야 한다.

독립 변형된 고속 콘볼루션 알고리즘에서의 주파수 응답의 생략을 절단하는 것은 표준 고속 콘볼루션 접근법과 구별된다. 이와 같이 함으로써, 오차가 작게 유지될 수 있는 계수를 주의깊게 선택해야 하지만 순환 콘볼루션 알고리즘이 선형 콘볼루션에 매우 근접할 수 있다. 또한, 주파수 응답 절단은 (N_coefficients/N_DFT) 율 만큼 부분제거를 수행하며, 원하는 채널 상의 절단된 필터 계수의 중심을 결정함으로써 주파수 변환이 이루어진다.

또한, 절단된 주파수 응답에 의해 알고리즘의 특정 채널 부분, 즉 DFT를 제외한 모두에서 계산 복잡도가 매우 감소된다. 주파수 필터를 구현하는데 필요한 곱셈의 수 및 IDFT의 크기는 거의 (N_coefficients/N_DFT)율 만큼 감소된다. 또한, 독립 변형된 고속 콘볼루션 알고리즘은, 상기 모든 구성요소(attribute)를 포함하는 송신기채널화-해제기에도 적용될 수 있다.

표준 고속 콘볼루션에 적용될 수 있는 그 밖의 복잡도 감소 또한, 독립 변형된 고속 콘볼루션 알로리즘에도 적용될 수 있다. 예컨대, DFT는 동작에 있어서 매우 중요한 블록이다. 효율을 이유로, 상기 DFT는 일반적으로 고속 푸리에 변환(FFT) 형태로 구현된다. 이 외에도, 하나의 복소 DFT 처리기에서 두 개의 실수 데이터 블록이 동시에 처리될 수도 있다. 그러면, 몇 가지 별도의 가산기 및 메모기가 다음 처리에 필요하다. 이는 두 개의 전용 실수 DFT를 이용하는 것보다 훨씬 효율적이다.

가지치기 작업(pruning)을 이용하여 DFT에서 계산이 줄어들 수 있는데, 이는 DFT 출력의 일부만 계산에 필요하기 때문이다. 가지치기 작업이란, 출력에 영향을 미치지않는 DFT의 가지를 잘라내는 과정을 말한다. 필요하지 않은 출력점은 절대로 계산되지 않는다.

또한, 필터 주파수 응답의 복소 곱셈이 실수 곱셈으로 대체되고, 데이터의 IDFT 출력 블록에 대한 그 다음 순환 시프트(shift)가, 원하는 채널의 시간 영역 샘플을 형성하도록 결합되기 전에 이루어진다면, 계산이 줄어들 수 있다. 순환 시프트의 양은 %오버랩 및 IDFT의 길이에만 의존한다.

상기 시스템, 특히 다수의 채널을 동시에 수신 및 송신해야 하는 앞으로의 시스템에는 또 다른 문제점이 있다. 상기 나타나있는 바와 같이, 불과 몇 개의 채널에서부터 매우 많은 수의 채널까지 이용되는 디지털 채널화기 선택은, 대상이되는 무선 통신 시스템에 매우 의존한다. 항상, 무선 시스템의 필요조건에 따른 계산비용과 융통성 간의 절충(trade-off)은 광대역 채널화기 알고리즘 선택에 있어 결정적인 결정요인이 된다. 상기 채널화기/채널화-해제기 구조는, 다수의 채널을 가진 시스템에서 이용하기에 더욱 적합할 수 있도록 계산 비용과 융통성 면에서 개선되어야할 여지가 여전히 남아있다.

본 발명은 주로, 디지털 영역(digital domain)에서의 필터링(filtering), 부분제거(decimation) 또는 보간(interpolation) 및, 주파수 변환 문제에 관한 것으로서, 특히 이것을 광대역 다채널 수신기의 채널화(channelisation) 구조 및 송신기의 채널화-해제(de-channelisation) 구조에 이용하는 것에 관한 것이다.

도 1은 통상적인 무선 송신기 및 수신기 구조를 나타내는 도면.

도 2는 선행기술의 IQ-복조 디지털 수신기의 상태를 나타내는 도면.

도 3은 선행기술의 부분제거 필터 뱅크의 상태를 나타내는 도면.

도 4는 본 발명의 채널화기 및 채널화-해제기의 개요도.

도 5는 주로 수신기에 이용되는 본 발명의 제1 단(stage)을 나타내는 도면.

도 6은 주로 송신기에 이용되는 본 발명의 제1 단을 나타내는 도면.

도 7은 η% 오버랩 블록 발생기를 나타내는 도면.

도 8은 η%오버랩 블록 결합기를 나타내는 도면.

도 9는 DAMPS 무선 통신 시스템에 있어서의 채널 수에 대한 계산 비용을 나타내는 도면.

도 10은 DAMPS 무선 통신 시스템에 있어서의 융통성에 대한 계산 비용을 나타내는 도면.

본 발명은 주로, 디지털 영역에서의 필터링, 부분 제거 또는 보간 및, 주파수 변환 문제에 관한 것으로서, 특히 상기 언급된 문제에 관한 것이다. 본 발명에 따른 상기 문제를 해결하는 수단은 다음과 같이 요약된다.

상기로부터 알 수 있는 바와 같이, 특히 다수의 채널을 동시에 처리하는 시스템(예컨대, 셀룰러, 육상 이동 무선, 위성 무선 구내 통신망(WLAN))에 있어서 현재의 디지털 채널화/채널화-해제 방법은 여전히 문제점이 남아있다. 상기 논의된 모든 방법(IQ 주파수 변환, 필터뱅크, 고속 콘볼루션, 독립 변형된 고속 콘볼루션)은 각각, 계산 비용 및/또는 융통성 면에서 각자의 결점을 가지고 있다.

따라서, 본 발명의 목적은, 융통성을 향상시키며, 필터링, 부분제거/보간 및, 주파수 변환 구조에서의 비용을 줄이는 방법을 제공하는 것이다. 본 발명은, 더욱 변형된 고속 콘볼루션 알고리즘을 추가 신호 처리와 결합하는 것으로 설명될 수 있다. 다음으로, 원래의 변형된 고속 콘볼루션 알고리즘에 대한 상기와 같은 변형은, 많은 채널을 이용하는 무선 통신 시스템에 잇어서의 계산 비용 및 융통성 면에서 매우 적합한 채널화기/채널화-해제기 구조를 이루도록 한다.

도 4는 본 발명 구조(400)를 나타낸다. 수신기에 이용될 수 있는 채널화기구조(400)가 도시되어 있는데, 상기 도면에는 변형된 고속 콘볼루션 알고리즘(420) 다음에 신호 처리 블록(430)이 이어진다. 상기 신호 처리 블록(430)은, 숫자로 제어되는 발진기("NCO"), 시간 또는 주파수 영역 재샘플링(resampling), 정합 채널 필터링, CIC 또는 반대역(halfband) 필터, 고속 콘볼루션 알고리즘(표준 또는 독립 변형된 알고리즘) 등으로 구성될 수 있다.

또한, 도 4에는 송신기에 이용될 수 있는 채널화-해제기 구조(415)가 도시되어 있는데, 상기 도면에는 변형된 고속 콘볼루션 알고리즘(425) 앞에 신호 처리 블록(435)이 존재한다. 상기 신호 처리 블록(435)은, NCOs, 시간 또는 주파수 영역 재샘플링, 정합 채널 필터링, CIC 또는 반대역 필터, 고속 콘볼루션 알고리즘(표준 또는 독립 변형된 알고리즘) 등으로 구성될 수 있다.

상기 지적된 바와 같이, 선행 기술의 독립 변형된 고속 콘볼루션 알고리즘은 지연관 관련된 문제를 가지고 있다. 이와 같은 문제는, 설계된 시스템이 위성 시스템인 경우에는 그다지 큰 문제가 되지 않지만, 셀룰러 시스템과 같은 다른 무선 시스템의 경우에는 큰 문제가 된다. 본 발명은 각 채널 필터 응답 순서를 감소시킨다. 이 결과, 다채널 FFT(또는 IFFT)로 인한 지연을 줄이는 다채널 FFT(또는 IFFT)의 크기가 감소된다. 이 외에도, 계산의 복잡도가 감소된다. 따라서, 본 발명은 선행 기술의 지연 문제 및 계산상의 복잡도 문제를 해결한다.

그러나, 상기와 같은 각 채널 필터 순서의 감소는, 주파수 변환 및 부분제거하는 동안 소정의 채널을 분리하기에는 불충분하다. 채널을 분리하는데 필요한 또 다른 필터링이 다음-FFT(또는 이전-FFT)에 수행될 수 있다. 따라서, 소정의 채널을분리하는데 불충분한 필터 응답 순서를 만든 다음, 필요한 다음-FFT(이전-FFT) 필터링을 수행함으로써 큰 장점이 얻어질 수 있다.

따라서, 본 발명 관점은, 변형된 고속 콘볼루션 알고리즘과 추가 신호 처리 블록 간의 필터링 작업을 지능적으로 분할하는 것이라 할 수 있다. 상기 분할은, 다른 채널화/채널화-해제 알고리즘에 비해 저렴한 계산 비용 및 높은 융통성을 얻는데 있어 차이를 나타내며 매우 중요하다. 변형된 고속 콘볼루션 알고리즘과 추가 신호 처리 간에 생성된 협동작용(synergy)은 비용 절감, 지연 단축 및, FFTs의 크기 감소를 제공한다.

본 발명이 상기와 같이 요약되어 있지만, 본 발명에 따른 방법은 첨부된 특허청구범위 제1항, 12항, 23항 및, 24항에 따라 규정된다. 또한, 다양한 실시형태가 종속 청구항 제 2항 내지 11항 및 제 13항 내지 22항에 규정되어 있다.

본 발명은 임의의 특정 시스템에 관하여 설명되지 않는다. 특히, 셀룰러, 육상 이동 네트워크(LMR), 위성, 무선 구내 정보 통신망(WLAN's) 등과 같은 다양한 무선 기지국 응용분야에 응용될 수 있다. 그러나, 본 발명은 상기 시스템으로 제한되지 않으며, 일반적으로는 다수의 채널을 동시에 처리하는 임의의 시스템(여기서, 지연 및 입력 FFT 크기 모두에 엄격한 조건이 존재함)에 이용될 수도 있다. 이 외에도, 본 발명 이용은 기지국에 한정되지 않고, 다수의 채널을 동시에 처리할 수 있는 미래의 이동 단말기 등에도 이용될 수 있다.

이제, 본 발명은, 단지 실시예를 통해서 제공되며 첨부 도면에 도시되어 있는 본 발명의 바람직한 실시형태와 관련하여 더욱 상세히 설명된다.

도 4는 본 발명 구조의 개요도이다. 본 발명은 두 개의 단(stage)으로 구성된다. 제1 단은, 필터링, 재샘플링 및, 다운컨버팅을 수행하는 변형된 고속 콘볼루션 알고리즘(420)으로 구성된다. 수신기 등에 이용될 때, 변형된 고속 콘볼루션 알고리즘(420)은 채널화기 구조(410) 내에 있다. 또한, 송신기 등에서 이용될 때, 변형된 고속 콘볼루션 알고리즘(425)은 채널화-해제기 구조(415) 내에 있다.

본 발명의 제2 단은, NCO, 시간 또는 주파수 영역 재샘플링, 필터(정합 채널, CIC 또는, 반대역), 고속 콘볼루션 알고리즘(표준 또는 독립 변형 알고리즘) 및, 복소 필터 등으로 구성될 수 있는 신호 처리 블록(430, 435)이다. 수신기 등에 이용될 때, 신호 처리 블록(430)은 채널화기 구조(410) 내에 있다. 또한, 송신기 등에 이용될 때, 신호 처리 블록(435)은 채널화-해제기 구조(415) 내에 있다.

제2 단의 구성요소(430, 435)는 디지털 신호 처리 기술에 대한 지식을 가진 자에게는 잘 알려져 있는 것으로 여겨진다. 제1 단(420, 425)은 선행 기술의 독립 고속 콘볼루션 알고리즘에 따르지만, 이하 기술된 바와 같이 본 발명에서 더욱 변형된다. 이 결과, 이하 기술되어 있는 바와 같이 FFT 크기 감소 및 지연 감소가 이루어진다.

도 5에는, 본 발명의 제1 단에 있는 변형된 고속 콘볼루션 알고리즘에 대한 일반적인 실시형태를 나타내는 도면이 도시되어 있다. 상기 도면은 또한, 본 발명에 따라 변형되며 수신기에 이용된다. 입력 신호(505)는 선행 과정, 보편적으로는 ADC로부터의 입중계 데이터 스트림이며, 알고리즘의 DFT 부분은 바람직한 실시형태에서 FFT 형태로 구현된다.

먼저, 데이터 스트림(505)이 η% 오버랩 블록 발생기에 의해 처리된다(단계 510). 상기 과정은 오버랩 비율, FFT 크기 및, 오버랩/추가인지 오버랩/보존 인지를 나타내는(이하 기술되어 있는 바와 같음) 오버랩 유형에 따른다. 오버랩/추가의 경우, 데이터 스트림은 N_FFT*(1-η) 길이의 비-오버랩 부분으로 잘리어, N_FFT*η이 0값으로 채워져 단일 블록을 형성한다. 오버랩/보존인 경우, 데이터는 N_FFT길이의 블록으로 잘리는데, 이는 N_FFT*η길이로 제공된 이전 블록과 오버랩된다.

블록은 실수 데이터 만으로 구성되며, 그 다음 각종 방법으로 멀티플렉싱(multiplex)되어(520), z(t) = x(t) + j*y(t)(여기서, x(t) 및 y(t)는 두 개의 연속 블록임)와 같이 FFT 알고리즘으로의 입력을 위한 복소 신호(525)를 형성할 수 있다. 또한, 제2 시퀀스(y(t))는 순환하여 메모리에 저장할 수 있다. 상기 단이 반드시 필요한 것은 아니지만, 이것은 버퍼 메모리 및 소정의 제어 논리로 구성된 FFT 알고리즘을 효과적으로 이용하게 한다.

다음으로, FFT 알고리즘이 완료된다(530). 여기서, FFT 구조는 다양한 형태를 취할 수 있는데, 예컨대 상기와 같은 높은 속도의 계산 형태를 위한 효과적인 구현은 2배의 파이프라인(pipeline) 구조를 이용함에 따른 FFT이다. 이렇게 되면, FFT의 출력(535)이 정확한 순서로 이루어지지 않게 된다. 따라서, 빈 선택 및 추출 블록(540)은 출력 순서를 재정렬하여 필요한 빈 만을 선택함으로써 상기 기술된 사항을 보완할 수 있다. 필요한 빈의 수는 필터 계수(560)의 수에 의존한다. 빈을 선택함은 물론 추출함으로써, FFT 출력으로부터 두 개의 실질적인 결과(X(k) 및 Y(k))(여기서 Z(k) = A(k) + j*B(k))가 얻어진다.

추출 알고리즘은 FFT 이전에 이용된 멀티플렉싱 기술에 의존하게 된다. 예컨대, 50%의 오버랩/추가를 이용하면, 제2 시퀀스(y(n))는 N_FFT/2 포인트 회전하여 메모리 상에 저장된다. 따라서, 정확한 X(k) 및 Y(k)를 추출하기 위해서는, 다음 식이 구현될 필요가 있다:

반면, 25% 오버랩의 경우, 제2 시퀀스(y(n))는 N_FFT/4 포인트 회전하여 메모리 상에 저장된다. 따라서, 정확한 X(k) 및 Y(k)를 추출하기 위해서는, 다음 식이 구현될 필요가 있다:

이제, X 및 Y 블록은 멀티플렉싱될 때의 순서와 동일한 순서로 정렬된다. 다음으로, 블록은 필터 주파수 계수(560)를 이용하여 곱셈된다. 계수(560)의 수는 FFT의 길이보다 적다. 다음으로, 상기 곱셈 결과에 의해 역 이산 푸리에 변환(역-DFT 또는 IDFT)(570)이 완료된다. 이는 매우 중요한 동작이 아니므로, IDFT의 크기(N_IDFT)가 2배로 될 필요는 없다.

다음으로, 상기 블록은 η% 오버랩 블록 결합기(580)에 삽입된다. 이하 기술되어 있는 바와 같이, 블록은, 자신의 %오버랩 및, 이용되고 있는 것이 오버랩/보존 인지 오버랩/추가 인지에 따라 결합된다(580). 오버랩/추가 또는 오버랩/보존 중 어떤 경우이든, 상기 블록은 N_IDFT*η 길이 만큼 이전 블록과 오버랩된다.오버랩/추가의 경우, 블록의 오버랩되는 부분은 이전 블록의 상응하는 오버랩 부분에 추가되는 반면, 오버랩/보존의 경우, 블록의 오버랩되는 부분은 단지 버려진다.오버랩/추가 및 오버랩/보존 두 가지 모두, 블록의 비-오버랩 부분에서는 동작이 전혀 수행되지 않는다.

도 5에 있어서, 또한 본 발명 방법 중 일정 부분이 모든 채널에 공통이라는 것을 알 수 있다(590). 모든 채널에 공통인 하나의 공통 데이터 스트림(505)이 제1 단계에서 도달한다. 다음으로, η% 오버랩 블록 발생기(510), 멀티플렉싱 단계(520) 및, FFT(530)가 모든 채널에서 수행된다. 그런 다음, 상기 채널로부터 빈이 추출되며(540), 다음 단계는 각 채널에 개별적으로 수행되는 채널 특정(595)으로 된다. 따라서, 각 채널 상에서 개별적으로 곱셈(550), IDFT(570) 및, η% 오버랩 블록 결합기(580) 단계가 각각 수행된다.

도 6은, 본 발명에 따라 변형되어 송신기에 이용되는, 본 발명 제1 단인 변형된 고속 콘볼루션 알고리즘에 대한 일반적인 실시형태를 나타내는 도면이다. 입력 신호는 이전 과정, 보편적으로는 ADC로부터의 입중계 데이터 스트림(605)이며, 수신기의 경우에서처럼 알고리즘의 DFT 부분이 반드시 FFT(2배) 형태로 구현될 필요는 없다. 도 5와는 대조적으로, 상기 도면에서 입력 데이터 스트림은, 다수의 채널을 결합하는 스트림이 아니라 하나의 채널에 특정된다.

먼저, 데이터 스트림(605)이 η% 오버랩 블록 발생기(610)에 의해 처리된다. 상기 과정은 오버랩 비율, DFT 크기 및, 오버랩/추가인지 오버랩/보존인지를 나타내는 오버랩 유형(이하 기술되어 있는 바와 같음)에 매우 의존한다. 오버랩/추가의경우, 데이터 스트림은 N_FFT*(1-η) 길이의 비-오버랩 부분으로 잘리며, N_FFT*η가 0값으로 채워져 단일 블록을 형성한다. 오버랩/보존의 경우, 데이터는 N_FFT길이의 블록으로 잘리는데, 이는 N_FFT*η의 길이로 주어진 이전 블록과 오버랩된다.

다음으로, 상기 동작의 결과, 이산 푸리에 변환(DFT)(620)이 완료된다. 상기 동작은 그다지 중요한 동작이 아니므로, DFT의 크기(N_DFT)가 2배로 될 필요는 없다. 그러나, 여기서 DFT(620)는 FFT로도 구현될 수 있다. 도 5의 수신기와 비교하면, 수신기와 반대로, DFT(620) 구조가 작고 IFFT(660) 구조가 크다.

다음으로, 블록은 필터 주파수 계수(640)를 이용하여 곱셈된다(630). 주파수 필터 계수(640)는 주파수 응답의 FFT와 상응한다.

다음 단계는 빈 삽입이다(블록 650). 빈은, 다음과 같은 대칭적인 방법: 즉, Z(k_start+k)=X(k) 및 Z(N_IFFT-k_start-k)=X'(k) 으로 역 고속 푸리에 변환(660)에 삽입된다. 여기서, 한 채널에 삽입될 수 있는 빈은 X(0)→X(N-1)로 주어진다. 이는 곱셈기(630)로부터 얻어지며 복소수이다. X'(k)는 X(k)의 공액 복소수이다. 빈이 삽입될 IFFT은, Z(0)→Z(N_IFFT-1)에 달하는 N_IFFT개의 가능한 복소 빈을 갖는다. k_start는 채널의 제1 빈이 삽입되는 곳이며, k는 0→N-1 까지의 정수이다.

대칭적인 방법으로 블록을 삽입한 결과, IFFT로부터의 실수 출력만 원하는 결과를 포함하게 된다. 허수 출력에는 유용한 정보가 전혀 없다. 유일한 유용한 정보가 IFFT로부터의 실수 출력에 존재하므로, 오버랩 블록 결합기(680)는 매우 간단한 동작을 수행함에 틀림없다. 이러한 사실은, 오버랩 결합기(680)가 매우 높은 샘플링 주파수에서 동작하며 그렇지 않은 경우 전력 및 크기에 상당한 영향을 미치므로 매우 중요하다.

빈을 삽입하는(650) 또 다른 방법은, 동일한 채널로부터의 데이터 중 두 블록을 함께 멀티플렉싱하여, 제1 블록(X(k))이 IFFT의 실수 출력을 나타내며 제2 블록(Y(k))이 IFFT의 허수 출력을 나타내게 하는 것이다. 다음 식은, 이것이 수행되는 방법을 나타낸다:

Z(k_start+k)=X(k)+jY(k) 및 Z(N_IFFT-k_start-k)=X'(k)+jY'(k).

다음으로, 모든 채널로부터의 빈이 IFFT(660)로 삽입되는데, 여기서, 상기 다음에 IFFT 알고리즘이 완료된다. 다음으로, 상기 블록은 디-멀티플렉싱(de-multiplex)(670)되어, η% 오버랩 블록 발생기(680)으로의 입력을 위한 실수 신호(675)를 형성한다.

블록은 자신의 %오버랩 및, 이용되는 것이 오버랩/보존인지 또는 오버랩/추가인지에 따라 결합된다(680)(이하 기술되어 있는 바와 같음). 오버랩/추가 또는 오버랩/보존 중 어떤 경우에도, 블록은 N_FFT*η길이 만큼 이전 블록과 오버랩된다. 오버랩/추가의 경우, 블록의 오버랩 부분은 이전 블록의 상응하는 오버랩 부분에 추가되는 반면, 오버랩/보존의 경우에는, 블록의 오버랩 부분이 단지 버려진다. 오버랩/추가 및 오버랩/보존 두 가지 모두 비-오버랩 부분에서는 어떠한 동작도 수행되지 않는다.

또한, 도 6에서, 본 발명 방법 중 일정 부분은 모든 채널에 공통이며(690), 일정 부분은 채널 특정(695)되어 있다는 것을 알 수 있다. 한 채널에 특정된 하나의 데이터 스트림(605)은 제1 단계에서 도달한다. 다음으로, 상기 채널에서 η% 오버랩 블록 발생기(610), FFT(620) 및, 곱셈(630)이 수행된다. 그 다음, 빈이 상기 채널에 삽입되며(650), 상기 다음 단계는 모든 채널(690)에 공통이다. 따라서, IFFT(660), 디멀티플렉싱(670) 및, η% 오버랩 블록 결합기(680) 단계가 각각 모든 채널에 수행된다.

도 7에는, η%오버랩 블록 발생기(도 5에서는 510, 도 6에서는 610)에 의해 처리되는 바에 따른 데이터 스트림에 대한 도면이 도시되어 있다. 상기 과정은 오버랩 비율, FFT의 크기 및, 오버랩/추가인지 오버랩/보존인지를 나타내는(이하 기술되어 있는 바와 같음) 오버랩 유형에 따른다. 오버랩/추가(720)의 경우, 데이터 스트림(710)은 N_FFT*(1-η) 길이의 비-오버랩 부분(731, 741)으로 잘리며, N_FFT*η이 0값으로 채워져(732, 742) 연속 블록(730, 740)을 형성한다. 오버랩/보존(750)의 경우, 데이터 스트림(710)은 N_FFT길이의 블록(760, 770)으로 잘리는데, 이는 이전 블록과 N_FFT*η길이 만큼 오버랩(780)된다.

도 8에는, η% 오버랩 블록 결합기(도 5에서는 580, 도 6에서는 680)에 의해 처리되는 바에 따른 출력 데이터 스트림(810)을 나타내는 도면이 도시되어 있다. 오버랩/추가(820) 또는 오버랩/보존(850) 중 어떤 경우이든, 블록(830, 840, 850, 870)은 N_IDFT*η길이 만큼 이전 블록과 오버랩된다. 오버랩/추가(820)의 경우,블록(840) 중 오버랩되는 부분(841)은 이전 블록(830)의 상응하는 오버랩 부분(831)에 추가되는(825) 반면, 오버랩/보존(850)의 경우에는 블록(860, 870)의 오버랩되는 부분(861, 871)이 단지 버려진다(855). 오버랩/추가(820) 및 오버랩/보존(850) 두 가지 모두, 블록(860, 870)의 비-오버랩 부분에서는 어떠한 동작도 수행되지 않는다.

변형된 고속 콘볼루션 알고리즘에서의 파라미터인 η% 오버랩, FFT의 길이(N_FFT) 및, 주파수 계수의 수(N_DEF)는 본래 융통성이 있다. 상기 파라미터를 최적화하기 위해서는, 전력 소비와 같은 실제 구현 문제에 대한 무선 통신 시스템 필요조건을 주의깊게 절충해야 한다.

도 9는 본 발명 방법과 선행 방법 간의 비교 결과를 나타낸다. 무선 통신 시스템에서 채널화기로서 본 발명을 적용하면, 앞서 기술된 선행 기술(예컨대, IQ 주파수 변환, 필터 뱅크, OLA/OLS 독립 고속 콘볼루션 방식) 상태보다 계산 비용이 더 저렴하며 융통성은 더 높다는 것을 알 수 있다. 본 발명이 상기 시스템에 제한되어 있다 하더라도, 상기 비교는 DAMPS 셀룰러 시스템 구현과 관련된 파라미터로 가정한다. 각 채널화기 알고리즘에 수반되는 파라미터의 수는 정확한 비교를 수행하는 것을 매우 어렵게 한다. 대신, 각 초당 곱셈의 수(multiplies per second)(MPS)와 관련하여 계산상의 복잡도에 대한 이해를 얻을 목적으로 올바른 기술 비교가 이루어졌다. 이하의 설계 실시예에서 입력 샘플링 속도가 다르다 할지라도, 모든 계산 복잡도 값은 각 초당 6 천만개의 샘플(MSPS)이라는 ADC 샘플링 비율로 재계산된다는 것을 알아두어야 한다.

IQ 채널화기(910)는, 60 MSPS의 입력 샘플링 주파수와, 8배 오버샘플링된 비트율(bit rate)인 194.4 kSPS의 출력 샘플링 주파수를 갖는 것으로 가정된다. 상기 구조는, NCO, CIC 필터, 그 다음 반대역 시퀀스 및 채널 필터로 구성되는 것으로 가정된다. 상기 구조는, 채널마다 약 150(Million Multiplies per Second)(MMPS)의 추정 비용을 갖는 것으로서, 도 9에서 일정한 기울기를 가진 직선으로 도시되어 있다. NCO가 계산 비용의 거의 60 퍼센트를 차지한다는 것을 알아두어야 한다.

필터 뱅크 알고리즘(920)은 61.44 MSPS의 입력 샘플링 주파수와 60kHz의 출력 샘플링 주파수를 갖는 것으로 가정되는데, 즉 상기 값 모두 30 kHz의 채널 간격과 관련된다. 비트율의 배수로 재샘플링하는 것이 계산에 포함되어 있진 않지만, 필요하게 된다는 것을 알아두어야 한다. 다상 필터의 길이 및 필터 뱅크의 FFT는 각각 8 탭(tap)과 2048 포인트이다. 필터의 계산 비용은 샘플마다 16 배로 되지만, FFT(기수(radix)가 4인 단이 다섯개이고 기수가 2인 단이 하나라고 가정함)는 샘플마다 10.5 배의 비용이든다. 그 결과, 도 9에 수평축으로 도시되어있는 1590 MMPS 의 일정한 계산 비용이 나타난다. 실제로는, 상기 직선이 약간의 양의 기울기를 갖는다는 것을 알아두어야 한다.

독립 변형된 고속 콘볼루션 알고리즘(930)은 49.766 MSPS의 입력 샘플링 주파수 및 48.6 kSPS의 출력 샘플링 주파수를 갖는 것으로 가정된다. 상기 알고리즘은 50% 오버랩, 65536 포인트 FFT 및, 64 포인트 주파수 필터를 이용하는 것으로 가정된다. 필요한 필터링을 수행하는데는 큰 크기의 FFT가 필요하다. 상기 구조는또한, DAMPS 시스템 주파수 간격, 즉 30 kHz의 채널 간격으로 채널을 할당하기 위해 NCO를 필요로한다. 추정되는 계산 비용은 1045 MMPS의 고정 비용에 채널마다 0.81 MMPS 비용을 더한 값으로 이루어진다. 또한, 큰 FFT로 인해, 상기 알고리즘에 서 약 2.2 ms의 지연이 존재하게 된다는 것을 알아두어야 한다.

선행 기술에는, 독립 변형된 고속 콘볼루션 알고리즘이 위성 시스템에 이용된 것으로 나타나있다. 여기서, 상기 지연은 상기 시스템에서의 전송 지연과 비교해 허용될 수 있는 것으로 여겨진다. 이와 같이 지연된 양은 일부 무선 통신 시스템의 조건과 호완성이 없게 한다. 추가로, FFT에 대한 메모리 요구는 20 비트 정밀도(precision)(이것은 RAM에서 2.6 Mbit임)의 65335 복소 워드이다. 진동 계수(twiddle factor)(위상 시프트)의 수는 적어도 20 비트 정밀도(이것은 ROM에서 2 Mbit임)의 65536*0.75 복소 워드이다. 이와 같이 부피가 큰 온-칩(on-chip) 메모리는 매우 큰 영역을 필요로하며, 상기 메모리에 기록 및 판독하는 것은 많은 양의 전력을 소비하게 된다. 오프-칩(off-chip) 메모리는 큰 I/O 버스를 요구하며, 훨씬 더 많은 전력을 소비한다.

본 발명(940)은, 49.7664 MSPS의 입력 샘플링 주파수 및 48.6 kSPS 의 출력 샘플링 주파수를 갖는 것으로 가정된다. 알고리즘의 변형된 고속 콘볼루션 부분은 25% 오버랩, 4096 포인트 FFT 및, 32 포인트 주파수 필터를 이용하는 것으로 가정된다. 종종 선행 기술에 필터가 잘리는 것으로 기재되어 있지만, 여기 구현되는 바와 같이, 실제로 응답을 잘라낸다기 보다는 단지 포인트의 범위가 제한되는 것이다. 그 다음, 변형된 고속 콘볼루션 부분은 NCO 및, 3 개의 반대역 필터와 정합 채널(RRC) 필터로 이루어지는 시간 영역 필터 회로(filtering chain)이다. 추정된 계산 비용은 450 MMPS의 일정한 비용에 채널마다 6.2 MMPS 비용을 더하여 이루어진다. 본 발명은 큰 FFT에 대한 문제를 해결하였는데, 이렇게 되어 지연은 약 0.2 ms이고, FFT의 메모리 조건이 매우 완화되어 용이하게 구현된다.

도 9는 네 가지 채널화 알고리즘의 계산 비용을 비교한다. 하나 또는 두 개 채널인 경우, IQ 채널화기(910)가 가장 적절한 선택이다. 상기 실시예에 있어서, 독립 변형된 고속 콘볼루션 알고리즘(930)은, FFT의 지연 및 크기로 인해 전혀 이용될 수 없으므로, 약 180 개의 채널에 도달할 때까지는 본 발명(940)이 가장 적은 계산 비용을 갖는다. 그러나, 필터링에서의 조건이 더 낮은 다른 무선 시스템, 예컨대 위성 시스템의 경우, 독립 변형된 고속 콘볼루션(930) 알고리즘이 더 실용적이며, 이러한 상황에서 본 발명(940)은 약 100 개의 채널에 도달할 때 까지 가장 낮은 계산 비용을 갖는다.

계산 비용면에서, 본 발명(940)은 몇 개의 채널에서부터 100개 이상의 채널 까지는 가장 낮은 계산 비용을 갖는다. 이는, 보통 이용되는 채널 수 면에서 무선 통신 시스템의 조건에 부합하므로, 계산 비용과 관련하여서는, 본 발명이 가장 우수한 채널화 해결방안이라 할 수 있다. 또한, 약 20 개의 채널을 가진 전형적인 셀룰러 시스템의 경우, 지금까지는 본 발명(940)이 상기 방법 중 가장 낮은 비용을 제공한다.

도 10은, 10-100 사이인 셀룰러 시스템에서의 전형적인 채널 수에 대해 상이한 채널화기 알고리즘의 융통성에 대한 계산 비용을 MMPS로 나타낸 것이다. IQ 채널화기(1010)는, 채널 대역폭이 채널 비트율에 따라 상이할 때 샘플링 주파수를 선택하는 경우 매우 융통성이 있다. 채널이 개별적으로 계산되므로 다수의 표준이 가능하지만, 이것 모두 높은 계산 비용을 나타낸다.

필터 뱅크 알고리즘(1020)은 더 낮은 계산 비용이 들지만, 융통성을 희생하게 된다. 즉, 샘플링 주파수가 채널 대역폭의 배수로 되어야하므로, 마지막의 채널 비트율을 얻기 위해서는 소정 형태의 재샘플링이 이용되어야 한다. 또한, 상기 구조는, 서로의 정수배가 아닌 두 개의 채널 대역폭에 대처할 수 없으므로, 필터 뱅크는 다수의 표준 시스템과 호완성이 없다. 동시에 하나 이상의 상이한 채널 대역폭을 갖는다는 것은, 하드웨어를 복사하여야 하며, 어쩌면 ADC를 포함하여 매우 비용이 많이 드는 실험이 될 수 있음을 의미한다. 각기 다른 시간에 하나 이상의 채널 대역폭을 갖는다는 것은, 재프로그램이 가능한 다상 필터 및 FFT, 즉 추가 복잡도를 가져야함을 의미한다.

독립 변형된 고속 콘볼루션 알고리즘(1030)은, 실제로는 상기 실시예에서 지연 및 메모리 면에서 비 실용적인 것으로 기억해두어야 하지만, 필터 뱅크 알고리즘(1020) 보다 더 융통성이 있으며, IQ 채널화기(1010)보다 계산 비용이 더 저렴하다. FFT는 가장 좁은 채널 대역폭에 대처하기에 충분한 길이(우수한 주파수 해결 면에서)로 설계되어야 하므로, IDFT는 단지 충분한 출력 대역폭을 갖도록 더 길어지게 된다. 이는, 넓은 대역폭 채널에 대해 고정된 비용 및 채널에 의존하는 비용이 좁은 대역폭 채널의 경우보다 더 높음을 의미한다.

융통성 면에서, 본 발명(1040)은, 상이한 채널 대역폭을 동시에 대처할 수있는 능력 및 채널 대역폭과 채널 비트율간의 융통성 관계와 같은, 변형된 고속 콘볼루션 알고리즘(1030)의 모든 장점을 포함한다. 이 외에도, 본 발명은 FFT 길이 제한을 없앨 수 있는데, 여기서, 상기 길이는 이제 채널 대역폭과 별도로 선택될 수 있다. 다표준 시스템에 있어서, FFT 길이는 다수의 채널 대역폭과 상이한 시스템 조건 간의 절충에 따라 설계될 수 있다. 다수의 표준에 대한 비용은 여전이 낮게 유지된다. 도 10은, 본 발명이 다른 모든 기술고 비교해 매우 융통성이 있을 뿐 아니라, 불과 몇개 이상의 채널에서부터 100개의 채널에 이를때 까지는 가장 낮은 계산 비용을 갖는다는 것을 나타낸다.

본 발명에서는 단 하나의 무선 통신 시스템(DAMPS)이 실시예로 이용되었지만, 다른 무선 통신 시스템에도 동일한 결과가 적용될 수 있다고 여겨진다. 이 외에도, 본 발명은, 육상 이동 무선(LMR), 위성 시스템 및, 무선 구내 정보 통신망(WLAN) 등과 같은 그 밖의 무선 시스템에도 적용될 수 있지만, 상기 기재된 것으로 제한되지는 않는다. 또한, 부대역(sub-band) 기술, 부호화, 압축 등과 같이 다수의 채널 또는 주파수 범위가 분산되거나 결합되어야 하는 더욱 일반적인 필터링 문제에도 적용될 있다. 이와 같은 상이한 시스템 및 일반적인 필터링 문제에 적용될 때, 본 발명은 더 저렴한 비용, 저 작은 FFT 및, 지연 감소를 제공한다.

상기 기술된 실시형태는 단지 설명적인 기능을 하는 것이지 제한하는 것은 아니다. 당업자들은, 본 발명의 의도와 범위를 벗어나지 않고 상기 기술된 실시형태로부터 새로운 시도가 이루어질 수 있다는 것을 알고 있다. 본 발명은 상기 기재된 실시예에 제한되는 것으로 여겨져서는 않되며, 대신 이하 특허청구범위와 동일한 것으로 여겨져야 한다.

Claims

데이터 스트림으로부터의 채널 추출 방법으로서, 모든 채널에 공통인 공통-채널 부분 다음에 채널-특정 부분이 이어진 변형된 고속 콘볼루션 알고리즘으로 구성되는 채널 추출 방법에 있어서, 상기 채널-특정 부분은,

채널의 중심 주파수 주위의 n 개의 이산 푸리에 변환 빈의 범위를 선택하는 단계,

상기 빈을 주파수 응답을 이용하여 곱셈하는 단계,

상기 n 개의 데이터 포인트 상에서 N_IDFT-포인트 역 이산 푸리에 변환을 수행하는 단계, 및

신호 처리 과정을 수행하는 단계를 포함하는 것을 특징으로 하는 채널 추출 방법.
제1항에 있어서, 상기 변형된 고속 콘볼루션 알고리즘의 상기 공통-채널 부분은, 상기 데이터 스트림 중 오버랩된 블록에서 N_FFT-포인트 고속 푸리에 변환을 수행하는 단계를 포함하는 것을 특징으로 하는 채널 추출 방법.
제2항에 있어서,

상기 변형된 고속 콘볼루션 알고리즘의 상기 공통-채널 부분에서 상기 N_FFT-포인트 고속 푸리에 변환하기 이전에,

상기 데이터 스트림을 η% 오버랩 블록 발생기를 이용하여 처리하는 제1 단계, 및

복소 신호를 형성하도록 상기 데이터 스트림을 멀티플렉싱하는 제2 단계가 수행되는 한편,

상기 변형된 고속 콘볼루션 알고리즘의 상기 채널-특정 부분은,

상기 빈을 추출하는 제1 단계,

상기 주파수 응답을 이용하여 상기 빈을 곱셈하는 제2 단계,

상기 n 개의 데이터 포인트 상에서 N_IDFT-포인트 역 이산 푸리에 변환을 수행하는 제3 단계, 및

상기 디지털 데이터 스트림을 η% 오버랩 블록 결합기를 이용하여 처리하는 제4 단계를 포함하는 것을 특징으로 하는 채널 추출 방법.
제1항 내지 3항 중 어느 한 항에 있어서, 상기 주파수 응답은 제한된 범위를 갖는 것을 특징으로 하는 채널 추출 방법.
제3항 또는 4항에 있어서, 상기 η% 오버랩 블록 발생기는,

상기 블록이, 상기 데이터 스트림을 N_FFT*(1-η) 길이의 비-오버랩 부분으로 자르고 N_FFT*η을 0값으로 채워 단일 블록을 형성하는 오버랩/추가 과정을 이용하여생성되는 것을 특징으로 하는 채널 추출 방법.
제3항 또는 4항에 있어서, 상기 η% 오버랩 블록 발생기는,

상기 블록이, 상기 데이터 스트림을 N_FFT길이의 일련의 블록으로 잘라, 상기 블록 각각이 N_FFT*η길이의 일련의 이전 블록과 오버랩되는 오버랩/보존 과정을 이용하여 생성되는 것을 특징으로 하는 채널 추출 방법.
제3항 또는 4항에 있어서, 상기 η% 오버랩 블록 결합기는,

상기 데이터 스트림이 오버랩/추가 과정을 이용하여 처리되는데, 상기 블록은 이전 블록과 N_IDFT*η길이 만큼 오버랩되며, 블록의 오버랩 부분이 이전 블록의 상응하는 오버랩 부분에 추가되어 출력 데이터 스트림을 발생시키는 것을 특징으로 하는 채널 추출 방법.
제3항 또는 4항에 있어서, 상기 η% 오버랩 블록 결합기는,

상기 데이터 스트림이 오버랩/보존 과정을 이용하여 처리되는데, 상기 블록은 이전 블록과 N_IDFT*η만큼 오버랩되며, 블록의 오버랩 부분이 제거되어 상기 출력 데이터 스트림이 상기 블록의 비-오버랩 부분으로부터 형성되는 것을 특징으로 하는 채널 추출 방법.
제3항 또는 4항에 있어서, 상기 멀티플렉싱 단계는,

복소 신호 z(t) = x(t)+j*y(t)를 생성하는데, 상기 x(t) 및 y(t)는 두 개의 연속 블록임을 특징으로 하는 채널 추출 방법.
제9항에 있어서, 상기 시퀀스(y(t)) 역시 순환하는 것을 특징으로 하는 채널 추출 방법.
제3항에 있어서,

상기 N_FFT_포인트 고속 푸리에 변환은 2배의 파이프라인 구조이며, 상기 빈 추출은, 고속 푸리에 변환으로부터의 출력을 재정렬하여 필요한 빈만을 선택하는 것을 특징으로 하는 채널 추출 방법.
데이터 스트림으로의 채널 삽입 방법으로서, 채널-특정 부분 뒤에 모든 채널에 공통인 공통-채널 부분이 이어지는 변형된 고속 콘볼루션 알로리즘으로 구성되는 채널 삽입 방법에 있어서, 상기 채널-특정 부분은,

신호 처리 과정을 수행하는 단계,

상기 스트림 상에서 N_DFT_포인트 이산 푸리에 변환을 수행하는 단계,

주파수 응답을 이용하여 상기 스트림을 곱셈하는 단계, 및

채널의 중심 주파수 주위에 n 개의 고속 푸리에 변환 빈의 범위를 삽입하는단계를 포함하는 것을 특징으로 하는 채널 삽입 방법.
제12항에 있어서,

상기 변형된 고속 콘볼루션 알고리즘의 상기 공통-채널 부분은, 상기 데이터 스트림 중 오버랩된 블록에서 N_IFFT_포인트 역 고속 푸리에 변환을 수행하는 단계를 포함하는 것을 특징으로 하는 채널 삽입 방법.
제13항에 있어서,

상기 변형된 고속 콘볼루션 알고리즘의 상기 채널-특정 부분은,

η% 오버랩 블록 발생기를 이용하여 상기 디지털 데이터 스트림을 처리하는 제1 단계,

이산 푸리에 변환을 수행하는 제2 단계,

상기 이산 푸리에 변환의 결과를 필터 주파수 계수를 이용하여 곱셈는 제3 단계, 및

채널의 중심 주파수 주위의 상기 빈을 삽입하는 제4 단계를 포함하는 한편,

상기 변형된 고속 콘볼루션 알고리즘의 상기 공통-채널 부분은,

N_IFFT_포인트 역 고속 푸리에 변환을 수행하는 제1 단계,

실수 신호를 형성하도록, 상기 N_IFFT_포인트 역 고속 푸리에 변환으로부터의 출력을 디-멀티플렉싱하는 제2 단계, 및

상기 디지털 데이터 스트림을 η% 오버랩 블록 결합기를 이용하여 처리하는 제3 단계를 포함하는 것을 특징으로 하는 채널 삽입 방법.
제12항 내지 14항 중 어느 한 항에 있어서, 상기 주파수 응답은 제한된 범위를 갖는 것을 특징으로 하는 채널 삽입 방법.
제14항 또는 15항에 있어서, 상기 η% 오버랩 블록 발생기는,

상기 블록이, 상기 데이터 스트림을 N_FFT*(1-η) 길이의 비-오버랩 부분으로 자르고, N_FFT*η을 0값으로 채워 단일 블록을 형성하는 오버랩/추가 과정을 이용하여 생성되는 것을 특징으로 하는 채널 삽입 방법.
제14항 또는 15항에 있어서, 상기 η% 오버랩 블록 발생기는,

상기 블록이, 상기 데이터 스트림을 N_FFT길이의 일련의 블록으로 자르는 오버랩/보존 과정을 이용하여 발생되는데, 상기 블록 각각은 이전 블록과 N_FFT*η길이 만큼 오버랩되는 것을 특징으로 하는 채널 삽입 방법.
제14항 또는 15항에 있어서, 상기 η% 오버랩 블록 결합기는,

상기 데이터 스트림이 오버랩/추가 과정을 이용하여 처리되는데, 상기 블록은 N_IDFT*η길이 만큼 이전 블록과 오버랩되며 블록의 오버랩 부분은 이전 블록의 상응하는 오버랩 부분에 추가되어 출력 데이터 스트림을 발생시키는 것을 특징으로 하는 채널 삽입 방법.
제14항 또는 15항에 있어서, 상기 η% 오버랩 블록 결합기는,

상기 데이터 스트림이 오버랩/보존 과정을 이용하여 처리되는데, 상기 블록은 N_IDFT*η길이 만큼 이전 블록과 오버랩되며, 블록의 오버랩 부분이 제거되어, 상기 출력 데이터 스트림은 블록의 비-오버랩 부분으로부터 형성되는 것을 특징으로 하는 채널 삽입 방법.
제14항 또는 15항에 있어서,

상기 빈은 Z(k_start+k)=X(k) 및 Z(N_IFFT-k_start-k)=X'(k)의 대칭 방법으로 상기 역 고속 푸리에 변환에 삽입되며, 주어진 채널에 대한 상기 빈은, X(0)→X(N-1)로 제공되어 X(0)→X(N-1)의 순서로 상기 역 고속 푸리에 변환에 삽입되는데, 여기서, 상기 k_start는 채널의 제1 빈이 삽입되는 곳이고, 상기 K는 0→N-1 까지의 정수이며, X'(k)는 X(k)의 공액 복소수인 것을 특징으로 하는 채널 삽입 방법.
제14항 또는 15항에 있어서,

상기 빈은, Z(k_start+k)=X(k)+jY(k) 및 Z(N_IFFT-k_start-k)=X'(k)+jY'(k)에 의해 상기 역 고속 푸리에 변환에 삽입되며, 주어진 채널에 대한 상기 빈은, X(0)→X(N-1)까지 제공되어 X(0)→X(N-1)의 순서로 상기 역 고속 푸리에 변환에 삽입되는데, 여기서, 상기 k_start는 채널의 제1 빈이 삽입되는 곳이고, 상기 K는 0→N-1 까지의 정수이며, X'(k)는 X(k)의 공액 복소수인 것을 특징으로 하는 채널 삽입 방법.
제1항 내지 21항 중 어느 한 항에 있어서,

상기 신호 처리 블록은, 숫자상으로 제어되는 발진기, 시간 영역 재샘플링, 주파수 영역 재샘플링, 정합 채널 필터, 디지털 필터링 수단, 표준 고속 콘볼루션 알고리즘 및, 변형된 고속 콘볼루션 알고리즘 중 하나 이상이 결합하여 구성되는 것을 특징으로 하는 채널 삽입 방법.
데이터 스트림으로부터 채널을 추출하는 채널 추출 장치로서, 모든 채널에 공통인 공통-채널 부분과 채널-특정 부분으로 구성된 변형된 고속 콘볼루션 알고리즘 및 신호 처리 수단을 포함하는 채널 추출 장치에 있어서,

상기 공통-채널 부분은,

η% 오버랩 블록 발생기,

멀티플렉싱 수단,

N_FFT_포인트 고속 푸리에 변환을 수행하는 수단으로 구성되며,

상기 채널-특정 부분은,

채널의 중심 주파수 주위의 빈을 선택하여 추출하는 수단,

주파수 응답을 이용하여 상기 빈을 곱셈하는 수단,

n 데이터 포인트 상에서 N_IFFT_포인트 역 고속 푸리에 변환을 수행하는 수단, 및

η% 오버랩 블록 결합기로 구성되는 것을 특징으로 하는 채널 추출 장치.
데이터 스트림으로 채널을 삽입하는 채널 삽입 장치로서, 신호 처리 부분과, 모든 채널에 공통인 부분과 채널 특정 부분으로 구성된 변형된 고속 콘볼루션 알고리즘 부분으로 구성된 채널 삽입 장치에 있어서,

상기 채널-특정 부분은,

η% 오버랩 블록 발생기,

이산 푸리에 변환을 수행하는 수단,

필터 주파수 계수를 이용하여 상기 이산 푸리에 변환 결과를 곱셈하는 수단, 및

채널의 중심 주파수 주위의 빈을 삽입하는 수단으로 구성되며,

상기 공통-채널 부분은,

상기 빈 상에서 N_IFFT_포인트 역 고속 푸리에 변환을 수행하는 수단,

상기 역 고속 푸리에 변환으로부터의 출력을 디-멀티플렉싱하는 수단, 및

η% 오버랩 블록 결합기로 구성되는 것을 특징으로 하는 채널 삽입 장치.