DE69931604T2

DE69931604T2 - Datenübertragungssteuereinrichtung und elektronisches gerät

Info

Publication number: DE69931604T2
Application number: DE69931604T
Authority: DE
Inventors: Takuya Suwa-shi Ishida; Yoshiyuki Suwa-shi Kamihara; Fumitoshi Suwa-shi WADA
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-10-27
Filing date: 1999-10-26
Publication date: 2007-03-08
Anticipated expiration: 2019-10-27
Also published as: US6834316B1; JP2000134232A; JP3494042B2; TW451137B; DE69931604D1; KR100464469B1; EP1049020A4; KR20010033660A; CN1146799C; CN1292122A; EP1049020A1; WO2000025216A1; EP1049020B1

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft eine Datenübertragungssteuereinrichtung und elektronisches Gerät, das dieselbe aufweist.
TECHNISCHER HINTERGRUND
Ein als IEEE 1394 bezeichneter Schnittstellenstandard hat vor kurzem viel Aufmerksamkeit auf sich gezogen. Dieser IEEE 1394 hat serielle Hochgeschwindigkeits-Busschnittstellen standardisiert, die bei der nächsten Generation von Multimedia-Geräten eingesetzt werden können. Der IEEE 1394 ermöglicht die Bearbeitung von Daten, die für Echtzeitfähigkeit, z. B. für Bewegtbilder, benötigt werden. Ein Bus gemäß IEEE 1394 kann nicht nur mit Peripheriegeräten für Rechner wie Druckern, Scannern, CD-R-Laufwerken und Festplattenlaufwerken, sondern auch mit Heimgeräten wie Videokameras, Videorecordern und Fernsehgeräten verbunden werden. Daher wird erwartet, dass dieser Standard eine dramatische Beschleunigung der Digitalisierung elektronischer Geräte ermöglicht.
Das Konzept des IEEE 1394 ist in verschiedenen Veröffentlichungen wie in "An outline of the IEEE 1394 High Performance Serial Bus" (Interface, April 1996, Seite 1 bis 10), "Bus Standards for PC Peripheral Equipment" (Interface, Januar 1997, Seite 106 bis 116) und "Real-Time Transfer Modes and Multimedia-Capable Protocols for IEEE 1394–1995 (FireWire)" (Interface, Januar 1997, Seite 136 bis 146) offenbart. Das TSB12LV31 von Texas Instruments ist bekanntlich eine Datenübertragungssteuereinrichtung, die dem IEEE 1394 entspricht.
Der IEEE 1394 schreibt vor, dass nach einem Bus-Reset eine Baumidentifizierung und dann eine Selbstidentifizierung durchzuführen sind. Während dieser Selbstidentifizierung sendet jeder Knoten sein eigenes Selbstidentifizierungspaket an alle anderen Knoten. Jeder Knoten, der dieses Selbstidentifizierungspaket empfängt, behält es je nach Erfordernis in seinem eigenen Speicher.
Allerdings erhöht sich mit der steigenden Anzahl der Knoten auch die Anzahl dieser Selbstidentifizierungspakete, so dass sie extrem groß werden kann. Außerdem ist ein Kopf-Feld aus mindestens einer Vierergruppe anzufügen, um diese große Anzahl Selbstidentifizierungspakete von den anderen LINK-Paketen zu unterscheiden und eine Schnittstelle zu einer oberen Schicht in der Firmware oder dgl. zu ermöglichen. Durch diese große Anzahl Selbstidentifizierungspakete verringert sich die freie Speicherkapazität jedes Knotens, so dass sich ein Problem in Bezug auf eine effiziente Nutzung der jedem Knoten innewohnenden Möglichkeiten ergibt.
Um die tatsächliche Übertragungsgeschwindigkeit des gesamten Systems in einer Datenübertragungssteuereinrichtung gemäß IEEE 1394 zu erhöhen, ist vorzugsweise der zusätzliche Verarbeitungsaufwand der Firmware und der auf der CPU laufenden Anwendersoftware so weit wie möglich zu verringern.
Eine Datenübertragungssteuereinrichtung gemäß dem Oberbegriff des Anspruchs 1 ist aus der WO-A-98/44400 bekannt. Das Dokument beschreibt, wie eine Zonentopologiekarte, die zusätzlich zu den empfangenen Selbstidentifizierungspaketen eine Länge, eine zyklische Blockprüfung usw. enthält, wie ein Paket geformt wird. Jedes Selbstidentifizierungspaket in der Zonentopologiekarte enthält alle Informationen, die in einem Selbstidentifizierungspaket gemäß IEEE 1394 enthalten sind.
OFFENBARUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, eine Datenübertragungssteuereinrichtung und elektronisches Gerät, das dieselbe verwendet, bereitzustellen, die eine effiziente Nutzung der jedem Knoten innewohnenden Möglichkeiten erlauben.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Datenübertragungssteuereinrichtung und elektronisches Gerät, das dieselbe verwendet, bereitzustellen, die eine Verringerung des zusätzlichen Verarbeitungsaufwands der Firmware und der Anwendersoftware ermöglichen.
Diese Aufgaben werden von einer Datenübertragungssteuereinrichtung gemäß Anspruch 1 und von elektronischem Gerät gemäß Anspruch 7 und 8 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche.
Bei der vorliegenden Erfindung kann ein Paket dadurch geformt (umgebildet) werden, dass die Reihe Selbstidentifizierungspakete in ein einzelnes Paket umgepackt und Steuerinformationen angefügt werden, so dass die Reihe Selbstidentifizierungspakete sich an eine obere Schicht ankoppeln können. Das Paketformungsmittel löscht Fehlerprüfinformationen innerhalb jedes der Selbstidentifizierungspakete, wenn jedes der Selbstidentifizierungspakete Fehlerprüfinformationen enthält, und formt die übertragene Reihe Selbstidentifizierungspakete in ein Paket mit einem Rahmen um, der aus Daten besteht, die aus einer Zusammenstellung der Selbstidentifizierungspakete geformt werden, in denen jeweils die Fehlerprüfinformationen sowie die Steuerinformationen gelöscht worden sind. Ferner bestimmt das Paketformungsmittel auf Basis der Fehlerprüfinformationen, ob ein Fehler in den von den Knoten übertragenen Selbstidentifizierungspaketen vorhanden ist oder nicht, und fügt an die Steuerinformationen des Pakets Statusinformationen an, um anzuzeigen, ob ein Fehler in den Selbstidentifizierungspaketen vorhanden ist oder nicht.
Auf diese Weise kann die Größe des zum Schreiben des so geformten Pakets erforderlichen Speicherbereichs innerhalb des Speichermittels im Vergleich zu einer Schnittstelle der oberen Schicht, bei der die Steuerinformationen an jedes Selbstidentifizierungspaket angefügt werden, verringert werden. Da ferner die Reihe Selbstidentifizierungspakete zusammen bearbeitet wird, kann der zusätzliche Verarbeitungsaufwand der Firmware oder dgl. verringert werden. Außerdem kann an eine obere Schicht auf einfache Weise übermittelt werden, dass in einem Selbstidentifizierungspaket ein Fehler vorhanden ist.
Bei der vorliegenden Erfindung kann das Paketformungsmittel Statusinformationen an die Steuerinformationen des Pakets anfügen, um anzuzeigen, ob die Selbstidentifizierungspakete während einer Selbstidentifizierungsphase empfangen worden sind oder nicht. Dadurch kann leicht zwischen einem Paket, das durch Umpacken von Selbstidentifizierungspaketen erhalten worden ist, und anderen Pakettypen unterschieden werden.
Die Datenübertragungssteuereinrichtung der vorliegenden Erfindung kann ferner aufweisen: ein Paketteilungsmittel zum Schreiben von Steuerinformationen des Pakets in einen Steuerinformationsbereich des Speichermittels und von Daten des Pakets in einen Datenbereich des Speichermittels, wobei das Speichermittel, auf das direkt zugegriffen werden kann, in den Steuerinformationsbereich und den Datenbereich unterteilt ist; und Mittel zum Anfügen eines Datenzeigers, der eine Adresse der in den Datenbereich zu schreibenden Daten anzeigt, an die Steuerinformationen. Dadurch können der Steuerinformationsabschnitt und der Datenabschnitt des so geformten Pakets getrennt bearbeitet werden, wodurch der zusätzliche Verarbeitungsaufwand der Firmware oder dgl. verringert wird.
Bei der Datenübertragungssteuereinrichtung der vorliegenden Erfindung kann das Paketteilungsmittel Daten des Pakets, das durch Formen der Reihe Selbstidentifizierungspakete erhalten worden ist, in einen Selbstidentifizierungspaketen vorbehaltenen Bereich innerhalb des Speichermittels schreiben. Dadurch kann die Verarbeitung, die beispielsweise zur Erzeugung einer Topologiekarte erforderlich ist, vereinfacht werden.
Die Datenübertragungssteuereinrichtung der vorliegenden Erfindung kann ferner Erfassungsmittel dafür aufweisen, ob auf Basis von Statusinformationen, die von einer unteren Schicht gesendet wurden, die aktuelle Periode eine Selbstidentifizierungsperiode ist oder nicht; und das Paketformungsmittel kann eine Reihe von Paketen, die während der Selbstidentifizierungsperiode übertragen wurden, als Selbstidentifizierungspakete betrachten und die Reihe Selbstidentifizierungspakete formen. Dies trägt auf einfache Weise zur Verringerung der Größe der Hardware dadurch bei, dass erfasst werden kann, ob ein zu verarbeitendes Paket ein Selbstidentifizierungspaket ist oder nicht.
Es wird darauf hingewiesen, dass bei der vorliegenden Erfindung eine Datenübertragung gemäß dem IEEE 1394 Standard durchgeführt werden kann.
Elektronisches Gerät gemäß der vorliegenden Erfindung weist eine der oben beschriebenen Datenübertragungssteuereinrichtungen auf; eine Einrichtung zum Durchführen einer vorgegebenen Verarbeitung von Daten, die von einem anderen Knoten über die Datenübertragungssteuereinrichtung und den Bus empfangen worden sind; und eine Einrichtung zum Ausgeben oder Speichern von Daten, die der Verarbeitung unterzogen worden sind. Elektronisches Gerät gemäß der vorliegenden Erfindung weist ferner auf: eine der oben beschriebenen Datenübertragungssteuereinrichtungen; eine Einrichtung zum Durchführen einer vorgegebenen Verarbeitung von Daten, die über die Datenübertragungssteuereinrichtung und den Bus zu einem anderen Knoten zu senden sind; und eine Einrichtung zum Abrufen von Daten, die der Verarbeitung zu unterziehen sind.
Mit der vorliegenden Erfindung kann die innerhalb des elektronischen Geräts durchgeführte Verarbeitung zur Ausgabe oder Speicherung von Daten; die von einem anderen Knoten übertragen worden sind, oder die innerhalb des elektronischen Geräts durchgeführte Verarbeitung von Daten, die dort abgerufen worden und zu einem anderen Knoten zu übertragen sind, beschleunigt werden. Die vorliegende Erfindung erlaubt die Verringerung der Größe des zum Speichern der geformten Pakete verwendeten Speichermittels und reduziert außerdem die Verarbeitungsbelastung der Firmware oder dgl., die die Datenübertragung steuert, und ermöglicht auf diese Weise die Herstellung eines elektronischen Geräts, das preiswerter und kompakter ist.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1A, 1B und 1C stellen das Konzept der asynchronen Übertragung und der isochronen Übertragung dar.
2A und 2B stellen das Konzept der Baumidentifizierung dar.
3 stellt das Konzept der Selbstidentifizierung dar.
4A, 4B, 4C und 4B zeigen die Formate von Paketen der physikalischen Schicht wie z. B. ein Selbstidentifizierungspaket.
5 stellt die Protokollkonfiguration des IEEE 1394 Standards dar.
6 zeigt ein Strukturbeispiel der Datenübertragungssteuereinrichtung einer Ausführungsform der vorliegenden Erfindung.
7 stellt die Trennung zwischen dem Kopf-Feld (Steuerinformations)-Bereich und dem Datenbereich dar.
8 zeigt die Struktur eines Vergleichsbeispiels für diese Ausführungsform.
9 stellt das in der Konfiguration von 8 verwendete Verfahren der Datenübertragung dar.
10 stellt ein weiteres Verfahren der Datenübertragung dar.
11 stellt das von dieser Ausführungsform der Erfindung verwendete Verfahren der Datenübertragung dar.
12 stellt die Selbstidentifizierungsperiode dar.
13A und 13B stellen die Paketformung gemäß einem Vergleichsbeispiel bzw. dieser Ausführungsform der Erfindung dar.
14A und 14B stellen ein Verfahren zum Löschen eines Paritätsabschnitts eines Selbstidentifizierungspakets dar.
15A stellt ein Verfahren zum Anfügen eines Datenzeigers an ein Kopf-Feld und 15A ein Verfahren zum Anfügen von BR dar, das anzeigt, ob ein Paket während der Selbstidentifizierungsperiode zu einem Anhang gesendet worden ist oder nicht.
16 stellt ein Verfahren zur Bereitstellung eines Selbstidentifizierungspaketen zugeordneten Bereichs innerhalb des Datenbereichs dar.
17 stellt ein Strukturbeispiel eines Link-Kerns (Paketformungsschaltung) und DMAC (für RF) dar.
18 ist ein Synchronisierimpulsdiagramm, das ein detailliertes Beispiel der Paketformungsverarbeitung während der Selbstidentifizierungsperiode zeigt.
19A, 19B und 19C stellen den Steuerbus CTL, den Datenbus D und die Statusinformationen (Statusbits) dar.
20A und 20B zeigen PHY-Paketformate.
21 zeigt Markierungen.
22 ist ein Synchronisierimpulsdiagramm, das ein detailliertes Beispiel der Paketformungsverarbeitung außerhalb der Selbstidentifizierungsperiode zeigt.
23A, 23B und 23C zeigen Beispiele interner Blockschaltpläne verschiedener Einheiten elektronischen Geräts.
24A, 24B und 24C zeigen Außenansichten verschiedener Einheiten elektronischen Geräts.
BESTE ART DER AUSFÜHRUNG DER ERFINDUNG
Im Folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
1. IEEE 1394
Die Beschreibung gibt zuerst einen Überblick über den IEEE 1394.
1.1 Datenübertragungsgeschwindigkeit und Anschlusstopologie
Der IEEE 1394 Standard (IEEE 1394–1995, P1394.a) ermöglicht eine Datenübertragung mit 100 bis 400 Mb/s (P1394.b betrifft 800 bis 3200 Mb/s). Er ermöglicht außerdem die Verbindung von Knoten mit unterschiedlichen Übertragungsgeschwindigkeiten mit demselben Bus.
Die Knoten werden in einer Baumkonfiguration angeschlossen, bei der höchstens 63 Knoten mit einem einzigen Bus verbunden werden können. Es wird darauf hingewiesen, dass bei Verwendung von Busbrücken der Anschluss von ungefähr 64000 Knoten möglich ist.
Wenn Spannung angelegt wird oder Einrichtungen bei angelegter Spannung getrennt oder angeschlossen worden sind, erfolgt ein Bus-Reset und alle Informationen über die Anschlusstopologie werden dabei gelöscht. Nach dem Bus-Reset werden eine Baumidentifizierung (Bestimmung des Wurzelknotens) und eine Selbstidentifizierung durchgeführt. Anschließend werden die Knoten, die als Managementknoten fungieren, wie der isochrone Ressourcenmanager, der Zyklus-Master und der Bus-Manager, bestimmt. Dann beginnt die gewöhnliche Paketübertragung.
1.2 Übertragungsverfahren
Der IEEE 1394 stellt als Paketübertragungsverfahren eine asynchrone Übertragung (geeignet für Datenübertragungen, bei denen Zuverlässigkeit gefordert wird) und eine isochrone Übertragung (geeignet für die Übertragung von Daten z. B. von Bewegtbildern und Audiosendungen, bei denen Echtzeitfähigkeit gefordert wird) bereit.
Ein Beispiel einer asynchronen Unteraktion ist in 1A dargestellt. Eine Unteraktion besteht aus Arbitrierung, Paketübertragung und Bestätigung. Mit anderen Worten, die Datenübertragung hat Vorrang, aber zuerst erfolgt eine Arbitirierung bezüglich des Nutzungsrechts für den Bus. Dann wird ein Paket vom Quellknoten (dem Absender der Übertragung) zum Zielknoten (dem Ziel der Übertragung) übertragen. Das Kopf-Feld dieses Pakets weist eine Quellenidentifizierung und eine Zielidentifizierung auf. Der Zielknoten liest diese Zielidentifizierung und bestimmt, ob das Paket an ihn adressiert ist oder nicht. Wenn der Zielknoten das Paket annimmt, sendet er ein Bestätigungs(ACK)-Paket zum Quellenknoten zurück.
Zwischen der Paketübertragung und dem ACK-Paket ist eine Bestätigungslücke. Außerdem ist eine Unteraktionslücke zwischen einer Unteraktion und der nächsten Unteraktion. Eine Arbitirierung für die nächste Unteraktion kann nicht stattfinden, bevor eine festgelegte Bus-Ruhezeit, die dieser Unteraktionslücke entspricht, vergangen ist. Dies verhindert Kollisionen zwischen Unteraktionen.
In 1B ist ein Beispiel einer isochronen Unteraktion dargestellt. Da eine isochrone Übertragung als Rundgabe (Übertragung an alle mit dem Bus verbundenen Knoten) durchgeführt wird, wird keine Bestätigung zurückgeschickt, wenn ein Paket empfangen worden ist. Bei isochroner Übertragung wird die Paketübertragung mittels Kanalnummern und nicht mittels Knotenidentifizierungen durchgeführt. Es ist zu beachten, dass eine isochrone Lücke zwischen Unteraktionen vorhanden ist.
Der Zustand des Busses während der Datenübertragung ist in 1C dargestellt. Die isochrone Übertragung beginnt, wenn der Zyklus-Master ein Zyklusstartpaket in festgelegten Abständen erzeugt. Dadurch wird die Übertragung von mindestens einem Paket alle 125 μs für einen Kanal freigegeben. Auf diese Weise können Daten übertragen werden, die Echtzeitfähigkeit erfordern, wie Bewegtbilder oder Audiosendungen.
Eine asynchrone Übertragung erfolgt in den Abständen zwischen isochronen Übertragungen. Mit anderen Worten, eine isochrone Übertragung hat eine höhere Priorität als eine asynchrone Übertragung. Dies wird dadurch implementiert, dass während der asynchronen Übertragung die Länge einer isochronen Lücke kürzer als die Länge einer Unteraktionslücke angelegt wird, wie in 1C dargestellt ist.
1.3 Baumidentifizierung
Eine Baumidentifizierung wird nach einem Bus-Reset durchgeführt. Während dieser Baumidentifizierung werden die Mutter-Kind-Beziehungen zwischen den Knoten und dem Wurzelknoten bestimmt.
Zuerst sendet jeder Blattknoten (ein Knoten, der nur mit einem einzigen anderen Knoten verbunden ist) ein "Benachrichtige Mutter" (PN) zum benachbarten Knoten. Wenn die Knoten A, B, C, D und E beispielsweise wie in 2A verbunden sind, wird "Benachrichtige Mutter" vom Knoten A zum Knoten B und von den Knoten D und E zum Knoten C gesendet.
Ein Knoten, der ein "Benachrichtige Mutter" erhalten hat, erkennt, dass der absendende Knoten sein eigenes Kind ist. Er sendet dann ein "Benachrichtige Kind" (CN) an diesen Knoten. In dem in 2A gezeigten Beispiel wird ein "Benachrichtige Kind" vom Knoten B zum Knoten A und vom Knoten C zu den Knoten D und E gesendet. Dadurch werden die Mutter-Kind-Beziehungen zwischen den Knoten B und A, den Knoten C und D und den Knoten C und E bestimmt.
Die Mutter-Kind-Beziehung zwischen den Knoten B und C wird dadurch bestimmt, welcher von diesen zuerst ein "Benachrichtige Mutter" sendet. Wenn z. B. der Knoten C zuerst "Benachrichtige Mutter" sendet, wird der Knoten B die Mutter und der Knoten C das Kind, wie in 2B gezeigt ist.
Ein Knoten, bei dem alle an seinen Anschlüssen angeschlossene Knoten eigene Kinder sind, wird die Wurzel. In 2B ist der Knoten B die Wurzel geworden. Es wird darauf hingewiesen, dass IEEE 1394 die Möglichkeit zulässt, dass jeder Knoten die Wurzel werden kann.
1.4 Selbstidentifizierung
Nach der Baumidentifizierung wird die Selbstidentifizierung durchgeführt. Während der Selbstidentifizierung werden Selbstidentifizierungspakete der Reihe nach beginnend mit den in der Anschlusstopologie vom Wurzelknoten am entferntesten liegenden Knoten übertragen.
Genauer gesagt, es sendet zuerst der Knoten A, der mit dem Anschluss 1 (dem Anschluss mit der niedrigeren Nummer) des Wurzelknotens B in der in 3 beispielhaft dargestellten Konfiguration verbunden ist, ein Selbstidentifizierungspaket an alle Knoten aus.
Der Knoten C, der mit dem Anschluss 2 (dem Anschluss mit der höheren Nummer) des Wurzelknotens B verbunden ist, wird dann angewählt und der Knoten D, der mit dem Anschluss 1 (dem Anschluss mit der niedrigeren Nummer) des Knotens C verbunden ist, sendet ein Selbstidentifizierungspaket aus. Der Knoten E, der mit dem Anschluss 2 (dem Anschluss mit der höheren Nummer) des Knotens C verbunden ist, sendet dann ein Selbstidentifizierungspaket aus, gefolgt vom Knoten C. Schließlich sendet der Knoten B, der der Wurzelknoten ist, ein Selbstidentifizierungspaket aus und die Selbstidentifizierung ist beendet.
Die Selbstidentifizierung jedes Knotens ist im Selbstidentifizierungspaket des betreffenden Knotens enthalten. Die Selbstidentifizierung dieses Knotens besteht aus der Gesamtzahl der Selbstidentifizierungspakete, die von anderen Knoten bis zu dem Punkt empfangen worden sind, an dem dieser Knoten sein eigenes Selbstidentifizierungspaket aussendet. In dem in 3 dargestellten Beispiel hat noch kein Knoten an dem Punkt, an dem der Knoten A aussendet, ein Selbstidentifizierungspaket ausgesendet, so dass die Identifizierung des Knotens A 0 wird. Der Knoten A sendet ein Selbstidentifizierungspaket mit der Identifizierung 0 aus. Wenn der Knoten D aussendet, hat nur der Knoten A ein Selbstidentifizierungspaket ausgesendet. Daher wird die Identifizierung des Knotens D 1. In gleicher Weise werden die Identifizierungen der Knoten E, C und B 2, 3 bzw. 4.
Das Format eines Selbstidentifizierungspakets ist in 4A dargestellt. Wie in dieser Figur gezeigt ist, sind die Grundinformationen über die Knoten in den Selbstidentifizierungspaketen enthalten. Genauer gesagt, Informationen wie die Identifizierung jedes Knotens (PHY_ID), ob die Link-Schicht aktiv (L) ist oder nicht, die Lückenzählung (gap_cnt), die Übertragungsgeschwindigkeit (sp), ob der Knoten die Fähigkeit hat, ein isochroner Ressourcenmanager (C) zu werden oder nicht, der Spannungszustand (pwr) und die Anschlusszustände (p0, p1, p2) sind darin enthalten.
Es sei darauf hingewiesen, dass 4B das Format der Selbstidentifizierungspakete #1, #2 und #3 zeigt, die verwendet werden, wenn ein Knoten 4 oder mehr Anschlüsse besitzt. Wenn ein Knoten zwischen 4 und 11 Anschlüsse hat, werden die Selbstidentifizierungspakete #0 (4A) und #1 verwendet; wenn ein Knoten zwischen 12 und 19 Anschlüsse hat, werden die Selbstidentifizierungspakete #0, #1 und #2 verwendet; und wenn ein Knoten zwischen 20 und 27 Anschlüsse hat, werden die Selbstidentifizierungspakete #0, #1, #2 und #3 verwendet.
Die Formate eines Link-on-Pakets und eines PHY-Konfigurationspakets, die in ähnlicher Weise wie die Selbstidentifizierungspakete Pakete der physikalischen Schicht (PHY-Pakete) sind, sind in 4C und 4D dargestellt.
1.5 I sochroner Ressourcenmanager
Der isochrone Ressourcenmanager (IRM) hat die im Folgenden beschriebenen Managementfunktionen.
Zuerst stellt er die verschiedenen zur isochronen Übertragung nötigen Ressourcen bereit. Beispielsweise stellt er ein Kanalnummernregister und ein Bandbreitenregister bereit. Zweitens stellt er ein Register bereit, das die Identifizierung des Bus-Managers anzeigt. Drittens übernimmt er einige Bus-Managementfunktionen, wenn kein anderer Bus-Manager vorhanden ist.
Von den Knoten mit der Fähigkeit, zum IRM zu werden (die fähig sind, isochrone Ressourcen zu verwalten) und die auch in einem betriebsfähigen Zustand (mit einer aktiven Link-Schicht) sind, d. h. von den Knoten, die als IRM qualifiziert sind, wird der der Wurzel nächste Knoten (der Knoten mit der höchsten Identifizierung) zum IRM. Genauer gesagt, von den Knoten mit Selbstidentifizierungspaketen (siehe 4A), bei denen das C(CONTENDER)-Bit, das anzeigt, ob dieser Knoten IRM-Fähigkeit aufweist oder nicht, und das L(LINK_ACTIVE)-Bit, das anzeigt, ob die Link-Schicht aktiv ist oder nicht, beide 1 sind, wird der der Wurzel nächste Knoten (der Knoten mit der höchsten PHY_ID) zum IRM. Wenn beispielsweise das C-Bit und das L-Bit des Selbstidentifizierungspakets des Wurzelknotens beide 1 sind, wird der Wurzelknoten zum IRM.
1.6 Zyklus-Master und Bus-Manager
Der Zyklus-Master hat die Aufgabe, das in 1C gezeigte Zyklusstartpaket auszusenden, und der Wurzelknoten wird zum Zyklus-Master.
Der Bus-Manager führt Aufgaben durch wie Erstellen einer Topotogiekarte (der Verbindungszustände aller Knoten), Erstellen einer Geschwindigkeitskarte, Verwalten der Spannungsversorgung zum Bus, Bestimmen des Zyklus-Master und Optimieren der Lückenzählung.
1.7 Protokollkonfiguration
Es folgt eine Beschreibung der Protokollkonfiguration (Schichtstruktur) des IEEE 1394 unter Bezugnahme auf 5.
Das IEEE 1394 Protokoll weist eine physikalische Schicht, eine Link-Schicht und eine Transaktionsschicht auf. Die Managementfunktion des seriellen Busses überwacht und steuert die physikalische Schicht, die Link-Schicht und die Transaktionsschicht und stellt verschiedene Funktionen zur Steuerung der Knoten und Verwaltung der Bus-Ressourcen bereit.
Die physikalische Schicht wandelt die von der Link-Schicht verwendeten logischen Symbole in elektrische Signale um, führt die Bus-Arbitirierung durch und definiert die physikalische Bus-Schnittstelle.
Die Link-Schicht stellt Funktionen wie Adressierung, Datenüberprüfung, Datenrahmung und Zyklussteuerung bereit.
Die Transaktionsschicht legt das Protokoll für Transaktionen wie Lesen, Schreiben und Sperren fest.
Die physikalische Schicht und die Link-Schicht werden normalerweise in Hardware wie einer Datenübertragungssteuereinrichtung (Schnittstellenchip) realisiert. Die Transaktionsschicht wird entweder in einer auf der CPU (Zentralrechner) laufenden Firmware oder in Hardware realisiert.
2. Gesamtkonfiguration
Die Gesamtkonfiguration dieser Ausführungsform wird im Folgenden unter Bezugnahme auf 6 beschrieben.
In 6 ist eine PHY-Schaltung eine Schaltung, die eine Schnittstelle mit einem PHY-Chip bereitstellt, der das Protokoll der physikalischen Schicht implementiert.
Ein Link-Kern (Link-Mittel) 20 ist eine Schaltung, die einen Teil des Link-Schicht-Protokolls und des Transaktionsschicht-Protokolls durchführt; sie stellt verschiedene Dienste in Bezug auf die Paketübertragung zwischen den Knoten bereit. Zur Steuerung des Link-Kerns 20 ist ein Register bereitgestellt, das diese Protokolle implementiert.
Ein FIFO (ATF) 30, ein FIFO (ITF) 32 und ein FIFO (RF) 34 sind FIFOs für asynchrone Übertragung bzw. für isochrone Übertragung und Empfang; jedes ist mit Hardware-Mitteln wie Registern oder Halbleiterspeichern konfiguriert. Bei dieser Ausführungsform der Erfindung haben diese FIFOs eine sehr kleine Anzahl Stufen. Beispielsweise beträgt die Anzahl Stufen je FIFO vorzugsweise nicht mehr als drei oder besser nicht mehr als zwei.
Die DMACs 40, 42 und 44 sind DMA-Steuerungen für ATF bzw. ITF und RF. Durch die Verwendung dieser DMACs 40, 42 und 44 können Daten zwischen einem RAM 80 und dem Link-Kern 20 übertragen werden, ohne dass sie eine CPU 66 durchlaufen. Es wird darauf hingewiesen, dass ein Register 46 die Steuerung für die DMACs 40, 42 und 44 bereitstellt.
Eine Anschluss-Schnittstelle 50 ist eine Schaltung, die eine Schnittstelle mit Anwendungsschichtgeräten (z. B. mit Druckertreibern) bereitstellt. Bei dieser Ausführungsform der Erfindung ermöglicht die Verwendung dieser Anschluss-Schnittstelle 50 beispielsweise die Übertragung von 8-Bit-Daten.
Ein FIFO (PF) 52 ist ein FIFO zur Übertragung von Daten zwischen einem Anwendungsschichtgerät und eine DMAC 54 ist eine DMA-Steuerung für PF. Ein Register 56 stellt die Steuerung für die Anschluss-Schnittstelle 50 und die DMAC 54 bereit.
Eine CPU-Schnittstelle 60 stellt eine Schnittstelle mit der CPU 66 bereit, die die Datenübertragungssteuereinrichtung steuert. Die CPU-Schnittstelle 60 weist einen Adressdecoder 62, einen Datensynchronisierer 63 und eine Unterbrechungssteuerung 64 auf. Eine Taktsteuerung 68 steuert die in dieser Ausführungsform verwendeten Taktsignale und ein vom PHY-Chip gesendetes SCLK-Signal und ein HCLK-Signal, das ein Hauptsignal ist, werden dort eingegeben.
Ein Puffermanager 70 ist eine Schaltung, die die Schnittstelle mit dem RAM 80 verwaltet. Der Puffermanager 70 weist ein Register 72 zur Steuerung des Puffermanagers, eine Arbitrierung 74, die die Busverbindung mit dem RAM 80 arbitriert, und eine Folgesteuerung 76 auf, die verschiedene Steuersignale erzeugt.
Der RAM 80 arbeitet als Paketspeichermittel mit Direktzugriff, bei dem diese Funktion mit einem SRAM, einem DRAM oder dg. implementiert wird. Bei dieser Ausführungsform der Erfindung ist der RAM 80 wie in 7 gezeigt in einen Kopf-Feld-Bereich (allgemein gesagt in einen Steuerinformationsbereich) und in einen Datenbereich unterteilt. Das Kopf-Feld eines Pakets (allgemein gesagt die Steuerinformationen) werden im Kopf-Feld-Bereich in 7 und die Daten des Pakets in dessen Datenbereich gespeichert.
Es ist besonders zu bevorzugen, dass der RAM 80 innerhalb der Datenübertragungssteuereinrichtung dieser Ausführungsform untergebracht wird. Es kann aber auch ein Teil oder ein vollständiger Abschnitt des RAM 80 außerhalb installiert werden.
Ein Bus 90 (oder die Busse 92 und 94) dient als ein erster Bus zur Verbindung mit Anwendungen. Zur Steuerung der Datenübertragungssteuereinrichtung dient ein anderer Bus 96 (oder Bus 98) als ein zweiter Bus, der mit einer Einrichtung (wie einer CPU) elektrisch verbunden ist, die die Datenübertragungssteuereinrichtung steuert. Ein weiterer Bus 100 (oder die Busse 102, 104, 105, 106, 107, 108 und 109) dient als ein dritter Bus zur elektrischen Verbindung mit Einrichtungen der physikalischen Schicht (wie mit dem PHY-Chip). Ein weiterer Bus 110 (ein vierter Bus) dient zur elektrischen Verbindung mit dem RAM, der als Speichermittel mit Direktzugriff fungiert.
Die Arbitrierung 74 im Puffermanager 70 arbitriert Buszugriffsanforderungen vom DMAC 40, vom DMAC 42, von der CPU-Schnittstelle 60 und vom DMAC 54. Auf der Grundlage der Ergebnisse dieser Arbitrierung wird zwischen einem der Busse 105, 107, 109, 98 und 94 und dem Bus 110 des RAM 80 ein Datenpfad eingerichtet (d. h. zwischen einem der ersten, zweiten und dritten Busse und dem vierten Bus wird ein Datenpfad eingerichtet).
Eine Eigenschaft dieser Ausführungsform ist die Art und Weise, auf die sie mit dem RAM 80 bereitgestellt wird, der Pakete zum Direktzugriff speichert, sowie die voneinander unabhängigen Busse 90, 96 und 100 sowie die Arbitrierung 74 zur Verbindung eines dieser Busse mit dem Bus 110 des RAM 80.
Eine Datenübertragungssteuereinrichtung mit einer von dieser Ausführungsform verschiedenen Konfiguration ist z. B. in 8 dargestellt. Bei dieser Datenübertragungssteuereinrichtung wird ein Link-Kern 902 über eine PHY-Schnittstelle 900 und einen Bus 922 mit einem PHY-Chip verbunden. Der Link-Kern 902 wird über die FIFOs 904, 906 und 908, eine CPU-Schnittstelle 910 und einen Bus 920 mit einer CPU 912 verbunden. Die CPU wird außerdem über einen Bus 924 mit einem RAM 914 verbunden, der ein lokaler Speicher in der CPU ist.
Es wird darauf hingewiesen, dass sich die FIFOs 904, 906 und 908 von den FIFOs 30, 32 und 34 von 6 dadurch unterscheiden, dass jedes von ihnen eine sehr große Zahl Stufen hat (z. B. 16 Stufen pro FIFO).
Es folgt nun unter Bezugnahme auf 9 eine Beschreibung des Datenübertragungsverfahrens, das in der in 8 dargestellten konfigurierten Datenübertragungssteuereinrichtung verwendet wird. Ein von einem anderen Knoten über einen PHY-Chip 930 gesendetes Empfangspaket läuft über den Bus 922, eine Datenübertragungssteuereinrichtung 932 und den Bus 920 und wird dann von der CPU 912 empfangen. Die CPU 912 schreibt das erhaltene Empfangspaket über den Bus 924 in den RAM 914. Die CPU 912 verarbeitet das Empfangspaket in eine Form, die von der Anwendungsschicht verwendet werden kann, und überträgt es dann über einen Bus 926 zu einer Anwendungsschichteinrichtung 934.
Wenn andererseits die Anwendungsschichteinrichtung 934 Daten überträgt, schreibt die CPU 912 diese Daten in den RAM 914. Im RAM 914 wird den Daten ein Kopf-Feld angefügt, um ein dem IEEE 1394 entsprechendes Paket zu bilden. Das auf diese Weise gebildete Paket wird über den die Datenübertragungssteuereinrichtung 932 und den PHY-Chip 930 umfassenden Pfad zu einem anderen Knoten gesendet.
Wenn dieses Datenübertragungsverfahren verwendet wird, wird allerdings die Verarbeitungslast der CPU 912 außerordentlich hoch. Dies bedeutet, dass auch bei einer großen Übertragungsgeschwindigkeit über den die Knoten verbindenden seriellen Bus die tatsächliche Übertragungsgeschwindigkeit durch Faktoren wie ein zusätzlicher Verarbeitungsaufwand der CPU 912 verringert wird, so dass es schließlich nicht möglich ist, eine Hochgeschwindigkeitsdatenübertragung zu implementieren.
Ein Verfahren, das zur Lösung dieses Problems in Betracht gezogen werden kann, verwendet wie in 10 gezeigt Hardware mit Speicherdirektzugriff (DMA), um eine Datenübertragung zwischen der Datenübertragungssteuereinrichtung 932 und dem RAM 914 und eine Datenübertragung zwischen dem RAM 914 und der Anwendungsschichteinrichtung 934 zu implementieren.
Allerdings muss bei diesem Verfahren ein CPU-Bus 928 zur Datenübertragung zwischen der Datenübertragungssteuereinrichtung 932 und dem RAM 914, zwischen dem RAM 914 und der CPU 912 und zwischen dem RAM 914 und der Anwendungsschichteinrichtung 934 verwendet werden. Dies bedeutet, dass für einen Versuch, die Geschwindigkeit der Datenübertragung innerhalb des Gesamtsystems zu erhöhen, ein Hochgeschwindigkeitsbus wie ein PCI-Bus als CPU-Bus 928 verwendet werden muss, was zu einer Kostensteigerung für die elektronische Ausrüstung führt, in der die Datenübertragungssteuereinrichtung verwendet wird.
Im Gegensatz dazu stellt diese Ausführungsform der Erfindung sicher, dass der Bus 90 zwischen einer Datenübertragungssteuereinrichtung 120 und einer Anwendungsschichteinrichtung 124; der CPU-Bus 96; und der Bus 110 zwischen der Datenübertragungssteuereinrichtung 120 und dem RAM 80 voneinander getrennt sind, wie in 11 gezeigt ist. Die Konfiguration ist deshalb so angelegt, dass der CPU-Bus 96 allein zur Steuerung der Datenübertragung verwendet werden kann. Weiterhin ist der Bus 90 so ausgelegt, dass er zur Datenübertragung zwischen der Datenübertragungssteuereinrichtung 120 und der Anwendungsschichteinrichtung 124 verwendet werden kann. Wenn beispielsweise die elektronische Ausrüstung, in der die Datenübertragungssteuereinrichtung 120 enthalten ist, ein Drucker ist, kann der Bus 90 ausschließlich zur Übertragung von Druckdaten verwendet werden. Als Ergebnis kann die Verarbeitungslast der CPU 66 verringert und die tatsächliche Übertragungsgeschwindigkeit des Gesamtsystems gesteigert werden. Ferner kann ein niedrigpreisiges Bauelement als CPU 66 verwendet werden und es ist außerdem nicht mehr notwendig, einen Hochgeschwindigkeitsbus als CPU-Bus 96 zu verwenden. Dies stellt sicher, dass die elektronische Ausrüstung kostengünstiger und kompakter gebaut werden kann.
3. Formen (Umbilden) eines Selbstidentifizierungspakets
3.1 Merkmale dieser Ausführungsform
Während einer Selbstidentifizierungsperiode werden wie in 12 dargestellt Selbstidentifizierungspakete von allen mit dem Bus verbundenen Knoten eingesandt. Die erste Vierergruppe jedes Selbstidentifizierungspakets bildet die eigentlichen Daten (Körper), die Grundinformationen wie die Knotenidentifizierung enthalten, und die zweite Vierergruppe sind die Paritätsinformationen (Fehlerprüfinformationen), die die Invertierung der ersten Vierergruppe sind (Einzelheiten siehe 4A).
Beispielsweise wird bei einer Datenübertragungssteuereinrichtung der in 8 dargestellten Konfiguration eine Reihe Selbstidentifizierungspakete wie in 13A gezeigt geformt. Mit anderen Worten, jedes Selbstidentifizierungspaket, das ein Paket der physikalischen Schicht ist, wird durch Anfügen eines Kopf-Felds geformt, das eine Schnittstelle zu einer oberen Schicht (Transaktionsschicht oder Anwendungsschicht) bildet. Das auf diese Weise geformte Paket wird in einem RAM (im RAM 914 der 8) gespeichert, der ein lokaler Speicher für die CPU ist.
Allerdings muss die Zahl der Selbstidentifizierungspakete und die Zahl der Knoten gleich sein, so dass, wenn beispielsweise 63 Knoten mit dem Bus verbunden sind, mindestens 63 Selbstidentifizierungspakete gespeichert werden müssen. Mit anderen Worten, es gibt gewöhnlich eine sehr große Zahl Selbstidentifizierungspakete. Wenn an jedes Selbstidentifizierungspaket ein Kopf-Feld angefügt wird und die so erhaltenen Pakete in diesem Umfang im RAM gespeichert werden, wird dadurch die freie Kapazität des RAM verringert und die Möglichkeiten jedes Knotens können nicht effizient genutzt werden. Außerdem muss die Firmware die für die Annahme jedes dieser Selbstidentifizierungspakete notwendige Verarbeitung durchführen. Wenn sich also die Anzahl der Selbstidentifizierungspakete erhöht, erhöht sich auch die Verarbeitungslast der Firmware. Ferner muss die Arbeit zur Formung dieser angenommenen Selbstidentifizierungspakete nach Beendigung der Selbstidentifizierungsperiode ausgeführt werden, mit anderen Worten, nachdem ein Bus-Reset erfolgt ist, tritt anschließend eine erste Unteraktionslücke auf. Wenn sich also die Anzahl der Selbstidentifizierungspakete erhöht, erhöht sich auch die mit der Formung dieser Pakete verbundene Verarbeitungslast.
Bei dieser Ausführungsform der Erfindung wird wie in 13B gezeigt eine Reihe von Paketen, die übertragen werden, zu einem Paket geformt, das einen Rahmen hat, der aus einem Kopf-Feld (allgemein gesagt, aus Steuerinformationen) und aus Daten besteht, die aus dieser Reihe Selbstidentifizierungspakete gebildet werden. Mit anderen Worten, die Reihe Selbstidentifizierungspakete wird in ein einzelnes Paket umgepackt und ein Kopf-Feld wird an dieses umgepackte Paket angefügt, um eine Schnittstelle zu oberen Schichten zu bilden.
Im Vergleichsbeispiel der 13A werden Kopf-Felder im Verhältnis 1:1 an jedes Selbstidentifizierungspaket angefügt. Im Gegensatz dazu wird bei dieser Ausführungsform der Erfindung das Hauptaugenmerk auf die mit dem Anfügen von Kopf-Feldern an all diese Selbstidentifizierungspakete verbundene Vergeudung gerichtet und daher an ein Paket, das durch Umpacken einer Reihe Selbstidentifizierungspakete gebildet worden ist, ein einziges Kopf-Feld angefügt.
Mit dieser Konfiguration gelingt es, die Situation wirksam auszuschließen, dass die freie Kapazität des RAM (des RAM 80 in 6), der das Paketspeichermittel ist, verringert wird. Dadurch kann die Größe des RAM verkleinert werden, so dass die Datenübertragungssteuereinrichtung und elektronisches Gerät kostengünstiger und kompakter gebaut werden können.
Wenn es im Vergleichsbeispiel der 13A N Selbstidentifizierungspakete gibt, sind nach ihrer Formung N Pakete vorhanden. Es sind daher N Pakete auszulesen, um diese geformten Pakete in den RAM einzulesen.
Im Gegensatz dazu wird bei dieser Ausführungsform der Erfindung nur ein geformtes Paket verwendet, sogar wenn N Selbstidentifizierungspakete vorhanden sind. Es braucht daher nur ein einziges Paket gelesen zu werden, um dieses geformte Paket in den RAM einzulesen. Dies bedeutet, dass die Verarbeitungslast der Firmware drastisch reduziert werden kann. Dadurch kann eine kostengünstige CPU verwendet werden, so dass die Datenübertragungssteuereinrichtung und elektronisches Gerät kostengünstiger und kompakter gebaut werden können.
Da bei dieser Ausführungsform der Erfindung eine Reihe Selbstidentifizierungspakete zu einem einzigen Paket zusammengestellt werden, ergibt sich der Vorteil, dass die Paketverwaltung im Vergleich zum Vergleichsbeispiel in 13A vereinfacht wird.
Bei dieser Ausführungsform der Erfindung werden wie in 14A gezeigt die Paritätsinformationen in der zweiten Vierergruppe jedes Selbstidentifizierungspakets gelöscht, und es wird der Datenabschnitt des geformten Pakets durch Verknüpfung der Selbstidentifizierungspakete ohne die gelöschten Paritätsinformationen (die Daten der Selbstidentifizierungspakete) geformt. Dadurch kann die Größe des geformten Pakets auf ungefähr die Hälfte eines Pakets verringert werden, das geformt wurde, ohne dass die Paritätsinformationen gelöscht wurden. Auf diese Weise kann die Kapazität eines RAM, die zum Speichern des Selbstidentifizierungspakets benötigt wird, weiter verringert werden.
In einem derartigen Fall bestimmt vorzugsweise die Datenübertragungssteuereinrichtung anhand von Paritätsinformationen dieses Selbstidentifizierungspakets, ob in jedem Selbstidentifizierungspaket ein Fehler vorhanden ist oder nicht und fügt an den Anhang (allgemein gesprochen, an die Steuerinformationen) die Statusinformation HCE an, die anzeigt, ob ein Fehler vorhanden ist oder nicht, wie in 14B dargestellt ist. Dadurch kann den oberen Schichten in geeigneter Weise mitgeteilt werden, ob in den Selbstidentifizierungspaket ein Fehler vorhanden ist oder nicht, auch wenn die Paritätsinformationen der einzelnen Selbstidentifizierungspakete gelöscht worden sind.
Es wird darauf hingewiesen, dass die Selbstidentifizierung zu wiederholen ist, wenn ein Fehler in nur einem der Selbstidentifizierungspakete aus der Mehrzahl der mit dem Bus verbundenen Knoten vorhanden ist, auch wenn in den anderen Selbstidentifizierungspaketen keine Fehler vorhanden sind. Es genügt daher, ein einziges HCE-Bit als Fehlerstatusinformation für alle Selbstidentifizierungspakete zu verwenden.
Außerdem kann das HCE-Bit ebenso gut in das Kopf-Feld aufgenommen oder in einem bestimmten Speichermittel wie einem Register gespeichert werden, auch wenn es bevorzugt in den Anhang (Schlussfeld) aufzunehmen ist, wie in 14B gezeigt ist.
Bei dieser Ausführungsform der Erfindung ist der RAM in einen Kopf-Feld-Bereich (allgemein gesagt in einen Steuerinformationsbereich) und in einen Datenbereich unterteilt, und das Kopf-Feld und der Anhang des umgepackten Pakets werden im Kopf-Feld-Bereich und dessen Daten im Datenbereich gespeichert. Ein Datenzeiger, der die Adresse (z. B. die Startadresse) der in den Datenbereich geschriebenen Daten angibt, wird an das Kopf-Feld angefügt.
Dadurch wird die Handhabung des Kopf-Felds und der Daten vereinfacht, da das Kopf-Feld und die Daten im RAM nicht durcheinandergebracht werden, so dass die Verarbeitungslast der CPU verringert werden kann.
Es wird darauf hingewiesen, dass die Datenlängeninformation zusätzlich zum Datenzeiger an das Kopf-Feld oder den Anhang angefügt werden kann, um die Größe der Daten (Gesamtgröße der Daten in den Selbstidentifizierungspaketen 1 bis N) anzuzeigen.
Ferner wird bei dieser Ausführungsform der Erfindung an den Anhang (allgemein gesagt an die Steuerinformationen) jedes Pakets BR angefügt, das die Statusinformation ist, die angibt, ob das betreffende Paket während der Selbstidentifizierungsperiode empfangen worden ist oder nicht, wie in 15B gezeigt ist. Dadurch kann die Firmware oder dgl. auf einfache Weise unterscheiden, ob ein Paket ein Selbstidentifizierungspaket oder ein anderes PHY-Paket ist, wodurch die Verarbeitungslast verringert wird.
Mit anderen Worten, die von der physikalischen Schicht behandelten PHY-Pakete enthalten zusätzlich zu Selbstidentifizierungspaketen Link-on-Pakete und PHY-Konfigurationspakete, wie in den 4A bis 4D gezeigt ist. Bei dieser Ausführungsform der Erfindung kann die Firmware bevorzugt zwischen einem Selbstidentifizierungspaket und anderen PHY-Paketen (Link-on-Paketen und PHY-Konfigurationspaketen) auf einfache Weise unterscheiden. Dies ist deshalb möglich, weil an das Selbstidentifizierungspaket wie in 15A gezeigt ein Datenzeiger angefügt wird, so dass die Firmware das Selbstidentifizierungspaket anders als die PHY-Pakete bearbeiten kann.
Allerdings ist keine Unterscheidung möglich, welcher Typ eines PHY-Pakets zu verarbeiten ist, auch wenn tcode verwendet wird, der durch den IEEE 1394 als Information zur Unterscheidung des Pakettyps standardisiert worden ist.
Bei dieser Ausführungsform der Erfindung wird BR, das anzeigt, ob das betreffende Paket während der Selbstidentifizierungsperiode empfangen worden ist oder nicht, wie in 15B gezeigt ist, an den Anhang jedes Pakets angefügt. Dadurch kann die Firmware oder dgl. auf einfache Weise unterscheiden, ob ein Paket ein Selbstidentifizierungspaket oder ein PHY-Paket ist, wodurch die Verarbeitungslast verringert wird.
Es wird darauf hingewiesen, dass diese Ausführungsform der Erfindung einen Bereich bereitstellt, der Selbstidentifizierungspaketen innerhalb des Datenbereichs vorbehalten ist, wie in 16 gezeigt ist, und der Datenabschnitt des umgepackten Pakets auch in diesen Bereich geschrieben werden kann. Dadurch kann die zur Erzeugung einer Topologiekarte erforderliche Verarbeitung vereinfacht werden, wodurch die Verarbeitungslast der Firmware oder dgl. verringert werden kann.
3.2 Konfiguration
Die Paketformungs(umbildungs-)funktionen dieser Ausführungsform der Erfindung werden vom Link-Kern 20 in 6 und die Paketteilungsfunktionen vom DMAC 44 implementiert.
Ein detailliertes Beispiel für die Konfiguration des Link-Kerns 20, des FIFO 34 und des DMAC 44 ist in 17 dargestellt. Es sei darauf hingewiesen, dass Schaltungsblöcke, die auf Paketformung und Paketteilung keinen Bezug haben, in 17 weggelassen sind.
Der Link-Kern 20 weist eine Busüberwachungsschaltung 130, eine Serien-Parallel-Umsetzschaltung 132 und eine Paketformungsschaltung 160 auf. Die Paketformungsschaltung 160 weist eine Paketdiagnoseschaltung 142, eine Ablaufsteuerung 167, einen Puffer 168 und einen Wähler 170 auf; die Paketdiagnoseschaltung 142 weist eine Markierungserzeugungsschaltung 162, eine Kopf-Feld/-Anhang-Erzeugungsschaltung 164 und eine Fehlerprüfschaltung 166 auf.
Die Busüberwachungsschaltung 130 überwacht den 8-Bit-Datenbus D und den 2-Bit-Steuerbus CTL, die über die PHY-Schnittstelle 10 mit dem PHY-Chip verbunden sind.
Die Serien-Parallel-Umsetzschaltung 132 wandelt die Daten auf dem Datenbus D in 32-Bit-Daten um. Beispielsweise werden bei einer Übertragungsgeschwindigkeit von 400 Mb/s 8-Bit-Daten in 32-Bit-Daten umgewandelt; bei einer Übertragungsgeschwindigkeit von 200 Mb/s werden 4-Bit-Daten in 32-Bit-Daten umgewandelt; und bei einer Übertragungsgeschwindigkeit von 100 Mb/s werden 2-Bit-Daten in 32-Bit-Daten umgewandelt.
Die Paketdiagnoseschaltung 142 ist eine Schaltung, die Pakete wie z. B. Selbstidentifizierungspakete beurteilt. Die Markierungserzeugungsschaltung 162 erzeugt Markierungen zur Abgrenzung des Kopf-Felds, der Daten, des Anhangs usw., und die Kopf-Feld/Anhang-Erzeugungsschaltung 164 erzeugt Kopf-Felder und Anhänge (Schlussfelder), wie unter Bezugnahme auf 13B bis 15B beschrieben wird. Die Fehlerprüfschaltung 166 untersucht Fehlerprüfinformationen wie z. B. in jedem Paket enthaltene Paritätsinformationen, um dort alle Fehler zu erfassen.
Die Ablaufsteuerung 167 erzeugt verschiedene Steuersignale. Der Puffer 168 und der Wähler 170 wählen durch ein Signal SEL von der Paketdiagnoseschaltung 142 eines der DI-Signale von der Serien-Parallel-Umsetzschaltung 132, ein Kopf-Feld und einen Anhang von der Paketdiagnoseschaltung 142 oder Datenzeiger vom DMAC 44.
Der FIFO 34 fungiert als Puffer zum Abgleichen der Phase von RD (Ausgangsdaten vom Link-Kern 20) und der Phase von WDATA (in den RAM 80 zu schreibende Daten) und weist eine FIFO-Zustandsbeurteilungsschaltung 35 auf. Die FIFO-Zustandsbeurteilungsschaltung 35 aktiviert ein Signal EMPTY, wenn der FIFO leer ist, und ein Signal FULL, wenn der FIFO voll ist.
Der DMAC 44 weist eine Paketteilungsschaltung 180, eine Zugriffsanforderungs-Ausführungsschaltung 190 und eine Zugriffsanforderungs-Erzeugungsschaltung 192 auf.
Die Paketteilungsschaltung 180 ist eine Schaltung, die Pakete teilt, die von der Paketformungsschaltung 160 geformt worden sind, und schreibt dann die Kopf-Felder und die Anhänge in den Kopf-Feld-Bereich des RAM 80 und die Daten in dessen Datenbereich (siehe 70). Die Paketteilungsschaltung 180 weist eine Markierungsbestimmungsschaltung 182, eine Zeigeraktualisierungsschaltung 184 und eine Adresserzeugungsschaltung 188 auf.
Die Markierungsbestimmungsschaltung 182 identifiziert die von der Markierungserzeugungsschaltung 162 erzeugten Markierungen (DTAG).
Die Zeigeraktualisierungsschaltung 184 erhält von der Markierungsbestimmungsschaltung 182 einen Ausgang und aktualisiert den Kopf-Feld-Zeiger und den Datenzeiger, um das Kopf-Feld und Daten in den RAM 80 zu schreiben.
Die Adresserzeugungsschaltung 188 erhält von der Zeigeraktualisierungsschaltung 184 einen Ausgang und gibt zum RAM 80 eine Schreibadresse WADR aus.
Die Zugriffsanforderungs-Ausführungsschaltung 190 führt Zugriffsanforderungen vom Link-Kern 20 aus. Wenn das Signal FULL von der FIFO-Zustandsbeurteilungsschaltung 35 aktiv ist, aktiviert die Zugriffsanforderungs-Ausführungsschaltung 190 ein Signal FFULL. Die Ablaufsteuerung 167 innerhalb der Paketformungsschaltung 160 aktiviert RDS, ein RD (RxData) Taktssignal, unter der Bedingung, dass FFULL nicht aktiv ist.
Es wird darauf hingewiesen, dass RFAIL ein von der Ablaufsteuerung 167 verwendetes Signal ist, um die Zugriffsanforderungs-Ausführungsschaltung 190 zu informieren, dass ein Empfang fehlgeschlagen ist.
Die Zugriffsanforderungs-Erzeugungsschaltung 192 gibt zum RAM 80 eine Zugriffsanforderung aus. Die Zugriffsanforderungs-Erzeugungsschaltung 192 empfängt WACK (eine Schreibbestätigung vom Puffermanager 70) und EMPTY von der FIFO-Zustandsbeurteilungsschaltung 35 und gibt an den Puffermanager 70 WREQ (eine Schreibanforderung) aus.
3.3 Funktionsweise
Es folgt eine Beschreibung der Funktionsweise dieser Ausführungsform der Erfindung unter Bezugnahme auf die in 18 dargestellten Impulsdiagramme.
Die Beschreibung behandelt zuerst die Funktionsweise des Link-Kerns 20.
Die Busüberwachungsschaltung 130 bestimmt, ob der Betrieb innerhalb einer Selbstidentifizierungsperiode (der Periode zwischen einem Bus-Reset und der ersten Unteraktion) erfolgt oder nicht, und wenn er innerhalb dieser Selbstidentifizierungsperiode erfolgt, setzt sie ein Signal BRIP auf HIGH, um anzuzeigen, dass der Bus rückgesetzt wird, wie bei C1 in 18 gezeigt ist.
Ob der Betrieb innerhalb der Selbstidentifizierungsperiode erfolgt oder nicht, wird wie nachfolgend beschrieben erfasst. Zuerst überprüft die Busüberwachungsschaltung 130 das 2-Bit-CTL vom PHY-Chip. Wenn CTL wie in 19A gezeigt 01 ist, wird bestimmt, dass Statusinformationen vom PHY-Chip über den Datenbus D wie in 19B gezeigt gesendet werden. Durch Überprüfung der vom PHY-Chip über den Datenbus D hereinkommenden Statusinformationen kann bestimmt werden, ob der Bus zurückgesetzt worden ist (vom Bit 2) oder nicht und ob eine Unteraktionslücke aufgetreten ist (vom Bit 1) oder nicht, wie in 19B gezeigt ist. Wenn die Busüberwachungsschaltung 130 bestimmt, dass ein Bus-Reset erfolgt ist, setzt sie BRIP auf HIGH wie in 18 gezeigt, und wenn sie bestimmt, dass eine Unteraktionslücke aufgetreten ist, setzt sie BRIP zurück auf LOW.
Durch Überwachen des BRIP kann die Paketdiagnoseschaltung 142 erkennen, ob der Betrieb innerhalb der Selbstidentifizierungsperiode erfolgt oder nicht. Ein Paket, das innerhalb dieser Selbstidentifizierungsperiode gesendet worden ist, wird als ein Selbstidentifizierungspaket betrachtet, und es wird dann die oben beschriebene Paketformung durchgeführt.
Wenn die Selbstidentifizierungsperiode beginnt, erzeugt die Kopf-Feld/Anhang-Erzeugungsschaltung 164 der Paketdiagnoseschaltung 142 ein Kopf-Feld. Dieses Kopf-Feld wird über den Puffer 168 in den Wähler 170 eingegeben und der Wähler 170 wählt es auf Basis des Signals SEL von der Paketdiagnoseschaltung 142 aus. Dadurch wird das Kopf-Feld als RD zum FIFO 34 ausgegeben, wie bei C2 in 18 gezeigt ist.
Es wird darauf hingewiesen, dass das Format des von der Kopf-Feld/Anhang-Erzeugungsschaltung 164 erzeugten Kopf-Felds und des Anhangs, wenn ein Paket ein Selbstidentifizierungspaket ist, in 20A dargestellt ist. Der schraffierte Abschnitt in dieser Figur ist das Kopf-Feld, der Rest ist der Anhang.
Das Format des von der Kopf-Feld/Anhang-Erzeugungsschaltung 164 erzeugten Kopf-Felds und des Anhangs, wenn ein Paket ein PHY-Paket und kein Selbstidentifizierungspaket ist, ist in 20B dargestellt.
Wenn das Kopf-Feld als RD ausgegeben wird, wird ein Datenzeiger von DMAC 44 über den Puffer 168 zum Wähler 170 eingegeben und vom Wähler 170 ausgewählt. Dadurch wird der Datenzeiger als RD zum FIFO 34 ausgegeben, wie bei C3 in 18 gezeigt ist.
Wenn CTL 10 ist wie in 19B gezeigt, handelt es sich um einen Empfangsstatus und es werden Selbstidentifizierungspakete vom PHY-Chip über den Datenbus D hereingesendet. Die Serien-Parallel-Umsetzschaltung 132 wandelt die Daten eines solchen Selbstidentifizierungspakets in 32-Bit-Daten DI um und gibt sie zur Paketdiagnoseschaltung 142 und zum Puffer 168 aus.
Es sei darauf hingewiesen, dass DIE ein Signal ist, das anzeigt, ob die DI-Daten aktiviert oder deaktiviert sind (aktiviert, wenn DIE auf N ist). Die Paketdiagnoseschaltung 142 kann durch Prüfen dieser DIE Begrenzer des Pakets erkennen. DIS ist ein Taktsignal, das die DI-Abholtaktung anzeigt.
Wenn der Datenzeiger als RD ausgegeben wird, wird das oben beschriebene DI (eine Reihe Selbstidentifizierungspakete) von der Serien-Parallel-Umsetzschaltung 132 über den Puffer 168 dem Wähler 170 eingegeben und vom Wähler 170 gewählt. Dadurch wird veranlasst, dass die Reihe Selbstidentifizierungspakete als RD zum FIFO 34 ausgegeben wird, wie bei C4 dargestellt ist.
Es sei darauf hingewiesen, dass die zweite Vierergruppe jedes Selbstidentifizierungspakets bei diesem Verfahren gemäß dieser Ausführungsform der Erfindung gelöscht wird und daher nicht zum FIFO 34 ausgegeben wird, wie unter Bezugnahme auf 14A beschrieben wurde. Die Fehlerprüfschaltung 166 der Paketdiagnoseschaltung 142 prüft diese zweiten Vierergruppen. Wenn in der Reihe Selbstidentifizierungspakete ein Paket mit einem Fehler vorhanden ist, weist die Fehlerprüfschaltung 166 die Kopf-Feld/Anhang-Erzeugungsschaltung 164 an, an den Anhang die Fehlerstatusinformation HCE anzufügen, wie unter Bezugnahme auf 14B beschrieben wurde.
Wenn DI als RD ausgegeben wird, wird der Anhang aus der Kopf-Feld/Anhang-Erzeugungsschaltung 164 über den Puffer 168 dem Wähler 170 eingegeben und vom Wähler 170 gewählt. Dadurch wird veranlasst, dass der Anhang als RD zum FIFO 34 ausgegeben wird, wie bei C5 dargestellt ist.
Dieser Anhang weist, wie in 20A dargestellt ist, auf: Datalength, das die Größe der Daten anzeigt; BR, das anzeigt, ob während der Selbstidentifizierungsperiode Pakete empfangen wurden oder nicht; und die Fehlerstatusinformation HCE.
Es wird darauf hingewiesen, dass BR 1 wird, wenn ein zu verarbeitendes Paket ein in der Selbstidentifizierungsperiode empfangenes Selbstidentifizierungspaket ist, wie in 20A dargestellt ist; dass BR 0 wird, wenn es ein Link-on-Paket oder ein PHY-Konfigurationspaket ist, das außerhalb der Selbstidentifizierungsperiode empfangen wurde, wie in 20B dargestellt ist. Auf diese Weise kann die Firmware zwischen diesen Paketen unterscheiden, auch wenn der tcode gleichermaßen 0 × E ist.
Wenn in nur einem der Selbstidentifizierungspakete ein Fehler vorhanden ist, wird HCE 1. Dadurch kann die Firmware oder dgl. auf einfache Weise erfassen, ob ein Fehler in den Selbstidentifizierungspaketen vorhanden ist oder nicht, so dass die Selbstidentifizierungspakete von neuem verarbeitet werden können.
Die Markierungserzeugungsschaltung 162 erzeugt Markierungen zur Unterscheidung zwischen den verschiedenen Informationstypen, die als RD ausgegeben werden. Bei dieser Ausführungsform der Erfindung hat jede Markierung wie in 21 gezeigt zwei Bits, wobei (00), (01), (10) und (11) das Kopf-Feld, den Anhang, die Daten bzw. den Anfang (an erster Stelle des Kopf-Felds) anzeigen. Daher ändern sich die beispielsweise in 18 gezeigten Markierungen in der Reihenfolge: (11), (00), (10), (10), ..., (01). Die Konfiguration ist so, dass 34-Bit-Daten, die aus diesen 2-Bit-Markierungen und den 32-Bit RD bestehen, in den FIFO 34 eingegeben werden.
Ein Impulsdiagramm der Verarbeitung während der Formung eines PHY-Pakets (Link-on-Paket oder PHY-Konfigurationspaket), das kein Selbstidentifizierungspaket ist, außerhalb der Selbstidentifizierungsperiode ist in 22 dargestellt. Die Paketdiagnoseschaltung 142 bestimmt, dass dies nicht die Selbstidentifizierungsperiode ist, wenn BRIP auf LOW liegt. In diesem Fall wird das Signal SEL gesteuert und der Datenzeiger nicht gewählt, nachdem das Kopf-Feld erzeugt worden ist. Mit anderen Worten, diese Verarbeitung unterscheidet sich von bei C3 in 18 gezeigten dadurch, dass keine Verarbeitung durchgeführt wird, um dem Kopf-Feld einen Datenzeiger anzufügen, wie bei D1 in 22 gezeigt ist. Und wie bei D2 in 2 gezeigt ist keine Verarbeitung zum Umpacken einer Mehrzahl PHY-Pakete in ein einzelnes Paket durchgeführt. Das BR-Bit, das anzeigt, ob dies die Selbstidentifizierungsperiode ist oder nicht, wird wie in 20B gezeigt auf 0 gesetzt. Die Markierungen ändern sich in dieser Reihenfolge: (11), (10), (01).
Es folgt nun eine Beschreibung der Funktionsweise des DMAC 44.
Die in der Paketteilungsschaltung 180 enthaltene Markierungsbestimmungsschaltung 182 bestimmt jedes DTAG, das zusammen mit WDATA (die in den RAM geschriebenen Daten) aus dem FIFO 34 ausgegeben wird, um zu kennzeichnen, ob sich WDATA auf den Anfang (Kopf des Kopf-Felds), das Kopf-Feld, die Daten oder den Anhang bezieht. Die Zeigeraktualisierungsschaltung 184 aktualisiert auf Basis dieses Ergebnisses den Kopf-Feld-Zeiger und den Datenzeiger. Die Adresserzeugungs schaltung 188 erzeugt dann auf Basis des aktualisierten Kopf-Feld-Zeigers und Datenzeigers WADR (die Schreibadresse für WDATA).
Genauer gesagt, wenn vom DTAG z. B. bestimmt wird, dass WDATA der Anfang oder das Kopf-Feld ist, zählt (allgemein gesagt aktualisiert) die Zeigeraktualisierungsschaltung 184 den Kopf-Feld-Zeiger aufwärts. Die Adresserzeugungsschaltung 188 gibt WADR (eine Adresse im RAM 80) gemäß dem so aufwärtsgezählten Kopf-Feld-Zeiger aus.
Wenn vom DTAG bestimmt worden ist, dass sich WDATA auf Daten bezieht, zählt die Zeigeraktualisierungsschaltung 184 den Datenzeiger aufwärts. Die Adresserzeugungsschaltung 188 gibt WADR gemäß dem aufwärts zu zählenden Datenzeiger aus. Wenn schließlich vom DTAG bestimmt worden ist, dass sich WDATA auf einen Anhang bezieht, zählt jetzt die Zeigeraktualisierungsschaltung 184 den Kopf-Feld-Zeiger aufwärts.
Die oben beschriebene Konfiguration ermöglicht es, das Paket aufzuteilen und den Inhalt in getrennte Kopf-Feld- und Datenbereiche zu schreiben.
Ein besonderes Merkmal dieser Ausführungsform ist die Art und Weise, in der der an das Kopf-Feld anzufügende Datenzeiger von der Zeigeraktualisierungsschaltung 184 zur Paketformungsschaltung 160 übertragen wird. Die Paketformungsschaltung 160 fügt den auf diese Weise übertragenen Datenzeiger an das Kopf-Feld an.
Durch diese Konfiguration kann die Firmware oder dgl., die ein Kopf-Feld aus dem Kopf-Feld-Bereich ausliest, leicht die Speicheradresse im Datenbereich der Daten bestimmen, die diesem Kopf-Feld entspricht. Außerdem wird von der Paketformungsschaltung 160 der Datenzeiger angefügt, so dass der DMAC 44 (die Paketteilungsschaltung 180) nicht daran beteiligt werden muss. Der DMAC 44 kann sich daher auf das Schreiben von Daten zum RAM 80 konzentrieren, was die Schaltungskonfiguration und die Verarbeitung des DMAC vereinfacht.
Es wird darauf hingewiesen, dass die Einstellung der Begrenzungen, die den Bereich des RAM 80 aufteilen, wie die Begrenzung zwischen dem Kopf-Feld-Bereich und dem Datenbereich (P1 bis P6 in 16) von der CPU 66 (Firmware oder dgl.) durchgeführt wird, die Zeiger setzt, die die Adressen der Begrenzungen angeben, und sie über die CPU-Schnittstelle 60 zu den Zeigereinstellregistern im Register 46 sendet.
Wenn der Datenbereich in eine Mehrzahl Bereiche aufgeteilt wird (wenn er in Bereiche für isochrone Übertragung und asynchrone Übertragung oder in Bereiche für eine erste und eine zweite asynchrone Übertragung aufgeteilt wird), ist eine Mehrzahl Datenzeiger vorzuziehen, die diese Bereiche angeben. Genauer gesagt, es wird angenommen, dass der DMAC 44 eine Mehrzahl Datenzeiger wie z. B. erste und zweite Datenzeiger zur Paketformungsschaltung 160 wie in 17 gezeigt weitergibt (es ist genauso möglich, drei oder mehr Datenzeiger auf diese Weise weiterzugeben). Durch eine derartige Konfiguration ist es möglich, Bewegtbilddaten von einer Digitalkamera im Datenbereich zur isochronen Übertragung ständig zu speichern und Druckdaten für einen Drucker im zweiten Datenbereich zur asynchronen Übertragung (Speichern von Steuerdaten wie Befehlsdaten und Statusdaten im ersten Datenbereich zur isochronen Übertragung) ständig zu speichern.
Die Zugriffsanforderungs-Erzeugungsschaltung 192 erzeugt WREQ auf Basis von EMPTY von der FIFO-Zustandsbeurteilungsschaltung 35 und WACK vom Puffermanager 70 und gibt es zum Puffermanager 70 aus. Die Arbitrierungsschaltung 74 des Puffermanagers 70 arbitriert auf Basis dieses WREQ, des Status des DMAC für PF und des WREQ von der CPU-Schnittstelle 60 die Busbelegung.
4. Elektronisches Gerät
Es folgt nun eine Beschreibung von Beispielen elektronischen Geräts, das die Datenübertragungssteuereinrichtung dieser Ausführungsform aufweist.
Ein interner Blockschaltplan eines Druckers, der ein Beispiel eines solchen elektronischen Geräts ist, ist in 23A und dessen Außenansicht in 24A dargestellt. Eine CPU (Mikrocomputer) 510 hat verschiedene Funktionen einschließlich der Steuerung des Gesamtsystems. Ein Betriebsabschnitt 511 ermöglicht dem Benutzer, den Drucker zu betreiben. In einem ROM 516 sind Daten wie ein Steuerprogramm und Zeichensätze gespeichert und ein RAM 518 fungiert als Arbeitsspeicher für die CPU 510. Ein Anzeigefeld dient zur Informierung des Benutzers über den Betriebszustand des Druckers.
Druckdaten, die von einem anderen Knoten wie z. B. einem PC über einen PHY-Chip 502 und einer Datenübertragungssteuereinrichtung 500 gesendet werden, werden über einen Bus 504 direkt zu einem Druckverarbeitungsabschnitt 512 gesendet. Die Druckdaten werden durch den Druckverarbeitungsabschnitt 512 einer vorgegebenen Verarbeitung unterzogen und von einem Druckabschnitt (einer Einrichtung zur Ausgabe von Daten) 514 zum Drucken auf Papier ausgegeben.
Ein interner Blockschaltplan eines Scanners, der ein anderes Beispiel eines elektronischen Geräts ist, ist in 23B und dessen Außenansicht in 24B dargestellt. Eine CPU 520 hat verschiedene Funktionen einschließlich der Steuerung des Gesamtsystems. Ein Betriebsabschnitt 521 ermöglicht dem Benutzer, den Scanner zu betreiben. In einem ROM 526 sind Daten wie ein Steuerprogramm gespeichert und ein RAM 528 fungiert als Arbeitsspeicher für die CPU 520.
Ein Bild eines Dokuments wird von einem Bildleseabschnitt (einer Einrichtung zum Abholen von Daten) 522 eingelesen, der Komponenten wie eine Lichtquelle und einen optoelektrischen Wandler aufweist, und die Daten des eingelesenen Bildes werden von einem Bildverarbeitungsabschnitt 524 verarbeitet. Die verarbeiteten Bilddaten werden über einen Bus 505 direkt zur Datenübertragungssteuereinrichtung 500 gesendet. Die Datenübertragungssteuereinrichtung 500 erzeugt Pakete durch Anfügen von Kopf-Feldern und dgl. an diese Bilddaten und sendet diese Pakete dann über den PHY-Chip 502 zu einem anderen Knoten wie z. B. einem PC.
Ein interner Blockschaltplan eines CD-R-Laufwerks, das ein weiteres Beispiel eines elektronischen Geräts ist, ist in 23C und dessen Außenansicht in 24C dargestellt. Eine CPU 530 hat verschiedene Funktionen einschließlich der Steuerung des Gesamtsystems. Ein Betriebsabschnitt 531 ermöglicht dem Benutzer, das CD-R-Laufwerk zu betreiben. In einem ROM 536 sind Daten wie ein Steuerprogramm gespeichert und ein RAM 538 fungiert als Arbeitsspeicher für die CPU 530.
Von einem Lese-/Schreib-Abschnitt (einer Einrichtung zum Abrufen von Daten oder einer Einrichtung zum Speichern von Daten) 533, der Komponenten wie einen Laser, einen Motor und ein optisches System aufweist, aus einem CD-R-Laufwerk 532 ausgelesene Daten werden einem Signalverarbeitungsabschnitt 534 eingegeben, wo sie einer vorgegebenen Signalverarbeitung wie z. B. einer Fehlerkorrektur unterzogen werden. Die dieser Signalverarbeitung unterzogenen Daten werden über einen Bus 506 direkt zur Datenübertragungssteuereinrichtung 500 gesendet. Die Datenübertragungssteuereinrichtung 500 erzeugt Pakete durch Anfügen von Kopf-Feldern und dgl. an diese Daten und sendet diese Pakete dann über den PHY-Chip 502 zu einem anderen Knoten wie z. B. einem Personal Computer.
Andererseits werden Daten, die von einem anderen Knoten über den PHY-Chip 502 und die Datenübertragungssteuereinrichtung 500 hereingesendet wurden, direkt über den Bus 506 zum Signalverarbeitungsabschnitt 534 gesendet. Die Daten werden durch den Signalverarbeitungsabschnitt 534 einer vorgegebenen Signalverarbeitung unterzogen und dann von einem Lese-/Schreib-Abschnitt 533 im CD-R-Laufwerk 532 gespeichert.
Es wird darauf hingewiesen, dass außer der CPU 510, 520 oder 530 in 23A, 23B bzw. 23C eine andere CPU zur Datenübertragungssteuerung durch die Datenübertragungssteuereinrichtung 500 vorgesehen werden kann.
Die Verwendung der Datenübertragungssteuereinrichtung dieser Ausführungsform in elektronischem Gerät ermöglicht eine Hochgeschwindigkeitsdatenübertragung. Wenn ein Benutzer daher einen Auftrag für einen Ausdruck von einem PC oder dgl. erteilen will, kann der Ausdruck mit nur einer geringen Zeitverzögerung ausgeführt werden. In gleicher Weise kann ein Benutzer ein gescanntes Bild mit nur einer geringen Zeitverzögerung nach Anweisung an den Scanner, ein Bild aufzunehmen, betrachten. Es können auch mit hoher Geschwindigkeit Daten aus einer CD-R ausgelesen oder Daten in eine CD-R geschrieben werden. Die vorliegende Erfindung erlaubt auch eine einfache Benutzung beispielsweise einer Mehrzahl Einheiten elektronischen Geräts, die an ein einziges Host-System angeschlossen sind, oder einer Mehrzahl Einheiten elektronischen Geräts, die an eine Mehrzahl Host-Systeme angeschlossen sind.
Die Verwendung der Datenübertragungssteuereinrichtung dieser Ausführungsform in elektronischem Gerät verringert ferner die Verarbeitungslast der auf der CPU laufenden Firmware, so dass eine kostengünstige CPU und langsame Busse verwendet werden können. Außerdem kann die Kapazität des RAM verkleinert werden, in dem Pakete gespeichert werden. Dadurch kann sichergestellt werden, dass elektronisches Gerät kostengünstiger und kompakter wird.
Es sei darauf hingewiesen, dass das elektronische Gerät, in dem eine Datenübertragungssteuerein richtung gemäß der vorliegenden Ausführungsform verwendet werden kann, nicht auf die oben beschriebenen Ausführungsformen beschränkt ist, so dass verschiedene andere Beispiele in Betracht gezogen werden können, wie z. B. verschiedene Typen optischer Diskettenlaufwerke (CD-ROM oder DVD), magnetooptische Diskettenlaufwerke (MO), Festplattenlaufwerke, Fernsehgeräte, Videorecorder, Videokameras, Audiogeräte, Telefone, Projektoren, PC, elektronische Datenbücher und spezielle Textprozessoren.
Es sei ebenfalls darauf hingewiesen, dass die vorliegende Erfindung nicht auf die hier beschriebenen Ausführungsformen beschränkt ist, sondern verschiedene Modifikationen innerhalb des Gültigkeitsbereichs der hier dargelegten Erfindung möglich sind.
Beispielsweise entspricht die Konfiguration der Datenübertragungssteuereinrichtung gemäß der vorliegenden Erfindung vorzugsweise der in 6 gezeigten, sie ist aber nicht auf diese beschränkt. Es kann auch z. B. die in 8 gezeigte Konfiguration verwendet werden.
In gleicher Weise wird die vorliegende Erfindung vorzugsweise auf Datenübertragung angewendet, wie sie vom IEEE 1394 Standard definiert ist, sie ist aber nicht darauf beschränkt. Beispielsweise kann die vorliegende Erfindung auch auf Datenübertragung gemäß Standards angewendet werden, die auf einem ähnlichen Konzept wie dem des IEEE 1394 oder auf Standards basieren, die aus dem IEEE 1394 entwickelt werden.

Claims

Datenübertragungssteuereinrichtung zur Übertragung von Daten zwischen einer Mehrzahl Knoten, die mit einem Bus verbunden sind, wobei die Datenübertragungssteuereinrichtung aufweist: ein Paketformungsmittel (160) zum Empfang einer Reihe Selbstidentifizierungspakete, die Pakete der physikalischen Schicht sind und von den Knoten übertragen werden, und zum Formen der übertragenen Reihe Selbstidentifizierungspakete zu einem Paket mit einem Rahmen aus Steuerinformationen für die Verwendung durch eine obere Schicht und aus Daten, die aus einer Zusammenstellung der übertragenen Reihe Selbstidentifizierungspakete gebildet werden; und ein Schreibmittel (180) zum Schreiben des geformten Pakets in ein Speichermittel (80); dadurch gekennzeichnet, dass das Paketformungsmittel ausgelegt ist, Fehlerprüfinformationen in jedem der Selbstidentifizierungspakete zu löschen, wenn jedes der Selbstidentifizierungspakete Fehlerprüfinformationen aufweist, wobei die Daten des Rahmens aus einer Zusammenstellung der Selbstidentifizierungspakete gebildet werden, bei denen in jedem die Fehlerprüfinformationen gelöscht worden sind, und das Paketformungsmittel (160) ausgelegt ist, auf Basis der Fehlerprüfinformationen zu bestimmen, ob ein Fehler in den von den Knoten übertragenen Selbstidentifizierungspaketen vorhanden ist oder nicht, und Statusinformationen an die Steuerinformationen anzufügen, um anzuzeigen, ob ein Fehler in den Selbstidentifizierungspaketen vorhanden ist oder nicht.
Datenübertragungssteuereinrichtung gemäß Anspruch 1, bei der das Paketformungsmittel (160) ausgelegt ist, Statusinformationen an Steuerinformationen des Pakets anzufügen, um anzuzeigen, ob Selbstidentifizierungspakete während einer Selbstidentifizierungsperiode empfangen worden sind oder nicht.
Datenübertragungssteuereinrichtung gemäß Anspruch 1 oder 2, ferner aufweisend: ein Paketteilungsmittel (180) zum Schreiben von Steuerinformationen des Pakets in einen Steuerinformationsbereich des Speichermittels (80) und von Daten des Pakets in einen Datenbereich des Speichermittels (80), wobei das Speichermittel (80) in den Steuerinformationsbereich und in den Datenbereich unterteilt ist, und direkt darauf zugegriffen werden kann, und ein Mittel (184) zum Anfügen eines Datenzeigers an die Steuerinformationen, der eine Adresse von in den Datenbereich zu schreibenden Daten anzeigt.
Datenübertragungssteuereinrichtung gemäß Anspruch 3, bei dem das Paketteilungsmittel (180) ausgelegt ist, Daten des Pakets, das durch Formen der Reihe Selbstidentifizierungspakete erhalten worden ist, in einen Bereich innerhalb des Speichermittels (80) zu schreiben, der Selbstidentifizierungspaketen zugeordnet ist.
Datenübertragungssteuereinrichtung gemäß einem der vorhergehenden Ansprüche, ferner aufweisend: ein Mittel zum Erfassen auf Basis von Statusinformation, die von einer unteren Schicht gesendet worden ist, ob die aktuelle Periode eine Selbstidentifizierungsperiode ist oder nicht; wobei das Paketformungsmittel (160) ausgelegt ist, ein Reihe von Paketen, die während der Selbstidentifizierungsperiode übertragen worden sind, als Selbstidentifizierungspakete zu betrachten, und die Reihe Selbstidentifizierungspakete zu formen.
Datenübertragungssteuereinrichtung gemäß einem der vorhergehenden Ansprüche, bei der die Datenübertragung gemäß dem IEEE 1394 Standard durchgeführt wird.
Elektronisches Gerät, aufweisend: eine Datenübertragungssteuereinrichtung (500) gemäß einem der vorhergehenden Ansprüche; eine Einrichtung (512) zur Durchführung einer vorgegebenen Verarbeitung von Daten, die von einem anderen Knoten über die Datenübertragungssteuereinrichtung (500) und den Bus empfangen worden sind; und eine Einrichtung (514; 533) zum Ausgeben oder Speichern von Daten, die der Verarbeitung unterzogen worden sind.
Elektronisches Gerät, aufweisend: eine Datenübertragungssteuereinrichtung (500) gemäß einem der Ansprüche 1 bis 6; eine Einrichtung (524; 534) zur Durchführung einer vorgegebenen Verarbeitung von Daten, die zu einem anderen Knoten über die Datenübertragungssteuereinrichtung (500) und den Bus gesendet werden soll; und eine Einrichtung (522; 533) zum Beschaffen von Daten, die der Verarbeitung zu unterziehen sind.