JP3494041B2 - データ転送制御装置及び電子機器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送制御装
置及びこれを含む電子機器に関する。

【０００２】

【背景技術及び発明が解決しようとする課題】近年、Ｉ
ＥＥＥ１３９４と呼ばれるインターフェース規格が脚光
を浴びている。このＩＥＥＥ１３９４は、次世代のマル
チメディアにも対応可能な高速シリアルバスインターフ
ェースを規格化したものである。このＩＥＥＥ１３９４
によれば、動画像などのリアルタイム性が要求されるデ
ータも扱うことができる。また、ＩＥＥＥ１３９４のバ
スには、プリンタ、スキャナ、ＣＤ−Ｒドライブ、ハー
ドディスクドライブなどのコンピュータの周辺機器のみ
ならず、ビデオカメラ、ＶＴＲ、ＴＶなどの家庭用電化
製品も接続できる。このため、電子機器のデジタル化を
飛躍的に促進できるものとして期待されている。

【０００３】このようなＩＥＥＥ１３９４の概要につい
ては、例えば「ＩＥＥＥ１３９４ハイ・パフォーマンス
・シリアルバスの概要」（Ｉｎｔｅｒｆａｃｅ Ａｐ
ｒ．１９９６の１〜１０頁）、「ＰＣ周辺機器用バス規
格群総覧」（Ｉｎｔｅｒｆａｃｅ Ｊａｎ．１９９７の
１０６頁〜１１６頁）、「ＩＥＥＥ１３９４−１９９５
（ＦｉｒｅＷｉｒｅ）のリアルタイム転送モードとマル
チメディア対応プロトコル」（Ｉｎｔｅｒｆａｃｅ Ｊ
ａｎ．１９９７の１３６〜１４６頁）に開示されてい
る。また、ＩＥＥＥ１３９４に準拠したデータ転送制御
装置としては、テキサス・インスツルメンツ社製のＴＳ
Ｂ１２ＬＶ３１などが知られている。

【０００４】しかしながら、このＩＥＥＥ１３９４に準
拠したデータ転送制御装置には次のような課題があるこ
とが判明した。

【０００５】即ち、現在のＩＥＥＥ１３９４規格によれ
ば最大で４００Ｍｂｐｓの転送速度が実現可能となって
いる。しかし、現実には、処理のオーバーヘッドの存在
に起因して、システム全体の実転送速度はこれよりもか
なり低くなっている。つまり、ＣＰＵ上で動作するファ
ームウェアやアプリケーションソフトが、送信データを
準備したり、受信データを取り込んだりするなどの処理
に多くの時間を要してしまい、バス上での転送速度が速
くても、結局、高速なデータ転送を実現できない。

【０００６】特に、周辺機器に組み込まれるＣＰＵは、
パーソナルコンピュータなどのホストシステムに組み込
まれるＣＰＵに比べて処理能力が低い。このため、ファ
ームウェアやアプリケーションソフトの処理のオーバー
ヘッドの問題は、非常に深刻なものとなる。従って、こ
のようなオーバーヘッドの問題を効果的に解消できる技
術が望まれている。

【０００７】本発明は、以上のような技術的課題に鑑み
てなされたものであり、その目的とするところは、ファ
ームウェアやアプリケーションソフトなどの処理のオー
バーヘッドを軽減し、小規模なハードウェアで高速なデ
ータ転送を実現できるデータ転送制御装置及びこれが用
いられる電子機器を提供することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明は、バスに接続される複数のノード間でのデー
タ転送のためのデータ転送制御装置であって、各ノード
の基本情報が格納される自己識別パケットが各ノードか
ら転送されてきた場合に、該自己識別パケットを診断
し、所与の管理機能を有するマネージャになるべきノー
ドを診断結果に基づき自動検出する回路と、検出された
ノードの識別番号を該ノードの自己識別パケットの基本
情報の中から取得し、該識別番号を保持する第１の保持
手段とを含むことを特徴とする。

【０００９】本発明によれば、所与のマネージャになる
べきノードの識別番号がハードウェアにより自動検出さ
れ、その識別番号が、例えばレジスタ、半導体メモリな
どにより構成される第１の保持手段に保持される。従っ
て、データ転送を制御するファームウェアなどの処理負
担を軽減することが可能になる。これにより、実転送速
度の向上や、装置の低コスト化などを期待できるように
なる。

【００１０】また本発明は、ノードの接続トポロジーに
おいてルートノードから遠いノードから順に自己識別パ
ケットが転送されてくる場合において、自己識別パケッ
トを転送してきたノードが、前記所与の管理機能を有す
るマネージャになれる資格を有するノードであると自己
識別パケットの基本情報に基づき判断された場合には、
該ノードの識別番号を前記第１の保持手段に上書きする
ことを特徴とする。このように自己識別パケットが送ら
れてくる順序をうまく利用することで、マネージャにな
るノードを、より簡易に検出できるようになる。

【００１１】また本発明は、下層から送られてくるステ
ータス情報に基づいて自己識別期間中か否かを検出する
回路を含み、自己識別期間中に送られてきたパケットを
自己識別パケットと見なし、該自己識別パケットに基づ
いてマネージャになるべきノードの自動検出を行うこと
を特徴とする。このようにすれば、処理対象となるパケ
ットが自己識別パケットか否かを簡易に検出できるよう
になり、ハードウェアの小規模化を図れる。

【００１２】また本発明は、マネージャとなるノードの
識別番号が自身のノードの識別番号と一致した場合に、
自身のノードが前記所与の管理機能を有するマネージャ
であることを示す情報を保持する第２の保持手段を含む
ことを特徴とする。このようにすれば、自身のノードが
所与の管理機能を有するマネージャか否かを容易に知る
ことができるようになる。

【００１３】また本発明は、自身のノードの識別番号が
確定したことを条件にアクティブになる第１の信号と自
己識別期間が終了したことを条件にアクティブになる第
２の信号の両方を用いて、マネージャとなるノードの識
別番号が自身のノードの識別番号と一致したか否かを判
断することを特徴とする。第１の信号を用いることで、
自己識別期間が終了した後に自身のノードの識別番号が
確定した場合にも、適正に対処できるようになる。ま
た、第２の信号を用いることで、自身のノードの識別番
号が確定した後に、マネージャになるノードが変更した
場合にも、適正に対処できるようになる。

【００１４】また本発明は、サブアクションギャップを
検出したことを条件にアクティブになる第３の信号を用
いて、マネージャとなるノードの識別番号が自身のノー
ドの識別番号と一致したか否かを判断することを特徴と
する。このようにすれば、自身のノードの識別番号が必
ず自己識別期間中に確定するような物理層のデバイスと
の組み合わせにおいて、簡素な回路構成で、マネージャ
となるノードの識別番号と自身のノードの識別番号の一
致を適正に検出できるようになる。

【００１５】また本発明は、前記第１の保持手段から前
記所与の管理機能を有するマネージャになるノードの識
別番号を読み出し、読み出された識別番号を利用してデ
ータ転送を制御する手段を含むことを特徴とする。この
ようなデータ転送制御手段としては、例えば中央処理ユ
ニット上で動くファームウェアなどを考えることができ
る。

【００１６】なお本発明では、前記所与の管理機能を有
するマネージャが、ＩＥＥＥ１３９４規格におけるアイ
ソクロナスリソースマネージャであることが望ましい。

【００１７】また本発明に係る電子機器は、上記のいず
れかのデータ転送制御装置と、前記データ転送制御装置
及びバスを介して他のノードから受信したデータに所与
の処理を施す装置と、処理が施されたデータを出力又は
記憶するための装置とを含むことを特徴とする。また本
発明に係る電子機器は、上記のいずれかのデータ転送制
御装置と、前記データ転送制御装置及びバスを介して他
のノードに送信するデータに所与の処理を施す装置と、
処理が施されるデータを取り込むための装置とを含むこ
とを特徴とする。

【００１８】本発明によれば、他のノードから転送され
たデータを電子機器において出力したり記憶したりする
処理、電子機器において取り込んだデータを他のノード
に転送したりする処理を高速化することが可能になる。
また、本発明によれば、データ転送を制御するファーム
ウェアなどの処理負担が軽減されるため、電子機器の低
コスト化、小規模化などを図ることも可能になる。

【００１９】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて図面を用いて詳細に説明する。

【００２０】１．ＩＥＥＥ１３９４ まず、ＩＥＥＥ１３９４の概要について簡単に説明す
る。

【００２１】１．１ データ転送速度、接続トポロジー ＩＥＥＥ１３９４（ＩＥＥＥ１３９４−１９９５、ＩＥ
ＥＥ１３９４．Ａ）では１００〜４００Ｍｂｐｓの高速
なデータ転送が可能となっている（ＩＥＥＥ１３９４．
Ｂでは８００〜３２００Ｍｂｐｓ）。また、転送速度が
異なるノードをバスに接続することも許される。

【００２２】各ノードはツリー状に接続されており、１
つのバスに最大で６３個のノードが接続可能になってい
る。なお、バスブリッジを利用すれば約６４０００個の
ノードを接続することも可能である。

【００２３】電源が投入されたり、途中でデバイスの抜
き差しが発生すると、バスリセットが発生し、接続トポ
ロジーに関する情報が全てクリアされる。そして、バス
リセット後、ツリー識別（ルートノードの決定）、自己
識別が行われる。その後、アイソクロナスリソースマネ
ージャ、サイクルマスタ、バスマネージャ等の管理ノー
ドが決定される。そして、通常のパケット転送が開始さ
れる。

【００２４】１．２ 転送方式 ＩＥＥＥ１３９４では、パケットの転送方式として、信
頼性が要求されるデータの転送に好適な非同期転送と、
リアルタイム性が要求される動画像や音声などのデータ
の転送に好適なアイソクロナス転送が用意されている。

【００２５】図１（Ａ）に、非同期サブアクションの例
を示す。１つのサブアクションは、調停、パケット転
送、アクノリッジメントからなる。即ち、データ転送に
先立って、まず、バスの使用権に関する調停が行われ
る。そしてソース（転送元）ノードからデスティネーシ
ョン（転送先）ノードにパケットが転送される。このパ
ケットのヘッダにはソースＩＤとデスティネーションＩ
Ｄが含まれる。デスティネーションノードは、このデス
ティネーションＩＤを読んで、自ノード宛のパケットか
否かを判断する。デスティネーションノードは、パケッ
トを受け取ると、ソースノードにアクノリッジメント
（ＡＣＫ）のパケットを返す。

【００２６】パケット転送とＡＣＫの間にはアクノリッ
ジギャップが存在する。また、１つのサブアクションと
次のサブアクションの間にはサブアクションギャップが
存在する。そして、サブアクションギャップに相当する
一定のバス・アイドル時間が経過しないと、次のサブア
クションの調停を開始できない。これによりサブアクシ
ョン相互の衝突が回避される。

【００２７】図１（Ｂ）に、アイソクロナスサブアクシ
ョンの例を示す。アイソクロナス転送はブロードキャス
ト（バスに接続される全てのノードに転送）で実行され
るため、パケット受信時にＡＣＫは返送されない。ま
た、アイソクロナス転送では、ノードＩＤではなくチャ
ネル番号を使用してパケット転送が行われる。なお、サ
ブアクション間にはアイソクロナスギャップが存在す
る。

【００２８】図１（Ｃ）に、データ転送時のバスの様子
を示す。アイソクロナス転送は、サイクルマスタが一定
周期毎にサイクルスタートパケットを発生することで開
始する。これにより、１つのチャネル当たり、１２５μ
s毎に少なくとも１つのパケットを転送できるようにな
る。この結果、動画像や音声などのリアルタイム性が要
求されるデータの転送が可能になる。

【００２９】非同期転送はアイソクロナス転送の合間に
行われる。即ち、アイソクロナス転送の方が非同期転送
よりも優先順位が高くなっている。これは、図１（Ｃ）
に示すように、アイソクロナスギャップの時間を、非同
期転送のサブアクションギャップの時間よりも短くする
ことで実現される。

【００３０】１．３ ツリー識別 ツリー識別はバスリセットの後に行われる。ツリー識別
によりノード間の親子関係やルートノードが決定され
る。

【００３１】まず、リーフノード（１つのノードにしか
接続されていないノード）が、隣接するノードに、ペア
レントノーティファイを送る。例えば図２（Ａ）のよう
にノードＡ、Ｂ、Ｃ、Ｄ、Ｅが接続されている場合に
は、ノードＡからノードＢに、ノードＤ及びＥからノー
ドＣに、ペアレントノーティファイ（ＰＮ）が送られ
る。

【００３２】ペアレントノーティファイを受け取ったノ
ードは、送り元のノードを自身の子と認知する。そし
て、チャイルドノーティファイをそのノードに送る。例
えば図２（Ａ）では、ノードＢからノードＡに、ノード
ＣからノードＤ及びＥにチャイルドノーティファイ（Ｃ
Ｎ）が送られる。これによってノードＢ、Ａ間、ノード
Ｃ、Ｄ間、ノードＣ、Ｅ間の親子関係が決定する。

【００３３】ノードＢ、Ｃの親子関係は、どちらが先に
ペアレントノーティファイを送ったかで決定される。例
えば図２（Ｂ）のように、ノードＣの方が先にペアレン
トノーティファイを送ると、ノードＢが親になりノード
Ｃが子になる。

【００３４】ポートの接続先の全てのノードが自身の子
となるノードがルートになる。図２（Ｂ）では、ノード
Ｂがルートになる。なお、ＩＥＥＥ１３９４では、全て
のノードがルートになる可能性がある。

【００３５】１．４ 自己識別 ツリー識別の後、自己識別が行われる。自己識別におい
ては、接続トポロジーにおいてルートノードから遠いノ
ードから順にセルフＩＤパケットが転送される。

【００３６】より具体的には、例えば図３において、ま
ず、ルートノードＢのポート１（番号の小さいポート）
に接続されるノードＡが、セルフＩＤパケット（自己識
別パケット）を全てのノードにブロードキャストする。

【００３７】次に、ルートノードＢのポート２（番号が
大きいポート）に接続されるノードＣが選択され、この
ノードＣのポート１（番号の小さいポート）に接続され
るノードＤがセルフＩＤパケットをブロードキャストす
る。次に、ノードＣのポート２（番号の大きいポート）
に接続されるノードＥがセルフＩＤパケットをブロード
キャストし、その後、ノードＣがブロードキャストす
る。最後に、ルートであるノードＢがセルフＩＤパケッ
トをブロードキャストし、自己識別が完了する。

【００３８】セルフＩＤパケットには各ノードのＩＤが
含まれる。ブロードキャストを行う時点で他のノードか
ら受け取ったセルフＩＤパケットの個数が、この各ノー
ドのＩＤとなる。例えば図３では、ノードＡがブロード
キャストを行う時点では、どのノードもセルフＩＤパケ
ットを発していないため、ノードＡのＩＤは０になる。
ノードＡは、このＩＤ＝０をセルフＩＤパケットに含ま
せてブロードキャストする。また、ノードＤがブロード
キャストを行う時点では、ノードＡのみがセルフＩＤパ
ケットを発している。このため、ノードＤのＩＤは１に
なる。同様に、ノードＥ、Ｃ、ＢのＩＤは、各々、２、
３、４になる。

【００３９】図４（Ａ）にセルフＩＤパケットのフォー
マットを示す。同図に示すようにセルフＩＤパケットに
は各ノードの基本情報が含まれる。具体的には、各ノー
ドのＩＤ（ＰＨＹ＿ＩＤ）、リンク層がアクティブか否
か（Ｌ）、ギャップカウント（ｇａｐ＿ｃｎｔ）、転送
速度（ｓｐ）、アイソクロナスリソースマネージャにな
れる能力を有するか否か（Ｃ）、電力状態（ｐｗｒ）、
ポートの状態（ｐ０、ｐ１、ｐ２）などに関する情報が
含まれる。

【００４０】なお、図４（Ｂ）に、ノードのポート数が
４個以上の場合に使用されるセルフＩＤパケット＃１、
＃２、＃３のフォーマットを示す。ポート数が４〜１１
個の場合にはセルフＩＤパケット＃０（図４（Ａ））及
び＃１が、１２〜１９個の場合にはセルフＩＤパケット
＃０、＃１及び＃２が、２０〜２７個の場合にはセルフ
ＩＤパケット＃０、＃１、＃２及び＃３が使用されるこ
とになる。

【００４１】また、図４（Ｃ）、（Ｄ）に、セルフＩＤ
パケットと同様に、物理層のパケットであるリンクオン
パケット、ＰＨＹ構成パケットのフォーマットを示す。

【００４２】１．５ アイソクロナスリソースマネージ
ャ アイソクロナスリソースマネージャ（ＩＲＭ）は以下の
管理機能を有する。

【００４３】第１に、アイソクロナス転送に必要な種々
のリソースを提供する。例えば、チャネル番号レジスタ
や帯域幅レジスタを提供する。第２に、バスマネージャ
のＩＤを示すレジスタを提供する。第３に、バスマネー
ジャがいない場合に、簡易的なバスマネージャとなる役
割を有する。

【００４４】ＩＲＭになれる能力を有し（アイソクロナ
スリソースを管理する能力を有し）、且つ、動作状態に
なっている（リンク層がアクティブになっている）ノー
ドの中で（ＩＲＭになれる資格を有するノードの中
で）、ルートに最も近い（ＩＤが最も大きい）ノードが
ＩＲＭになる。より、具体的には、図４（Ａ）のセルフ
ＩＤパケットにおいて、ＩＲＭになれる能力を有するか
否かを示すＣ（ＣＯＮＴＥＮＤＥＲ）ビットと、リンク
層がアクティブか否かを示すＬ（ＬＩＮＫ＿ＡＣＴＩＶ
Ｅ）ビットが共に１になっているノードの中で、ルート
に一番近いノード（ＰＨＹ＿ＩＤが一番大きいノード）
がＩＲＭになる。例えば、ルートノードのセルフＩＤパ
ケットのＣビットとＬビットが１の場合には、ルートノ
ードがＩＲＭになる。

【００４５】１．６ サイクルマスタ、バスマネージャ サイクルマスタは、図１（Ｃ）に示すサイクルスタート
パケットを送信する役割を有し、ルートノードがサイク
ルマスタになる。

【００４６】バスマネージャは、トポロジーマップ（各
ノードの接続状態）の作成、スピードマップの作成、バ
スの電力管理、サイクルマスタの決定、ギャップカウン
トの最適化などの仕事を行う。

【００４７】１．７ プロトコル構成 図５を用いて、ＩＥＥＥ１３９４のプロトコル構成（層
構造）について説明する。

【００４８】ＩＥＥＥ１３９４のプロトコルは、物理
層、リンク層、トランザクション層により構成される。
また、シリリアルバスマネージメントは、物理層、リン
ク層、トランザクション層をモニターしたり制御したり
するものであり、ノードの制御やバスのリソース管理の
ための種々の機能を提供する。

【００４９】物理層は、リンク層により使用されるロジ
カルシンボルを電気信号に変換したり、バスの調停を行
ったり、バスの物理的インターフェースを定義する。

【００５０】リンク層は、アドレッシング、データチェ
ック、データフレーミング、サイクル制御などを提供す
る。

【００５１】トランザクション層は、リード、ライト、
ロックなどのトランザクションを行うためのプロトコル
を定義する。

【００５２】物理層及びリンク層は、通常、データ転送
制御装置（インターフェースチップ）などのハードウェ
アにより実現される。また、トランザクション層は、Ｃ
ＰＵ上で動作するファームウェアや、ハードウェアによ
り実現される。

【００５３】２．全体構成 次に、本実施形態の全体構成について図６を用いて説明
する。

【００５４】図６において、ＰＨＹインターフェース１
０は、物理層のプロトコルを実現するＰＨＹチップとの
インターフェースを行う回路である。

【００５５】リンクコア２０は、リンク層のプロトコル
やトランザクション層のプロトコルの一部を実現する回
路である。レジスタ２２は、これらのプロトコルを実現
したりリンクコア２０を制御するためのレジスタであ
る。

【００５６】ＦＩＦＯ（ＡＴＦ）３０、ＦＩＦＯ（ＩＴ
Ｆ）３２、ＦＩＦＯ（ＲＦ）３４は、各々、非同期送信
用、アイソクロナス送信用、受信用のＦＩＦＯであり、
例えばレジスタや半導体メモリなどのハードウェアによ
り構成される。本実施形態では、これらのＦＩＦＯ３
０、３２、３４の段数は非常に少ない。例えば１つのＦ
ＩＦＯの段数は、好ましくは３段以下であり、更に好ま
しくは２段以下となる。

【００５７】ＤＭＡＣ４０、４２、４４は、各々、ＡＴ
Ｆ、ＩＴＦ、ＲＦ用のＤＭＡコントローラである。これ
らのＤＭＡＣ４０、４２、４４を用いることで、ＣＰＵ
６６に介入されることなく、ＲＡＭ８０とリンクコア２
０との間でのデータ転送が可能になる。なお、レジスタ
４６は、ＤＭＡＣ４０、４２、４４などを制御するレジ
スタである。

【００５８】ポートインターフェース５０は、アプリケ
ーション層のデバイス（例えばプリンタの印字処理を行
うデバイス）とのインターフェースを行う回路である。
本実施形態では、このポートインターフェース５０を用
いて、例えば８ビットのデータ転送が可能になってい
る。

【００５９】ＦＩＦＯ（ＰＦ）５２は、アプリケーショ
ン層のデバイスとの間でのデータ転送のためのＦＩＦＯ
であり、ＤＭＡＣ５４は、ＰＦ用のＤＭＡコントローラ
である。レジスタ５６は、ポートインターフェース５０
やＤＭＡＣ５４を制御するレジスタである。

【００６０】ＣＰＵインターフェース６０は、データ転
送制御装置をコントロールするＣＰＵ６６とのインター
フェースを行う回路である。ＣＰＵインターフェース６
０は、アドレスデコーダ６２、データ同期化回路６３、
割り込みコントローラ６４を含む。クロック制御回路６
８は、本実施形態で使用されるクロックを制御するもの
であり、ＰＨＹチップから送られてくるＳＣＬＫや、マ
スタークロックであるＨＣＬＫが入力される。

【００６１】バッファマネージャ７０は、ＲＡＭ８０と
のインターフェースを管理する回路である。バッファマ
ネージャ７０は、バッファマネージャの制御のためのレ
ジスタ７２、ＲＡＭ８０へのバス接続を調停する調停回
路７４、各種の制御信号を生成するシーケンサ７６を含
む。

【００６２】ＲＡＭ８０は、ランダムアクセス可能なパ
ケット記憶手段として機能するものであり、その機能は
例えばＳＲＡＭ、ＤＲＡＭなどにより実現される。そし
て、本実施形態では、図７に示すように、このＲＡＭ８
０がヘッダ領域（広義には制御情報領域）とデータ領域
に分離されている。そして、パケットのヘッダ（広義に
は制御情報）は図７のヘッダ領域に格納され、パケット
のデータはデータ領域に格納される。

【００６３】なおＲＡＭ８０は、本実施形態のデータ転
送制御装置に内蔵させることが特に望ましいが、その一
部又は全部を外付けにすることも可能である。

【００６４】バス９０（或いはバス９２、９４）は、ア
プリケーションに接続されるものである（第１のバ
ス）。またバス９６（或いはバス９８）はデータ転送制
御装置をコントロールするためのものであり、データ転
送制御装置をコントロールするデバイス（例えばＣＰ
Ｕ）に電気的に接続される（第２のバス）。またバス１
００（或いはバス１０２、１０４、１０５、１０６、１
０７、１０８、１０９）は、物理層のデバイス（例えば
ＰＨＹチップ）に電気的に接続されるものである（第３
のバス）。また、バス１１０は、ランダムアクセス可能
な記憶手段であるＲＡＭに電気的に接続されるものであ
る（第４のバス）。

【００６５】バッファマネージャ７０の調停回路７４
は、ＤＭＡＣ４０、ＤＭＡＣ４２、ＤＭＡＣ４４、ＣＰ
Ｕインターフェース６０、ＤＭＡＣ５４からのバスアク
セス要求の調停を行う。そして、この調停結果に基づい
て、各々、バス１０５、１０７、１０９、９８、９４の
いずれかと、ＲＡＭ８０のバス１１０との間にデータの
経路が確立される（第１、第２、第３のバスのいずれか
と第４のバスとの間にデータ経路が確立される）。

【００６６】本実施形態の１つの特徴は、ランダムアク
セスが可能でありパケットを格納するＲＡＭ８０を設け
ると共に、互いに分離されるバス９０、９６、１００
と、これらのバスをＲＡＭ８０のバス１１０に接続する
ための調停回路７４とを設けた点にある。

【００６７】例えば図８に、本実施形態と構成の異なる
データ転送制御装置の例を示す。このデータ転送制御装
置では、リンクコア９０２は、ＰＨＹインターフェース
９００、バス９２２を介してＰＨＹチップと接続され
る。また、リンクコア９０２は、ＦＩＦＯ９０４、９０
６、９０８、ＣＰＵインターフェース９１０、バス９２
０を介してＣＰＵ９１２に接続される。そして、ＣＰＵ
９１２は、バス９２４を介して、ＣＰＵにローカルなメ
モリであるＲＡＭ９１４に接続される。

【００６８】なお、ＦＩＦＯ９０４、９０６、９０８
は、図６のＦＩＦＯ３０、３２、３４と異なり、非常に
段数の多いものとなる（例えば１つのＦＩＦＯが１６段
程度）。

【００６９】図８の構成のデータ転送制御装置を用いた
場合のデータ転送の手法について図９を用いて説明す
る。ＰＨＹチップ９３０を介して他のノードから送られ
てきた受信パケットは、バス９２２、データ転送制御装
置９３２、バス９２０を介してＣＰＵ９１２が受け取
る。そして、ＣＰＵ９１２は、受け取った受信パケット
をバス９２４を介してＲＡＭ９１４に書き込む。そし
て、ＣＰＵ９１２は、受信パケットをアプリケーション
層が使用できるように加工し、バス９２６を介してアプ
リケーション層のデバイス９３４に転送する。

【００７０】一方、アプリケーション層のデバイス９３
４からのデータを転送する場合には、ＣＰＵ９１２は、
このデータをＲＡＭ９１４に書き込む。そして、ＲＡＭ
９１４のデータにヘッダを付加することでＩＥＥＥ１３
９４に準拠したパケットを生成する。そして生成された
パケットは、データ転送制御装置９３２、ＰＨＹチップ
９３０などを介して他のノードに送信される。

【００７１】しかしながら、このようなデータ転送手法
によると、ＣＰＵ９１２の処理負荷が非常に重くなる。
従って、ノード間を接続するシリアルバスの転送速度が
高速になっても、ＣＰＵ９１２の処理のオーバーヘッド
などに起因して、システム全体の実転送速度は低くな
り、結局、高速なデータ転送を実現できない。

【００７２】このような問題を解決する１つの手法とし
て、図１０に示すように、データ転送制御装置９３２と
ＲＡＭ９１４との間でのデータ転送や、ＲＡＭ９１４と
アプリケーション層のデバイス９３４との間でのデータ
転送を、ハードウェアＤＭＡにより実現する手法も考え
られる。

【００７３】しかしながら、この手法では、ＣＰＵバス
９２８が、データ転送制御装置９３２、ＲＡＭ９１４間
でのデータ転送、ＲＡＭ９１４、ＣＰＵ９１２間でのデ
ータ転送、ＲＡＭ９１４、アプリケーション層デバイス
９３４間でのデータ転送に使用されることになる。従っ
て、システム全体のデータ転送の高速化を図ろうとする
と、ＣＰＵバス９２８としてＰＣＩバスのような高速な
バスを使用しなければならなくなり、これは、データ転
送制御装置を使用する電子機器の高コスト化を招く。

【００７４】これに対して、本実施形態では図１１に示
すように、データ転送制御装置１２０、アプリケーショ
ン層デバイス１２４間のバス９０と、ＣＰＵバス９６
と、データ転送制御装置１２０、ＲＡＭ８０間のバス１
１０とが互いに分離されている。従って、ＣＰＵバス９
６をデータ転送の制御のみに使用できるようになる。ま
た、バス９０を占有して、データ転送制御装置１２０、
アプリケーション層デバイス１２４間でデータ転送を行
うことができるようになる。例えば、データ転送制御装
置１２０が組み込まれる電子機器がプリンタである場合
には、バス９０を占有して印字データを転送できるよう
になる。この結果、ＣＰＵ６６の処理負荷を軽減でき、
システム全体の実転送速度を高めることができる。また
ＣＰＵ６６として安価なものを採用できると共に、ＣＰ
Ｕバス９６として高速なバスを使用する必要性がなくな
る。このため、電子機器の低コスト化、小規模化を図れ
るようになる。

【００７５】３．ＩＲＭ自動検出 さて、本実施形態のデータ転送制御装置は、ＩＲＭの自
動検出機能を有している。この機能は図６のリンクコア
２０により実現される。

【００７６】図１２に、リンクコア２０の構成の一例を
示す。なお図１２では、ＩＲＭ自動検出に関係ない回路
ブロックについては省略している。

【００７７】リンクコア２０は、バス監視回路１３０、
直列・並列変換回路１３２、ＩＲＭ検出回路１４０を含
む。そして、ＩＲＭ検出回路１４０は、パケット診断回
路１４２、ＰＨＹＩＤレジスタ１４４、ＩＲＭＩＤレジ
スタ１４６、ＷＩＲＭ生成回路１４８、ＷＩＲＭレジス
タ１５０を含む。

【００７８】ここで、バス監視回路１３０は、ＰＨＹイ
ンターフェース１０を介してＰＨＹチップに接続される
８ビット幅のデータバスＤ、２ビット幅のコントロール
バスＣＴＬを監視する回路である。

【００７９】直列・並列変換回路１３２は、データバス
Ｄのデータを３２ビットのデータに変換する回路であ
る。例えば、転送速度が４００Ｍｂｐｓの場合には８ビ
ットのデータが３２ビットのデータに、２００Ｍｂｐｓ
の場合には４ビットのデータが３２ビットのデータに、
１００Ｍｂｐｓの場合には２ビットのデータが３２ビッ
トのデータに変換される。

【００８０】パケット診断回路１４２は、セルフＩＤパ
ケットなどのパケットを診断する回路である。

【００８１】ＰＨＹＩＤレジスタ１４４は、自身のノー
ドのＩＤ（ＰＨＹ＿ＩＤ）を保持するものである。ま
た、ＩＲＭＩＤレジスタ１４６は、ＩＲＭになれる資格
のあるノードのＩＤ（ＩＲＭ＿ＩＤ）が順次上書きされ
るレジスタである。なお、最終的には、ＩＲＭになった
ノードのＩＤがＩＲＭＩＤレジスタ１４６に保持される
ことになる。

【００８２】ＷＩＲＭ生成回路１４８は、ＰＨＹ＿ＩＤ
とＩＲＭ＿ＩＤが一致したか否かを検出し、一致した場
合には、自身がＩＲＭになったことを示す情報であるＷ
ＩＲＭ（ＷｏｎＩＲＭ）を生成する。そして、このＷＩ
ＲＭは、ＷＩＲＭレジスタ１５０に保持される。

【００８３】次に、ＩＲＭの自動検出処理の詳細につい
て、図１３のタイミング波形図を用いて説明する。図１
３は、ノード数が３であり、１番目にセルフＩＤパケッ
トを転送したノードが自身のノードであり、３番目にセ
ルフＩＤパケットを転送したノードがＩＲＭになる場合
の例である。

【００８４】まず、バス監視回路１３０が、セルフＩＤ
期間（バスリセットから１回目のサブアクションギャッ
プまでの期間）中か否かを判断し、セルフＩＤ期間中の
場合には図１３のＡ１に示すように、バスリセット中で
あることを示す信号ＢＲＩＰをＨレベルにする。

【００８５】セルフＩＤ期間中か否かは以下のようにし
て検出する。まず、バス監視回路１３０が、ＰＨＹチッ
プからの２ビットのＣＴＬを監視する。そして図１４
（Ａ）に示すようにＣＴＬが（０１）の場合には、図１
４（Ｂ）に示すようにＰＨＹチップからデータバスＤを
介してステータス情報が送られてくると判断する。この
ＰＨＹチップからＤを介して送られてくるステータス情
報の中のステータスビットの内容を調べることで、図１
４（Ｃ）に示すようにバスリセットがなされたか否か
（ビット２）、サブアクションギャップが来たか否か
（ビット１）などを判断できる。そして、バス監視回路
１３０は、バスリセットがなされたと判断すると、図１
３に示すようにＢＲＩＰをＨレベルにし、サブアクショ
ンギャップが来たと判断すると、ＢＲＩＰをＬレベルに
戻す。

【００８６】このＢＲＩＰのレベルを監視することで、
パケット診断回路１４２は、セルフＩＤ期間中か否かを
知ることができるようになる。そして、このセルフＩＤ
期間に送られてきたパケットをセルフＩＤパケットと見
なし、これらのセルフＩＤパケットを診断することでＩ
ＲＭの自動検出を行うことができるようになる。

【００８７】また、バス監視回路１３０は、ＣＴＬ及び
Ｄを用いて自身のノードのＩＤも取得する。即ち、ＰＨ
Ｙチップは、セルフＩＤ期間において自身のＩＤが確定
すると、このＩＤを含むセルフＩＤパケットをブロード
キャストすると共に、ＰＨＹチップが内蔵するレジスタ
にこのＩＤを格納する。このＰＨＹチップのレジスタの
内容は、図１４（Ｃ）に示すようにステータス情報のス
テータスビット８〜１５を見ることで知ることができ
る。従って、バス監視回路１３０は、自身のＩＤが確定
すると、ＣＴＬ及びＤを調べることで、そのＩＤを取得
できる。そして、取得したＩＤは、ＳＤ（Ｓｔａｔｕｓ
Ｄａｔａ）としてＰＨＹＩＤレジスタ１４４に出力され
る。なおＳＳは、ＳＤの取り込みタイミングを知らせる
ためのストローブ信号である。

【００８８】例えば図１３では、１番目にセルフＩＤパ
ケットを転送したノードが自身のノードである。従っ
て、取得した自身のＩＤを知らせるＳＤがＡ２のタイミ
ングで出力され、ＰＨＹＩＤレジスタ１４４は、このＳ
ＤをＳＳにより取り込む。これにより、Ａ３に示すよう
に、ＰＨＹＩＤレジスタ１４４は、自身のノードのＩＤ
であるＰＨＹ＿ＩＤを保持できるようになる。

【００８９】さて、図１４（Ｂ）に示すように、ＣＴＬ
が（１０）である場合には受信状態になり、ＰＨＹチッ
プからデータバスＤを介してセルフＩＤパケットが送ら
れてくる。直列・並列変換回路１３２は、これらのセル
フＩＤパケットのデータを３２ビットのデータであるＤ
Ｉに変換し、パケット診断回路１４２、ＩＲＭＩＤレジ
スタ１４６に出力する。

【００９０】なお、ＤＩＥは、ＤＩのデータが有効か無
効かを示す信号である（ＤＩＥがＨレベルの時に有
効）。このＤＩＥを調べることでパケット診断回路１４
２はパケットの区切りを知ることができる。また、ＤＩ
Ｓは、ＤＩの取り込みタイミングを知らせるためのスト
ローブ信号である。

【００９１】ＤＩを受けたパケット診断回路１４２は、
ＤＩに含まれる各ノードのセルフＩＤパケットを診断す
る。即ち図４（Ａ）のセルフＩＤパケットのＣビットと
Ｌビットを調べる。そしてＩＲＭになれる能力を有する
か否かを示すＣビットが１であり、且つ、リンク層がア
クティブか否かを示すＬビットが１である場合には、そ
のセルフＩＤパケットを送ったノードはＩＲＭになれる
資格があるとして、ＧＩＤ（ＧｅｔＩＤ）をＨレベルに
する。

【００９２】例えば図１３では、１番目にセルフＩＤパ
ケットを送ったノード（自身のノード）が、ＩＲＭにな
れる資格があるため、Ａ４のタイミングでＧＩＤがＨレ
ベルになる。そして、直列・並列変換回路１３２からＤ
Ｉを受けているＩＲＭＩＤレジスタ１４６は、このＧＩ
Ｄをストローブ信号として、Ａ５に示すように、１番目
のセルフＩＤパケットに含まれるＩＤを取得し、これを
保持する。

【００９３】また図１３では、３番目にセルフＩＤパケ
ットを送ったノードも、ＩＲＭになれる資格を有するた
め、Ａ６のタイミングでＧＩＤがＨレベルになる。そし
て、ＩＲＭＩＤレジスタ１４６は、このＧＩＤをストロ
ーブ信号として、Ａ７に示すように、３番目のセルフＩ
Ｄパケットに含まれるＩＤを取得し、これを前の内容に
上書きする。そして、図１３の場合には総ノード数が３
個であるため、３番目にセルフＩＤを送ったノードがＩ
ＲＭに確定する。

【００９４】即ち、セルフＩＤパケットはルートから遠
いノードから順（ＩＤが小さいノードから順）に送られ
てくる。また、ＩＲＭになるのは、ＩＲＭになれる資格
（Ｃビット及びＬビットが共に１）を有するノードの中
でルートに最も近いノードである（ルートノードがＩＲ
Ｍになれる資格を有する場合にはルートノードがＩＲ
Ｍ）。従って、ＩＲＭになれる資格を有するノードのＩ
ＤをＩＲＭＩＤレジスタ１４６に上書きしてゆけば、最
終的には、ＩＲＭに確定するノードのＩＤをＩＲＭＩＤ
レジスタ１４６に保持することが可能になる。

【００９５】以上のようにして本実施形態では、ＩＲＭ
になるノードのＩＤをハードウェアにより自動検出し、
保持することに成功している。

【００９６】また、本実施形態では、ＩＲＭになるノー
ドが自身のノードであるか否かを判定し、自身のノード
である場合にはそのことを示す情報を保持している。

【００９７】即ち、ＰＨＹＩＤレジスタ１４４は、自身
のノードのＩＤを示すＰＨＹ＿ＩＤをＷＩＲＭ生成回路
１４８に出力し、ＩＲＭＩＤレジスタ１４６は、ＩＲＭ
になるノード（正確にはＩＲＭになる可能性のあるノー
ド）のＩＤを示すＩＲＭ＿ＩＤをＷＩＲＭ生成回路１４
８に出力する。

【００９８】ＷＩＲＭ生成回路１４８は、これらのＰＨ
Ｙ＿ＩＤとＩＲＭ＿ＩＤを比較し、一致した場合にはＷ
ＩＲＭ（ＷｏｎＩＲＭ）をＨレベルにし、一致しない場
合にはＷＩＲＭをＬレベルにする。そして、このＷＩＲ
ＭはＷＩＲＭレジスタ１５０に保持される。

【００９９】この際、本実施形態では、自身のノードの
ＩＤが確定したことを条件にアクティブになる信号であ
るＧＰＩＤ（ＧｏｔＰｈｙＩＤ）と、セルフＩＤ期間が
終了したことを条件にアクティブになる信号であるＥＳ
ＩＤ（ＥｎｄＳｅｌｆＩＤ）の両方を用いて、ＰＨＹ＿
ＩＤとＩＲＭ＿ＩＤを比較している。

【０１００】ここで、前者のＧＰＩＤは、ＰＨＹＩＤレ
ジスタ１４４が、例えば信号ＳＳなどを用いて生成す
る。また後者のＥＳＩＤは、パケット診断回路１４２
が、例えば信号ＢＲＩＰなどを用いて生成する。

【０１０１】例えば図１３では、Ａ８に示すように、Ｇ
ＰＩＤがＨレベルになったタイミングでＰＨＹ＿ＩＤと
ＩＲＭ＿ＩＤが比較される。そして比較の結果、両者が
一致しているため、ＷＩＲＭはＨレベルになる。またＡ
９に示すように、ＥＳＩＤがＨレベルになったタイミン
グでも、ＰＨＹ＿ＩＤとＩＲＭ＿ＩＤが比較される。そ
して比較の結果、両者が不一致であるため、ＷＩＲＭは
Ｌレベルに戻る。

【０１０２】即ち、ＩＲＭになるノードは、全てのノー
ドのセルフＩＤパケットを調べないと確定しない。この
ため、ＧＰＩＤがアクティブになるタイミングのみなら
ず、ＥＳＩＤがアクティブになるタイミング（セルフＩ
Ｄ期間が終了したタイミング）でも、ＰＨＹ＿ＩＤとＩ
ＲＭ＿ＩＤが一致するか否かを調べる必要がある。

【０１０３】図１５に、３番目にセルフＩＤパケットを
転送したノードが自身のノードであり、この自身のノー
ドがＩＲＭになる場合の例を示す。この場合、Ｂ１に示
すようにＥＳＩＤがアクティブになったタイミング、即
ちセルフＩＤ期間が終了したタイミングでは、自身のノ
ードのＩＤは確定していないことも有り得る。従って、
このタイミングでＰＨＹ＿ＩＤとＩＲＭ＿ＩＤを比較す
ると、これらは一致していないと判断され、ＷＩＲＭは
Ｌレベルのままになる。

【０１０４】一方、Ｂ２に示すように、ＧＰＩＤがアク
ティブになったタイミング、即ち自身のノードが確定し
たタイミングで、再度ＰＨＹ＿ＩＤとＩＲＭ＿ＩＤを比
較すると、これらは一致している。このため、Ｂ３に示
すように、ＷＩＲＭはＨレベルになる。これにより、３
番目にセルフＩＤパケットを送った自身のノードがＩＲ
Ｍになったことを、適正に検出できるようになる。

【０１０５】なお、ＧＰＩＤがアクティブになるタイミ
ング、即ち自身のノードのＩＤが確定するタイミング
が、セルフＩＤ期間の終了よりも以前になるようなＰＨ
Ｙチップ（物理層のデバイス）も存在し得る。このよう
なＰＨＹチップと本実施形態のデータ転送制御装置とを
組み合わせる場合には、セルフＩＤ期間の終了、即ちサ
ブアクションギャップの検出をもって、自身のノードが
ＩＲＭになったか否かを判断できる。

【０１０６】以上のように本実施形態によれば、ＩＲＭ
になるノードのＩＤを自動検出し、そのＩＤをＩＲＭＩ
Ｄレジスタ１４６に保持できると共に、自身のノードが
ＩＲＭになったことを示す情報（ＷＩＲＭ）もＷＩＲＭ
レジスタ１５０に保持できる。これにより、ＣＰＵ６６
上で動作するファームウェアなどの処理負担を格段に軽
減することに成功している。

【０１０７】即ち、アイソクロナス転送を行う場合に
は、アイソクロナス転送を行うチャネルの番号と帯域幅
をＩＲＭから取得する必要がある。従って、ファームウ
ェア（トランザクション層）は、ＩＲＭのＩＤを知る必
要がある。

【０１０８】しかしながら、これまでは、ＩＲＭのＩＤ
をハードウェアにより自動検出できなかったため、ファ
ームウェアが、セルフＩＤパケットに基づいてトポロジ
ーマップを作成し、このトポロジーマップに基づいてＩ
ＲＭのＩＤを検出する必要があった。

【０１０９】図８の構成のデータ転送制御装置を例にと
れば、ＣＰＵ９１２で動作するファームウェアは図１６
（Ａ）に示すような処理を行う必要がある。即ち、ファ
ームウェアは、セルフＩＤパケットを受信すると、これ
をＣＰＵ９１２にローカルに設けられたＲＡＭ９１４に
格納する（ステップＳ１、Ｓ２）。そして、ファームウ
ェアは、全てのセルフＩＤパケットの受信が完了すると
（ステップＳ３）、ＲＡＭ９１４から、受信したセルフ
ＩＤパケットをリードする（ステップＳ４）。そして、
トポロジーマップを作成するなどしてＩＲＭのＩＤをソ
フトウェアにより検出する（ステップＳ５）。このよう
にＩＲＭのＩＤを検出する処理は、ファームウェアにと
って非常に負荷の重い処理となる。

【０１１０】これに対して、本実施形態によれば、図１
６（Ｂ）のステップＴ１に示すように、ファームウェア
は、ＩＲＭのＩＤを知るためには図１２のＩＲＭＩＤレ
ジスタ１４６をリードするだけでよい。従って、ファー
ムウェアの処理負荷が非常に軽くなり、システム全体の
実転送速度の向上を期待できるようになる。

【０１１１】また、図１６（Ａ）では、受信した全ての
セルフＩＤパケットをＲＡＭに格納する必要がある。セ
ルフＩＤパケットは、ノードの個数に応じた個数だけ必
要であり、バスに６３個のノードが接続されると例えば
最小で６３個のセルフＩＤパケットを保持する必要があ
る。従って、セルフＩＤパケットをそのままＲＡＭに格
納すると、ＲＡＭの空き容量が減ってしまう。

【０１１２】これに対して、本実施形態によれば、セル
フＩＤパケットをＲＡＭに格納することなく、ＩＲＭを
自動検出することが可能になる。従って、ＲＡＭの使用
容量を節約することが可能となる。

【０１１３】なお、本実施形態においても、他の用途に
使用するためにセルフＩＤパケットをＲＡＭに格納する
ようにしてもよい。この場合には、ヘッダ（広義には制
御情報）と複数のセルフＩＤパケットの並びからなるデ
ータとによりフレームが構成されるパケットを生成し、
このパケットをＲＡＭに格納するようにすることが望ま
しい。更に、この場合、図４（Ａ）、（Ｂ）のセルフＩ
Ｄパケットの２クワドレット目のエラー検出情報（最初
の３２ビットの反転）の部分を削除したものの並びによ
りデータを構成することが望ましい。このようにするこ
とで、生成されるパケットのサイズを更に小さくするこ
とが可能になる。

【０１１４】４．電子機器 次に、本実施形態のデータ転送制御装置を含む電子機器
の例について説明する。

【０１１５】例えば図１７（Ａ）に電子機器の１つであ
るプリンタの内部ブロック図を示し、図１８（Ａ）にそ
の外観図を示す。ＣＰＵ（マイクロコンピュータ）５１
０はシステム全体の制御などを行う。操作部５１１はプ
リンタをユーザが操作するためのものである。ＲＯＭ５
１６には、制御プログラム、フォントなどが格納され、
ＲＡＭ５１８はＣＰＵ５１０のワーク領域として機能す
る。表示パネル５１９はプリンタの動作状態をユーザに
知らせるためのものである。

【０１１６】ＰＨＹチップ５０２、データ転送制御装置
５００を介して、パーソナルコンピュータなどの他のノ
ードから送られてきた印字データは、バス５０４を介し
て印字処理部５１２に直接送られる。そして、印字デー
タは、印字処理部５１２にて所与の処理が施され、プリ
ントヘッダなどからなる印字部（データを出力するため
の装置）５１４により紙に印字されて出力される。

【０１１７】図１７（Ｂ）に電子機器の１つであるスキ
ャナの内部ブロック図を示し、図１８（Ｂ）にその外観
図を示す。ＣＰＵ５２０はシステム全体の制御などを行
う。操作部５２１はスキャナをユーザが操作するための
ものである。ＲＯＭ５２６には制御プログラムなどが格
納され、ＲＡＭ５２８はＣＰＵ５２０のワーク領域とし
て機能する。

【０１１８】光源、光電変換器などからなる画像読み取
り部（データを取り込むための装置）５２２により原稿
の画像が読み取られ、読み取られた画像のデータは画像
処理部５２４により処理される。そして、処理後の画像
データがバス５０５を介してデータ転送制御装置５００
に直接送られる。データ転送制御装置５００は、この画
像データにヘッダなどを付加することでパケットを生成
し、ＰＨＹチップ５０２を介してパーソナルコンピュー
タなどの他のノードに送信する。

【０１１９】図１７（Ｃ）に電子機器の１つであるＣＤ
−Ｒドライブの内部ブロック図を示し、図１８（Ｃ）に
その外観図を示す。ＣＰＵ５３０はシステム全体の制御
などを行う。操作部５３１はＣＤ−Ｒをユーザが操作す
るためのものである。ＲＯＭ５３６には制御プログラム
などが格納され、ＲＡＭ５３８はＣＰＵ５３０のワーク
領域として機能する。

【０１２０】レーザ、モータ、光学系などからなる読み
取り＆書き込み部（データを取り込むための装置又はデ
ータを記憶するための装置）５３３によりＣＤ−Ｒ５３
２から読み取られたデータは、信号処理部５３４に入力
され、エラー訂正処理などの所与の信号処理が施され
る。そして、信号処理が施されたデータが、バス５０６
を介してデータ転送制御装置５００に直接送られる。デ
ータ転送制御装置５００は、このデータにヘッダなどを
付加することでパケットを生成し、ＰＨＹチップ５０２
を介してパーソナルコンピュータなどの他のノードに送
信する。

【０１２１】一方、ＰＨＹチップ５０２、データ転送制
御装置５００を介して、他のノードから送られてきたデ
ータは、バス５０６を介して信号処理部５３４に直接送
られる。そして、信号処理部５３４によりこのデータに
所与の信号処理が施され、読み取り＆書き込み部５３３
によりＣＤ−Ｒ５３２に記憶される。

【０１２２】なお、図１７（Ａ）、（Ｂ）、（Ｃ）にお
いて、ＣＰＵ５１０、５２０、５３０の他に、データ転
送制御装置５００でのデータ転送制御のためのＣＰＵを
別に設けるようにしてもよい。

【０１２３】本実施形態のデータ転送制御装置を電子機
器に用いることで、高速なデータ転送が可能になる。従
って、ユーザがパーソナルコンピュータなどによりプリ
ントアウトの指示を行った場合に、少ないタイムラグで
印字が完了するようになる。また、スキャナへの画像取
り込みの指示の後に、少ないタイムラグで読み取り画像
をユーザは見ることができるようになる。また、ＣＤ−
Ｒからのデータの読み取りや、ＣＤ−Ｒへのデータの書
き込みを高速に行うことができるようになる。更に、例
えば１つのホストシステムに複数の電子機器を接続して
利用したり、複数のホストシステムに複数の電子機器を
接続して利用したりすることも容易になる。

【０１２４】また本実施形態のデータ転送制御装置を電
子機器に用いることで、ＣＰＵ上で動作するファームウ
ェアの処理負荷が軽減される。従って、安価なＣＰＵや
低速のバスを用いることが可能になり、電子機器の低コ
スト化、小規模化を図ることが可能になる。

【０１２５】なお本実施形態のデータ転送制御装置を適
用できる電子機器としては、上記以外にも例えば、種々
の光ディスクドライブ（ＣＤＲＯＭ、ＤＶＤ）、光磁気
ディスクドライブ（ＭＯ）、ハードディスクドライブ、
ＴＶ、ＶＴＲ、ビデオカメラ、オーディオ機器、電話
機、プロジェクタ、パーソナルコンピュータ、電子手
帳、ワードプロセッサなど種々のものを考えることがで
きる。

【０１２６】なお、本発明は本実施形態に限定されず、
本発明の要旨の範囲内で種々の変形実施が可能である。

【０１２７】例えば、本発明のデータ転送制御装置の構
成は、図６に示す構成が特に望ましいが、これに限定さ
れるものではない。例えば、図８に示すような構成を採
用することも可能である。

【０１２８】また、本発明における所与の管理機能を有
するマネージャは、ＩＥＥＥ１３９４規格におけるアイ
ソクロナスリソースマネージャであることが特に望まし
いが、これに限定されるものではない。

【０１２９】また、本発明は、ＩＥＥＥ１３９４規格で
のデータ転送に適用されることが特に望ましいが、これ
に限定されるものではない。例えばＩＥＥＥ１３９４と
同様の思想に基づく規格やＩＥＥＥ１３９４を発展させ
た規格におけるデータ転送にも本発明は適用できる。

【０１３０】

【図面の簡単な説明】

【図１】図１（Ａ）、（Ｂ）、（Ｃ）は、非同期転送と
アイソクロナス転送について説明するための図である。

【図２】図２（Ａ）、（Ｂ）は、ツリー識別について説
明するための図である。

【図３】自己識別について説明するための図である。

【図４】図４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、セル
フＩＤパケットなどの物理層のパケットのフォーマット
を示す図である。

【図５】ＩＥＥＥ１３９４のプロトコル構成について示
す図である。

【図６】本実施形態のデータ転送制御装置の構成例を示
す図である。

【図７】ヘッダ（制御情報）領域とデータ領域の分離に
ついて説明するための図である。

【図８】本実施形態の比較例の構成例について示す図で
ある。

【図９】図８の構成によるデータ転送の手法について説
明するための図である。

【図１０】データ転送の手法の他の例について説明する
ための図である。

【図１１】本実施形態のデータ転送の手法について説明
するための図である。

【図１２】リンクコア（ＩＲＭ検出回路）の構成例につ
いて示す図である。

【図１３】ＩＲＭ検出の詳細な処理例について説明する
ためのタイミング波形図である。

【図１４】図１４（Ａ）、（Ｂ）、（Ｃ）は、コントロ
ールバスＣＴＬ、データバスＤ、ステータス情報（ステ
ータスビット）について説明するための図である。

【図１５】ＩＲＭ検出の詳細な処理例について説明する
ためのタイミング波形図である。

【図１６】図１６（Ａ）、（Ｂ）は、比較例と本実施形
態のファームウェアの処理について比較するための図で
ある。

【図１７】図１７（Ａ）、（Ｂ）、（Ｃ）は、種々の電
子機器の内部ブロック図の例である。

【図１８】図１８（Ａ）、（Ｂ）、（Ｃ）は、種々の電
子機器の外観図の例である。

【符号の説明】

１０ ＰＨＹインターフェース ２０ リンクコア ２２ レジスタ ３０ ＦＩＦＯ（ＡＴＦ） ３２ ＦＩＦＯ（ＩＴＦ） ３４ ＦＩＦＯ（ＲＦ） ４０ ＤＭＡＣ（ＡＴＦ用） ４２ ＤＭＡＣ（ＩＴＦ用） ４４ ＤＭＡＣ（ＲＦ用） ５０ ポートインターフェース ５２ ＦＩＦＯ（ＰＦ） ５４ ＤＭＡＣ（ＰＦ用） ５６ レジスタ ６０ ＣＰＵインターフェース ６２ アドレスデコーダ ６３ データ同期化回路 ６４ 割り込みコントローラ ６６ ＣＰＵ ６８ クロック制御回路 ７０ バッファマネージャ ７２ レジスタ ７４ 調停回路 ７６ シーケンサ ８０ ＲＡＭ（パケット記憶手段） ９０、９２、９４ バス（第１のバス） ９６、９８ バス（第２のバス） １００、１０２、１０４、１０５、 １０６、１０７、１０８、１０９ バス（第３のバス） １１０ バス（第４のバス） １２０ データ転送制御装置 １２２ ＰＨＹチップ １２４ アプリケーション層のデバイス １３０ バス監視回路 １３２ 直列・並列変換回路 １４０ ＩＲＭ検出回路 １４２ パケット診断回路 １４４ ＰＨＹＩＤレジスタ １４６ ＩＲＭＩＤレジスタ（第１の保持手段） １４８ ＷＩＲＭ生成回路 １５０ ＷＩＲＭレジスタ（第２の保持手段）

フロントページの続き (56)参考文献 特開 平８−8913（ＪＰ，Ａ) 特開 平10−70561（ＪＰ，Ａ) 特開 平10−229427（ＪＰ，Ａ) 特開 平10−285196（ＪＰ，Ａ) 特開 平10−290237（ＪＰ，Ａ) ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃ ｉｅｔｙ，ＩＥＥＥ Ｓｔａｎｄａｒｄ ｆｏｒ ａ Ｈｉｇｈ Ｐｅｒｆｏｒ ｍａｎｃｅ Ｓｅｒｉａｌ Ｂｕｓ，Ｉ ＥＥＥ Ｓｔｄ 1394−1995，米国，Ｉ ＥＥＥ，1996年 ８月30日，ｐ38−42 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/40

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 バスに接続される複数のノード間でのデ
   ータ転送のためのデータ転送制御装置であって、 各ノードの基本情報が格納される自己識別パケットが各
   ノードから転送されてきた場合に、該自己識別パケット
   を診断し、所与の管理機能を有するマネージャになるべ
   きノードを診断結果に基づき自動検出する回路と、 検出されたノードの識別番号を該ノードの自己識別パケ
   ットの基本情報の中から取得し、該識別番号を保持する
   第１の保持手段とを含むことを特徴とするデータ転送制
   御装置。
2. 【請求項２】 請求項１において、 ノードの接続トポロジーにおいてルートノードから遠い
   ノードから順に自己識別パケットが転送されてくる場合
   において、 自己識別パケットを転送してきたノードが、前記所与の
   管理機能を有するマネージャになれる資格を有するノー
   ドであると自己識別パケットの基本情報に基づき判断さ
   れた場合には、該ノードの識別番号を前記第１の保持手
   段に上書きすることを特徴とするデータ転送制御装置。
3. 【請求項３】 請求項１又は２において、 下層から送られてくるステータス情報に基づいて自己識
   別期間中か否かを検出する回路を含み、 自己識別期間中に送られてきたパケットを自己識別パケ
   ットと見なし、該自己識別パケットに基づいてマネージ
   ャになるべきノードの自動検出を行うことを特徴とする
   データ転送制御装置。
4. 【請求項４】 請求項１乃至３のいずれかにおいて、 マネージャとなるノードの識別番号が自身のノードの識
   別番号と一致した場合に、自身のノードが前記所与の管
   理機能を有するマネージャであることを示す情報を保持
   する第２の保持手段を含むことを特徴とするデータ転送
   制御装置。
5. 【請求項５】 請求項４において、 自身のノードの識別番号が確定したことを条件にアクテ
   ィブになる第１の信号と自己識別期間が終了したことを
   条件にアクティブになる第２の信号の両方を用いて、マ
   ネージャとなるノードの識別番号が自身のノードの識別
   番号と一致したか否かを判断することを特徴とするデー
   タ転送制御装置。
6. 【請求項６】 請求項４において、 サブアクションギャップを検出したことを条件にアクテ
   ィブになる第３の信号を用いて、マネージャとなるノー
   ドの識別番号が自身のノードの識別番号と一致したか否
   かを判断することを特徴とするデータ転送制御装置。
7. 【請求項７】 請求項１乃至６のいずれかにおいて、 前記第１の保持手段から前記所与の管理機能を有するマ
   ネージャになるノードの識別番号を読み出し、読み出さ
   れた識別番号を利用してデータ転送を制御する手段を含
   むことを特徴とするデータ転送制御装置。
8. 【請求項８】 請求項１乃至７のいずれかにおいて、 前記所与の管理機能を有するマネージャが、ＩＥＥＥ１
   ３９４規格におけるアイソクロナスリソースマネージャ
   であることを特徴とするデータ転送制御装置。
9. 【請求項９】 請求項１乃至８のいずれかのデータ転送
   制御装置と、 前記データ転送制御装置及びバスを介して他のノードか
   ら受信したデータに所与の処理を施す装置と、 処理が施されたデータを出力又は記憶するための装置と
   を含むことを特徴とする電子機器。
10. 【請求項１０】 請求項１乃至８のいずれかのデータ転
    送制御装置と、 前記データ転送制御装置及びバスを介して他のノードに
    送信するデータに所与の処理を施す装置と、 処理が施されるデータを取り込むための装置とを含むこ
    とを特徴とする電子機器。