DE69912545D1 - Schaltkreis mit einer einheit zum testen von verbindungen und ein verfahren zum testen von verbindungen zwischen einem ersten und zweiten elektronischen schaltkreis - Google Patents

Schaltkreis mit einer einheit zum testen von verbindungen und ein verfahren zum testen von verbindungen zwischen einem ersten und zweiten elektronischen schaltkreis

Info

Publication number
DE69912545D1
DE69912545D1 DE69912545T DE69912545T DE69912545D1 DE 69912545 D1 DE69912545 D1 DE 69912545D1 DE 69912545 T DE69912545 T DE 69912545T DE 69912545 T DE69912545 T DE 69912545T DE 69912545 D1 DE69912545 D1 DE 69912545D1
Authority
DE
Germany
Prior art keywords
circuit
testing
connections
connector
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69912545T
Other languages
English (en)
Other versions
DE69912545T2 (de
Inventor
Jong M De
M Muris
W Raaymakers
A Lousberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27239274&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69912545(D1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE69912545D1 publication Critical patent/DE69912545D1/de
Application granted granted Critical
Publication of DE69912545T2 publication Critical patent/DE69912545T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
DE69912545T 1998-02-02 1999-01-29 Schaltkreis mit einer einheit zum testen von verbindungen und ein verfahren zum testen von verbindungen zwischen einem ersten und zweiten elektronischen schaltkreis Expired - Lifetime DE69912545T2 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
EP98200288 1998-02-02
EP98200288 1998-02-22
EP98201482 1998-05-06
EP98201482 1998-05-06
EP98204042 1998-11-30
EP98204042 1998-11-30
PCT/IB1999/000172 WO1999039218A2 (en) 1998-02-02 1999-01-29 Circuit with interconnect test unit and a method of testing interconnects between a first and a second electronic circuit

Publications (2)

Publication Number Publication Date
DE69912545D1 true DE69912545D1 (de) 2003-12-11
DE69912545T2 DE69912545T2 (de) 2004-09-16

Family

ID=27239274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69912545T Expired - Lifetime DE69912545T2 (de) 1998-02-02 1999-01-29 Schaltkreis mit einer einheit zum testen von verbindungen und ein verfahren zum testen von verbindungen zwischen einem ersten und zweiten elektronischen schaltkreis

Country Status (6)

Country Link
US (2) US6622108B1 (de)
EP (1) EP0979418B1 (de)
JP (1) JP2001520780A (de)
KR (1) KR100574119B1 (de)
DE (1) DE69912545T2 (de)
WO (1) WO1999039218A2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174492B1 (en) 2001-04-12 2007-02-06 Cisco Technology, Inc. AC coupled line testing using boundary scan test methodology
WO2003016922A2 (en) 2001-08-16 2003-02-27 Koninklijke Philips Electronics N.V. Electronic circuit and method for testing
JP3955196B2 (ja) * 2001-09-05 2007-08-08 富士通株式会社 試験回路および半導体集積回路装置
US6813737B1 (en) * 2001-10-31 2004-11-02 Cisco Technology, Inc. Short circuited capacitor detection in AC coupled links using boundary scan test methodology
WO2004005946A2 (en) * 2002-07-08 2004-01-15 Koninklijke Philips Electronics N.V. Electronic circuit with test unit for testing interconnects
CN100390557C (zh) * 2002-08-30 2008-05-28 Nxp股份有限公司 具有嵌入的识别码的集成电路
US7155370B2 (en) * 2003-03-20 2006-12-26 Intel Corporation Reusable, built-in self-test methodology for computer systems
US7031868B2 (en) * 2003-09-15 2006-04-18 Rambus, Inc. Method and apparatus for performing testing of interconnections
US20050080581A1 (en) 2003-09-22 2005-04-14 David Zimmerman Built-in self test for memory interconnect testing
DE102007013075A1 (de) * 2007-03-19 2008-09-25 Qimonda Ag Testverfahren, integrierte Schaltung und Testsystem
CN102165328A (zh) * 2008-09-26 2011-08-24 Nxp股份有限公司 用于测试部分地组装的多管芯器件的方法、集成电路管芯和多管芯器件
US8093921B2 (en) * 2009-02-13 2012-01-10 Cisco Technology, Inc. Monitoring of interconnect reliability using a programmable device
NL1037457C2 (en) * 2009-11-10 2011-05-12 Jtag Technologies Bv A method of and an arrangement for testing connections on a printed circuit board.
NL2006759C2 (en) 2011-05-10 2012-11-13 Jtag Technologies Bv A method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards.
EP2557501B1 (de) * 2011-08-11 2016-03-16 Intel Deutschland GmbH Schaltungsanordnung und Prüfverfahren dafür
US9500700B1 (en) * 2013-11-15 2016-11-22 Xilinx, Inc. Circuits for and methods of testing the operation of an input/output port
DE102015102580A1 (de) * 2015-02-24 2016-08-25 Infineon Technologies Ag Testen von Verbindungen
KR102298923B1 (ko) 2017-05-24 2021-09-08 에스케이하이닉스 주식회사 반도체 장치, 테스트 방법 및 이를 포함하는 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103450A (en) * 1989-02-08 1992-04-07 Texas Instruments Incorporated Event qualified testing protocols for integrated circuits
US5285152A (en) * 1992-03-23 1994-02-08 Ministar Peripherals International Limited Apparatus and methods for testing circuit board interconnect integrity
GB9217728D0 (en) * 1992-08-20 1992-09-30 Texas Instruments Ltd Method of testing interconnections between integrated circuits in a circuit
GB2278689B (en) * 1993-06-02 1997-03-19 Ford Motor Co Method and apparatus for testing integrated circuits
US5880595A (en) * 1995-04-28 1999-03-09 Texas Instruments Incorporated IC having memoried terminals and zero-delay boundary scan
KR100440366B1 (ko) * 1995-10-20 2004-11-16 코닌클리케 필립스 일렉트로닉스 엔.브이. 테스트가능회로및테스트방법

Also Published As

Publication number Publication date
EP0979418A2 (de) 2000-02-16
JP2001520780A (ja) 2001-10-30
US20040059535A1 (en) 2004-03-25
US6622108B1 (en) 2003-09-16
DE69912545T2 (de) 2004-09-16
EP0979418B1 (de) 2003-11-05
KR20010005819A (ko) 2001-01-15
WO1999039218A2 (en) 1999-08-05
WO1999039218A3 (en) 1999-09-23
KR100574119B1 (ko) 2006-04-25
US6807505B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
DE69912545D1 (de) Schaltkreis mit einer einheit zum testen von verbindungen und ein verfahren zum testen von verbindungen zwischen einem ersten und zweiten elektronischen schaltkreis
DE69709699D1 (de) Verfahren zum Verbinden von einem Substrat und einem elektronischen Bauteil
DE69730091D1 (de) Verfahren zum Übertragen von Signalen zwischen einem Mikroprozessor und einer Schnittstellenschaltung
ATE375004T1 (de) Eine integrierte schaltung auf einem ultrabiegsamen substrat und ein verfahren für eine drahtverbindung zwischen einer integrierten schaltung und einem ultrabiegsamen substrat
DE69714472D1 (de) Verfahren zum überprüfen eines integrierten speichers mit hilfe einer integrierten dma-schaltung
DE69726668D1 (de) Verfahren und Vorrichtung zur Prüfung einer Speicherschaltung in einer Halbleitereinrichtung
DE69128860T2 (de) Integrierte Schaltungsanordnung mit einem Leitersubstrat und Verfahren zum Verbinden logischer Schaltungen in einer integrierten Schaltungsanordnung
DE69632516D1 (de) Verfahren und Vorrichtung zum Bestücken einer Leiterplatte mit elektronischen Bauteilen
DE59700705D1 (de) Verfahren zum verlöten von elektronischen bauelementen auf einer leiterplatte
DE59911205D1 (de) Verfahren und anordnung zur authentifikation von einer ersten instanz und einer zweiten instanz
DE69029606T2 (de) Leistungsschnittstellenschaltung und Verfahren zur Prüfung einer solchen Schaltung
DE59813158D1 (de) Verfahren zum Testen einer elektronischen Schaltung
DE69616409D1 (de) Verbinder, dessen Herstellungsverfahren, Vorrichtung zum Formen eines derartigen Verbinders und Verfahren zum Montieren von einer Haltevorrichtung
DE68914117T2 (de) Verfahren zum Herstellen einer Datenverbindung zwischen zwei Terminals sowie für dieses Verfahren geeignetes Terminal.
DE69514067D1 (de) Verbinder für ein Substrat mit einer elektronischen Schaltung
DE69325751T2 (de) Verfahren zum Testen des Kontakts zwischen einem integrierten Baustein und einer Leiterplatte
DE69529222D1 (de) Einrichtung und verfahren zum kodieren eines digitalen signals mit mindestens einer ersten und einer zweiten digitalen signalkomponente
DE69523234D1 (de) Verfahren und Vorrichtung zum Ermitteln einer Kurzschlussstelle zwischen Leitungsschemata
DE68906092T2 (de) Verfahren zum loeten von aeusseren verbindungsdraehten auf einem elektronischen bauteil.
DE69503159D1 (de) Vorrichtung zum Verbinden von einem ersten Element mit einem zweiten transversalen Element
DE59801360D1 (de) Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung
DE59104545D1 (de) Verfahren zum Fügen einer Leiterbahnfolie mit einem elektrischen Bauteil, damit erzeugbares Gerät sowie Vorrichtung zum Montieren einer Leiterbahnfolie.
DE59602071D1 (de) Schaltungsplatine sowie Verfahren zum Herstellen einer Schaltungsplatine
DE59505038D1 (de) System und verfahren zum prüfen der korrekten position einer kontaktinseln und leiterbahnen aufweisenden leiterplatte in einer prüfvorrichtung
DE69509032D1 (de) Verbinder für ein Substrat mit einer elektronischen Schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL