-
1. Gebiet
der Erfindung
-
Die
vorliegende Erfindung betrifft eine automatische Impedanzanpassungsschaltung
und Verfahren zum Trennen von Upstream- und Downstreamsignalen in
dem Netz. Insbesondere betrifft die Erfindung eine Schaltung und
ein Verfahren gemäß den Oberbegriffen
von Anspruch 1 und 7.
-
2. Allgemeiner
Stand
-
Die
Telekommunikationsindustrie hat analoge Empfängereingangsschaltungen entwickelt,
die zum Trennen der Ströme
der Upstream- und Downstreamsignale in digitalen Zweiweg-Kommunikationsnetzen
und insbesondere in SDV-Netzen verwendet werden. Die analoge Eingangsschaltung,
auch bezeichnet als Schnittstellenschaltung, ist in der Regel eine
Einrichtung mit drei Anschlüssen,
die einen Downstreameingang, einen Downstreamausgang, der ebenfalls
als ein Upstreameingang dient, und einen Upstreamausgang, der von
dem Downstreameingang verschieden ist, umfaßt. Herkömmliche Schnittstellenschaltungen
schließen
in der Regel Diplexer, aktive Hybridschaltungen und passive Hybridschaltungen
ein. Diese Schnittstellenschaltungen werden in optischen Netzabschlußeinheiten
(optical network units/ONU) in Architekturen für Faser bis in Teilnehmernähe (fiber-to-the-curb/FTTQ) implementiert,
die in Harman, et al., "Local
Distribution for IMTV",
IEEE Multimedia, Vol. 2, No. 3, IEEE Computer Society, Herbst 1995,
beschrieben sind.
-
Sowohl
die aktive als auch die passive Hybridschaltung erfordert das Abstimmen
des Widerstandswertes in dem Signalweg der Radiofrequenz (RF), um
die Impedanz der Downstream-Eingangsübertragungsleitung an die der
Ausgangs-Downstreamübertragungsleitung
anzupassen, die in der Regel ein ungeschirmtes verdrilltes Aderpaar
(unshielded twisted pair/UTP) ist. Die Ausgangs-Downstreamübertragungsleitung
ist mit einem Empfänger
verbunden, der in der Regel an einem Standort des Kunden ist, der
tausende Fuß von
der analogen Schnittstellen-Anpassungsschaltung weg sein könnte. Ein
typischer Empfänger
an dem Downstreamausgang schließt
einen Quadratur-Phasenumtastungsempfänger (quadrature phase shift
keying/QPSK) T7665 von Lucent Technologies ein, der auf einem monolithischen
integrierten Schaltkreis (IC) implementiert ist. Der IC T7665 ist
fähig,
Downstreamsignale von entweder einer Twisted-Pair- oder einer koaxialen Übertragungsleitung
zu empfangen, obwohl in der Regel eine UTP-Übertragungsleitung verwendet
wird. Ohne das Abstimmen des Widerstandswertes in dem Downstream-RF-Signalweg
in der aktiven Hybridschaltung oder der passiven Hybridschaltung,
um die UTP-Leitungsimpedanz anzupassen, könnte die Spezifikation für Außerband-Signaldämpfung,
die in der Regel in der Größenordnung
von 75 dB ist, nicht erfüllt
werden. Obgleich das manuelle Abstimmen der Widerstände für experimentelle
oder Nichtproduktionsschaltungen akzeptabel ist, ist es im Allgemeinen
für Produktionseinheiten
wegen der aufwendigen und hinderlichen Abstimmungsprozesse nicht
akzeptabel. Folglich sind weder die aktiven Hybridschaltungen, noch
die passiven Hybridschaltungen für die
technisch konkurrenzfähige
Massenfertigung durchführbar.
Folglich ist ein Bedarf an einer Schnittstellen-Anpassungsschaltung
vorhanden, die die Notwendigkeit des manuellen Abstimmens des Widerstandswertes
beseitigt.
-
Ein
Diplexer ist im Grunde eine Schaltung mit drei Anschlüssen mit
einem Eingangsanschluß und
zwei Ausgangsanschlüssen,
wobei jeder Ausgangsanschluß mit
einem Bandpaßfilter
mit einem verschiedenen Durchlaßband
verbunden ist. Eine Diplexerschaltung erfordert kein Abstimmen des
Widerstandswertes. Da jedoch eine analoge Eingangsschaltung für ein digitales
interaktives Netz gewöhnlich
strenge Außerband-Signaldämpfungsspezifikationen
aufweist, die in der Regel in der Größenordnung von 75 dB sind,
erfordert der Diplexer komplizierte Entwürfe der Bandpaßfilter.
Folglich ist ein weiterer Bedarf für eine Schnittstellen-Anpassungsschaltung
ohne zwingende Spezifikationen für
Bandpaßfilter
vorhanden.
-
Außerdem ist
der Stand der Technik in der US-Patentschrift 5,333,194 und der
US-Patentschrift 3,973,089 beschrieben.
-
KURZDARSTELLUNG
DER ERFINDUNG
-
Die
vorliegende Erfindung löst
die beschriebenen Probleme durch eine Schaltung nach Anspruch 1 und
durch ein Verfahren nach Anspruch 7.
-
Im
Hinblick auf die obengenannten Probleme ist die vorliegende Erfindung
fähig,
eine Schnittstellen-Anpassungsschaltung bereitzustellen, die automatisch
die Leitungsimpedanz der Ausgangs-Downstreamübertragungsleitung mit der
Impedanz der Eingangs-Downstreamübertragungsleitung
durch mikroprozessorgesteuertes automatisches Abstimmen des Widerstandswertes
anpaßt.
Wenn die Schaltung impedanzangepaßt ist, wird das Downstreamsignal
von der Eingangs-Downstreamübertragungsleitung
an die Ausgangs-Downstreamübertragungsleitung
mit fast keinem Verlust des Downstreamsignals an dem Upstreamausgang übertragen,
und wird das Upstreamsignal von dem Upstreameingang, der der gleiche
wie der Downstreamausgang ist, an den Upstreamausgang mit fast keinem
Verlust an den Downstreameingang übertragen. Die automatische
Impedanzanpassungsschaltung umfaßt ganz allgemein:
- (a) eine Eingangs-Downstreamübertragungsleitung,
die einen ersten Abschnitt und einen zweiten Abschnitt einschließt, wobei
die Eingangs-Downstreamübertragungsleitung
angepaßt
ist, um ein Downstreamsignal zu übermitteln;
- (b) eine Ausgangs-Downstreamübertragungsleitung,
die mit der Eingangs-Downstreamübertragungsleitung
gekoppelt ist, wobei die Ausgangs-Downstreamübertragungsleitung angepaßt ist,
um das Downstreamsignal und ein Upstreamsignal in einer Richtung
zu übermitteln,
die der Richtung des Downstreamsignals entgegengesetzt ist;
- (c) eine Mehrzahl von variablen Reihenwiderständen, die
zwischen dem ersten und zweiten Abschnitt der Eingangs-Downstreamübertragungsleitung
angeschlossen sind;
- (d) eine Upstreamsignal-Steuerschaltung, die mit der Eingangs-Downstreamübertragungsleitung
gekoppelt ist, wobei die Upstreamsignal-Steuerschaltung eine Mehrzahl
von variablen Eingangswiderständen
einschließt;
und
- (e) einen Prozessor, der angeschlossen ist, um die variablen
Reihenwiderstände
und die variablen Eingangswiderstände einzustellen.
-
In
einer Ausführungsform
schließt
die Upstreamsignal-Steuerschaltung
außerdem
ein:
- (i) einen ersten Operationsverstärker, der
einen nicht-invertierenden
Eingang, einen invertierenden Eingang und einen Ausgang einschließt;
- (ii) einen zweiten Operationsverstärker, der einen nicht-invertierenden Eingang,
einen invertierenden Eingang und einen Ausgang einschließt, wobei
die Ausgänge
des ersten und des zweiten Operationsverstärkers einen Ausgang des Upstreamsignals
bilden,
wobei die Mehrzahl der variablen Eingangswiderstände zwischen
den Operationsverstärkern
und der Eingangs-Downstreamübertragungsleitung
angeschlossen ist.
-
Die
vorliegende Erfindung stellt außerdem
ein Verfahren des Einstellens der variablen Widerstände in der
Impedanzanpassungsschaltung bereit, das ganz allgemein die Schritte
umfaßt:
- (a) Messen einer ersten Spannung auf dem ersten
Abschnitt der Eingangs-Downstreamübertragungsleitung;
- (b) Messen einer zweiten Spannung auf dem zweiten Abschnitt
der Eingangs-Downstreamübertragungsleitung;
und
- (c) Einstellen der variablen Reihenwiderstände und der variablen Eingangswiderstände als
Antwort auf die gemessene erste und zweite Spannung.
-
Vorteilhaft
beseitigt die Schaltung gemäß der vorliegenden
Erfindung die Notwendigkeit, die variablen Widerstände manuell
abzustimmen, um die Impedanz der Ausgangs-Downstreamübertragungsleitung anzupassen.
Ein weiterer Vorteil der Erfindung ist, daß sie die Notwendigkeit komplizierter
Filter beseitigt, um die strengen Anforderungen zum Trennen der
Upstream- und Downstreamsignale zu erfüllen.
-
KURZBESCHREIBUNG
DER ZEICHNUNGEN
-
Die
Erfindung wird bezüglich
spezieller Ausführungsformen
davon beschrieben und es wird auf die Zeichnungen verwiesen, ich
welchen darstellen:
-
1 – einen
Schaltplan einer Schnittstellen-Anpassungsschaltung
gemäß der vorliegenden
Erfindung;
-
2 – einen
Schaltplan, der die Schnittstellen-Anpassungsschaltung von 1 mit
dem Upstreameingang, der mit einem digitalen interaktiven Netzsender
verbunden ist, und dem Downstreamausgang, der mit einem digitalen
interaktiven Netzempfänger
verbunden ist, einschließt;
und
-
3 – ein Ablaufdiagramm,
das den Prozeßablauf
eines Verfahrens des Abstimmens der variablen Widerstände in den
Schaltungen von 1 und 2 gemäß der vorliegenden
Erfindung zeigt.
-
DETAILLIERTE
BESCHREIBUNG
-
1 zeigt
einen Schaltplan der Schnittstellen-Anpassungsschaltung gemäß der vorliegenden
Erfindung mit einer Eingangs-Downstreamübertragungsleitung 2,
einer Ausgangs-Downstreamübertragungsleitung 4 und
einem Upstreamsignalausgang 6. Die Eingangs-Downstreamübertragungsleitung 2 umfaßt eine erste
Leitung 8 und eine zweite Leitung 10 und ist in
einen ersten Abschnitt 12 und einen zweiten Abschnitt 14 mit
sowohl der ersten Leitung 8 als auch der zweiten Leitung 10 in
jedem der zwei Abschnitte 12 und 14 unterteilt.
Zum Zwecke der günstigen
Darstellung ist in dieser Beschreibung das Eingangs-Downstreamsignal
als eine Spannungskomponente +½VTx aufweisend, die durch die erste Leitung 8 in
dem ersten Abschnitt 12 der Eingangs-Downstreamübertragungsleitung 2 übertragen
wird, und eine zweite Spannungskomponente –½VTx in
der zweiten Leitung 10 in dem ersten Abschnitt 12 der
Downstream-Übertragungsleitung 2 dargestellt.
Im tatsächlichen
Betrieb der Schaltung brauchen die an die erste und die zweite Leitung 8 und 10 gelieferten Spannungen
nicht antisymmetrisch sein.
-
Die
erste und zweite Leitung 8 und 10 in dem zweiten
Abschnitt 14 der Eingangs-Downstreamübertragungsleitung 2 sind
mit der ersten und der zweiten Leitung 8 und 10 in
dem ersten Abschnitt 12 über ein Paar von variablen
Reihenwiderständen 16 und
beziehungsweise 18 verbunden. Außerdem weist zum Zwecke der günstigen
Darstellung die Ausgangs-Downstreamübertragungsleitung 4,
die ein ungeschirmtes verdrilltes Aderpaar (UTP) sein kann, eine
Leitungsimpedanz von ½ZL auf jeder der zwei Leitungen in dem Paar
auf. Die Impedanz ZL stellt die Leitungsimpedanz
der Ausgangs-Downstreamübertragungsleitung 4 dar,
die mit einer Last wie zum Beispiel einem Empfänger verbunden ist, der eine
Lastimpedanz ZL aufweist. Die Ausgangs-Downstreamübertragungsleitung 4,
die ebenfalls als eine Eingangs-Upstreamübertragungsleitung zur Übertragung
der Upstreamsignale dient, ist gewöhnlich ebenfalls durch einen
Upstreamsignalsender abgeschlossen, der durch die Spannungsquellen 20 und 22 dargestellt
ist, die die Spannungen +½VRx und beziehungsweise –½VRx erzeugen.
Für den
Zweck der Symmetrie beim Darstellen der Lastimpedanz und der Signalspannung,
die durch die Ausgangs-Downstreamübertragungsleitung 4 übertragen
wurde, wird die Hälfte der
Lastimpedanz ZL und die Hälfte der
Spannung VRx jeder der zwei Leitungen in
der Ausgangs-Downstreamübertragungsleitung 4 zugeteilt.
Ein Knoten 24, der die Spannungsquellen 20 und 22 verbindet,
ist geerdet. In einer Ausführungsform
ist die Ausgangs-Downstreamübertragungsleitung 4 mit
der Eingangs-Downstreamübertragungsleitung 2 über einen
Spannungstransformator 26 mit einem Wicklungsverhältnis von
1:1 gekoppelt. Der Zweck des Transformators 26 ist, die
Ströme
in der Eingangs-Downstreamübertragungsleitung 2 von
der Ausgangs-Downstreamübertragungsleitung 4 zu
trennen. Das Upstreamsignal an dem Upstreamausgang 6 ist durch
die Differenz zwischen den Upstreamausgangsspannungen VU1 und
VU2 charakterisiert. Eine Upstreamsignal-Steuerschaltung 27 ist
mit der Eingangs-Downstreamübertragungsleitung 2 gekoppelt,
um das Upstreamsignal auf den Upstreamausgang 6 zu lenken.
In einer Ausführungsform
schließt
die Upstreamsignal-Steuerschaltung 27 ein
Paar von Operationsverstärkern 28 und 30 ein,
die die Ausgänge 32 und 34 zum Erzeugen
der Spannungen VU1 und beziehungsweise VU2 aufweisen. Der erste Operationsverstärker 28 weist einen
geerdeten nicht-invertierenden
Eingang 36 und einen invertierenden Eingang 38 auf,
der über
einen ersten variablen Eingangswiderstand 40 mit der zweiten
Leitung 10 in dem zweiten Abschnitt 14 der Eingangs-Downstreamübertragungsleitung 2 verbunden
ist. Der zweite Operationsverstärker 30 weist
einen geerdeten nicht-invertierenden
Eingang 42 und einen invertierenden Eingang 44 auf,
der über
einen zweiten variablen Eingangswiderstand 46 mit der ersten
Leitung 8 in dem zweiten Abschnitt 14 der Eingangs-Downstreamübertragungsleitung 2 verbunden
ist. Beispiele des ersten und zweiten Operationsverstärkers 28 und 30, die
für SDV-Netzanwendungen
(Switched Digital Video) geeignet sind, schließen Dual-Video-Operationsverstärker LUCV5002
und LUCV5006 von Lucent Technologies ein, beide von denen einen
Verstärkungsfrequenzgang
kleiner als 1 dB von DC bis 30 MHz aufweisen, gemäß dem Preliminary
Data Sheet, Januar 1997, von Lucent Technologies.
-
In
einer weiteren Ausführungsform
ist der invertierende Eingang 38 des ersten Operationsverstärkers 28 ebenfalls über einen
dritten variablen Eingangswiderstand 48 mit der ersten
Leitung 8 in dem ersten Abschnitt 12 der Eingangs-Downstreamübertragungsleitung 2 verbunden.
Auf eine ähnliche
Weise ist der invertierende Eingang 44 des zweiten Operationsverstärkers 30 über einen
vierten variablen Eingangswiderstand 50 mit der zweiten
Leitung 10 in dem ersten Abschnitt 12 der Eingangs-Downstreamübertragungsleitung 2 verbunden.
In einer zusätzlichen
Ausführungsform
sind zwei feste Rückkopplungswiderstände 52 und 54 zwischen
den Ausgängen 32, 34 und
den invertierenden Eingängen 38, 44 des
ersten und zweiten Operationsverstärkers 28 und beziehungsweise 30 verbunden,
um eine Verstärkungsstabilisierung
an den Ausgängen der
Operationsverstärker 28 und 30 bereitzustellen.
Zum Beispiel können
die Rückkopplungswiderstände 52 und 54 einen
festen Widerstand RF in der Größenordnung
von 100 Ω aufweisen.
-
Ein
Mikroprozessor
56 ist bereitgestellt, um die variablen
Reihenwiderstände
16,
18 und
die variablen Eingangswiderstände
40,
46,
48 und
50 einzustellen.
Zum Zwecke der günstigen
Einstellung können
die variablen Reihenwiderstände
16 und
18 auf
den gleichen Widerstand R
0 zu jeder Zeit
eingestellt werden. Der erste und der zweite variable Eingangswiderstand
40 und
46 werden
auf den gleichen Widerstandswert R
B gemäß einer
vorgegebenen Beziehung mit dem Widerstand R
0 eingestellt,
wobei deren Beziehung unten beschrieben ist. Außerdem können die Widerstände des
dritten und des vierten variablen Eingangswiderstandes
48 und
50 auf
den gleichen Wert R
A durch den Prozessor
56 in
einer vorgegebenen Beziehung mit den Widerstandswerten R
0 und R
B eingestellt
werden, deren Beziehung unten beschrieben ist. Ein erster Spannungssensor
58 ist angeschlossen,
um die Spannungsdifferenz V
1 zwischen der
ersten Leitung
8 und der zweiten Leitung
10 in dem
ersten Abschnitt
12 der Eingangs-Downstreamübertragungsleitung
2 zu
messen, und stellt eine digitalisierte gemessene Spannung an den
Prozessor
56 bereit, der in der Regel einen Computer mit
einem Mikroprozessor und einem Speicher einschließt. Ein
zweiter Spannungssensor
60 ist angeschlossen, um die Spannungsdifferenz
V
2 zwischen der ersten Leitung
8 und
der zweiten Leitung
10 in dem zweiten Abschnitt
14 der Eingangs-Downstreamübertragungsleitung
2 zu
messen. Da die Spannung, die durch die erste Leitung
8 in dem
ersten Abschnitt
12 übertragen
wurde, ½V
Tx ist, und die Spannung, die durch die zweite
Leitung
10 in dem ersten Abschnitt
12 übertragen
wurde, –½V
Tx ist, ist die Spannung V
1 gleich
V
Tx. Die Spannung auf der ersten Leitung
8 in
dem zweiten Abschnitt
14 der Eingangs-Downstreamübertragungsleitung
2 ist
als V
B + bezeichnet und
die Spannung auf der zweiten Leitung
10 in dem zweiten
Abschnitt
14 der Eingangs-Downstreamübertragungsleitung
2 ist
als V
B – bezeichnet. Die Spannung
V
2 ist folglich gleich V
B + – V
B –. Die gemessene erste
und zweite Spannung, die durch die Spannungssensoren
58 und
60 digitalisiert
wurden, werden in den Prozessor
56 gelesen, der als Antwort
Steuersignale erzeugt, um die variablen Widerstände
16,
18,
40,
46,
48 und
50 einzustellen.
Die Spannungssensoren
58 und
60 sollten fähig sein,
Spannungen bei den Frequenzen der Upstream- und Downstream-RF-Signale
zu messen. Zum Beispiel weist in einem typischen SDV-Netz (Switched
Digital Video/SDV) das Downstream-RF-Signal eine Frequenz von ungefähr 6 bis
26 MHz auf und das Upstream-RF-Signal weist eine Frequenz von ungefähr 1,6 MHz
auf. Für
das SDV-Netz schließen
die Beispiele der Spannungssensoren
58 und
60,
die angepaßt
sind, um Spannungen bei diesen Frequenzen zu messen, Spitzenwertdetektoren
ein, die die gemessenen Spannungen in einem digitalen Format ausgeben.
Der Zweck der Impedanzanpassung zwischen der Eingangs-Downstreamübertragungsleitung
2 und
der Ausgangs-Downstreamübertragungsleitung
4 ist,
das Downstreamsignal an dem Upstreamausgang
6 zu unterdrücken, das
heißt,
die Downstreamspannungen an den Ausgängen
32 und
34 des
ersten und des zweiten Operationsverstärkers
28 und beziehungsweise
30 zu
unterdrücken.
Die folgenden Beziehungen sind für
die Impedanzanpassung erforderlich:
-
Darüberhinaus,
wenn V
Rx auf 0 V eingestellt ist, gilt die
folgende Gleichung:
-
Da
der Wert der Ausgangsleitungsimpedanz Z
L fest
ist und die erste und die zweite Spannung V
1 und V
2 durch die Spannungssensoren
58 und
beziehungsweise
60 gemessen werden können, kann der Widerstandswert
R
B des ersten und des zweiten variablen
Eingangswiderstandes
40 und
46 durch die Gleichung
(3) bestimmt werden. V
Rx kann auf 0 V durch
ein einfaches Verfahren wie zum Beispiel Eliminieren der Upstreamsignalübertragung
an einem Standort des Kunden eingestellt werden, während die
Lastimpedanz Z
L des Empfängers aufrechterhalten wird.
Außerdem
kann der Widerstandswert R
B auf ein festes
Mehrfaches des Widerstandswertes R
0 eingestellt
werden. Als ein veranschaulichendes Beispiel, wenn die Lastimpedanz
Z
L 100 Ω beträgt und der
Widerstandswert R
B auf das 10-fache des
Widerstandswertes R
0 eingestellt ist, folgert
aus den Gleichungen (1) und (3), daß:
-
Die
automatische Impedanzanpassungsschaltung der vorliegenden Erfindung
mißt das
Verhältnis V2/V1 und stellt als
Antwort die Widerstandswerte der variablen Widerstände 16, 18, 40, 46, 48 und 50 auf
die gewünschten
Werte von R0, RB und
RA ein, die durch den Prozessor 56 gemäß den obengenannten
Gleichungen berechnet wurden. Die Aufgaben des Einstellens der Widerstandswerte
sind, die Impedanz der Eingangs-Downstreamübertragungsleitung 2 an
die Impedanz der Ausgangs-Downstreamübertragungsleitung 4 anzupassen,
so daß das
Downstreamsignal nicht in einer Richtung reflektiert wird, die dem
Downstreamfluß entgegengesetzt
ist, und außerdem
das Downstreamsignal an dem Upstreamsignalausgang 6 zu
unterdrücken.
In vielen praktischen Anwendungen ist eine exakte Impedanzanpassung
nicht notwendig. Zum Beispiel können
in einer typischen SDV-Anwendung, in der die Ausgangs-Downstreamübertragungsleitung 4 ein
UTP mit einer Leitungsimpedanz ZL in dem
Bereich von 85 Ω bis
115 Ω ist,
die Fehlergrenzen bei ungefähr ±7,5 % des
optimalen Verhältnisses
eingestellt werden.
-
Die
Spannungsquellen 20 und 22, die die Spannung VRx erzeugen, sollten auf 0 V während der
Impedanzanpassung eingestellt sein. Am Anfang kann VRx auf
0 V während
des Einschaltens oder während
der Leitungsbereitstellung erzwungen werden und ein Downstreamsignal
mit einer Spannung von VTx bei einer Frequenz
in dem Bereich von ungefähr
6 bis 26 MHz wird in den ersten Abschnitt 12 der Eingangs-Downstreamübertragungsleitung 2 eingespeist.
Einige interaktive Netzsender-Chipsets, zum Beispiel der Sender-IC
T7664 von Lucent Technologies, stellen das Downstreamsignal automatisch
nach dem Einschalten bereit.
-
2 zeigt
die automatische Impedanzanpassungs-Schnittstellenschaltung von 1 mit
der Eingangs-Downstreamübertragungsleitung 2,
die mit einem interaktiven Netzsender verbunden ist, ein Beispiel dessen
der IC T7664 62 von Lucent Technologies ist, und der Ausgangs-Downstreamübertragungsleitung 4, die
mit einem Empfänger 64 verbunden
ist, ein Beispiel dessen der T7665 QPSK-Empfänger von Lucent Technologies
ist. Der Sender 62 stellt zwei Eingangsoperationsverstärker 66 und 68 bereit,
die mit der ersten und zweiten Leitung 8 und beziehungsweise 10 in
dem ersten Abschnitt 12 der Eingangs-Downstreamübertragungsleitung 2 verbunden
sind. Wegen der sehr hohen Eingangsimpedanzen und der sehr niedrigen
Ausgangsimpedanzen der Operationsverstärker 66 und 68 fließt das Upstreamsignal
von der Ausgangs-Downstreamübertragungsleitung 4 zu
dem Upstreamsignalausgang 6 anstatt des Downstreamsenders 62.
Die variablen Reihenwiderstände 16 und 18 und
die variablen Eingangswiderstände 40, 46, 48 und 50 können von
verschiedenen Typen sein, wie zum Beispiel elektromechanische relaisgeschaltete
Widerstände
oder halbleitergeschaltete Widerstände sein. Wenn die Schaltung
auf einer Leiterplatte (PCB) mit diskreten Komponenten zu implementieren
ist, können
elektromechanische relaisgeschaltete Widerstände als die variablen Widerstände 16, 18, 40, 46, 48 und 50 verwendet
werden. Wenn die Schaltung auf einem monolithischen IC-Chip ist,
können
halbleitergeschaltete Widerstände
als variable Widerstände
verwendet werden. Da jedoch die Festkörperschalter nur innerhalb
eines Arbeitsbereiches von kleinen Signalamplituden linear sind,
würden
die halbleitergeschalteten Widerstände nichtlineare Charakteristika
zeigen, die unerwünscht
sein können,
wenn die Amplitude des Downstreamsignals groß ist, und sollten folglich
in dem Design berücksichtigt
werden.
-
In
einer Ausführungsform
speichert der Prozessor 56 das vorgegebene optimale Verhältnis von
V2/V1 in seinem
Speicher. Da eine exakte Anpassung nicht notwendig ist und die Genauigkeit
des ersten und des zweiten Spannungssensors 58 und 60 Unbestimmtheiten
unterliegt, kann eine vorgegebene Fehlergrenze in dem Prozessor 56 gespeichert
werden, so daß die
Impedanzanpassung erreicht wird, wenn das gemessene Verhältnis von
V2/V1 innerhalb
der Fehlergrenze des optimalen Verhältnisses ist. Zum Beispiel
mit einer Ausgangs-Downstreamübertragungsleitung 4,
die eine UTP-Konfiguration mit einer Impedanz ZL von
100 Ω ± 15 %
aufweist, das heißt,
in dem Bereich von ungefähr
85 Ω bis
115 Ω,
wird eine Fehlergrenze innerhalb ±7,5 % des optimalen Verhältnisses
in der Regel als akzeptabel angesehen. Für ein optimales Verhältnis von
0,4545, wie in Gleichung (4) gegeben ist, wird die Impedanzanpassung
als ausgeführt
angesehen, wenn das gemessene Spannungsverhältnis V2/V1 innerhalb des Bereiches von ungefähr 0,4205
bis ungefähr
0,4886 ist.
-
Die
Gleichung (3) kann auf eine Gleichung mit einer einzigen Variablen
von entweder RB oder R0 reduziert
werden, wenn die Lastimpedanz ZL und das
optimale Verhältnis
von V2/V1 bekannt
sind und RB gleich einem Mehrfachen von
R0 eingestellt ist. Zum Beispiel sollten
in der Annahme, daß RB = 10 R0, ZL = 100 Ω und V2/V1 = 5/11 ≈ 0,4545 sind,
die gewünschten
Werte von R0 und RB 55 Ω und beziehungsweise
550 Ω sein.
-
Die
Beziehung von RA zu RB und
R0 kann aus der Gleichung (2) abgeleitet
werden, die einfach die folgende ist: RA = 2(R0 +
RB) (5)
-
Wenn
RB = 10 R0, dann
ist RA einfach 22 R0.
In dem obengenannten Beispiel sollte der gewünschte Wert von RA 1.210 Ω sein.
-
Die
vorliegende Erfindung stellt auch ein Verfahren des automatischen
Einstellens der Widerstandswerte R0, RB und RA in den Schaltungen
von 1 und 2 bereit. Das Verfahren umfaßt ganz
allgemein die Schritte: Messen der ersten Spannung V1 und
der zweiten Spannung V2, Dividieren der
zweiten Spannung durch die erste Spannung, um ein gemessenes Verhältnis der
zweiten Spannung zu der ersten Spannung zu erhalten, Bestimmen,
ob das gemessene Verhältnis
innerhalb einer vorgegebenen Fehlergrenze eines optimalen Verhältnisses
ist, und Einstellen des Widerstandes R0 der
variablen Reihenwiderstände 16 und 18,
des Widerstandes RB des ersten und des zweiten
variablen Eingangswiderstandes 40 und 46, und
des Widerstandes RA des dritten und des
vierten variablen Eingangswiderstandes 48 und 50,
wenn das gemessene Verhältnis außerhalb
der Fehlergrenze des optimalen Verhältnisses ist. Wenn das gemessene
Verhältnis
innerhalb der Fehlergrenze des optimalen Verhältnisses ist, dann sind keine
Einstellungen an den variablen Widerständen 16, 18, 40, 46, 48 und 50 notwendig.
-
Nach
dem Einstellen der Widerstände
der variablen Widerstände 16, 18, 40, 46, 48 und 50 werden
die erste und die zweite Spannung wieder durch den ersten und den
zweiten Spannungssensor 58 und beziehungsweise 50 gemessen
und das Verhältnis
der gemessenen zweiten Spannung zu der ersten Spannung wird mit
dem optimalen Verhältnis
verglichen, um zu bestimmen, ob es innerhalb der Fehlergrenze ist,
und weitere Einstellungen werden an den variablen Widerständen 16, 18, 40, 46, 48 und 50 vorgenommen,
wenn das gemessene Verhältnis
immer noch außerhalb
der Fehlergrenze des optimalen Verhältnisses ist. Die Widerstände der
variablen Widerstände
können
in mehrfachen Iterationen angepaßt werden, bis das gemessene Verhältnis innerhalb
der Fehlergrenze des optimalen Verhältnisses ist. Das Verfahren
ist in dem vereinfachten Ablaufdiagramm von 3 dargestellt.
-
In
einer Ausführungsform
werden die Widerstände
der variablen Widerstände 16, 18, 40, 46, 48 und 50 durch
Verändern
des Widerstandes R0 um einen festen Betrag
eingestellt, der gewöhnlich
ein kleines Inkrement ist, und durch Verändern der Widerstände RB und RA gemäß ihren
vorgegebenen Beziehungen mit R0, die durch
die oben erwähnten
Gleichungen (1) bis (5) gegeben sind. Die erste Spannung V1 wird durch den ersten Spannungssensor 58 gemessen
und die zweite Spannung V2 wird durch den
zweiten Spannungssensor 60 gemessen. Der Prozessor 56 dividiert
anschließend
die zweite Spannung durch die erste Spannung, um ein zweites gemessenes
Verhältnis
V2/V1 zu erhalten,
und bestimmt, ob dieses Verhältnis
innerhalb der Fehlergrenze des optimalen Verhältnisses ist, das in dem Speicher
des Prozessors 56 gespeichert wurde. Wenn das zweite gemessene
Verhältnis
V2/V1 immer noch
außerhalb
der Fehlergrenze des optimalen Verhältnisses ist, werden die Widerstände R0, RB und RA weiter eingestellt, bis das gemessene Verhältnis V2/V1 dicht genug an
dem optimalen Verhältnis
ist, das heißt,
innerhalb seiner Fehlergrenze. Wenn ein kleines Inkrement des Widerstandes
R0 verursacht, daß ein gemessenes Verhältnis V2/V1 weiterhin von
dem optimalen Verhältnis
abweicht, dann wird der Widerstand R0 um
ein kleines Dekrement verändert,
um zu verursachen, daß sich
das gemessene Verhältnis
dichter an das optimale Verhältnis
bewegt.
-
Der
Widerstand RA wurde durch die Beziehung
zu R0 und RB gemäß der Gleichung
(5) oben bestimmt. In dem veranschaulichenden Beispiel, in dem ZL = 100 Ω und
RB = 10 R0, das
oben beschrieben ist, ist das optimale Verhältnis von V2/V1 gleich 5/11, was ungefähr 0,4545 ist, eine Zahl, die
in dem Prozessor 56 gespeichert ist. Während des Vorganges des Einstellens
des Widerstandswertes wird die Upstreamsignalspannung RRx an
dem Downstreamausgang auf 0 V zu jeder Zeit eingestellt, indem folglich
das Upstreamsignal eliminiert wird.
-
In
einer alternativen Ausführungsform
speichert der Prozessor 56 eine Nachschlagetabelle, einschließlich der
Sätze der
gewünschten
Werte des Widerstandes R0, RB und
RA für
verschiedene optimale Verhältnisse,
die von der Impedanz der Übertragungsleitung
des Downstreamausgangs ZL, der Beziehung
von R0 zu RB und
der Gleichung (3) abhängig
sind. In dem oben gegebenen veranschaulichenden Beispiel, in dem
die Leitungsimpedanz ZL 100 Ω ist, RB gleich 10 R0 und
das optimale Verhältnis
V2/V1 5/11 ist,
sind die gewünschten
Werte der Widerstände
R0, RB und RA 55 Ω,
550 Ω und
beziehungsweise 1.210 Ω.
In dieser Ausführungsform
sollte das Upstreamsignal ebenfalls eliminiert sein, das heißt, die
Spannung VRx sollte auf 0 V während des
Vorganges des Einstellens des Widerstandswertes erzwungen sein.
-
In
den oben beschriebenen Ausführungsformen
wurden mehrere Annahmen gemacht, um die Analyse und die Berechnungen
zu vereinfachen. Zum Beispiel wurde angenommen, daß VRx gleich 0 während der Einstellungen der
Widerstände
ist. Es wurde ebenfalls angenommen, daß das Wicklungsverhältnis des
Transformators 26 1:1 war, daß beide Widerstände 16 und 18 auf
den gleichen Wert einzustellen waren, daß beide Widerstände 48 und 50 auf
den gleichen Wert einzustellen waren, daß beide Widerstände 40 und 46 auf
den gleichen Wert einzustellen sind, und daß R0,
RA und RB bestimmte
feste Beziehungen zueinander tragen. Keine dieser Annahmen sind
in einer verschiedenen Ausführungsform
obligatorisch. Man wird erkennen, daß ähnliche Gleichungen entwickelt
werden können,
die jeden dieser Parameter berücksichtigen
können,
in dem Umfang, daß eine
Ausführungsform
von diesen Annahmen abweicht. Die Prinzipien der Erfindung würden nichtsdestoweniger
immer noch gelten.
-
Die
Erfindung ist hinsichtlich ihrer speziellen Ausführungsformen beschrieben worden
und zahlreiche Modifikationen können
durchgeführt
werden, die innerhalb des Anwendungsbereiches der Erfindung sind,
wie in den Patentansprüchen
dargelegt ist. Zum Beispiel, während
die hier beschriebenen Ausführungsformen
unterschiedliche Signale umfassen, wird man erkennen, daß die Prinzipien
der Erfindung ebenfalls mit Eintaktsignalen angewendet werden können.
-
