JP2001523058A - フロントエンドインタフェース回路およびフロントエンドインタフェース回路を同調させる方法 - Google Patents
フロントエンドインタフェース回路およびフロントエンドインタフェース回路を同調させる方法Info
- Publication number
- JP2001523058A JP2001523058A JP2000519953A JP2000519953A JP2001523058A JP 2001523058 A JP2001523058 A JP 2001523058A JP 2000519953 A JP2000519953 A JP 2000519953A JP 2000519953 A JP2000519953 A JP 2000519953A JP 2001523058 A JP2001523058 A JP 2001523058A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- line
- transmission line
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/50—Circuits using different frequencies for the two directions of communication
- H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
- H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
- Bidirectional Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
自動的にインピーダンスを整合するフロントエンドインタフェース回路は、プロセッサ５６と、複数の可変抵抗器１６、１８、４０、４６、４８、５０とを有し、それらの可変抵抗器をプロセッサ５６によって調節して、インピーダンス整合を達成し、上り信号および下り信号が所望の方向に流れるようにすることができる。可変抵抗器１６、１８、４０、４６、４８、５０の抵抗値を調節する方法は、下り伝送線路に沿った異なる位置で２つの電圧を測定するステップ、測定電圧比を得るステップ、測定比と最適比を比較するステップ、および可変抵抗器１６、１８、４０、４６、４８、５０の抵抗値を調節して測定比を最適比に近づけるステップとを含む。
Description
【０００１】 発明の背景 １．発明の分野 本発明は、通信ネットワーク用のフロントエンドインタフェース回路に関し、
さらに詳細には、ネットワーク中の上り信号と下り信号を分離する自動インピー
ダンス整合回路に関する。
さらに詳細には、ネットワーク中の上り信号と下り信号を分離する自動インピー
ダンス整合回路に関する。
【０００２】 ２．背景 通信業界では、デジタル双方向通信ネットワーク、具体的にはＳＤＶネットワ
ーク中で、上り信号と下り信号の流れを分離するために使用される「アナログ受
信機フロントエンド回路」が開発されている。「インタフェース回路」とも呼ば
れる「アナログフロントエンド回路」は、通常は、「下り入力」ポートと、上り
入力ポートとしても働く「下り出力」ポートと、下り入力ポートとは異なる「上
り出力」ポートとを有する３ポートデバイスである。従来のインタフェース回路
として、代表的なものとしては、ダイプレクサ、能動型ハイブリッド回路、およ
び受動型ハイブリッド回路がある。これらのインタフェース回路は、参照により
本明細書に組み込む、Ｈａｒｍａｎ他の「Ｌｏｃａｌ Ｄｉｓｔｒｉｂｕｔｉｏ
ｎ ｆｏｒ ＩＭＴＶ」、ＩＥＥＥ Ｍｕｌｔｉｍｅｄｉａ、Ｖｏｌ．２、Ｎｏ
．３、ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃｉｅｔｙ、Ｆａｌｌ １９９５に記
載の、「ファイバ・ツウ・ザ・カーブ（ｆｉｂｅｒ−ｔｏ−ｔｈｅ−ｃｕｒｂ：
ＦＴＴＣ）」アーキテクチャの光ネットワークユニット（ＯＮＵ）中に実装され
る。
ーク中で、上り信号と下り信号の流れを分離するために使用される「アナログ受
信機フロントエンド回路」が開発されている。「インタフェース回路」とも呼ば
れる「アナログフロントエンド回路」は、通常は、「下り入力」ポートと、上り
入力ポートとしても働く「下り出力」ポートと、下り入力ポートとは異なる「上
り出力」ポートとを有する３ポートデバイスである。従来のインタフェース回路
として、代表的なものとしては、ダイプレクサ、能動型ハイブリッド回路、およ
び受動型ハイブリッド回路がある。これらのインタフェース回路は、参照により
本明細書に組み込む、Ｈａｒｍａｎ他の「Ｌｏｃａｌ Ｄｉｓｔｒｉｂｕｔｉｏ
ｎ ｆｏｒ ＩＭＴＶ」、ＩＥＥＥ Ｍｕｌｔｉｍｅｄｉａ、Ｖｏｌ．２、Ｎｏ
．３、ＩＥＥＥ Ｃｏｍｐｕｔｅｒ Ｓｏｃｉｅｔｙ、Ｆａｌｌ １９９５に記
載の、「ファイバ・ツウ・ザ・カーブ（ｆｉｂｅｒ−ｔｏ−ｔｈｅ−ｃｕｒｂ：
ＦＴＴＣ）」アーキテクチャの光ネットワークユニット（ＯＮＵ）中に実装され
る。
【０００３】 能動型ハイブリッド回路および受動型ハイブリッド回路はともに、通常はアン
シールドツイストペア（ＵＴＰ）である出力下り伝送線路のインピーダンスと入
力下り伝送線路のインピーダンスとを整合させるために、無線周波数（ＲＦ）信
号パス中での抵抗値の同調を必要とする。出力下り伝送線路は、通常はそのアナ
ログフロントエンドインタフェース回路から数千フィートも離れていることもあ
る顧客の位置にある受信機に接続される。出力下り伝送線路にある通常の受信機
は、モノリシック集積回路（ＩＣ）上に実装されるＬｕｃｅｎｔ Ｔｅｃｈｎｏ
ｌｏｇｉｅｓのＴ７６６５四相位相変調（ＱＰＳＫ）受信機を含む。Ｔ７６６５
ＩＣは、ツイストペアからも同軸伝送線路からも下り信号を受信することができ
るが、通常は、ＵＴＰ伝送線路が使用される。ＵＴＰ線路のインピーダンスを整
合させるために、能動型ハイブリッド回路または受動型ハイブリッド回路中の下
りＲＦ信号パス中で抵抗値の同調が行われないと、通常は、７５ｄＢ程度となる
帯域外信号減衰の仕様が満たされないことがある。マニュアルでの抵抗値の同調
は、実験用回路または非生産用回路では許容できるが、同調プロセスは、費用が
かかり煩雑であるので、一般に生産用ユニットでは許容できない。したがって、
能動型ハイブリッド回路も受動型ハイブリッド回路も、商業的に競争力のある大
量生産を行うことができない。したがって、マニュアルでの抵抗値の同調が不要
となるフロントエンドインタフェース回路が必要とされている。
シールドツイストペア（ＵＴＰ）である出力下り伝送線路のインピーダンスと入
力下り伝送線路のインピーダンスとを整合させるために、無線周波数（ＲＦ）信
号パス中での抵抗値の同調を必要とする。出力下り伝送線路は、通常はそのアナ
ログフロントエンドインタフェース回路から数千フィートも離れていることもあ
る顧客の位置にある受信機に接続される。出力下り伝送線路にある通常の受信機
は、モノリシック集積回路（ＩＣ）上に実装されるＬｕｃｅｎｔ Ｔｅｃｈｎｏ
ｌｏｇｉｅｓのＴ７６６５四相位相変調（ＱＰＳＫ）受信機を含む。Ｔ７６６５
ＩＣは、ツイストペアからも同軸伝送線路からも下り信号を受信することができ
るが、通常は、ＵＴＰ伝送線路が使用される。ＵＴＰ線路のインピーダンスを整
合させるために、能動型ハイブリッド回路または受動型ハイブリッド回路中の下
りＲＦ信号パス中で抵抗値の同調が行われないと、通常は、７５ｄＢ程度となる
帯域外信号減衰の仕様が満たされないことがある。マニュアルでの抵抗値の同調
は、実験用回路または非生産用回路では許容できるが、同調プロセスは、費用が
かかり煩雑であるので、一般に生産用ユニットでは許容できない。したがって、
能動型ハイブリッド回路も受動型ハイブリッド回路も、商業的に競争力のある大
量生産を行うことができない。したがって、マニュアルでの抵抗値の同調が不要
となるフロントエンドインタフェース回路が必要とされている。
【０００４】 ダイプレクサは、基本的に、入力ポートおよび２つの出力ポートを備えた３ポ
ート回路であり、各出力ポートは、異なる帯域幅を有するバンドパスフィルタに
接続される。ダイプレクサ回路は、抵抗値の同調を必要としない。しかし、デジ
タル対話型ネットワーク用のアナログフロントエンド回路は、通常は、概して７
５ｄＢ程度である厳密な帯域外信号減衰仕様を有するので、ダイプレクサは、複
雑なバンドパスフィルタの設計を必要とする。したがって、バンドパスフィルタ
の仕様が厳密でないフロントエンドインタフェース回路も必要とされている。
ート回路であり、各出力ポートは、異なる帯域幅を有するバンドパスフィルタに
接続される。ダイプレクサ回路は、抵抗値の同調を必要としない。しかし、デジ
タル対話型ネットワーク用のアナログフロントエンド回路は、通常は、概して７
５ｄＢ程度である厳密な帯域外信号減衰仕様を有するので、ダイプレクサは、複
雑なバンドパスフィルタの設計を必要とする。したがって、バンドパスフィルタ
の仕様が厳密でないフロントエンドインタフェース回路も必要とされている。
【０００５】 発明の概要 上記の課題に鑑みて、本発明は、マイクロプロセッサで制御する自動的な抵抗
値の同調によって、出力下り伝送線路の線路インピーダンスと入力下り伝送線路
路の線路インピーダンスとを自動的に整合させるフロントエンドインタフェース
回路を提供することができる。フロントエンドインタフェース回路がインピーダ
ンス整合されると、下り信号は、出力上り伝送線路にほとんど漏れることなく、
入力下り伝送線路から出力下り伝送線路に伝送され、上り信号は、入力下り伝送
線路にほとんど漏れることなく、出力下り伝送線路と同じである入力上り伝送線
路から出力上り伝送線路に伝送される。この自動インピーダンス整合回路は、概
略的には、 （ａ）下り信号を搬送するように構成された第１の部分および第２の部分を含
む入力下り伝送線路と、 （ｂ）下り信号、および下り信号とは反対向きの上り信号を搬送するように構
成された、入力下り伝送線路に結合された出力下り伝送線路と、 （ｃ）入力下り伝送線路の第１の部分と第２の部分の間に接続された複数の直
列可変抵抗器と、 （ｄ）複数の入力可変抵抗器を含む、入力下り伝送線路に接続された「上り信
号向け回路（ｕｐｓｔｒｅａｍ ｓｉｇｎａｌ ｄｉｒｅｃｔｉｎｇ ｃｉｒｃ
ｕｉｔ）」と、 （ｅ）直列可変抵抗器および入力可変抵抗器を調節するために接続されたプロ
セッサと、を含む。
値の同調によって、出力下り伝送線路の線路インピーダンスと入力下り伝送線路
路の線路インピーダンスとを自動的に整合させるフロントエンドインタフェース
回路を提供することができる。フロントエンドインタフェース回路がインピーダ
ンス整合されると、下り信号は、出力上り伝送線路にほとんど漏れることなく、
入力下り伝送線路から出力下り伝送線路に伝送され、上り信号は、入力下り伝送
線路にほとんど漏れることなく、出力下り伝送線路と同じである入力上り伝送線
路から出力上り伝送線路に伝送される。この自動インピーダンス整合回路は、概
略的には、 （ａ）下り信号を搬送するように構成された第１の部分および第２の部分を含
む入力下り伝送線路と、 （ｂ）下り信号、および下り信号とは反対向きの上り信号を搬送するように構
成された、入力下り伝送線路に結合された出力下り伝送線路と、 （ｃ）入力下り伝送線路の第１の部分と第２の部分の間に接続された複数の直
列可変抵抗器と、 （ｄ）複数の入力可変抵抗器を含む、入力下り伝送線路に接続された「上り信
号向け回路（ｕｐｓｔｒｅａｍ ｓｉｇｎａｌ ｄｉｒｅｃｔｉｎｇ ｃｉｒｃ
ｕｉｔ）」と、 （ｅ）直列可変抵抗器および入力可変抵抗器を調節するために接続されたプロ
セッサと、を含む。
【０００６】 一実施形態では、上り信号向け回路は、 （ｉ）非反転入力、反転入力、および出力を含む第１の演算増幅器と、 （ｉｉ）非反転入力、反転入力、および出力を含む第２の演算増幅器とをさら
に含み、この第１および第２の演算増幅器の出力が、上り信号の出力となり、複
数の入力可変抵抗器は、演算増幅器と入力下り伝送線路の間に接続される。
に含み、この第１および第２の演算増幅器の出力が、上り信号の出力となり、複
数の入力可変抵抗器は、演算増幅器と入力下り伝送線路の間に接続される。
【０００７】 本発明は、さらに、インピーダンス整合回路中で、可変抵抗器を調節する方法
であって、 （ａ）入力下り伝送線路の第１の部分の第１の電圧を測定するステップと、 （ｂ）入力下り伝送線路の第２の部分の第２の電圧を測定するステップと、 （ｃ）測定した第１および第２の電圧に応じて、直列可変抵抗器および入力可
変抵抗器を調節するステップと、を含む方法も提供する。
であって、 （ａ）入力下り伝送線路の第１の部分の第１の電圧を測定するステップと、 （ｂ）入力下り伝送線路の第２の部分の第２の電圧を測定するステップと、 （ｃ）測定した第１および第２の電圧に応じて、直列可変抵抗器および入力可
変抵抗器を調節するステップと、を含む方法も提供する。
【０００８】 本発明による回路では、出力下り伝送線路のインピーダンスを整合させるため
に、可変抵抗器をマニュアルで同調させる必要がないので有利である。本発明の
さらに別の利点は、上り信号と下り信号を分離するための厳密な要件を満たすた
めに、複雑なフィルタが不要であることである。
に、可変抵抗器をマニュアルで同調させる必要がないので有利である。本発明の
さらに別の利点は、上り信号と下り信号を分離するための厳密な要件を満たすた
めに、複雑なフィルタが不要であることである。
【０００９】 特定の実施形態に関連して本発明について述べる。また、図面を参照する。
【００１０】 詳細な説明 図１は、入力下り伝送線路２、出力下り伝送線路４、および上り信号出力６を
備えた、本発明によるフロントエンドインタフェース回路を示す回路図である。
入力下り伝送線路２は、第１の線路８および第２の線路１０を含み、第１の部分
１２および第２の部分１４に分割され、第１の線路８および第２の線路１０は、
ともに、２つの部分１２および１４のそれぞれの中にある。この説明での表現に
好都合となるように、入力下り信号は、入力下り伝送線路２の第１の部分１２中
の第１の線路８によって伝達される電圧成分＋１／２ＶＴＸと、下り伝送線路２
の第１の部分１２中の第２の線路１０中の第２の電圧成分−１／２ＶＴＸとを有
するものとして表してある。実際の回路の動作では、第１の線路８および第２の
線路１０に与えられる電圧は、反対称（ａｎｔｉ−ｓｙｍｍｅｔｒｉｃ）である
必要はない。
備えた、本発明によるフロントエンドインタフェース回路を示す回路図である。
入力下り伝送線路２は、第１の線路８および第２の線路１０を含み、第１の部分
１２および第２の部分１４に分割され、第１の線路８および第２の線路１０は、
ともに、２つの部分１２および１４のそれぞれの中にある。この説明での表現に
好都合となるように、入力下り信号は、入力下り伝送線路２の第１の部分１２中
の第１の線路８によって伝達される電圧成分＋１／２ＶＴＸと、下り伝送線路２
の第１の部分１２中の第２の線路１０中の第２の電圧成分−１／２ＶＴＸとを有
するものとして表してある。実際の回路の動作では、第１の線路８および第２の
線路１０に与えられる電圧は、反対称（ａｎｔｉ−ｓｙｍｍｅｔｒｉｃ）である
必要はない。
【００１１】 入力下り伝送線路２の第２の部分１４中の第１の線路８および第２の線路１０
は、それぞれ一対の直列可変抵抗器１６および１８を介して、第１の部分１２中
の第１の線路８および第２の線路１０に接続される。さらに、表現に好都合とな
るように、アンシールドツイストペア（ＵＴＰ）にすることができる出力下り伝
送線路４は、その対の２本の線路それぞれで１／２ＺＬの線路インピーダンスを
有する。インピーダンスＺＬは、負荷インピーダンスＺＬを有する受信機などの
負荷に接続された出力下り伝送線路４の線路インピーダンスを表す。上り信号の
伝送用の入力上り伝送線路としても働く出力下り伝送線路４は、通常は、＋１／
２ＶＲＸおよび−１／２ＶＲＸの電圧をそれぞれ発生させる電源２０および２２
で表される上り信号送信機でも終端する。負荷インピーダンス、および出力下り
伝送線路４によって伝達される信号電圧の表現を対称にするために、負荷インピ
ーダンスＺＬの半分および電圧ＶＲＸの半分を、出力下り伝送線路４中の２本の
線路それぞれに割り当てる。電源２０と２２を接続するノード２４は接地される
。一実施形態では、出力下り伝送線路４は、１：１の巻数比を有する計器用変圧
器２６を介して、入力下り伝送線路２に結合される。変圧器２６の役割は、入力
下り伝送線路２中の電流を、出力下り伝送線路４から分離することである。上り
出力６の上り信号は、上り出力電圧ＶＵ１とＶＵ２の間の差によって特徴づけら
れる。上り信号向け回路２７は、入力下り伝送線路２に結合され、上り信号を上
り出力６に向ける。一実施形態では、上り信号向け回路２７は、それぞれ電圧Ｖ Ｕ１ およびＶＵ２を発生させる出力３２および３４を有する一対の演算増幅器２
８および３０を含む。第１の演算増幅器２８は、接地された非反転入力３６と、
第１の入力可変抵抗器４０を介して入力下り伝送線路２の第２の部分１４中の第
２の線路１０に接続された反転入力３８とを有する。第２の演算増幅器３０は、
接地された非反転入力４２と、第２の入力可変抵抗器４６を介して入力下り伝送
線路２の第２の部分１４中の第１の線路８に接続された反転入力４４とを有する
。交換デジタルビデオ（ｓｗｉｔｃｈｅｄ ｄｉｇｉｔａｌ ｖｉｄｅｏ：ＳＤ
Ｖ）ネットワークの応用分野に適した第１および第２の演算増幅器２８および３
０の例としては、参照により本明細書に組み込むＬｕｃｅｎｔ Ｔｅｃｈｎｏｌ
ｏｇｉｅｓのＰｒｅｌｉｍｉｎａｒｙ Ｄａｔａ Ｓｈｅｅｔ、１９９７年１月
による、Ｌｕｃｅｎｔ ＴｅｃｈｎｏｌｏｇｉｅｓのＬＵＣＶ５００２およびＬ
ＵＣＶ５００６のＤｕａｌ Ｖｉｄｅｏ Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉ
ｆｉｅｒがあり、これらはともに直流から３０ＭＨＺまでで１ｄＢ未満の利得の
平坦さを有する。
は、それぞれ一対の直列可変抵抗器１６および１８を介して、第１の部分１２中
の第１の線路８および第２の線路１０に接続される。さらに、表現に好都合とな
るように、アンシールドツイストペア（ＵＴＰ）にすることができる出力下り伝
送線路４は、その対の２本の線路それぞれで１／２ＺＬの線路インピーダンスを
有する。インピーダンスＺＬは、負荷インピーダンスＺＬを有する受信機などの
負荷に接続された出力下り伝送線路４の線路インピーダンスを表す。上り信号の
伝送用の入力上り伝送線路としても働く出力下り伝送線路４は、通常は、＋１／
２ＶＲＸおよび−１／２ＶＲＸの電圧をそれぞれ発生させる電源２０および２２
で表される上り信号送信機でも終端する。負荷インピーダンス、および出力下り
伝送線路４によって伝達される信号電圧の表現を対称にするために、負荷インピ
ーダンスＺＬの半分および電圧ＶＲＸの半分を、出力下り伝送線路４中の２本の
線路それぞれに割り当てる。電源２０と２２を接続するノード２４は接地される
。一実施形態では、出力下り伝送線路４は、１：１の巻数比を有する計器用変圧
器２６を介して、入力下り伝送線路２に結合される。変圧器２６の役割は、入力
下り伝送線路２中の電流を、出力下り伝送線路４から分離することである。上り
出力６の上り信号は、上り出力電圧ＶＵ１とＶＵ２の間の差によって特徴づけら
れる。上り信号向け回路２７は、入力下り伝送線路２に結合され、上り信号を上
り出力６に向ける。一実施形態では、上り信号向け回路２７は、それぞれ電圧Ｖ Ｕ１ およびＶＵ２を発生させる出力３２および３４を有する一対の演算増幅器２
８および３０を含む。第１の演算増幅器２８は、接地された非反転入力３６と、
第１の入力可変抵抗器４０を介して入力下り伝送線路２の第２の部分１４中の第
２の線路１０に接続された反転入力３８とを有する。第２の演算増幅器３０は、
接地された非反転入力４２と、第２の入力可変抵抗器４６を介して入力下り伝送
線路２の第２の部分１４中の第１の線路８に接続された反転入力４４とを有する
。交換デジタルビデオ（ｓｗｉｔｃｈｅｄ ｄｉｇｉｔａｌ ｖｉｄｅｏ：ＳＤ
Ｖ）ネットワークの応用分野に適した第１および第２の演算増幅器２８および３
０の例としては、参照により本明細書に組み込むＬｕｃｅｎｔ Ｔｅｃｈｎｏｌ
ｏｇｉｅｓのＰｒｅｌｉｍｉｎａｒｙ Ｄａｔａ Ｓｈｅｅｔ、１９９７年１月
による、Ｌｕｃｅｎｔ ＴｅｃｈｎｏｌｏｇｉｅｓのＬＵＣＶ５００２およびＬ
ＵＣＶ５００６のＤｕａｌ Ｖｉｄｅｏ Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉ
ｆｉｅｒがあり、これらはともに直流から３０ＭＨＺまでで１ｄＢ未満の利得の
平坦さを有する。
【００１２】 別の実施形態では、第１の演算増幅器２８の反転入力３８は、第３の入力可変
抵抗器４８を介して、入力下り伝送線路２の第１の部分１２中の第１の線路８に
も接続される。同様に、第２の演算増幅器３０の反転入力４４は、第４の入力可
変抵抗器５０を介して、入力下り伝送線路２の第１の部分１２中の第２の線路１
０に接続される。さらに別の実施形態では、２つの帰還固定抵抗器５２および５
４が、それぞれ、第１の演算増幅器２８の出力３２と反転入力３８の間および第
２の演算増幅器３０の出力３４と反転入力４４の間に接続され、演算増幅器２８
および３０の出力で、利得の安定をもたらす。例えば、帰還固定抵抗器５２およ
び５４は、１００Ω程度の固定抵抗値Ｒｆを有することができる。
抵抗器４８を介して、入力下り伝送線路２の第１の部分１２中の第１の線路８に
も接続される。同様に、第２の演算増幅器３０の反転入力４４は、第４の入力可
変抵抗器５０を介して、入力下り伝送線路２の第１の部分１２中の第２の線路１
０に接続される。さらに別の実施形態では、２つの帰還固定抵抗器５２および５
４が、それぞれ、第１の演算増幅器２８の出力３２と反転入力３８の間および第
２の演算増幅器３０の出力３４と反転入力４４の間に接続され、演算増幅器２８
および３０の出力で、利得の安定をもたらす。例えば、帰還固定抵抗器５２およ
び５４は、１００Ω程度の固定抵抗値Ｒｆを有することができる。
【００１３】 直列可変抵抗器１６、１８と、入力可変抵抗器４０、４６、４８、および５０
とを調節するために、マイクロプロセッサ５６を設ける。調節に好都合となるよ
うに、直列可変抵抗器１６および１８は、常に同じ抵抗値Ｒ０に設定することが
できる。第１および第２の入力可変抵抗器４０および４６は、抵抗値Ｒ０との所
定の関係に従って、同じ抵抗値ＲＢに調節される。この関係については以下で述
べる。さらに、第３および第４の入力可変抵抗器４８および５０の抵抗も、抵抗
値Ｒ０およびＲＢとの所定の関係で、プロセッサ５６によって同じ抵抗値ＲＡに
設定することができる。この関係については以下で述べる。第１の電圧センサ５
８は、入力下り伝送線路２の第１の部分１２中の第１の線路８と第２の線路１０
の間の電圧差Ｖ１を測定するために接続され、デジタル化した測定電圧を、通常
はマイクロプロセッサおよびメモリ記憶装置を有するコンピュータを含むプロセ
ッサ５６に提供する。第２の電圧センサ６０は、入力下り伝送線路２の第２の部
分１４中の第１の線路８と第２の線路１０の間の電圧差Ｖ２を測定するために接
続される。第１の部分１２中の第１の線路８によって伝達される電圧は１／２Ｖ ＴＸ であり、第１の部分１２中の第２の線路１０によって伝達される電圧は−１
／２ＶＴＸであるので、電圧Ｖ１はＶＴＸに等しい。入力下り伝送線路２の第２
の部分１４中の第１の線路８上の電圧はＶＢ ＋に指定され、入力下り伝送線路２
の第２の部分１４中の第２の線路１０上の電圧はＶＢ −に指定されている。した
がって、電圧Ｖ２は「ＶＢ ＋−ＶＢ −」に等しい。電圧センサ５８および６０に
よってデジタル化された測定した第１および第２の電圧は、プロセッサ５６中に
読み込まれ、これに応答してプロセッサは、可変抵抗器１６、１８、４０、４６
、４８、および５０を調節する制御信号を発生させる。電圧センサ５８および６
０は、上りＲＦ信号および下りＲＦ信号の周波数で電圧を測定することができな
ければならない。例えば、代表的な切替えデジタルビデオ（ＳＤＶ）ネットワー
クでは、下りＲＦ信号は約６〜２６ＭＨＺの周波数を有し、上りＲＦ信号は約１
．６ＭＨＺの周波数を有する。ＳＤＶネットワークでは、これらの周波数で電圧
を測定するように構成された電圧センサ５８および６０の例としては、測定した
電圧をデジタル形式で出力するピーク検出器がある。入力下り伝送線路２と出力
下り伝送線路４の間のインピーダンス整合の目的は、上り信号出力６で下り信号
を打ち消すこと、すなわち第１および第２の演算増幅器２８および３０それぞれ
の出力３２および３４で、下り電圧を打ち消すことである。インピーダンス整合
には、以下の数式１および数式２の関係が必要である。
とを調節するために、マイクロプロセッサ５６を設ける。調節に好都合となるよ
うに、直列可変抵抗器１６および１８は、常に同じ抵抗値Ｒ０に設定することが
できる。第１および第２の入力可変抵抗器４０および４６は、抵抗値Ｒ０との所
定の関係に従って、同じ抵抗値ＲＢに調節される。この関係については以下で述
べる。さらに、第３および第４の入力可変抵抗器４８および５０の抵抗も、抵抗
値Ｒ０およびＲＢとの所定の関係で、プロセッサ５６によって同じ抵抗値ＲＡに
設定することができる。この関係については以下で述べる。第１の電圧センサ５
８は、入力下り伝送線路２の第１の部分１２中の第１の線路８と第２の線路１０
の間の電圧差Ｖ１を測定するために接続され、デジタル化した測定電圧を、通常
はマイクロプロセッサおよびメモリ記憶装置を有するコンピュータを含むプロセ
ッサ５６に提供する。第２の電圧センサ６０は、入力下り伝送線路２の第２の部
分１４中の第１の線路８と第２の線路１０の間の電圧差Ｖ２を測定するために接
続される。第１の部分１２中の第１の線路８によって伝達される電圧は１／２Ｖ ＴＸ であり、第１の部分１２中の第２の線路１０によって伝達される電圧は−１
／２ＶＴＸであるので、電圧Ｖ１はＶＴＸに等しい。入力下り伝送線路２の第２
の部分１４中の第１の線路８上の電圧はＶＢ ＋に指定され、入力下り伝送線路２
の第２の部分１４中の第２の線路１０上の電圧はＶＢ −に指定されている。した
がって、電圧Ｖ２は「ＶＢ ＋−ＶＢ −」に等しい。電圧センサ５８および６０に
よってデジタル化された測定した第１および第２の電圧は、プロセッサ５６中に
読み込まれ、これに応答してプロセッサは、可変抵抗器１６、１８、４０、４６
、４８、および５０を調節する制御信号を発生させる。電圧センサ５８および６
０は、上りＲＦ信号および下りＲＦ信号の周波数で電圧を測定することができな
ければならない。例えば、代表的な切替えデジタルビデオ（ＳＤＶ）ネットワー
クでは、下りＲＦ信号は約６〜２６ＭＨＺの周波数を有し、上りＲＦ信号は約１
．６ＭＨＺの周波数を有する。ＳＤＶネットワークでは、これらの周波数で電圧
を測定するように構成された電圧センサ５８および６０の例としては、測定した
電圧をデジタル形式で出力するピーク検出器がある。入力下り伝送線路２と出力
下り伝送線路４の間のインピーダンス整合の目的は、上り信号出力６で下り信号
を打ち消すこと、すなわち第１および第２の演算増幅器２８および３０それぞれ
の出力３２および３４で、下り電圧を打ち消すことである。インピーダンス整合
には、以下の数式１および数式２の関係が必要である。
【００１４】
【数１】
【００１５】
【数２】 さらに、ＶＲＸが０Ｖに設定されるときには、以下の数式３が適用される。
【００１６】
【数３】 出力線路のインピーダンスＺＬが一定であり、第１および第２の電圧Ｖ１およ
びＶ２をそれぞれ電圧センサ５８および６０で測定することができるので、第１
および第２の入力可変抵抗器４０および４６の抵抗値ＲＢは、数式（３）によっ
て決定することができる。ＶＲＸは、受信機の負荷インピーダンスＺＬを維持し
ながら顧客の位置で上り信号伝送を除去するなどの簡単な方法で、０Ｖに設定す
ることができる。さらに、抵抗値ＲＢは、抵抗値Ｒ０の一定倍数に設定すること
ができる。一例として、負荷インピーダンスＺＬが１００Ωであり、抵抗値ＲＢ が抵抗値Ｒ０の１０倍に設定されたときには、数式（１）および（３）から下記
の数式４のようになる。
びＶ２をそれぞれ電圧センサ５８および６０で測定することができるので、第１
および第２の入力可変抵抗器４０および４６の抵抗値ＲＢは、数式（３）によっ
て決定することができる。ＶＲＸは、受信機の負荷インピーダンスＺＬを維持し
ながら顧客の位置で上り信号伝送を除去するなどの簡単な方法で、０Ｖに設定す
ることができる。さらに、抵抗値ＲＢは、抵抗値Ｒ０の一定倍数に設定すること
ができる。一例として、負荷インピーダンスＺＬが１００Ωであり、抵抗値ＲＢ が抵抗値Ｒ０の１０倍に設定されたときには、数式（１）および（３）から下記
の数式４のようになる。
【００１７】
【数４】 本発明の自動インピーダンス整合回路は、比Ｖ２／Ｖ１を測定し、それに応じ
て、可変抵抗器１６、１８、４０、４６、４８、および５０の抵抗値を、上記の
式に従ってプロセッサ５６が算出した所望の値Ｒ０、ＲＢ、およびＲＡに調節す
る。抵抗値を調節することの目的は、入力下り伝送線路２のインピーダンスを出
力下り伝送線路４のインピーダンスと整合させて、下り信号が下りフローと反対
の方向に反射されないようにし、さらに上り信号出力６で下り信号を打ち消すこ
とである。実際の多くの応用分野では、正確なインピーダンス整合は不要である
。例えば、出力下り伝送線路４が８５Ωから１１５Ωの範囲の線路インピーダン
スＺＬを有するＵＴＰである代表的なＳＤＶの応用分野では、誤差限界は、最適
比の約±７．５％に設定することができる。
て、可変抵抗器１６、１８、４０、４６、４８、および５０の抵抗値を、上記の
式に従ってプロセッサ５６が算出した所望の値Ｒ０、ＲＢ、およびＲＡに調節す
る。抵抗値を調節することの目的は、入力下り伝送線路２のインピーダンスを出
力下り伝送線路４のインピーダンスと整合させて、下り信号が下りフローと反対
の方向に反射されないようにし、さらに上り信号出力６で下り信号を打ち消すこ
とである。実際の多くの応用分野では、正確なインピーダンス整合は不要である
。例えば、出力下り伝送線路４が８５Ωから１１５Ωの範囲の線路インピーダン
スＺＬを有するＵＴＰである代表的なＳＤＶの応用分野では、誤差限界は、最適
比の約±７．５％に設定することができる。
【００１８】 電圧ＶＲＸを発生させる電源２０および２２は、インピーダンス整合中には０
Ｖに設定しなければならない。最初に、パワーアップ時または線路準備中に、Ｖ ＲＸ は強制的に０Ｖにすることができ、約６乃至２６ＭＨＺの範囲の周波数で電
圧ＶＴＸを有する下り信号が、入力下り伝送線路２の第１の部分１２中に注入さ
れる。いくつかの対話型ネットワーク送信機のチップセット、例えばＬｕｃｅｎ
ｔ ＴｅｃｈｎｏｌｏｇｉｅｓのＴ７６６４送信機ＩＣは、パワーアップ時に下
り信号を自動的に提供する。
Ｖに設定しなければならない。最初に、パワーアップ時または線路準備中に、Ｖ ＲＸ は強制的に０Ｖにすることができ、約６乃至２６ＭＨＺの範囲の周波数で電
圧ＶＴＸを有する下り信号が、入力下り伝送線路２の第１の部分１２中に注入さ
れる。いくつかの対話型ネットワーク送信機のチップセット、例えばＬｕｃｅｎ
ｔ ＴｅｃｈｎｏｌｏｇｉｅｓのＴ７６６４送信機ＩＣは、パワーアップ時に下
り信号を自動的に提供する。
【００１９】 図２は、入力下り伝送線路２が、例えばＬｕｃｅｎｔ Ｔｅｃｈｎｏｌｏｇｉ
ｅｓのＴ７６６４ＩＣなどの対話型ネットワーク送信機６２に接続され、出力下
り伝送線路４が、例えばＬｕｃｅｎｔ ＴｅｃｈｎｏｌｏｇｉｅｓのＴ７６６５
ＱＰＳＫ受信機などの受信機６４に接続された、図１の自動インピーダンス整合
インタフェース回路を示す図である。送信機６２は、入力下り伝送線路２の第１
の部分１２中の第１および第２の線路８および１０にそれぞれ接続された２つの
入力演算増幅器６６および６８を設ける。演算増幅器６６および６８の入力イン
ピーダンスがきわめて高く、出力インピーダンスがきわめて低いので、出力下り
伝送線路４からの上り信号は、下り方向用送信機６２ではなく、上り信号出力６
に流れる。直列可変抵抗器１６および１８、ならびに入力可変抵抗器４０、４６
、４８、および５０は、電気機械式継電器スイッチ式抵抗器や固体スイッチ式抵
抗器など様々なタイプにすることができる。個別部品を有するプリント回路基板
（ＰＣＢ）上に回路が実装される場合には、電気機械式継電器スイッチ式抵抗器
を、可変抵抗器１６、１８、４０、４６、４８、および５０として使用すること
ができる。回路がモノリシックＩＣチップ上に実装される場合には、固体スイッ
チ式抵抗器を可変抵抗器として使用することができる。ただし、固体スイッチ式
抵抗器は、信号の振幅の小さな動作領域内でのみ線形であるので、下り信号の振
幅が大きく、したがってこの振幅を設計で考慮に入れなければならないときには
、固体スイッチ式抵抗器は、望ましくないことがある非線形特性を呈することに
なる。
ｅｓのＴ７６６４ＩＣなどの対話型ネットワーク送信機６２に接続され、出力下
り伝送線路４が、例えばＬｕｃｅｎｔ ＴｅｃｈｎｏｌｏｇｉｅｓのＴ７６６５
ＱＰＳＫ受信機などの受信機６４に接続された、図１の自動インピーダンス整合
インタフェース回路を示す図である。送信機６２は、入力下り伝送線路２の第１
の部分１２中の第１および第２の線路８および１０にそれぞれ接続された２つの
入力演算増幅器６６および６８を設ける。演算増幅器６６および６８の入力イン
ピーダンスがきわめて高く、出力インピーダンスがきわめて低いので、出力下り
伝送線路４からの上り信号は、下り方向用送信機６２ではなく、上り信号出力６
に流れる。直列可変抵抗器１６および１８、ならびに入力可変抵抗器４０、４６
、４８、および５０は、電気機械式継電器スイッチ式抵抗器や固体スイッチ式抵
抗器など様々なタイプにすることができる。個別部品を有するプリント回路基板
（ＰＣＢ）上に回路が実装される場合には、電気機械式継電器スイッチ式抵抗器
を、可変抵抗器１６、１８、４０、４６、４８、および５０として使用すること
ができる。回路がモノリシックＩＣチップ上に実装される場合には、固体スイッ
チ式抵抗器を可変抵抗器として使用することができる。ただし、固体スイッチ式
抵抗器は、信号の振幅の小さな動作領域内でのみ線形であるので、下り信号の振
幅が大きく、したがってこの振幅を設計で考慮に入れなければならないときには
、固体スイッチ式抵抗器は、望ましくないことがある非線形特性を呈することに
なる。
【００２０】 一実施形態では、プロセッサ５６は、Ｖ２／Ｖ１の所定の最適比をそのメモリ
記憶装置に記憶する。正確な整合が不要であり、第１および第２の電圧センサ５
８および６０の確度に不確かさがあるので、所定の誤差限界をプロセッサ５６に
記憶し、測定したＶ２／Ｖ１の比が最適比の誤差限界内である場合にインピーダ
ンス整合が達成されるようにすることができる。例えば、出力下り伝送線路４が
、１００Ω±１５％、すなわち約８５Ωから１１５Ωの範囲内のインピーダンス
ＺＬを有するＵＴＰ構成を有すると、最適比の±７．５％以内の誤差限界が通常
は許容範囲と考えられる。数式（４）で与えられた最適比０．４５４５では、イ
ンピーダンス整合は、測定した電圧比Ｖ２／Ｖ１が約０．４２０５から約０．４
８８６の範囲内であるときに実施されるものと考えられる。
記憶装置に記憶する。正確な整合が不要であり、第１および第２の電圧センサ５
８および６０の確度に不確かさがあるので、所定の誤差限界をプロセッサ５６に
記憶し、測定したＶ２／Ｖ１の比が最適比の誤差限界内である場合にインピーダ
ンス整合が達成されるようにすることができる。例えば、出力下り伝送線路４が
、１００Ω±１５％、すなわち約８５Ωから１１５Ωの範囲内のインピーダンス
ＺＬを有するＵＴＰ構成を有すると、最適比の±７．５％以内の誤差限界が通常
は許容範囲と考えられる。数式（４）で与えられた最適比０．４５４５では、イ
ンピーダンス整合は、測定した電圧比Ｖ２／Ｖ１が約０．４２０５から約０．４
８８６の範囲内であるときに実施されるものと考えられる。
【００２１】 負荷インピーダンスＺＬおよびＶ２／Ｖ１の最適比が既知であり、ＲＢがＲ０ の倍数に等しくなるように設定されるときには、数式（３）は、単一の変数ＲＢ またはＲ０の式に変形することができる。例えば、ＲＢ＝１０Ｒ０、ＺＬ＝１０
０Ω、Ｖ２／Ｖ１＝５／１１＝０．４５４５であると仮定すると、Ｒ０およびＲ Ｂ の所望の値は、それぞれ５５Ωおよび５５０Ωとなる。
０Ω、Ｖ２／Ｖ１＝５／１１＝０．４５４５であると仮定すると、Ｒ０およびＲ Ｂ の所望の値は、それぞれ５５Ωおよび５５０Ωとなる。
【００２２】 ＲＡとＲＢおよびＲ０との関係は、数式（２）から導出することができ、これ
は単純に下記の数式５となる。
は単純に下記の数式５となる。
【００２３】
【数５】 ＲＢ＝１０Ｒ０であるときには、ＲＡは単純に２２Ｒ０となる。上記の例では
、ＲＡの所望の値は１２１０Ωとなる。
、ＲＡの所望の値は１２１０Ωとなる。
【００２４】 本発明は、図１および図２の回路中の抵抗値Ｒ０、ＲＢ、およびＲＡを自動的
に調節する方法も提供する。この方法は、概略的には、第１の電圧Ｖ１および第
２の電圧Ｖ２を測定するステップと、第２の電圧Ｖ２を第１の電圧Ｖ１で割り第
２の電圧Ｖ２と第１の電圧Ｖ１の測定比を得るステップと、測定比が最適比の所
定の誤差限界内であるかどうかを判定するステップと、測定比が最適比の誤差限
界外である場合に、直列可変抵抗器１６および１８の抵抗値Ｒ０と、第１および
第２の入力可変抵抗器４０および４６の抵抗値ＲＢと、第３および第４の入力可
変抵抗器４８および５０の抵抗値ＲＡとを調節するステップとを含む。測定比が
最適比の誤差限界内である場合には、可変抵抗器１６、１８、４０、４６、４８
、および５０の調節は不要である。
に調節する方法も提供する。この方法は、概略的には、第１の電圧Ｖ１および第
２の電圧Ｖ２を測定するステップと、第２の電圧Ｖ２を第１の電圧Ｖ１で割り第
２の電圧Ｖ２と第１の電圧Ｖ１の測定比を得るステップと、測定比が最適比の所
定の誤差限界内であるかどうかを判定するステップと、測定比が最適比の誤差限
界外である場合に、直列可変抵抗器１６および１８の抵抗値Ｒ０と、第１および
第２の入力可変抵抗器４０および４６の抵抗値ＲＢと、第３および第４の入力可
変抵抗器４８および５０の抵抗値ＲＡとを調節するステップとを含む。測定比が
最適比の誤差限界内である場合には、可変抵抗器１６、１８、４０、４６、４８
、および５０の調節は不要である。
【００２５】 可変抵抗器１６、１８、４０、４６、４８、および５０の抵抗値を調節した後
で、第１および第２の電圧をそれぞれ第１および第２の電圧センサ５８および５
０によって再度測定し、測定した第２の電圧と第１の電圧の比を最適比と突き合
わせて比較して、それが誤差限界内であるかどうかを判定し、測定比が依然とし
て最適比の誤差限界外である場合には、さらに可変抵抗器１６、１８、４０、４
６、４８、および５０の調節を行う。可変抵抗器の抵抗値は、測定比が最適比の
誤差限界内になるまで、複数回繰り返して調節することができる。この方法を、
図３の単純化した流れ図に示す。
で、第１および第２の電圧をそれぞれ第１および第２の電圧センサ５８および５
０によって再度測定し、測定した第２の電圧と第１の電圧の比を最適比と突き合
わせて比較して、それが誤差限界内であるかどうかを判定し、測定比が依然とし
て最適比の誤差限界外である場合には、さらに可変抵抗器１６、１８、４０、４
６、４８、および５０の調節を行う。可変抵抗器の抵抗値は、測定比が最適比の
誤差限界内になるまで、複数回繰り返して調節することができる。この方法を、
図３の単純化した流れ図に示す。
【００２６】 一実施形態では、可変抵抗器１６、１８、４０、４６、４８、および５０の抵
抗値は、通常は少量の増分である一定量だけ抵抗値Ｒ０を変化させ、抵抗値ＲＢ およびＲＡを上述の数式（１）〜（５）で与えられるＲ０との所定の関係に従っ
て変化させることによって、調節される。第１の電圧Ｖ１は第１の電圧センサ５
８によって測定され、第２の電圧Ｖ２は第２の電圧センサ６０によって測定され
る。次いで、プロセッサ５６が、第２の電圧を第１の電圧で割って第２の測定比
Ｖ２／Ｖ１を得、この測定比がプロセッサ５６のメモリ記憶装置に記憶された最
適比の誤差限界内であるかどうかを判定する。第２の測定比Ｖ２／Ｖ１が依然と
して最適比の誤差限界外である場合には、測定比Ｖ２／Ｖ１が十分に最適比に近
くなるまで、すなわちその誤差限界内になるまで、抵抗値Ｒ０、ＲＢ、およびＲ Ａ は、さらに調節される。抵抗値Ｒ０の少量の増分によって測定比Ｖ２／Ｖ１が
最適比からさらに離れた場合には、抵抗値Ｒ０を少量の減分だけ変化させて、測
定比を最適比に近づける。
抗値は、通常は少量の増分である一定量だけ抵抗値Ｒ０を変化させ、抵抗値ＲＢ およびＲＡを上述の数式（１）〜（５）で与えられるＲ０との所定の関係に従っ
て変化させることによって、調節される。第１の電圧Ｖ１は第１の電圧センサ５
８によって測定され、第２の電圧Ｖ２は第２の電圧センサ６０によって測定され
る。次いで、プロセッサ５６が、第２の電圧を第１の電圧で割って第２の測定比
Ｖ２／Ｖ１を得、この測定比がプロセッサ５６のメモリ記憶装置に記憶された最
適比の誤差限界内であるかどうかを判定する。第２の測定比Ｖ２／Ｖ１が依然と
して最適比の誤差限界外である場合には、測定比Ｖ２／Ｖ１が十分に最適比に近
くなるまで、すなわちその誤差限界内になるまで、抵抗値Ｒ０、ＲＢ、およびＲ Ａ は、さらに調節される。抵抗値Ｒ０の少量の増分によって測定比Ｖ２／Ｖ１が
最適比からさらに離れた場合には、抵抗値Ｒ０を少量の減分だけ変化させて、測
定比を最適比に近づける。
【００２７】 抵抗値ＲＡは、上記の数式（５）によるＲ０とＲＢの関係によって決定される
。上述のＺＬ＝１００Ω、ＲＢ＝１０Ｒ０の実例では、Ｖ２／Ｖ１の最適比は５
／１１に等しく、これは約０．４５４５であり、この数がプロセッサ５６に記憶
される。抵抗値調節プロセス中には、出力下り伝送線路での上り信号電圧ＶＲＸ は、常に０Ｖに設定され、これにより上り信号が除去される。
。上述のＺＬ＝１００Ω、ＲＢ＝１０Ｒ０の実例では、Ｖ２／Ｖ１の最適比は５
／１１に等しく、これは約０．４５４５であり、この数がプロセッサ５６に記憶
される。抵抗値調節プロセス中には、出力下り伝送線路での上り信号電圧ＶＲＸ は、常に０Ｖに設定され、これにより上り信号が除去される。
【００２８】 代替実施形態では、プロセッサ５６は、出力下り伝送線路４のインピーダンス
ＺＬ、Ｒ０とＲＢの関係、ならびに数式（３）によって決まる様々な最適比につ
いての抵抗値Ｒ０、ＲＢ、およびＲＡの所望の値のセットを含む参照テーブルを
記憶する。線路のインピーダンスＺＬが１００Ωであり、ＲＢが１０Ｒ０に等し
くなるように設定され、最適比Ｖ２／Ｖ１が５／１１となる上記で与えた実例で
は、抵抗値Ｒ０、ＲＢ、およびＲＡの所望の値はそれぞれ、５５Ω、５５０Ω、
および１２１０Ωである。この実施形態では、抵抗値調節プロセス中には、同様
に、上り信号は除去される、すなわち電圧ＶＲＸが強制的に０Ｖとなる。
ＺＬ、Ｒ０とＲＢの関係、ならびに数式（３）によって決まる様々な最適比につ
いての抵抗値Ｒ０、ＲＢ、およびＲＡの所望の値のセットを含む参照テーブルを
記憶する。線路のインピーダンスＺＬが１００Ωであり、ＲＢが１０Ｒ０に等し
くなるように設定され、最適比Ｖ２／Ｖ１が５／１１となる上記で与えた実例で
は、抵抗値Ｒ０、ＲＢ、およびＲＡの所望の値はそれぞれ、５５Ω、５５０Ω、
および１２１０Ωである。この実施形態では、抵抗値調節プロセス中には、同様
に、上り信号は除去される、すなわち電圧ＶＲＸが強制的に０Ｖとなる。
【００２９】 上述の実施形態では、分析および計算を簡略にするために、いくつかの仮定を
行った。例えば、抵抗器の調節中にはＶＲＸは０に等しいものと仮定した。また
、変圧器２６の巻数比が１：１であること、抵抗器１６および１８がともに同じ
値に設定されること、抵抗器４８および５０がともに同じ値に設定されること、
抵抗器４０および４６がともに同じ値に設定されること、ならびにＲ０、ＲＡ、
およびＲＢが互いにいくつかの一定の関係にあることも仮定した。これらの仮定
は、異なる実施形態では必須のものではない。実施形態がこれらの仮定を逸脱す
る程度まで、これらの各パラメータを考慮に入れた同様の式を開発することがで
きることを理解されたい。それでも、本発明の原理は、適用されることになる。
行った。例えば、抵抗器の調節中にはＶＲＸは０に等しいものと仮定した。また
、変圧器２６の巻数比が１：１であること、抵抗器１６および１８がともに同じ
値に設定されること、抵抗器４８および５０がともに同じ値に設定されること、
抵抗器４０および４６がともに同じ値に設定されること、ならびにＲ０、ＲＡ、
およびＲＢが互いにいくつかの一定の関係にあることも仮定した。これらの仮定
は、異なる実施形態では必須のものではない。実施形態がこれらの仮定を逸脱す
る程度まで、これらの各パラメータを考慮に入れた同様の式を開発することがで
きることを理解されたい。それでも、本発明の原理は、適用されることになる。
【００３０】 特定の実施形態に関連して本発明について述べたが、特許請求の範囲に記載の
本発明の範囲内となる多数の修正を加えることができる。例えば、本明細書に記
載の実施形態では差分信号を使用するが、本発明の原理は、単一端信号とともに
使用することもできることを理解されたい。
本発明の範囲内となる多数の修正を加えることができる。例えば、本明細書に記
載の実施形態では差分信号を使用するが、本発明の原理は、単一端信号とともに
使用することもできることを理解されたい。
【図１】 本発明によるフロントエンドインタフェース回路を示す図である。
【図２】 入力上り伝送線路がデジタル対話型ネットワークの送信機に接続され、出力下
り伝送線路がデジタル対話型ネットワークの受信機に接続された、図１のフロン
トエンドインタフェース回路を含む回路図である。
り伝送線路がデジタル対話型ネットワークの受信機に接続された、図１のフロン
トエンドインタフェース回路を含む回路図である。
【図３】 本発明による図１および図２の回路で可変抵抗器を同調させる方法のプロセス
の流れを示す流れ図である。
の流れを示す流れ図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，Ｌ Ｕ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ， ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，Ｕ Ｇ，ＵＺ，ＶＮ，ＹＵ，ＺＷ
Claims (10)
- 【請求項１】 （ａ）下り信号を搬送するように構成された第１の部分およ
び第２の部分を含む入力下り伝送線路と、 （ｂ）入力下り伝送線路から受信した下り信号、および下り信号とは反対向き
の上り信号を搬送するように構成された、入力下り伝送線路に接続された出力下
り伝送線路と、 （ｃ）入力下り伝送線路の第１の部分と第２の部分の間に接続された複数の直
列可変抵抗器と、 （ｄ）複数の入力可変抵抗器を含む、入力下り伝送線路に接続された上り信号
向け回路と、 （ｅ）直列可変抵抗器および入力可変抵抗器を調節するために接続されたプロ
セッサとを含む回路。 - 【請求項２】 入力下り伝送線路が、第１の部分および第２の部分のそれぞ
れに、第１の線路および第２の線路を含み、 上り信号向け回路が、 （ｉ）非反転入力、反転入力、および出力を含む第１の演算増幅器と、 （ｉｉ）非反転入力、反転入力、および出力を含む第２の演算増幅器とをさら
に含み、 第１および第２の演算増幅器の出力が、上り信号の出力を形成し、 入力可変抵抗器が、演算増幅器と入力下り伝送線路の間に接続された、請求項
１に記載の回路。 - 【請求項３】 入力可変抵抗器が、 （ｉ）第１の演算増幅器の反転入力と第２の部分中の第２の線路との間に接続
された、抵抗値ＲＢを有する第１の入力可変抵抗器と、 （ｉｉ）第２の演算増幅器の反転入力と第２の部分中の第１の線路との間に接
続された、抵抗値ＲＢを有する第２の入力可変抵抗器とを含む請求項２に記載の
回路。 - 【請求項４】 入力可変抵抗器が、 （ｉｉｉ）第１の演算増幅器の反転入力と第１の部分中の第１の線路との間に
接続された、抵抗値ＲＡを有する第３の入力可変抵抗器と、 （ｉｖ）第２の演算増幅器の反転入力と第１の部分中の第２の線路との間に接
続された、抵抗値ＲＡを有する第４の入力可変抵抗器とを含む請求の範囲第２項
または第３項に記載の回路。 - 【請求項５】 （ａ）第１の演算増幅器の出力と反転入力の間に接続された
第１の帰還抵抗器と、 （ｂ）第２の演算増幅器の出力と反転入力の間に接続された第２の帰還抵抗器
とをさらに含む請求項２から４のいずれか一項に記載の回路。 - 【請求項６】 プロセッサが、 第１の部分中の第１の線路と第２の線路の間の第１の電圧、ならびに第２の部
分中の第１の線路と第２の線路の間の第２の電圧を読み取り、 第２の電圧と第１の電圧の測定比を得、 該測定比に応じて、測定比が最適比に近づくように直列可変抵抗器および入力
可変抵抗器を調節するために、接続された請求項２から５のいずれか一項に記載
の回路。 - 【請求項７】 （ａ）第１の部分中の第１の線路と第２の線路の間の第１の
電圧を測定するために接続された第１の電圧センサと、 （ｂ）第２の部分中の第１の線路と第２の線路の間の第２の電圧を測定するた
めに接続された第２の電圧センサとをさらに含み、 第１の電圧センサおよび第２の電圧センサが、それぞれ測定した第１の電圧お
よび第２の電圧をプロセッサに伝送するように接続された、請求項２から６のい
ずれか一項に記載の回路。 - 【請求項８】 複数の直列可変抵抗器によって接続された第１の部分および
第２の部分を含む入力下り伝送線路と、入力下り伝送線路に接続された出力下り
伝送線路と、入力下り伝送線路に接続された、複数の入力可変抵抗器を含む上り
信号向け回路とを含む回路中で、インピーダンスを整合させる方法であって、
（ａ）入力下り伝送線路の第１の部分の第１の電圧を測定するステップと、 （ｂ）入力下り伝送線路の第２の部分の第２の電圧を測定するステップと、 （ｃ）測定した第１の電圧および第２の電圧に応じて、直列可変抵抗器および
入力可変抵抗器を調節するステップとを含む方法。 - 【請求項９】 （ｄ）第２の電圧を第１の電圧で割り、第２の電圧と第１の
電圧の測定比を得るステップと、 （ｅ）該測定比が最適比の所定の誤差限界内であるかどうかを判定するステッ
プとをさらに含む請求項８に記載の方法。 - 【請求項１０】 直列可変抵抗器および入力可変抵抗器を調節するステップ
が、 （ｉ）直列可変抵抗器を一定量だけ調節するステップと、 （ｉｉ）入力可変抵抗器を直列可変抵抗器との所定の関係に従って調節するス
テップと、 （ｉｉｉ）第１の電圧を測定するステップと、 （ｉｖ）第２の電圧を測定するステップと、 （ｖ）第２の電圧と第１の電圧の第２の測定比を得るステップと、 （ｖｉ）第２の測定比が最適比の所定の誤差限界内であるかどうかを判定する
ステップと、 （ｖｉｉ）第２の測定比が最適比の所定の誤差限界外である場合に、ステップ
（ｉ）から（ｖｉ）を繰り返すステップとを含む請求項９に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/967,954 US5910731A (en) | 1997-11-12 | 1997-11-12 | Front end interface circuit and method of tuning the same |
| US08/967,954 | 1997-11-12 | ||
| PCT/US1998/023938 WO1999025065A1 (en) | 1997-11-12 | 1998-11-10 | Front end interface circuit and method of tuning the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001523058A true JP2001523058A (ja) | 2001-11-20 |
Family
ID=25513526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000519953A Withdrawn JP2001523058A (ja) | 1997-11-12 | 1998-11-10 | フロントエンドインタフェース回路およびフロントエンドインタフェース回路を同調させる方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5910731A (ja) |
| EP (1) | EP1031184B1 (ja) |
| JP (1) | JP2001523058A (ja) |
| CN (1) | CN1125536C (ja) |
| AU (1) | AU1394499A (ja) |
| DE (1) | DE69836870T2 (ja) |
| WO (1) | WO1999025065A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100295154B1 (ko) * | 1998-06-12 | 2001-09-17 | 윤종용 | 임피던스정합회로 |
| US7321613B2 (en) * | 2003-12-31 | 2008-01-22 | Intel Corporation | Automatic impedance matching compensation for a serial point to point link |
| CN100335165C (zh) * | 2004-12-21 | 2007-09-05 | 中国科学院山西煤炭化学研究所 | 一种加氢催化剂及其制备工艺和应用 |
| US7576624B2 (en) * | 2005-12-30 | 2009-08-18 | Honeywell International Inc. | System and method for extending universal bus line length |
| US20080265950A1 (en) * | 2007-04-20 | 2008-10-30 | Scott Gary Sorenson | Low-power impedance-matched driver |
| US7538589B2 (en) * | 2007-10-25 | 2009-05-26 | National Semiconductor Corporation | Cable driver using signal detect to control input stage offset |
| CN101861035B (zh) * | 2010-04-21 | 2013-03-13 | 清华大学 | 无极灯电源的自动阻抗匹配方法及匹配系统 |
| US20130051178A1 (en) | 2010-05-03 | 2013-02-28 | Wavomed Ltd. | Resonantly amplified shear waves |
| CN108365897B (zh) * | 2018-01-17 | 2021-01-08 | 重庆思柏高科技有限公司 | 光电转换模块跨阻增益放大器参数校准电路及校准方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB839581A (en) * | 1957-11-26 | 1960-06-29 | Siemens Edison Swan Ltd | Improvements relating to telephone systems |
| US3973089A (en) * | 1973-10-29 | 1976-08-03 | General Electric Company | Adaptive hybrid circuit |
| US5134311A (en) * | 1990-06-07 | 1992-07-28 | International Business Machines Corporation | Self-adjusting impedance matching driver |
| US5333194A (en) * | 1990-10-15 | 1994-07-26 | Glenayre Electronics, Inc. | Autoequalizing bidirectional-to-unidirectional hybrid network |
| US5374861A (en) * | 1993-09-10 | 1994-12-20 | Unisys Corporation | Differential termination network for differential transmitters and receivers |
| US5604450A (en) * | 1995-07-27 | 1997-02-18 | Intel Corporation | High speed bidirectional signaling scheme |
-
1997
- 1997-11-12 US US08/967,954 patent/US5910731A/en not_active Expired - Fee Related
-
1998
- 1998-11-10 EP EP98957762A patent/EP1031184B1/en not_active Expired - Lifetime
- 1998-11-10 JP JP2000519953A patent/JP2001523058A/ja not_active Withdrawn
- 1998-11-10 DE DE69836870T patent/DE69836870T2/de not_active Expired - Fee Related
- 1998-11-10 CN CN98812106A patent/CN1125536C/zh not_active Expired - Fee Related
- 1998-11-10 WO PCT/US1998/023938 patent/WO1999025065A1/en active IP Right Grant
- 1998-11-10 AU AU13944/99A patent/AU1394499A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1286826A (zh) | 2001-03-07 |
| WO1999025065A1 (en) | 1999-05-20 |
| US5910731A (en) | 1999-06-08 |
| EP1031184A4 (en) | 2005-11-16 |
| DE69836870D1 (de) | 2007-02-22 |
| DE69836870T2 (de) | 2007-10-25 |
| EP1031184A1 (en) | 2000-08-30 |
| AU1394499A (en) | 1999-05-31 |
| CN1125536C (zh) | 2003-10-22 |
| EP1031184B1 (en) | 2007-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7899409B2 (en) | Apparatus for controlling impedance | |
| US5006810A (en) | Second order active filters | |
| JPH0677858A (ja) | ケーブル減衰自動補償装置 | |
| CN103503314A (zh) | Mems可调陷波滤波器频率自动控制回路系统和方法 | |
| CN207053506U (zh) | 一种高精度可调压控均衡器 | |
| EP1189420A2 (en) | Digital subscriber line (DSL) modem compatible with home networks | |
| JP2001523058A (ja) | フロントエンドインタフェース回路およびフロントエンドインタフェース回路を同調させる方法 | |
| CA1233531A (en) | Electronic hybrid circuit | |
| US6646519B2 (en) | RF equalizer | |
| CN111698184B (zh) | 一种幅频特性可调的宽带均衡电路 | |
| CN109560830B (zh) | 一种中心频率和群时延均可调的自匹配负群时延电路 | |
| US4450417A (en) | Feed forward circuit | |
| US5789993A (en) | Amplitude/frequency correcting device and corresponding frequency equalizer | |
| US6958663B2 (en) | In-band group delay equalizer and distortion compensation amplifier | |
| US6426970B1 (en) | Bi-directional signal coupler method and apparatus | |
| JP3877825B2 (ja) | 多モード無線電話 | |
| US3849744A (en) | Base-band delay equalizer | |
| US6769133B1 (en) | Termination circuitry for dual forward and reverse test points for amplifiers | |
| US5517523A (en) | Bridge-tap equalizer method and apparatus | |
| EP1675288B1 (en) | An arrangement for the transmission of a data signal in a cable television network | |
| US5442328A (en) | Transmission line correction system | |
| US6924716B2 (en) | Method and apparatus for reduction of electromagnetic feed through in a SAW filter | |
| US4500755A (en) | Electric hybrid circuits | |
| WO2004040755A1 (ja) | フィルタ回路及び無線装置 | |
| US20050094753A1 (en) | Method and device for setting a filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |