DE69820562D1 - Verfahren zum Ätzen einer aus Si1-xGex polykristallinen Schicht oder einer aus polykristallinen Si1-xGex/Si Stapelschicht, und Verwendung in der Herstellung von elektronischen Anordnungen - Google Patents

Verfahren zum Ätzen einer aus Si1-xGex polykristallinen Schicht oder einer aus polykristallinen Si1-xGex/Si Stapelschicht, und Verwendung in der Herstellung von elektronischen Anordnungen

Info

Publication number
DE69820562D1
DE69820562D1 DE69820562T DE69820562T DE69820562D1 DE 69820562 D1 DE69820562 D1 DE 69820562D1 DE 69820562 T DE69820562 T DE 69820562T DE 69820562 T DE69820562 T DE 69820562T DE 69820562 D1 DE69820562 D1 DE 69820562D1
Authority
DE
Germany
Prior art keywords
xgex
polycrystalline
layer
etching
production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69820562T
Other languages
English (en)
Inventor
Cedric Monget
Sophie Vallon
Olivier Joubert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Original Assignee
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by France Telecom SA filed Critical France Telecom SA
Application granted granted Critical
Publication of DE69820562D1 publication Critical patent/DE69820562D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
DE69820562T 1997-06-25 1998-06-12 Verfahren zum Ätzen einer aus Si1-xGex polykristallinen Schicht oder einer aus polykristallinen Si1-xGex/Si Stapelschicht, und Verwendung in der Herstellung von elektronischen Anordnungen Expired - Lifetime DE69820562D1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9707940A FR2765393B1 (fr) 1997-06-25 1997-06-25 Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique

Publications (1)

Publication Number Publication Date
DE69820562D1 true DE69820562D1 (de) 2004-01-29

Family

ID=9508415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69820562T Expired - Lifetime DE69820562D1 (de) 1997-06-25 1998-06-12 Verfahren zum Ätzen einer aus Si1-xGex polykristallinen Schicht oder einer aus polykristallinen Si1-xGex/Si Stapelschicht, und Verwendung in der Herstellung von elektronischen Anordnungen

Country Status (5)

Country Link
US (1) US6271144B1 (de)
EP (1) EP0905759B1 (de)
JP (1) JP4436466B2 (de)
DE (1) DE69820562D1 (de)
FR (1) FR2765393B1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
US7362354B2 (en) 2002-02-12 2008-04-22 Hewlett-Packard Development Company, L.P. Method and system for assessing the photo quality of a captured image in a digital still camera
US6887773B2 (en) * 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
US6740558B1 (en) * 2002-11-18 2004-05-25 Infineon Technologies Ab SiGe vertical gate contact for gate conductor post etch treatment
FR2868203B1 (fr) * 2004-03-29 2006-06-09 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline
WO2016081356A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
EP3739620B1 (de) 2015-06-01 2022-02-16 GlobalWafers Co., Ltd. Silicium-germanium-auf-isolator-struktur
WO2017087393A1 (en) 2015-11-20 2017-05-26 Sunedison Semiconductor Limited Manufacturing method of smoothing a semiconductor surface
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP4210092A1 (de) 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Verfahren zur übertragung einer dünnen siliziumschicht
JP2024044815A (ja) * 2022-09-21 2024-04-02 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0212585B1 (de) * 1985-08-27 1991-12-18 International Business Machines Corporation Selektives und anisotropisches trockenes Ätzverfahren
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5521108A (en) * 1993-09-15 1996-05-28 Lsi Logic Corporation Process for making a conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure
US5665203A (en) * 1995-04-28 1997-09-09 International Business Machines Corporation Silicon etching method
FR2765394B1 (fr) * 1997-06-25 1999-09-24 France Telecom Procede d'obtention d'un transistor a grille en silicium-germanium

Also Published As

Publication number Publication date
EP0905759A1 (de) 1999-03-31
JP4436466B2 (ja) 2010-03-24
EP0905759B1 (de) 2003-12-17
FR2765393A1 (fr) 1998-12-31
FR2765393B1 (fr) 2001-11-30
JPH1167722A (ja) 1999-03-09
US6271144B1 (en) 2001-08-07

Similar Documents

Publication Publication Date Title
DE69908101D1 (de) Verfahren zum beschichten und ätzen einer dielektrischen schicht
DE50015090D1 (de) Halbleiterbauelement mit einer wolframoxidschicht und verfahren zu dessen herstellung
DE19983188T1 (de) Siliziumhalbleitersubstrat und Verfahren zu dessen Herstellung
DE69820562D1 (de) Verfahren zum Ätzen einer aus Si1-xGex polykristallinen Schicht oder einer aus polykristallinen Si1-xGex/Si Stapelschicht, und Verwendung in der Herstellung von elektronischen Anordnungen
DE69933777D1 (de) Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffniederschlagverhalten
DE69930700D1 (de) Halbleitersubstrat und Verfahren zu seiner Herstellung
DE59409218D1 (de) Solarzelle aus einer neuartigen Siliziumhalbleiterscheibe und Verfahren zur Herstellung der Siliziumhalbleiterscheibe
DE69938767D1 (de) Halbleiterbauelement und dessen herstellungsverfahren, bauelementsubstrat, und elektronisches bauelement
DE60320717D1 (de) Schichtbildungsverfahren und Substrat mit einer dadurch erhaltenen Schicht
DE69412168T2 (de) Oberflächenbehandeltes Substrat und Verfahren zu seiner Herstellung
DE68917504D1 (de) Verfahren zur Herstellung von abwechselnden Schichten aus monokristallinen Halbleitermaterial und Schichten aus isolierendem Material.
DE69912920D1 (de) Poröse keramikschicht, verfahren zum herstellen derselben, und unterlage zur verwendung in dem verfahren
DE3789753D1 (de) Verfahren und Anordnung zur Herstellung einer dünnen Schicht.
DE60137182D1 (de) Oberflächenelektrodenstruktur auf einem keramischen Mehrschichtsubstrat und Verfahren zu ihrer Herstellung
DE69636808D1 (de) Herstellungsverfahren von Stützen in einer isolierenden Schicht auf einem Halbleiterwafer
DE69939420D1 (de) Substrat zur bildung von speziellen mustern, und verfahren zur herstellung des substrats
DE59203585D1 (de) Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe.
DE69211022T2 (de) Auf Kunststoffsubstrat aufgebrachte gleitsichere Schicht und Verfahren zur deren Herstellung
DE69529185T2 (de) Prozess zur Herstellung von metallbondiertem Keramikmaterial oder Komponente und dessen Verwendung als Substrat für eine elektronische Schaltung
DE60211318D1 (de) Metal-gate stapel mit einer verbesserten ätzstopschicht durch ionimplantation von metalatomen und verfahren zu dessen herstellung
DE69118941T2 (de) Zusammengesetztes Halbleitersubstrat und Verfahren zu seiner Herstellung
ATA53996A (de) Substrat mit einer polykristallinen diamantschicht und verfahren zu seiner herstellung
DE69628129D1 (de) Dünne ferroelektrische Schicht, mit einer dünnen ferroelektrischen Schicht überdecktes Substrat, Anordnung mit einer Kondensatorstruktur und Verfahren zur Herstellung einer dünnen ferroelektrischen Schicht
DE59009067D1 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern.
DE69410137D1 (de) Verfahren zur Herstellung einer chalkopyrit-Halbleiterschicht

Legal Events

Date Code Title Description
8332 No legal effect for de