JPH1167722A - エッチング方法 - Google Patents
エッチング方法Info
- Publication number
- JPH1167722A JPH1167722A JP10178748A JP17874898A JPH1167722A JP H1167722 A JPH1167722 A JP H1167722A JP 10178748 A JP10178748 A JP 10178748A JP 17874898 A JP17874898 A JP 17874898A JP H1167722 A JPH1167722 A JP H1167722A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- polycrystalline
- mixture
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 239000000203 mixture Substances 0.000 claims abstract description 36
- 239000007789 gas Substances 0.000 claims abstract description 33
- 239000000460 chlorine Substances 0.000 claims abstract description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 12
- 239000011147 inorganic material Substances 0.000 claims abstract description 12
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- -1 using the mask Substances 0.000 claims description 2
- XKMRRTOUMJRJIA-UHFFFAOYSA-N ammonia nh3 Chemical compound N.N XKMRRTOUMJRJIA-UHFFFAOYSA-N 0.000 claims 1
- 239000000126 substance Substances 0.000 abstract 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 abstract 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 76
- 229910021417 amorphous silicon Inorganic materials 0.000 description 20
- 230000008569 process Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000002161 passivation Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000010849 ion bombardment Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 230000002269 spontaneous effect Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 125000001309 chloro group Chemical group Cl* 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910006990 Si1-xGex Inorganic materials 0.000 description 1
- 229910007020 Si1−xGex Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020163 SiOCl Inorganic materials 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000011090 industrial biotechnology method and process Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】形成された形状の側壁のエッチングを防止する
多結晶Ｓｉ1-x Ｇｅx層、もしくは、多結晶Ｓｉ1-x Ｇ
ｅx ／Ｓｉの積層物のエッチング方法を提供する。 【解決手段】基板上に堆積された多結晶Ｓｉ1-x Ｇｅx
層、もしくは、多結晶Ｓｉ1-x Ｇｅx 層および多結晶シ
リコン層からなる積層物のエッチング方法であって、そ
の表面に無機材料のマスクを有しており、前記多結晶Ｓ
ｉ1-x Ｇｅx 層または前記積層物が、前記マスクを用い
て、塩素（Ｃｌ2 ）、および、窒素（Ｎ 2 ）またはアン
モニア（ＮＨ3 ）のいずれか、もしくは、窒素／アンモ
ニアの混合物からなるガス混合物の高密度ガスプラズマ
により、異方性にエッチングされるメインのエッチング
工程を有することにより、上記課題を解決する。
多結晶Ｓｉ1-x Ｇｅx層、もしくは、多結晶Ｓｉ1-x Ｇ
ｅx ／Ｓｉの積層物のエッチング方法を提供する。 【解決手段】基板上に堆積された多結晶Ｓｉ1-x Ｇｅx
層、もしくは、多結晶Ｓｉ1-x Ｇｅx 層および多結晶シ
リコン層からなる積層物のエッチング方法であって、そ
の表面に無機材料のマスクを有しており、前記多結晶Ｓ
ｉ1-x Ｇｅx 層または前記積層物が、前記マスクを用い
て、塩素（Ｃｌ2 ）、および、窒素（Ｎ 2 ）またはアン
モニア（ＮＨ3 ）のいずれか、もしくは、窒素／アンモ
ニアの混合物からなるガス混合物の高密度ガスプラズマ
により、異方性にエッチングされるメインのエッチング
工程を有することにより、上記課題を解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、通例、マイクロエ
レクトロニクスで使用されるサブミクロン構造の製品の
ための高密度プラズマエッチングの技術分野に関するも
のである。より詳しくは、本発明は、Ｓｉ1-x Ｇｅ
x （０＜ｘ≦１）層、特に、Ｓｉ1-xＧｅx の第１層、
および、この第１層上のシリコンの第２層からなる積層
物（スタック）を、高密度プラズマによって異方性エッ
チングする方法に関するものである。
レクトロニクスで使用されるサブミクロン構造の製品の
ための高密度プラズマエッチングの技術分野に関するも
のである。より詳しくは、本発明は、Ｓｉ1-x Ｇｅ
x （０＜ｘ≦１）層、特に、Ｓｉ1-xＧｅx の第１層、
および、この第１層上のシリコンの第２層からなる積層
物（スタック）を、高密度プラズマによって異方性エッ
チングする方法に関するものである。
【０００２】
【従来の技術】一般的に、ＣＭＯＳ半導体デバイスのゲ
ートを形成するために使用される材料は、特に、０．１
８μｍ以下のショートチャネルのデバイスの場合にはア
モルファスシリコン（ａ−Ｓｉ）である。通常、これら
のデバイスのゲートは、シリコン基板の表面に形成され
た薄いシリコン酸化膜層（ゲート酸化膜）の上に堆積さ
れたａ−Ｓｉ層を高密度プラズマエッチングすることに
よって得られる。このエッチング工程は、フォトリソグ
ラフィー工程であらかじめ決められたマスクによって強
制されるサイズに一致するように、最終的に得られるａ
−Ｓｉの側壁の形状が完全にまっすぐであるためには異
方性でなければならない。さらに、これはＣＭＯＳデバ
イスのゲートのエッチング工程での主な問題点の１つで
あるが、デバイスの先々のアクティブ領域に損傷を与え
ないように、直下のシリコン酸化膜を傷つけてはならな
い。これは、シリコン酸化膜の消耗をできる限り小さく
しなければならないということを意味する。
ートを形成するために使用される材料は、特に、０．１
８μｍ以下のショートチャネルのデバイスの場合にはア
モルファスシリコン（ａ−Ｓｉ）である。通常、これら
のデバイスのゲートは、シリコン基板の表面に形成され
た薄いシリコン酸化膜層（ゲート酸化膜）の上に堆積さ
れたａ−Ｓｉ層を高密度プラズマエッチングすることに
よって得られる。このエッチング工程は、フォトリソグ
ラフィー工程であらかじめ決められたマスクによって強
制されるサイズに一致するように、最終的に得られるａ
−Ｓｉの側壁の形状が完全にまっすぐであるためには異
方性でなければならない。さらに、これはＣＭＯＳデバ
イスのゲートのエッチング工程での主な問題点の１つで
あるが、デバイスの先々のアクティブ領域に損傷を与え
ないように、直下のシリコン酸化膜を傷つけてはならな
い。これは、シリコン酸化膜の消耗をできる限り小さく
しなければならないということを意味する。
【０００３】現実のエッチング工程は、エッチングされ
る材料層、例えばその上にフォトリソグラフィー工程に
よってマスクパターンがあらかじめ形成されるａ−Ｓｉ
を、自然にもしくはイオン衝撃の影響を受けて脱離する
揮発性の反応生成物を形成するために、エッチングされ
る材料とともに化学的に反応するガスもしくはガス混合
物を用いた反応性プラズマにさらすことにある。プラズ
マ中で観測されるエッチングの反応速度論は、一方で
は、反応性の原子種を発生するガスもしくはガス混合物
の分離現象に依存し、他方では、プラズマの電位に対し
て負電位である基板表面に垂直なイオン衝撃を与える陽
イオンを生じるガスもしくはガス混合物のイオン化に依
存する。
る材料層、例えばその上にフォトリソグラフィー工程に
よってマスクパターンがあらかじめ形成されるａ−Ｓｉ
を、自然にもしくはイオン衝撃の影響を受けて脱離する
揮発性の反応生成物を形成するために、エッチングされ
る材料とともに化学的に反応するガスもしくはガス混合
物を用いた反応性プラズマにさらすことにある。プラズ
マ中で観測されるエッチングの反応速度論は、一方で
は、反応性の原子種を発生するガスもしくはガス混合物
の分離現象に依存し、他方では、プラズマの電位に対し
て負電位である基板表面に垂直なイオン衝撃を与える陽
イオンを生じるガスもしくはガス混合物のイオン化に依
存する。
【０００４】現実のエッチングの作用はプラズマによっ
て誘発され、そのエッチング動作は、基板表面に垂直な
方向の垂直のエッチング速度Ｖｖ、および、イオン衝撃
にさらされていないエッチングの側壁に向けられた自然
発生的な側面のエッチング速度Ｖｌに分けることができ
る。
て誘発され、そのエッチング動作は、基板表面に垂直な
方向の垂直のエッチング速度Ｖｖ、および、イオン衝撃
にさらされていないエッチングの側壁に向けられた自然
発生的な側面のエッチング速度Ｖｌに分けることができ
る。
【０００５】実際問題として、異方性のエッチングの輪
郭を得るためには、イオン衝撃によって垂直のエッチン
グ速度Ｖｖが強化されるのを助け、かつ、自然発生的な
側面のエッチング速度Ｖｌ、すなわち、エッチングの側
壁とプラズマ中の反応種との間の自然発生的なエッチン
グ反応を最小化するために、イオン衝撃が強烈で高エネ
ルギーなものでなければならないことが知られている。
エッチングの異方性は、ある場合には、エッチングされ
た形状の側壁上に薄いパッシベーション層を形成し、こ
れにより、放電で生じる反応種によって自然発生的にエ
ッチングされることからエッチングされた形状の側壁を
保護することによって得られる。
郭を得るためには、イオン衝撃によって垂直のエッチン
グ速度Ｖｖが強化されるのを助け、かつ、自然発生的な
側面のエッチング速度Ｖｌ、すなわち、エッチングの側
壁とプラズマ中の反応種との間の自然発生的なエッチン
グ反応を最小化するために、イオン衝撃が強烈で高エネ
ルギーなものでなければならないことが知られている。
エッチングの異方性は、ある場合には、エッチングされ
た形状の側壁上に薄いパッシベーション層を形成し、こ
れにより、放電で生じる反応種によって自然発生的にエ
ッチングされることからエッチングされた形状の側壁を
保護することによって得られる。
【０００６】ａ−Ｓｉのエッチングの特定の場合、一方
では、異方性のエッチングを得る必要があるし、他方で
は、ゲート酸化膜の消耗を最小化する必要がある。ａ−
Ｓｉのエッチング処理は通常３つの工程からなる。
では、異方性のエッチングを得る必要があるし、他方で
は、ゲート酸化膜の消耗を最小化する必要がある。ａ−
Ｓｉのエッチング処理は通常３つの工程からなる。
【０００７】第１の工程は、その間は基板へ加えられる
バイアスエネルギーが高く（代表的に、工業用の高密度
プラズマ源において、そのイオン密度は５×１０11〜１
０12イオン／ｃｍ3 の間であり、直径２００ｍｍの基板
へ加えられるバイアスパワーは４００Ｗである）、空気
にさらされるａ−Ｓｉの表面に自然に形成される薄い本
来のシリコン酸化膜層のエッチングを可能にする。
バイアスエネルギーが高く（代表的に、工業用の高密度
プラズマ源において、そのイオン密度は５×１０11〜１
０12イオン／ｃｍ3 の間であり、直径２００ｍｍの基板
へ加えられるバイアスパワーは４００Ｗである）、空気
にさらされるａ−Ｓｉの表面に自然に形成される薄い本
来のシリコン酸化膜層のエッチングを可能にする。
【０００８】第２の工程は、メインのエッチング工程と
呼ばれるもので、異方性のエッチングの輪郭を得ること
を可能にする。この時、直径２００ｍｍの基板に対する
バイアスパワーは、使用される高密度プラズマ源に依存
して、１００〜１５０Ｗの間である。
呼ばれるもので、異方性のエッチングの輪郭を得ること
を可能にする。この時、直径２００ｍｍの基板に対する
バイアスパワーは、使用される高密度プラズマ源に依存
して、１００〜１５０Ｗの間である。
【０００９】第３の工程は、メインのエッチング工程の
完了時に、エッチング終了の検出信号が得られた時にだ
け開始され、それゆえ、この時だけ、全てのａ−Ｓｉ
は、基板の空きの領域（すなわち、形状のない領域）が
エッチングされる。この工程はオーバーエッチング工程
と呼ばれるもので、基板の高密度領域、すなわち、ゲー
トが０．５ミクロン未満の間隔で区切られた領域のエッ
チングを完了するために必要である。その理由は、これ
らの高密度領域では、ａ−Ｓｉのエッチング速度が、空
きの領域よりもおそらく２０〜３０％まで小さいからで
ある。したがって、オーバーエッチング工程は、基板上
のあらゆる場所で、メインのエッチング工程の後に残る
ａ−Ｓｉがエッチングされるのに十分な長さでなければ
ならない。実際問題として、その所要時間は、メインの
エッチング工程に対して５０％の時間に相当し、構造的
に厳しい基板の場合には、おそらく１００％まで延長さ
れる。この工程の間、ゲート酸化膜は、空き領域がプラ
ズマにさらされる。それゆえ、プラズマの状態は、ゲー
ト酸化膜を損傷しないように調整されていなければなら
ない。実際問題として、直径２００ｍｍの基板へ加えら
れるバイアスパワーは、実質的にイオンエネルギーを減
少し、その結果、ａ−Ｓｉとシリコン酸化膜との間の選
択性を増加するように、６０Ｗ未満の値に減じられる
（選択性はエッチング速度の比率として定義される）。
完了時に、エッチング終了の検出信号が得られた時にだ
け開始され、それゆえ、この時だけ、全てのａ−Ｓｉ
は、基板の空きの領域（すなわち、形状のない領域）が
エッチングされる。この工程はオーバーエッチング工程
と呼ばれるもので、基板の高密度領域、すなわち、ゲー
トが０．５ミクロン未満の間隔で区切られた領域のエッ
チングを完了するために必要である。その理由は、これ
らの高密度領域では、ａ−Ｓｉのエッチング速度が、空
きの領域よりもおそらく２０〜３０％まで小さいからで
ある。したがって、オーバーエッチング工程は、基板上
のあらゆる場所で、メインのエッチング工程の後に残る
ａ−Ｓｉがエッチングされるのに十分な長さでなければ
ならない。実際問題として、その所要時間は、メインの
エッチング工程に対して５０％の時間に相当し、構造的
に厳しい基板の場合には、おそらく１００％まで延長さ
れる。この工程の間、ゲート酸化膜は、空き領域がプラ
ズマにさらされる。それゆえ、プラズマの状態は、ゲー
ト酸化膜を損傷しないように調整されていなければなら
ない。実際問題として、直径２００ｍｍの基板へ加えら
れるバイアスパワーは、実質的にイオンエネルギーを減
少し、その結果、ａ−Ｓｉとシリコン酸化膜との間の選
択性を増加するように、６０Ｗ未満の値に減じられる
（選択性はエッチング速度の比率として定義される）。
【００１０】一般的に、アモルファスシリコンのエッチ
ングのために用いられる化学作用は、Ｃｌ2 ，ＨＢｒ，
ＨＣｌ，Ｂｒ2 のようなガスを使用する。ゲート酸化膜
を保護するために、Ｏ2 がａ−Ｓｉ／ゲート酸化膜の選
択性を増加するように気相に加えられる（オーバーエッ
チングの間、もしくは、できる限り全ての処理の間）。
ａ−Ｓｉのエッチングで最も一般的に使用される化学作
用は、ＨＢｒ／Ｃｌ2／Ｏ2 とＨＢｒ／Ｏ2 との混合で
ある。混合物中のそれぞれのガスは非常に明確な役割を
持っている。塩素は、高いエッチング速度を得るために
用いられ、異方性のエッチングの輪郭を作るのに役立つ
（塩素原子は放電によって発生するが、エッチングの側
壁のａ−Ｓｉとは自発的に反応しない）。塩素を使用す
る問題点の１つは、ゲート端部でのａ−Ｓｉのエッチン
グ速度を増加することである（「トレンチング」とし
て、プラズマエッチングでは広く知られている現象）。
その結果、ゲート端部のシリコン酸化膜は、メインのエ
ッチング工程についてのエッチング終了の検出信号の前
にプラズマにさらされるかもしれない。非常に薄い（厚
さ５ｎｍ未満）ゲートシリコン酸化膜層の場合、このゲ
ート端部でのエッチング速度の増加は、ゲート端部の酸
化膜を傷つけるかもしれない。気相へのＨＢｒの添加
は、この現象を減少させる。その理由は、ＨＢｒ（これ
は塩素よりも少ない範囲でこの現象を発生する）の添加
は、気相中の塩素の分圧を減らし、その結果、この現象
の大きさを低減させるからである。また、ＨＢｒは、ａ
−Ｓｉ／ゲート酸化膜の選択性を実質的に増加させる。
酸素は、ａ−Ｓｉ／ゲート酸化膜の選択性を著しく改善
し、同じくエッチングの間、ａ−Ｓｉの側壁を保護する
パッシベーション層の形成を促す。このパッシベーショ
ン層は、高度に塩素化された副化学量論的な酸化膜であ
り、その組成は大体ＳｉＯＣｌである。この酸化膜の正
確な組成および厚さは、使用する高密度プラズマ源およ
びガス混合物に依存することがある。しかし、このパッ
シベーション層がエッチングの側壁に形成される時、ａ
−Ｓｉのエッチングは常に異方性である。
ングのために用いられる化学作用は、Ｃｌ2 ，ＨＢｒ，
ＨＣｌ，Ｂｒ2 のようなガスを使用する。ゲート酸化膜
を保護するために、Ｏ2 がａ−Ｓｉ／ゲート酸化膜の選
択性を増加するように気相に加えられる（オーバーエッ
チングの間、もしくは、できる限り全ての処理の間）。
ａ−Ｓｉのエッチングで最も一般的に使用される化学作
用は、ＨＢｒ／Ｃｌ2／Ｏ2 とＨＢｒ／Ｏ2 との混合で
ある。混合物中のそれぞれのガスは非常に明確な役割を
持っている。塩素は、高いエッチング速度を得るために
用いられ、異方性のエッチングの輪郭を作るのに役立つ
（塩素原子は放電によって発生するが、エッチングの側
壁のａ−Ｓｉとは自発的に反応しない）。塩素を使用す
る問題点の１つは、ゲート端部でのａ−Ｓｉのエッチン
グ速度を増加することである（「トレンチング」とし
て、プラズマエッチングでは広く知られている現象）。
その結果、ゲート端部のシリコン酸化膜は、メインのエ
ッチング工程についてのエッチング終了の検出信号の前
にプラズマにさらされるかもしれない。非常に薄い（厚
さ５ｎｍ未満）ゲートシリコン酸化膜層の場合、このゲ
ート端部でのエッチング速度の増加は、ゲート端部の酸
化膜を傷つけるかもしれない。気相へのＨＢｒの添加
は、この現象を減少させる。その理由は、ＨＢｒ（これ
は塩素よりも少ない範囲でこの現象を発生する）の添加
は、気相中の塩素の分圧を減らし、その結果、この現象
の大きさを低減させるからである。また、ＨＢｒは、ａ
−Ｓｉ／ゲート酸化膜の選択性を実質的に増加させる。
酸素は、ａ−Ｓｉ／ゲート酸化膜の選択性を著しく改善
し、同じくエッチングの間、ａ−Ｓｉの側壁を保護する
パッシベーション層の形成を促す。このパッシベーショ
ン層は、高度に塩素化された副化学量論的な酸化膜であ
り、その組成は大体ＳｉＯＣｌである。この酸化膜の正
確な組成および厚さは、使用する高密度プラズマ源およ
びガス混合物に依存することがある。しかし、このパッ
シベーション層がエッチングの側壁に形成される時、ａ
−Ｓｉのエッチングは常に異方性である。
【００１１】ＣＭＯＳ半導体デバイスのゲート用、特に
ショートチャネル（０．１８μｍ以下）でのデバイスの
製作用の材料であるアモルファスシリコンを、ゲート酸
化膜上に直接堆積された多結晶のシリコン−ゲルマニウ
ム（Ｓｉ1-x Ｇｅx ，０＜ｘ≦１）の積層物の第１層に
置換することが提案されている。シリコン、例えば多結
晶シリコンの第２層は、通常、この多結晶シリコン−ゲ
ルマニウムの第１層上に堆積される。ａ−Ｓｉ層を、こ
の多結晶のシリコン−ゲルマニウム／シリコン（Ｓｉ
1-x Ｇｅx ／Ｓｉ）の積層物に置換する本質的な利点
は、単一のＰ+ のドーピングを使用して、ＰＭＯＳおよ
びＮＭＯＳデバイスを得るために使用されるｎ+ および
Ｐ+ のツインゲートの代わりとなるゲートが得られるこ
とである。
ショートチャネル（０．１８μｍ以下）でのデバイスの
製作用の材料であるアモルファスシリコンを、ゲート酸
化膜上に直接堆積された多結晶のシリコン−ゲルマニウ
ム（Ｓｉ1-x Ｇｅx ，０＜ｘ≦１）の積層物の第１層に
置換することが提案されている。シリコン、例えば多結
晶シリコンの第２層は、通常、この多結晶シリコン−ゲ
ルマニウムの第１層上に堆積される。ａ−Ｓｉ層を、こ
の多結晶のシリコン−ゲルマニウム／シリコン（Ｓｉ
1-x Ｇｅx ／Ｓｉ）の積層物に置換する本質的な利点
は、単一のＰ+ のドーピングを使用して、ＰＭＯＳおよ
びＮＭＯＳデバイスを得るために使用されるｎ+ および
Ｐ+ のツインゲートの代わりとなるゲートが得られるこ
とである。
【００１２】ａ−Ｓｉ層のエッチングの場合のように、
多結晶Ｓｉ1-x Ｇｅx ／Ｓｉの積層物のエッチング処理
は異方性でなければならないし、エッチングの輪郭は、
多結晶Ｓｉ1-x Ｇｅx 層およびＳｉ層の両方においてま
っすぐでなければならない。
多結晶Ｓｉ1-x Ｇｅx ／Ｓｉの積層物のエッチング処理
は異方性でなければならないし、エッチングの輪郭は、
多結晶Ｓｉ1-x Ｇｅx 層およびＳｉ層の両方においてま
っすぐでなければならない。
【００１３】不幸にも、以下に示すように、ａ−Ｓｉの
エッチングで従来使われている高密度プラズマエッチン
グ処理は、特に、多結晶Ｓｉ1-x Ｇｅx 層のゲルマニウ
ムの含有物が５０％（ｘ≧０．５）よりも多い時には、
多結晶Ｓｉ1-x Ｇｅx 層または多結晶Ｓｉ1-x Ｇｅx ／
Ｓｉの積層物のエッチングに適していない。その理由
は、従来のプラズマエッチング処理は、エッチングされ
た形状の輪郭、特に後者の側壁の変形の原因となるから
である。
エッチングで従来使われている高密度プラズマエッチン
グ処理は、特に、多結晶Ｓｉ1-x Ｇｅx 層のゲルマニウ
ムの含有物が５０％（ｘ≧０．５）よりも多い時には、
多結晶Ｓｉ1-x Ｇｅx 層または多結晶Ｓｉ1-x Ｇｅx ／
Ｓｉの積層物のエッチングに適していない。その理由
は、従来のプラズマエッチング処理は、エッチングされ
た形状の輪郭、特に後者の側壁の変形の原因となるから
である。
【００１４】
【発明が解決しようとする課題】したがって、本発明の
目的は、上記問題点を解決し、特に、形成された形状の
側壁のエッチングを防止する多結晶Ｓｉ1-x Ｇｅx 層の
エッチング方法を提供することにある。また、本発明の
他の目的は、上記問題点を解決し、特に、形成された形
状の側壁のエッチングを防止する多結晶Ｓｉ1-x Ｇｅx
／多結晶Ｓｉの積層物（スタック）のエッチング方法を
提供することにある。
目的は、上記問題点を解決し、特に、形成された形状の
側壁のエッチングを防止する多結晶Ｓｉ1-x Ｇｅx 層の
エッチング方法を提供することにある。また、本発明の
他の目的は、上記問題点を解決し、特に、形成された形
状の側壁のエッチングを防止する多結晶Ｓｉ1-x Ｇｅx
／多結晶Ｓｉの積層物（スタック）のエッチング方法を
提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板上に堆積され、その表面に無機材料
で作られたマスクを有するＳｉ1-x Ｇｅx （０＜ｘ≦
１）層のエッチング方法を提供するものであり、このマ
スクを用いて、Ｃｌ2 、および、Ｎ2 またはＮＨ 3 のい
ずれか、もしくは、Ｎ2 ／ＮＨ3 の混合物からなるガス
混合物の高密度ガスプラズマにより、Ｓｉ1-x Ｇｅx 層
が異方性にエッチングされるメインのエッチング工程を
有する。
に、本発明は、基板上に堆積され、その表面に無機材料
で作られたマスクを有するＳｉ1-x Ｇｅx （０＜ｘ≦
１）層のエッチング方法を提供するものであり、このマ
スクを用いて、Ｃｌ2 、および、Ｎ2 またはＮＨ 3 のい
ずれか、もしくは、Ｎ2 ／ＮＨ3 の混合物からなるガス
混合物の高密度ガスプラズマにより、Ｓｉ1-x Ｇｅx 層
が異方性にエッチングされるメインのエッチング工程を
有する。
【００１６】本発明の他の態様は、基板上に堆積された
多結晶Ｓｉ1-x Ｇｅx の第１層、および、この第１層上
のシリコンの第２層を有し、その表面に無機材料で作ら
れたマスクを有する、基板上の積層物のエッチング方法
を提供するものであり、前記マスクを用いて、Ｃｌ2 、
および、Ｎ2 またはＮＨ3 のいずれか、もしくは、Ｎ 2
／ＮＨ3 の混合物からなるガス混合物の高密度ガスプラ
ズマにより、前記積層物が異方性にエッチングされるメ
インのエッチング工程を有する。
多結晶Ｓｉ1-x Ｇｅx の第１層、および、この第１層上
のシリコンの第２層を有し、その表面に無機材料で作ら
れたマスクを有する、基板上の積層物のエッチング方法
を提供するものであり、前記マスクを用いて、Ｃｌ2 、
および、Ｎ2 またはＮＨ3 のいずれか、もしくは、Ｎ 2
／ＮＨ3 の混合物からなるガス混合物の高密度ガスプラ
ズマにより、前記積層物が異方性にエッチングされるメ
インのエッチング工程を有する。
【００１７】本発明のエッチング方法は、特に、多結晶
Ｓｉ1-x Ｇｅx 層、もしくは、純粋な多結晶ゲルマニウ
ム（ｘ＝１）を含む、５０％以上（ｘ≧０．５）のゲル
マニウム含有物を持つ、好ましくは７０％〜１００％
（０．７０≦ｘ≦１）の間、さらに好ましくは７５％〜
１００％（０．７５≦ｘ≦１）の間のゲルマニウム含有
物を持つ多結晶Ｓｉ1-x Ｇｅx の第１層を有する積層物
のエッチングに適している。
Ｓｉ1-x Ｇｅx 層、もしくは、純粋な多結晶ゲルマニウ
ム（ｘ＝１）を含む、５０％以上（ｘ≧０．５）のゲル
マニウム含有物を持つ、好ましくは７０％〜１００％
（０．７０≦ｘ≦１）の間、さらに好ましくは７５％〜
１００％（０．７５≦ｘ≦１）の間のゲルマニウム含有
物を持つ多結晶Ｓｉ1-x Ｇｅx の第１層を有する積層物
のエッチングに適している。
【００１８】もし、積層物がＣＭＯＳ半導体デバイスの
ゲート構造を形成するものであれば、通常、多結晶Ｓｉ
1-x Ｇｅx 層は、２５〜２００ｎｍの間、好ましくは３
０〜１９０ｎｍまでの厚さを持ち、これに対してシリコ
ン層は、おそらく２００ｎｍまで、好ましくは５０〜１
００ｎｍの間の範囲の厚さを持つ。
ゲート構造を形成するものであれば、通常、多結晶Ｓｉ
1-x Ｇｅx 層は、２５〜２００ｎｍの間、好ましくは３
０〜１９０ｎｍまでの厚さを持ち、これに対してシリコ
ン層は、おそらく２００ｎｍまで、好ましくは５０〜１
００ｎｍの間の範囲の厚さを持つ。
【００１９】好ましくは、積層物の全体の厚さは１５０
〜２００ｎｍであり、２００ｎｍの厚さは、特に、ショ
ートチャネル（０．１８μｍ以下）のデバイスの場合に
推奨される。
〜２００ｎｍであり、２００ｎｍの厚さは、特に、ショ
ートチャネル（０．１８μｍ以下）のデバイスの場合に
推奨される。
【００２０】多結晶シリコン−ゲルマニウム層、もしく
は、積層物の層はドープされる層、例えばＣＭＯＳ半導
体デバイスを製作する手法としてよく知られているよう
に、ボロンまたはリンでドープされる層である。
は、積層物の層はドープされる層、例えばＣＭＯＳ半導
体デバイスを製作する手法としてよく知られているよう
に、ボロンまたはリンでドープされる層である。
【００２１】本発明では、メインのエッチング工程に先
立って、一般的に無機材料、例えばＳｉＯ2 層またはＳ
ｉＯ2 ／ＳｉＯＮの２重の層を、低圧化学気相成長法の
ような通常の方法を用いて堆積することにより、無機材
料のマスクが形成される。例えばフォトリソグラフィー
によって、この無機材料の層の上に通常の樹脂マスクが
形成された後、無機材料のマスクが、好ましくは高密度
プラズマエッチングによってエッチングされる。
立って、一般的に無機材料、例えばＳｉＯ2 層またはＳ
ｉＯ2 ／ＳｉＯＮの２重の層を、低圧化学気相成長法の
ような通常の方法を用いて堆積することにより、無機材
料のマスクが形成される。例えばフォトリソグラフィー
によって、この無機材料の層の上に通常の樹脂マスクが
形成された後、無機材料のマスクが、好ましくは高密度
プラズマエッチングによってエッチングされる。
【００２２】本発明法の本質的な特徴の１つは、塩素誘
導の自然発生的な側面のエッチング速度Ｖｌを低減する
ように、塩素原子の共吸着によりエッチングの側壁上に
パッシベーション層を形成するために、酸素もＨＢｒも
含まず、Ｎ2 、ＮＨ3 またはそれらの混合物を含む、塩
素を基本とする高密度ガスプラズマを使用するメインの
異方性のエッチング工程を有することである。Ｎ2 また
はＮＨ3 、もしくは、これらの化合物の混合物の添加
は、エッチング残渣を減少もしくは無くすという結果と
なり、側面の侵食、もしくは、多結晶Ｓｉ1-x Ｇｅx 層
または直下のゲート酸化膜の損傷の原因とはならない。
さらに、このようなガス混合物の使用は、エッチング処
理を遂行する工業的な手法との共存ができる。
導の自然発生的な側面のエッチング速度Ｖｌを低減する
ように、塩素原子の共吸着によりエッチングの側壁上に
パッシベーション層を形成するために、酸素もＨＢｒも
含まず、Ｎ2 、ＮＨ3 またはそれらの混合物を含む、塩
素を基本とする高密度ガスプラズマを使用するメインの
異方性のエッチング工程を有することである。Ｎ2 また
はＮＨ3 、もしくは、これらの化合物の混合物の添加
は、エッチング残渣を減少もしくは無くすという結果と
なり、側面の侵食、もしくは、多結晶Ｓｉ1-x Ｇｅx 層
または直下のゲート酸化膜の損傷の原因とはならない。
さらに、このようなガス混合物の使用は、エッチング処
理を遂行する工業的な手法との共存ができる。
【００２３】プラズマのガス混合物の中に導入されるＮ
2 および／またはＮＨ3 の比率は、通常の手法で経験に
基づいて決定されればよいが、垂直のエッチングの原因
となるイオン衝撃によって誘発される反応の速度論を付
随して抑止することなく、イオン衝撃にはさらされな
い、エッチングされた形状の側壁の側面エッチングの原
因となる自然発生的な化学反応の速度論を抑止するのに
十分でなければならない。
2 および／またはＮＨ3 の比率は、通常の手法で経験に
基づいて決定されればよいが、垂直のエッチングの原因
となるイオン衝撃によって誘発される反応の速度論を付
随して抑止することなく、イオン衝撃にはさらされな
い、エッチングされた形状の側壁の側面エッチングの原
因となる自然発生的な化学反応の速度論を抑止するのに
十分でなければならない。
【００２４】好ましくは、本発明法においては、アモル
ファスシリコン層のエッチングの場合のように、プラズ
マ中のイオンエネルギーがメインのエッチング工程より
も小さいオーバーエッチング工程が、メインのエッチン
グ工程に続いて行われる。このオーバーエッチング工程
の間、メインのエッチング工程の場合と同じガス混合物
を使うことができる。しかし、酸素もＨＢｒも含まない
ガス混合物を用いるメインのエッチング工程の間、エッ
チングされた形状の側壁に形成されるパッシベーション
層が、このオーバーエッチング工程の間、エッチングさ
れた形状の側壁を、酸素原子により自然発生的にエッチ
ングされることから保護するため、酸素を含むガス混合
物を使用することも可能である。このオーバーエッチン
グ工程は、通常、パワーが６０Ｗを越えない基板バイア
ス条件で行われる。
ファスシリコン層のエッチングの場合のように、プラズ
マ中のイオンエネルギーがメインのエッチング工程より
も小さいオーバーエッチング工程が、メインのエッチン
グ工程に続いて行われる。このオーバーエッチング工程
の間、メインのエッチング工程の場合と同じガス混合物
を使うことができる。しかし、酸素もＨＢｒも含まない
ガス混合物を用いるメインのエッチング工程の間、エッ
チングされた形状の側壁に形成されるパッシベーション
層が、このオーバーエッチング工程の間、エッチングさ
れた形状の側壁を、酸素原子により自然発生的にエッチ
ングされることから保護するため、酸素を含むガス混合
物を使用することも可能である。このオーバーエッチン
グ工程は、通常、パワーが６０Ｗを越えない基板バイア
ス条件で行われる。
【００２５】エッチングされた形状の自然発生的な側面
のエッチングを引き起こすことなく、多結晶Ｓｉ1-x Ｇ
ｅx ／ゲート酸化膜の選択性を上げるために、酸素の総
量を経験に基づいて決定してもよい。
のエッチングを引き起こすことなく、多結晶Ｓｉ1-x Ｇ
ｅx ／ゲート酸化膜の選択性を上げるために、酸素の総
量を経験に基づいて決定してもよい。
【００２６】また、好ましくは、メインのエッチング工
程は、基板、例えば直下のシリコン酸化膜層に到達する
前に、好ましくは直下の基板から３０〜４０ｎｍの間の
距離で停止される。したがって、メインのエッチング工
程の間、直下の基板、特にゲート酸化膜を傷つけるあら
ゆる危険が回避される。
程は、基板、例えば直下のシリコン酸化膜層に到達する
前に、好ましくは直下の基板から３０〜４０ｎｍの間の
距離で停止される。したがって、メインのエッチング工
程の間、直下の基板、特にゲート酸化膜を傷つけるあら
ゆる危険が回避される。
【００２７】
【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明のエッチング方法を詳細に説明
する。
施例に基づいて、本発明のエッチング方法を詳細に説明
する。
【００２８】（比較例Ａ）多結晶Ｓｉ0.45Ｇｅ0.55の第
１層（厚さ１２０ｎｍ）、および、多結晶シリコンの第
２層（厚さ８０ｎｍ）からなる積層物を、通常の手法で
基板のシリコン酸化膜層上に形成する。無機材料のマス
ク層を、例えばシリコン酸化膜層を、多結晶シリコンの
第２層上に堆積する。
１層（厚さ１２０ｎｍ）、および、多結晶シリコンの第
２層（厚さ８０ｎｍ）からなる積層物を、通常の手法で
基板のシリコン酸化膜層上に形成する。無機材料のマス
ク層を、例えばシリコン酸化膜層を、多結晶シリコンの
第２層上に堆積する。
【００２９】無機材料のマスク層上に通常の樹脂マスク
を形成し、フルオロカーボンを基本とするプラズマを用
いて無機材料のマスクをエッチングし、樹脂マスクを除
去した後、積層物を、下記表１に示す条件でエッチング
する。
を形成し、フルオロカーボンを基本とするプラズマを用
いて無機材料のマスクをエッチングし、樹脂マスクを除
去した後、積層物を、下記表１に示す条件でエッチング
する。
【００３０】
【表１】
【００３１】この例では、＊の他の場所で示されている
ものを除いて、全てのガス流量は、標準的な条件の下で
ｃｍ3 ／分で表現されている。
ものを除いて、全てのガス流量は、標準的な条件の下で
ｃｍ3 ／分で表現されている。
【００３２】図１に示すように、この図はエッチング後
の積層物の顕微鏡写真であるが、多結晶Ｓｉ0.45Ｇｅ
0.55層の側壁の形状のエッチングの輪郭の著しい変形が
観測される。エッチングされた形状の側壁を保護する酸
化膜の厚さのＸ線光電子スペクトルスコープによる解析
は、この層が、多結晶シリコン層の側壁上では３ｎｍで
あるのと比較して、多結晶Ｓｉ0.45Ｇｅ0.55層の側壁上
では１ｎｍの厚さを持つことを示している。
の積層物の顕微鏡写真であるが、多結晶Ｓｉ0.45Ｇｅ
0.55層の側壁の形状のエッチングの輪郭の著しい変形が
観測される。エッチングされた形状の側壁を保護する酸
化膜の厚さのＸ線光電子スペクトルスコープによる解析
は、この層が、多結晶シリコン層の側壁上では３ｎｍで
あるのと比較して、多結晶Ｓｉ0.45Ｇｅ0.55層の側壁上
では１ｎｍの厚さを持つことを示している。
【００３３】多結晶シリコンの場合のように、Ｓｉ0.45
Ｇｅ0.55側壁上のパッシベーション層は、高度に塩素化
された副化学量論比的なシリコン酸化膜である。したが
って、パッシベーション層は、シリコンエッチングの反
応生成物からのみ形成される。このことは、エッチング
された形状の側壁上のパッシベーション層の厚さが、Ｓ
ｉ0.45Ｇｅ0.55層の場合には減少する理由を説明してい
る。
Ｇｅ0.55側壁上のパッシベーション層は、高度に塩素化
された副化学量論比的なシリコン酸化膜である。したが
って、パッシベーション層は、シリコンエッチングの反
応生成物からのみ形成される。このことは、エッチング
された形状の側壁上のパッシベーション層の厚さが、Ｓ
ｉ0.45Ｇｅ0.55層の場合には減少する理由を説明してい
る。
【００３４】（比較例ＢおよびＣ）下記表２の条件を用
いて、比較例Ａと類似の方法で処理を行うことにより、
多結晶Ｓｉ0.45Ｇｅ0.55の第１層が、それぞれ多結晶Ｓ
ｉ0.25Ｇｅ0.75層および多結晶Ｇｅ層に置換されてい
る、比較例Ａの場合と類似の２つの積層物がエッチング
される。
いて、比較例Ａと類似の方法で処理を行うことにより、
多結晶Ｓｉ0.45Ｇｅ0.55の第１層が、それぞれ多結晶Ｓ
ｉ0.25Ｇｅ0.75層および多結晶Ｇｅ層に置換されてい
る、比較例Ａの場合と類似の２つの積層物がエッチング
される。
【００３５】
【表２】
【００３６】図２（比較例Ｂ）および図３（比較例Ｃ）
に示すように、これらの図は図１と類似の顕微鏡写真で
あるが、多結晶Ｓｉ0.25Ｇｅ0.75および多結晶Ｇｅ層の
エッチングの輪郭は変形されている。したがって、ＨＢ
ｒを省くことは、特に、多結晶Ｓｉ1-x Ｇｅx 層のゲル
マニウム含有物が多い場合には、輪郭の変形を回避する
のに十分ではない。
に示すように、これらの図は図１と類似の顕微鏡写真で
あるが、多結晶Ｓｉ0.25Ｇｅ0.75および多結晶Ｇｅ層の
エッチングの輪郭は変形されている。したがって、ＨＢ
ｒを省くことは、特に、多結晶Ｓｉ1-x Ｇｅx 層のゲル
マニウム含有物が多い場合には、輪郭の変形を回避する
のに十分ではない。
【００３７】（比較例Ｄ）比較例Ｄは、プラズマのガス
混合物から酸素を除いて、同じことを繰り返したもので
ある。図４は、エッチングの輪郭が、多結晶シリコン層
では完全にまっすぐであることを示している。これに対
して、多結晶ゲルマニウム層は変形されているように見
え、中性の塩素原子が、多結晶ゲルマニウムを自然発生
的に攻撃することを示している。
混合物から酸素を除いて、同じことを繰り返したもので
ある。図４は、エッチングの輪郭が、多結晶シリコン層
では完全にまっすぐであることを示している。これに対
して、多結晶ゲルマニウム層は変形されているように見
え、中性の塩素原子が、多結晶ゲルマニウムを自然発生
的に攻撃することを示している。
【００３８】（実施例１および２）下記表３の条件を用
いて、比較例ＢおよびＣと類似の方法で処理を行うこと
により、それぞれ多結晶Ｓｉ0.25Ｇｅ0.75／多結晶Ｇｅ
の第１層、および、多結晶シリコン層からなる２つの積
層物をエッチングした。
いて、比較例ＢおよびＣと類似の方法で処理を行うこと
により、それぞれ多結晶Ｓｉ0.25Ｇｅ0.75／多結晶Ｇｅ
の第１層、および、多結晶シリコン層からなる２つの積
層物をエッチングした。
【００３９】
【表３】
【００４０】図５（実施例１）および図６（実施例２）
は、類似の条件の下で、ＨＢｒもＯ 2 も含まないＣｌ2
／Ｎ2 の混合物を用いることにより、エッチングされた
形状の側壁、特に、ゲルマニウムの含有物（７５％以
上）の多いものについて変形がないように見えるという
ことを示している。
は、類似の条件の下で、ＨＢｒもＯ 2 も含まないＣｌ2
／Ｎ2 の混合物を用いることにより、エッチングされた
形状の側壁、特に、ゲルマニウムの含有物（７５％以
上）の多いものについて変形がないように見えるという
ことを示している。
【００４１】したがって、本発明は、ゲルマニウムの含
有物が多くても、エッチングされた形状の側壁の変形を
防ぐ、シリコンおよびゲルマニウムの多結晶混合物の層
からなる２つの層を有する積層物をエッチングする手順
を提供する。本発明の方法は、シリコン酸化膜層上に堆
積された多結晶Ｓｉ1-x Ｇｅx 層からなるＣＭＯＳ半導
体デバイスのためのゲート構造を形成するのに特に適し
ている。
有物が多くても、エッチングされた形状の側壁の変形を
防ぐ、シリコンおよびゲルマニウムの多結晶混合物の層
からなる２つの層を有する積層物をエッチングする手順
を提供する。本発明の方法は、シリコン酸化膜層上に堆
積された多結晶Ｓｉ1-x Ｇｅx 層からなるＣＭＯＳ半導
体デバイスのためのゲート構造を形成するのに特に適し
ている。
【００４２】以上、本発明のエッチング方法について詳
細に説明したが、本発明は上記実施例に限定されず、本
発明の主旨を逸脱しない範囲において、種々の改良や変
更をしてもよいのはもちろんである。
細に説明したが、本発明は上記実施例に限定されず、本
発明の主旨を逸脱しない範囲において、種々の改良や変
更をしてもよいのはもちろんである。
【００４３】
【発明の効果】以上詳細に説明した様に、本発明のエッ
チング方法は、基板上に堆積された多結晶Ｓｉ1-x Ｇｅ
x 層、もしくは、多結晶Ｓｉ1-x Ｇｅx 層および多結晶
シリコン層からなる積層物のエッチング方法であって、
その表面に無機材料のマスクを有しており、前記多結晶
Ｓｉ1-x Ｇｅx 層または前記積層物が、前記マスクを用
いて、塩素（Ｃｌ2 ）、および、窒素（Ｎ2 ）またはア
ンモニア（ＮＨ3 ）のいずれか、もしくは、窒素／アン
モニアの混合物からなるガス混合物の高密度ガスプラズ
マにより、異方性にエッチングされるメインのエッチン
グ工程を有するものである。したがって、本発明のエッ
チング方法によれば、たとえゲルマニウムの含有物が多
い場合であっても、エッチングされた形状の側壁を変形
させることなく、多結晶Ｓｉ1-x Ｇｅx 層、もしくは、
多結晶Ｓｉ1-x Ｇｅx ／Ｓｉの積層物をエッチングする
ことができる。また、本発明の方法は、シリコン酸化膜
層上の多結晶Ｓｉ1-x Ｇｅx 層からなるＣＭＯＳ半導体
デバイスのためのゲート構造を形成するのに特に適して
いる。
チング方法は、基板上に堆積された多結晶Ｓｉ1-x Ｇｅ
x 層、もしくは、多結晶Ｓｉ1-x Ｇｅx 層および多結晶
シリコン層からなる積層物のエッチング方法であって、
その表面に無機材料のマスクを有しており、前記多結晶
Ｓｉ1-x Ｇｅx 層または前記積層物が、前記マスクを用
いて、塩素（Ｃｌ2 ）、および、窒素（Ｎ2 ）またはア
ンモニア（ＮＨ3 ）のいずれか、もしくは、窒素／アン
モニアの混合物からなるガス混合物の高密度ガスプラズ
マにより、異方性にエッチングされるメインのエッチン
グ工程を有するものである。したがって、本発明のエッ
チング方法によれば、たとえゲルマニウムの含有物が多
い場合であっても、エッチングされた形状の側壁を変形
させることなく、多結晶Ｓｉ1-x Ｇｅx 層、もしくは、
多結晶Ｓｉ1-x Ｇｅx ／Ｓｉの積層物をエッチングする
ことができる。また、本発明の方法は、シリコン酸化膜
層上の多結晶Ｓｉ1-x Ｇｅx 層からなるＣＭＯＳ半導体
デバイスのためのゲート構造を形成するのに特に適して
いる。
【図１】 図面代用写真であって、従来法を用いてエッ
チングした後の積層物の一例の顕微鏡写真である。
チングした後の積層物の一例の顕微鏡写真である。
【図２】 図面代用写真であって、従来法を用いてエッ
チングした後の積層物の他の例の顕微鏡写真である。
チングした後の積層物の他の例の顕微鏡写真である。
【図３】 図面代用写真であって、従来法を用いてエッ
チングした後の積層物の他の例の顕微鏡写真である。
チングした後の積層物の他の例の顕微鏡写真である。
【図４】 図面代用写真であって、従来法を用いてエッ
チングした後の積層物の他の例の顕微鏡写真である。
チングした後の積層物の他の例の顕微鏡写真である。
【図５】 図面代用写真であって、本発明を適用してエ
ッチングした後の積層物の一例の顕微鏡写真である。
ッチングした後の積層物の一例の顕微鏡写真である。
【図６】 図面代用写真であって、本発明を適用してエ
ッチングした後の積層物の一例の顕微鏡写真である。
ッチングした後の積層物の一例の顕微鏡写真である。
フロントページの続き (72)発明者 オリヴィエ ジュベール フランス国 Ｆ−38240 メラン， ア レ・デ・フレーヌ，17
Claims (9)
- 【請求項１】基板上に堆積された多結晶Ｓｉ1-x Ｇｅx
（０＜ｘ≦１）混合物の層、もしくは、基板上に堆積さ
れた多結晶Ｓｉ1-x Ｇｅx （０＜ｘ≦１）混合物の第１
層、および、この第１層上に堆積された第２のシリコン
層を有する積層物のエッチング方法であって、 前記Ｓｉ1-x Ｇｅx 混合物の層もしくは前記積層物は、
その表面に無機材料のマスクを有しており、前記Ｓｉ
1-x Ｇｅx 混合物の層もしくは前記積層物は、前記マス
クを用いて、塩素（Ｃｌ2 ）、および、窒素（Ｎ2 ）ま
たはアンモニア（ＮＨ3 ）のいずれか、もしくは、窒素
／アンモニアの混合物からなるガス混合物の高密度ガス
プラズマにより異方性エッチングされるメインのエッチ
ング工程を有することを特徴とするエッチング方法。 - 【請求項２】請求項１に記載のエッチング方法であっ
て、さらに、 前記メインのエッチング工程の後で、Ｃｌ2 、および、
Ｎ2 もしくはＮＨ3 からなるガス混合物の高密度ガスプ
ラズマを用いるオーバーエッチング工程を有することを
特徴とするエッチング方法。 - 【請求項３】前記メインのエッチング工程は、前記基板
に到達する前に停止されることを特徴とする請求項１ま
たは２に記載のエッチング方法。 - 【請求項４】前記メインのエッチング工程は、前記基板
に到達する３０〜４０ｎｍ前に停止されることを特徴と
する請求項３に記載のエッチング方法。 - 【請求項５】前記Ｓｉ1-x Ｇｅx 混合物の層もしくは前
記積層物は、Ｃｌ2 、Ｎ2 またはＮＨ3 からなるガス混
合物の高密度プラズマによりエッチングされることを特
徴とする請求項１〜４のいずれかに記載のエッチング方
法。 - 【請求項６】前記積層物の第２のシリコン層は、多結晶
シリコン層であることを特徴とする請求項１〜５のいず
れかに記載のエッチング方法。 - 【請求項７】前記多結晶Ｓｉ1-x Ｇｅx 混合物の層は、
５０％以上（ｘ≧０．５）のゲルマニウム含有物を有す
ることを特徴とする請求項１〜６のいずれかに記載のエ
ッチング方法。 - 【請求項８】前記基板は、シリコンウェハ上に堆積され
たシリコン酸化膜層であることを特徴とする請求項１〜
７のいずれかに記載のエッチング方法。 - 【請求項９】エッチングされた前記積層物または前記Ｓ
ｉ1-x Ｇｅx 混合物の層は、ＣＭＯＳ半導体デバイスの
ゲート構造を構成することを特徴とする請求項８に記載
のエッチング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9707940A FR2765393B1 (fr) | 1997-06-25 | 1997-06-25 | Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique |
| FR9707940 | 1997-06-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167722A true JPH1167722A (ja) | 1999-03-09 |
| JP4436466B2 JP4436466B2 (ja) | 2010-03-24 |
Family
ID=9508415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17874898A Expired - Fee Related JP4436466B2 (ja) | 1997-06-25 | 1998-06-25 | エッチング方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6271144B1 (ja) |
| EP (1) | EP0905759B1 (ja) |
| JP (1) | JP4436466B2 (ja) |
| DE (1) | DE69820562D1 (ja) |
| FR (1) | FR2765393B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362354B2 (en) | 2002-02-12 | 2008-04-22 | Hewlett-Packard Development Company, L.P. | Method and system for assessing the photo quality of a captured image in a digital still camera |
| WO2024062994A1 (ja) * | 2022-09-21 | 2024-03-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036054A (ja) * | 1999-07-19 | 2001-02-09 | Mitsubishi Electric Corp | Ｓｏｉ基板の製造方法 |
| US6887773B2 (en) * | 2002-06-19 | 2005-05-03 | Luxtera, Inc. | Methods of incorporating germanium within CMOS process |
| US6740558B1 (en) * | 2002-11-18 | 2004-05-25 | Infineon Technologies Ab | SiGe vertical gate contact for gate conductor post etch treatment |
| FR2868203B1 (fr) * | 2004-03-29 | 2006-06-09 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire a base extrinseque monocristalline |
| US10224233B2 (en) | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
| US10483152B2 (en) * | 2014-11-18 | 2019-11-19 | Globalwafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
| EP3739620B1 (en) | 2015-06-01 | 2022-02-16 | GlobalWafers Co., Ltd. | A silicon germanium-on-insulator structure |
| EP3378094B1 (en) | 2015-11-20 | 2021-09-15 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
| US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
| WO2019236320A1 (en) | 2018-06-08 | 2019-12-12 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3682976D1 (de) * | 1985-08-27 | 1992-01-30 | Ibm | Selektives und anisotropisches trockenes aetzverfahren. |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| US5521108A (en) * | 1993-09-15 | 1996-05-28 | Lsi Logic Corporation | Process for making a conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure |
| US5665203A (en) * | 1995-04-28 | 1997-09-09 | International Business Machines Corporation | Silicon etching method |
| FR2765394B1 (fr) * | 1997-06-25 | 1999-09-24 | France Telecom | Procede d'obtention d'un transistor a grille en silicium-germanium |
-
1997
- 1997-06-25 FR FR9707940A patent/FR2765393B1/fr not_active Expired - Fee Related
-
1998
- 1998-06-12 EP EP98401433A patent/EP0905759B1/fr not_active Expired - Lifetime
- 1998-06-12 DE DE69820562T patent/DE69820562D1/de not_active Expired - Lifetime
- 1998-06-23 US US09/103,121 patent/US6271144B1/en not_active Expired - Fee Related
- 1998-06-25 JP JP17874898A patent/JP4436466B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362354B2 (en) | 2002-02-12 | 2008-04-22 | Hewlett-Packard Development Company, L.P. | Method and system for assessing the photo quality of a captured image in a digital still camera |
| WO2024062994A1 (ja) * | 2022-09-21 | 2024-03-28 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6271144B1 (en) | 2001-08-07 |
| FR2765393A1 (fr) | 1998-12-31 |
| EP0905759B1 (fr) | 2003-12-17 |
| EP0905759A1 (fr) | 1999-03-31 |
| DE69820562D1 (de) | 2004-01-29 |
| JP4436466B2 (ja) | 2010-03-24 |
| FR2765393B1 (fr) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5007982A (en) | Reactive ion etching of silicon with hydrogen bromide | |
| US5698072A (en) | Dry etching method | |
| JP5328094B2 (ja) | 選択的に高ｋ材をエッチングするためのプラズマ組成 | |
| US7960264B2 (en) | Lithography for printing constant line width features | |
| US7803518B2 (en) | Method for manufacturing micro structure | |
| KR0181513B1 (ko) | 드라이 에칭 방법 | |
| KR100238691B1 (ko) | 드라이에칭방법 | |
| JP4436466B2 (ja) | エッチング方法 | |
| US7208424B2 (en) | Method of forming a semiconductor device having a metal layer | |
| JP4740599B2 (ja) | 半導体装置の製造方法 | |
| US20070048987A1 (en) | Manufacturing method of semiconductor device | |
| JP2004266249A (ja) | 半導体装置の製造方法 | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| JP2591209B2 (ja) | ドライエッチング方法 | |
| JP3277414B2 (ja) | ドライエッチング方法 | |
| US7091081B2 (en) | Method for patterning a semiconductor region | |
| US20220271149A1 (en) | Method of engraving a three-dimensional dielectric layer | |
| JPH08115900A (ja) | シリコン系材料層のパターニング方法 | |
| JP3033128B2 (ja) | ドライエッチング方法 | |
| JPH0697123A (ja) | ドライエッチング方法 | |
| JPH1116885A (ja) | ドライエッチング方法 | |
| JP3257040B2 (ja) | ドライエッチング方法 | |
| JP2001015489A (ja) | ドライエッチング方法 | |
| JPH04340716A (ja) | ドライエッチング方法 | |
| JPH06112170A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080729 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |