DE69737251T2 - Methode zur Herstellung elektrischer Verbindungen in Halbleitern - Google Patents

Methode zur Herstellung elektrischer Verbindungen in Halbleitern Download PDF

Info

Publication number
DE69737251T2
DE69737251T2 DE69737251T DE69737251T DE69737251T2 DE 69737251 T2 DE69737251 T2 DE 69737251T2 DE 69737251 T DE69737251 T DE 69737251T DE 69737251 T DE69737251 T DE 69737251T DE 69737251 T2 DE69737251 T2 DE 69737251T2
Authority
DE
Germany
Prior art keywords
film
aluminum
silicon
opening
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69737251T
Other languages
English (en)
Other versions
DE69737251D1 (de
Inventor
c/o Kabushiki Kaisha Toshiba Shigeki Sugimoto
c/o Kabushiki Kaisha Toshiba Katsuya Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69737251D1 publication Critical patent/DE69737251D1/de
Application granted granted Critical
Publication of DE69737251T2 publication Critical patent/DE69737251T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H10W20/01
    • H10W20/056

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zum Ausbilden elektrischer Verbindungen für eine Halbleitervorrichtung und genauer auf ein Verfahren zum Ausbilden elektrischer Verbindungen für eine hochintegrierte Halbleitervorrichtung.
  • Verschiedene Prozesse werden bei der Herstellung von Halbleitervorrichtungen verwendet, um die elektrischen Verbindungen zwischen den Vorrichtungselementen und die Verdrahtungen zum Verbinden der Vorrichtung mit externen Vorrichtungen auszubilden. Beispielsweise sind Mehrniveau-Metallisierungsprozesse als nützlich für die Vereinfachung der Fabrikation von Large Scale Integrationsvorrichtungen (LSI) gefunden worden. Solche Prozesse können ausgeführt werden, um simultan eine Verdrahtungsschicht und einen Kontakt auszubilden. Ein solches Multiniveau-Metallisierungsverfahren ist ein so genannter "dualer Damaszener"-Prozess. Ein Dual-Damaszener-Prozess wird allgemein unter Bezugnahme auf die 1(a) bis 1(g) beschrieben. 1(a) zeigt eine Mehrzahl von Erstniveau-Leitungsstrukturen 10, die auf einem Isolierfilm 7 gebildet werden, der auf einem Silizium-Substrat 5 ausgebildet ist. Die Leitungsstrukturen 10 können beispielsweise aus Aluminium (Al), Wolfram (W), Wolfram-Silizid (WSix), Molybdän-Silizid (MoSix), Titansilizid (TiSix) und dergleichen gebildet werden. Diese leitfähigen Strukturen können beispielsweise Verdrahtungen, Gatterelektroden, Bit-Leitungen oder Niederniveau-Metallisierungen in einer Multimetallisierungsanordnung sein. Wie in 1(a) gezeigt, wird beispielsweise ein isolierender Film 35 aus Siliziumdioxid auf dem Halbleitersubstrat 5 und den leitfähigen Strukturen 10 ausgebildet. Ein erster bemusterter Widerstandsfilm 40 wird dann, wie in 1(b) gezeigt, ausgebildet und ein Kontaktloch 45, welches eine der leitfähigen Strukturen 10 exponiert, wird unter Verwendung eines Ätzprozesses, wie etwa beispielsweise reaktivem Ionenätzen (RIE, reactive ion etching) ausgebildet, um den isolierenden Film wie in 1(c) gezeigt, zu ätzen. Ein zweiter bemusterter Widerstandsfilm 50 wird dann, wie in 1(d) gezeigt, gebildet und ein Verdrahtungsgraben 55 wird nachfolgend beispielsweise durch ein Ätzverfahren wie RIE gebildet, um den isolierenden Film 35 zu ätzen, wie in 1(e) gezeigt. Als nächstes wird ein Aluminiumfilm 60 durch Zerstäuben gebildet, wie in 1(f) gezeigt. Der Aluminiumfilm 60 wird dann durch chemisch-mechanisches Polieren (CMP) poliert, wie in 1(g) gezeigt. CMP ist eine Kombination mechanischer und chemischer Abrasion und kann mit einer sauren oder basischen Suspension durchgeführt werden. Das Material wird vom Wafer aufgrund sowohl der mechanischen Polierung als auch der Wirkung der Säure oder Base entfernt.
  • Der oben beschriebene Damaszener-Metallisierungsprozess bildet hochzuverlässige Verdrahtungen und Kontakte und stellt eine gute Planarität von dielektrischen Zwischenniveau-Schichten bereit. Mit wachsender Integrationsdichte der Halbleitervorrichtungen nimmt die Dicke der Verdrahtung allgemein langsamer ab als die Breite der Verdrahtungen. Auch ändert sich die Dicke der Kontakte allgemein entweder nicht oder nimmt langsamer ab als die Breiten der Kontakte, wenn die Integrationsdichte wächst. Als Ergebnis wächst das Aspektverhältnis (d.h. Tiefe/Breite) der Verdrahtungsgräben und von Kontakt- oder Durchgangslöchern, die in dem isolierenden Film gebildet sind, und es werden Hochaspektverhältnis-Auffüllprozesse erforderlich. Bei konventionellen Metallisierungsprozessen zum Ausbilden von Verdrahtungen und Kontakten für Halbleitervorrichtungen, wie etwa dem oben beschriebenen Prozess, wird ein Aluminiumfilm unter Verwendung eines Zerstäubungsverfahrens abgeschieden, um den Verdrahtungsgraben/das Kontaktloch zu füllen. Das überschüssige Aluminium wird dann unter Verwendung von beispielsweise CMP entfernt. Aluminium wird für Zwischenverbindungen und Verdrahtungsschichten bei Halbleitervorrichtungen breit eingesetzt, wegen seiner niedrigen Resistivität und leichten Herstellbarkeit. Jedoch ist die Stufenabdeckung eines Aluminiumzerstäubungsprozesses zum Auffüllen ohne Hohlräume von Verdrahtungsgräben und/oder Kontaktlöchern mit einem hohen Aspektverhältnis ineffektiv. Selbst unter Verwendung des Langwurf-Zerstäubungsverfahrens für Aluminium, das in J. Vac. Sci. Tech., B13(4), Juli/August 1995 (Seiten 1906-1909) beschrieben worden ist, oder des Rückflusszerstäubungsverfahrens für Aluminium können allgemein nur Verdrahtungsgräben und/oder Kontaktlöcher mit Aspektverhältnissen von kleiner als etwa 2 ohne Hohlräume gefüllt werden. Das Vorkommen von Hohlräumen in Aluminiumverdrahtungen und Kontakten verschlechtert die Zuverlässigkeit der Verdrahtungen und Kontakte und beeinträchtigt die Leistungsfähigkeit der Halbleitervorrichtung.
  • US4538344 offenbart ein Verfahren zum Auffüllen eines Kontaktloches mit einem leitfähigen Material, während ein unvollständiger Kontakt aufgrund von elektrischer Trennung verhindert wird. Das Verfahren umfasst Ausbilden einer polykristallinen Siliziumschicht in einer Vertiefung in einer isolierenden Struktur auf einem Halbleitersubstrat, Ausbilden einer Aluminiumschicht auf der Siliziumschicht und der isolierenden Struktur und Umwandeln des Siliziums und eines Teils des Aluminiums in eine Silizium-Aluminium-Legierung durch thermische Diffusion (Anglühen, „anneal"). Weiterhin wird eine Übergangsmetallschicht in der Aluminiumschicht bereitgestellt, um die Diffusion zu beschleunigen und den Legierungsprozess durch Reagieren mit Silizium zu beschleunigen, das durch das Aluminium diffundiert und ein Übergangsmetallsilizid bildet.
  • Gemäß der vorliegenden Erfindung wird ein Siliziumfilm unter Verwendung einer chemischen Niederdruck-Dampfabscheidung (LPCVD) abgeschieden, um die in einem Substrat wie etwa einem isolierenden Film gebildeten Öffnungen zu verfüllen. "Öffnungen" bezieht sich allgemein auf Kontaktlöcher, Durchgangslöcher, Gräben, Durchgänge („Vias") und dergleichen. Solche Siliziumfilme haben eine gute Stufendeckung und können Hochaspektverhältnisöffnungen mit wenigen oder keinen Hohlräumen verfüllen. Ein Aluminiumfilm und ein Metallfilm werden dann (beispielsweise durch Zerstäuben) auf dem Siliziumfilm gebildet und ein thermisches Verfahren oder eine Anglühung werden ausgeführt. Dieses thermische Verfahren veranlasst das abgeschiedene Aluminium, das Silizium in den Öffnungen zu ersetzen. Das Silizium wandert zum Metall und bildet einen Metallsilizidfilm. Das Aluminium, welches das Silizium in den Öffnungen ersetzt, hat wenige oder keine Hohlräume. Der Metallsilizidfilm und jeglicher verbleibender Anteil des Aluminiumfilms werden dann unter beispielsweise Verwendung von CMP entfernt. Die Entfernung der Hochresistivitäts-Silizidschicht lässt nur niedrig-resistives Aluminium in der Öffnung zurück. Unter Verwendung der Technik der vorliegenden Erfindung können Öffnungen mit einem hohen Aspektverhältnis (z. B. größer als etwa 3) mit Aluminium ohne Hohlräume gefüllt werden.
  • Die Merkmale und Vorteile der vorliegenden Erfindung werden aus dem Studium der nachfolgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen besser verständlich werden.
  • Die 1(a) bis 1(g) illustrieren ein konventionelles Verfahren zum Ausbilden einer elektrischen Mehrniveauverbindung.
  • Die 2(a) bis 2(j) illustrieren das elektrische Verbindungsbildungsverfahren der vorliegenden Erfindung.
  • Die 3, 4 und 5 illustrieren elektrische Verbindungen, die gemäß Variationen des Prozesses der 2(a) bis 2(j) ausgebildet sind.
  • Der Bildungsprozess der elektrischen Verbindung der vorliegenden Erfindung wird unter Bezugnahme auf die 2(a) bis 2(j) erläutert. Die Prozessbeschreibung unten wird in Bezug auf einen Prozess zum Ausbilden einer Mehrniveau-Metallisierungsstruktur gegeben werden, die in Halbleitervorrichtungen wie etwa Logikschaltungen und Halbleiter-Speichervorrichtungen einschließlich dynamischem Schreib-/Lesespeicher (DRAMs), statischem Schreib-/Lesespeicher (SRAMs) und dergleichen verwendbar sind. Jedoch ist der Prozess der vorliegenden Erfindung nicht in dieser Hinsicht beschränkt und es wird ersichtlich werden, dass das erfinderische Verfahren auf andere Einzelniveau- und Multiniveau-Prozesse zum Ausbilden elektrischer Verbindungen, wie etwa Kontakten und Verdrahtungen für Halbleitervorrichtungen, angewendet werden kann. Wie aus der untenstehenden Beschreibung ersichtlich, ist die vorliegende Erfindung besonders gut geeignet für einen so genannten Damaszener-Prozess zum Ausfüllen von Gräben und/oder Kontaktlöchern, da solch ein Damaszener-Prozess jegliche Hochresistenzfilme entfernt, die auf der Oberfläche des Substrats ausgebildet sind, in dem die Gräben und/oder Kontaktlöcher gebildet werden. Die Entfernung dieser Hochresistivitätsfilme lässt nur einen Niederresistivitätsfilm wie etwa Aluminium in den Gräben und/oder Kontaktlöchern zurück.
  • Unter Bezugnahme auf 2(a) wird beispielsweise ein isolierender Film 70 aus Siliziumdioxid (SiO2) auf einem Substrat 50 aus Silizium (Si) ausgebildet. Es können andere Substrate verwendet werden und die Erfindung ist in dieser Hinsicht nicht beschränkt. Die Verdrahtungen 100 werden dann auf dem isolierenden Film 70 ausgebildet. Ein isolierender Film 135 aus Siliziumdioxid wird dann beispielsweise auf den Verdrahtungen 100 und dem isolierenden Film 70 ausgebildet. Ein erster bemusterter Resist-Film 140 wird dann wie in 2(b) gezeigt ausgebildet und ein Kontakt oder Durchgangsloch 145, das eine der Verdrahtungen 100 exponiert, wird unter Verwendung eines Ätzprozesses wie etwa reaktivem Ionenätzen (RIE) ausgebildet, um den isolierenden Film 135 wie in 2(c) gezeigt zu ätzen. Ein zweiter bemusterter Resist-Film 150 wird dann wie in 2(d) gezeigt ausgebildet und es wird nachfolgend ein Verdrahtungsgraben 155 durch einen Ätzprozess wie etwa beispielsweise RIE ausgebildet, um den isolierenden Film 135 zu ätzen, wie in 2(e) gezeigt. Es wird erkannt werden, dass die Dimensionen und Orientierungen der Kontaktlöcher und/oder Verdrahtungsgräben, auf welche die vorliegende Erfindung angewendet werden, abhängig sind von dem bestimmten Schaltungsdesign.
  • Als nächstes wird ein Film 170 aus amorphem Silizium aus dem Substrat unter Verwendung von LPCVD abgeschieden, wie in 2(f) gezeigt. Der Film 170 kann auch aus Einkristallsilizium oder Polysilizium ausgebildet werden. Jedoch ist amorphes Silizium vorteilhaft, weil amorphes Silizium während des Annealens (Anglühens) leichter migriert als Einkristallsilizium und Polysilizium. Somit erfordert die Verwendung von amorphem Silizium niedrigere Anneal-Temperaturen oder kürzere Anneal-Zeiten. Falls gewünscht, kann ein mit einer Verunreinigung, wie etwa Bor, dotierter Siliziumfilm abgeschieden werden. Solch ein dotierter Siliziumfilm kann bei einer niedrigeren Abscheidungstemperatur als ein undotierter Siliziumfilm abgeschieden werden. Insbesondere ist eine solche niedere Abscheidungstemperatur in dem Fall vorteilhaft, wo die Verdrahtungen 100 aus Aluminium gebildet sind, da eine niedrigere Temperatur als etwa 500°C notwendig ist. Um Kontaktlöcher zu füllen, muss die Dicke des amorphen Siliziumfilms 170 größer sein als der halbe Durchmesser des größten zu füllenden Kontaktlochs. Um Verdrahtungsgräben zu füllen, muss die Dicke des amorphen Siliziumfilms 170 gröber als die Verdrahtungsgrabentiefe sein. Im allgemeinen ist die Verdrahtungsgrabentiefe der dominante Faktor beim Bestimmen der Dicke des Siliziumfilms, der verwendet werden soll. Nach dem Ausbilden des amorphen Siliziumfilms 170 wird beispielsweise ein CMP-Prozess so durchgeführt, das amorphes Silizium nur im Verdrahtungsgraben 155 und im Kontaktloch 145 zurückbleibt, wie in 2(g) gezeigt.
  • Als nächstes werden ein Film 175 aus Aluminium und ein Film 180 aus Titan nacheinander durch Zerstäuben oder CVD ausgebildet, wie in 2(h) gezeigt. Der Film 180 ist nicht darauf beschränkt, aus Titan gebildet zu sein und kann auch aus Metallen wie etwa Wolfram (W), Molybdän (Mo), Tantal (Ta), Kobalt (Co), Platin (Pt), Hafnium (Hf) oder Nickel (Ni) ausgebildet sein. Die Dicken der Filme 175 und 180 hängen vom Volumen des amorphen Siliziums ab, welches Verdrahtungsgraben 155 und Kontaktloch 145 ausfüllt. Spezifisch, da das Aluminium das amorphe Silizium im Verdrahtungsgraben 155 und Kontaktloch 145 ersetzt, wie unten beschrieben wird, sollte der Aluminiumfilm 175 eine Dicke haben, die zu einem Gesamtvolumen an Aluminium führt, das gleich oder größer als das Gesamtvolumen von Silizium ist, das ersetzt werden wird. Zusätzlich sollte der Titanfilm 180 eine Dicke haben, die zu einem Gesamtvolumen an Titan führt, das hinreicht, um mit dem gesamten amorphen Silizium zu reagieren, das während des Annealings in den Film 180 migriert, um Titansilizid zu bilden.
  • Das Substrat wird dann in einem Ofen bei einer Temperatur von etwa 450°C mit einem Bildungsgas N2, das 10% H2 enthält, annealt/angeglüht. Andere Anneals, wie etwas Wasserstoff (H2), Argon (Ar), Stickstoff (N2) oder Vakuum-Anglühen können, falls gewünscht, verwendet werden. Die Rate der Ersetzung des amorphen Siliziums durch Aluminium aus dem Aluminiumfilm 175 wird von den Diffusionsraten von Silizium und Aluminium bestimmt. Eine niedrigere Anneal-Temperatur erfordert eine längere Anneal-Zeit und eine höhere Anneal- Temperatur erfordert eine kürzere Anneal-Zeit. Das gesamte Volumen an amorphem Silizium und die Kontaktloch/Verdrahtungsgrabentiefe beeinträchtigen ebenfalls die Anneal-Zeit/-Temperatur. Somit erfordert ein großes Volumen amorphes Silizium und/oder eine tiefe Kontaktloch-/Verdrahtungsgrabenstruktur eine längere Annealzeit oder eine höhere Anneal-Temperatur. Obwohl verstanden wird, dass die Anneal-Temperatur von diesen und anderen Faktoren abhängt, wird derzeit angenommen, dass die Anneal-Temperatur im Bereich von etwa 350°C bis etwa 550°C liegen kann. Es sollte angemerkt werden, dass, falls die darunter liegenden Verdrahtungen 100 Aluminium-Verdrahtungen sind, die Anneal-Temperatur 500°C oder weniger betragen sollte. Während des Anneal-Prozesses migriert das amorphe Silizium in Kontakt mit Loch 145 und Verdrahtungsgraben 155 zum Titanfilm 180 und bildet einen Film 190 aus Titansilizid oben auf dem Substrat, wie in 2(i) gezeigt. Der Film 190 wird auch einige Aluminiumatome enthalten. Zusätzlich migriert Aluminium aus dem Aluminiumfilm 175 in das Kontaktloch 145 und den Verdrahtungsgraben 155, um das Silizium zu ersetzen. Als Ergebnis werden Verdrahtungsgraben 155 und Kontaktloch 145 mit einer Aluminiumschicht 185 aufgefüllt. Genauer gesagt, werden während des Annealings Siliziumatome aus dem amorphen Silizium im Kontaktloch/dem Verdrahtungsgraben in den Aluminiumfilm 175 diffundiert. Zum selben Zeitpunkt werden Aluminiumatome aus dem Aluminiumfilm 175 in das amorphe Silizium diffundiert. Die Siliziumatome, welche den Titanfilm 180 erreichen, kombinieren mit den Titanatomen und bilden den Titansilizidfilm 190. Titansilizid ist sehr stabil bei der Anneal-Temperatur und somit diffundieren oder migrieren die Siliziumatome, die mit den Titanatomen kombinieren, nicht weiter. Nach hinreichender Anglühung haben sich alle Siliziumatome mit Titanatomen des Titanfilms 180 kombiniert, um den Titansilizidfilm 190 zu bilden. In Fällen, bei denen nicht das gesamte Aluminium aus dem Aluminiumfilm 175 zu dem Kontaktloch/Verdrahtungsgraben migriert, bleibt ein Aluminiumfilm 175' unter dem Titansilizidfilm 190, wie in
  • 2(i) gezeigt. Der Titansilizidfilm 190 und der verbleibende Aluminiumfilm 175' werden dann unter Verwendung beispielsweise von CMP entfernt, wie in 2(j) gezeigt, so dass die Aluminiumschicht 185 das Kontaktloch 145 und den Verdrahtungsgraben 155 auffüllt.
  • Im Verfahren der vorliegenden Erfindung, wie oben beschrieben, werden ein Verdrahtungsgraben und ein Kontaktloch anfangs mit amorphem Silizium gefüllt, das ausgezeichnete Stufenabdeckung aufweist. Dann ersetzt Aluminium das amorphe Silizium während eines Anneal-Prozesses. Gemäß diesem Prozess können Hochaspektverhältnis-Verdrahtungsgräben und -Kontaktlöcher mit Aluminium gefüllt werden, das wenig oder keine Hohlräume hat, um eine Schicht mit niedrigem Widerstand und hoher Zuverlässigkeit bereitzustellen. Zusätzlich, da das oben beschriebene Verfahren ein Damaszener-Prozess ist, in dem der Hochwiderstands-Silizidfilm 190 (und jegliches verbleibende Aluminium) auf dem isolierenden Film 135 entfernt werden, verbleibt nur ein niederresistives Material wie etwa Aluminium in den Verdrahtungsgräben und/oder Kontaktlöchern. Auf diese Weise können beispielsweise dünne Schichten mit niedriger Resistivität ausgebildet werden.
  • Gemäß einer ersten Variation des oben beschriebenen Prozesses kann ein Film 200 aus Titannitrid mit einer Dicke von etwa 10 Nanometern durch Zerstäuben oder CVD oben auf der Verdrahtungsschicht 100 ausgebildet werden, wie in 3 gezeigt, falls die Verdrahtungsschicht 100 aus Aluminium gebildet ist. In einem Hochaspektverhältnisfall ist es bevorzugt, dass der Film 200 durch CVD ausgebildet wird. Der Film 200 kann aus anderen Materialien wie etwa Wolframnitrid gebildet sein. Der Film 200 dient dazu, das amorphe Silizium aus dem Siliziumfilm 170 daran zu hindern, in die Aluminiumverdrahtung 100 zu diffundieren.
  • Gemäß einer zweiten Variation des oben beschriebenen Prozesses der 2(a) bis 2(j) kann ein Film 210 aus Titannitrid durch Zerstäuben oder CVD vor der Abscheidung des amorphen Siliziumfilms 170 in 2(f) abgeschieden werden. Der Film 210 kann aus anderen Materialien, wie etwa Wolframnitrid gebildet sein. In einem Hochaspektverhältnisfall ist es bevorzugt, dass der Film 210 durch CVD gebildet wird. Der Film 210 verbleibt auf dem Kontaktloch und dem Verdrahtungsgrabenboden und den Seitenwänden, wie in 4 gezeigt, und verbessert damit die Zuverlässigkeit der elektrischen Verbindung.
  • Gemäß einer dritten Variation des oben beschriebenen Prozesses der 2(a) bis 2(j) kann beispielsweise ein Film aus Titan oder Wolfram durch Zerstäuben oder CVD vor dem Abscheiden des amorphen Siliziumfilms 170 in 2(f) abgeschieden werden. In einem Hochaspektverhältnisfall ist es bevorzugt, dass der Film durch CVD gebildet wird. Es wird sich ein TiSix- oder WSix-Film auf dem Kontaktloch oder Verdrahtungsgrabenboden und -seitenwänden während des Annealings bilden. Somit verbleibt eine Schicht 220 aus TiSix oder WSix, wie in 5 gezeigt. Die Schicht 220 verbessert auch die Zuverlässigkeit der elektrischen Verbindung.

Claims (13)

  1. Verfahren zum Verfüllen einer in einem Substrat gebildeten Öffnung, dadurch gekennzeichnet, dass es die Schritte umfasst: Abscheiden eines Siliziumfilms (170), der die Öffnung (145, 155) füllt; Ausbilden eines Aluminiumfilms (175) auf dem Siliziumfilm (170); Ausbilden eines Metallfilms (180) auf dem Aluminiumfilm (175); Durchführen eines thermischen Prozesses, um Aluminium aus dem Aluminiumfilm (175) zu veranlassen, zu migrieren und den Siliziumfilm (170)(170) in der Öffnung (145, 155) zu ersetzen, so dass nur Aluminium in der Öffnung verbleibt, und Silizium zu veranlassen, aus dem Siliziumfilm (170) zum Metallfilm (180) zu migrieren und zu reagieren, um einen Metallsilizidfilm (190) auszubilden; und Entfernen des Metallsilizidfilms (190) und jeglichen verbleibenden unmigrierten Anteils des Aluminiumfilms (175'), um den Aluminiumfilm (185) in der Öffnung (145, 155) zurückzulassen.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass das Silizium unter Verwendung chemischer Niederdruckaufdampfung abgeschieden wird.
  3. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Siliziumfilm (170) ein amorpher Siliziumfilm ist.
  4. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Aluminiumfilm (175) durch Zerstäubung gebildet wird.
  5. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Metallfilm (180) durch Zerstäubung gebildet wird.
  6. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Metallfilm (180) ein Titanfilm ist.
  7. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Metallfilm (180) aus einem Metall gebildet wird, das aus der Gruppe ausgewählt ist, die aus Wolfram (W), Molybdän (Mo), Tantal (Ta), Kobalt (Co), Platin (Pt), Hafnium (Hf) und Nickel (Ni) besteht.
  8. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der thermische Prozess bei einer Temperatur im Bereich von etwas 350°C bis 550°C durchgeführt wird.
  9. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der thermische Prozess bei einer Temperatur niedriger als 500°C durchgeführt wird.
  10. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass der Metallfilm (180) und ein verbleibender unmigrierter Anteil des Aluminiumfilms (175') durch chemischmechanisches Polieren entfernt werden.
  11. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass die Öffnung (145, 155) ein Aspektverhältnis von zumindest 3 aufweist.
  12. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiterhin umfasst einen Schritt des Ausbildens eines Titannitridfilms (200, 210) auf einer inneren Oberfläche der Öffnung (145, 155) vor der Abscheidung des Siliziumfilms (170).
  13. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass es weiterhin umfasst einen Schritt des Ausbildens eines Metallfilms (220), ausgewählt aus einem Titan und einem Wolfram, auf einer inneren Oberfläche der Öffnung (145, 155), vor der Abscheidung des Siliziumfilms (170).
DE69737251T 1996-09-30 1997-09-22 Methode zur Herstellung elektrischer Verbindungen in Halbleitern Expired - Lifetime DE69737251T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/724,735 US5994218A (en) 1996-09-30 1996-09-30 Method of forming electrical connections for a semiconductor device
US724735 1996-09-30

Publications (2)

Publication Number Publication Date
DE69737251D1 DE69737251D1 (de) 2007-03-08
DE69737251T2 true DE69737251T2 (de) 2007-10-18

Family

ID=24911693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69737251T Expired - Lifetime DE69737251T2 (de) 1996-09-30 1997-09-22 Methode zur Herstellung elektrischer Verbindungen in Halbleitern

Country Status (6)

Country Link
US (1) US5994218A (de)
EP (1) EP0833381B1 (de)
JP (1) JPH10116906A (de)
KR (1) KR100269522B1 (de)
DE (1) DE69737251T2 (de)
TW (1) TW406392B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
JP2001135723A (ja) * 1999-11-04 2001-05-18 Nec Corp 半導体装置及びその製造方法
KR20020082548A (ko) * 2001-04-24 2002-10-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6876565B2 (en) * 2002-09-30 2005-04-05 Kabushiki Kaisha Toshiba Semiconductor memory device
US8580635B2 (en) * 2011-12-05 2013-11-12 International Business Machines Corporation Method of replacing silicon with metal in integrated circuit chip fabrication

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740835A (en) * 1970-08-31 1973-06-26 Fairchild Camera Instr Co Method of forming semiconductor device contacts
US3918149A (en) * 1974-06-28 1975-11-11 Intel Corp Al/Si metallization process
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
JPH02199836A (ja) * 1989-01-27 1990-08-08 Nec Corp 極薄酸化膜の形成方法
JPH02199838A (ja) * 1989-01-30 1990-08-08 Hitachi Ltd 半導体装置およびその製造方法
US5093279A (en) * 1991-02-01 1992-03-03 International Business Machines Corporation Laser ablation damascene process
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JPH0562456A (ja) * 1991-09-04 1993-03-12 Koufu Nippon Denki Kk メモリカード交換システム
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5497017A (en) * 1995-01-26 1996-03-05 Micron Technology, Inc. Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same

Also Published As

Publication number Publication date
US5994218A (en) 1999-11-30
EP0833381A2 (de) 1998-04-01
TW406392B (en) 2000-09-21
EP0833381B1 (de) 2007-01-17
KR19980025120A (ko) 1998-07-06
JPH10116906A (ja) 1998-05-06
DE69737251D1 (de) 2007-03-08
EP0833381A3 (de) 1998-12-16
KR100269522B1 (ko) 2000-10-16

Similar Documents

Publication Publication Date Title
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE69513459T2 (de) Verfahren zur Herstellung einer Al-Ge Legierung mit einer WGe Polierstoppschicht
US6255212B1 (en) Method of making a void-free aluminum film
DE112006000465B4 (de) Halbleiterbauelemente mit Barriereschichten für leitende Strukturmerkmale sowie zugehörige Herstellungsverfahren
EP0269095B1 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE69517295T2 (de) Weicher Metallleiter und Herstellungsverfahren
DE4200809C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE69837674T2 (de) Doppeldamaszen-metallisierung
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE69225082T2 (de) Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
DE102020116509B4 (de) Verfahren und Struktur
DE4342047A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE4222142A1 (de) Halbleiterbauelement mit einer verdrahtungsschicht und verfahren zu dessen herstellung
DE10051583A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10136400B4 (de) Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators
DE19642740A1 (de) Halbleiterbauelement mit einer Aluminium-Zwischenschaltung und Verfahren zu dessen Herstellung
DE69421989T2 (de) Aufgeschichtete Dünnfilm-Zusammenfügung und Verfahren zu ihrer Bildung
DE102005023122A1 (de) Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
DE69737469T2 (de) Diffundierter Titanwiderstand und Herstellungsmethode
DE69737251T2 (de) Methode zur Herstellung elektrischer Verbindungen in Halbleitern
DE102014109352B4 (de) Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung
DE69323513T2 (de) Planaxer Kontakt mit einer Lücke

Legal Events

Date Code Title Description
8364 No opposition during term of opposition