-
Die vorliegende Erfindung betrifft Gefahrenmeldesysteme und im
Besonderen ein Feuermeldesystem oder dergleichen, in dem die
automatische Zuweisung von Adressen an einzelne Module
vorgesehen ist, welche einen Bestandteil des Systems bilden.
-
Die vorstehend bezeichneten Module befinden sich an der
zentralen Station oder der zentralen Bedienfeldposition, an
der Berichte von einer Vielzahl von Zonen und Stationen in
Bezug auf Alarmzustände und gefährliche bzw. problembehaftete
Zustände und dergleichen eingehen. Die vorliegende Erfindung
bildet ein Merkmal eines einzigartigen Gefahrenmeldesystems
(z. B. eines Feuermeldesystems).
-
Die vorliegende Erfindung betrifft das Gebiet der Feuermelde-
und Feuererfassungssysteme. Beispiele dem Stand der Technik
entsprechender Systeme dieser allgemeinen Art sind in Bezug
auf die folgenden U. S. Patente bekannt:
-
Die meisten der obengenannten U. S. Patente und EP-A-0090399
beschreiben Systeme, die ungefähr sechs bis zehn Jahre alt
sind, und bei den meisten dieser Systeme leitet die Schleifen-
Steuereinheit die Bestimmung der Zustände der Einheiten an den
verschiedenen Zonen und Stationen in dem System unter
Verwendung eines sich wiederholenden Abfrageschemas zum
Abfragen der Detektoreinheiten oder der Stationen von der
Schleifen-Steuereinheit ein, wobei die Adressen nacheinander
entlang der Schleife oder Leitungen übermittelt werden, um
festzustellen, ob und welche der Einheiten sich in einem
Alarmzustand befinden. In den meisten Systemen ist ferner die
Erfassung problembehafteter Zustände in dem System vorgesehen.
-
In der unmittelbaren Vergangenheit, das heißt etwa in den
letzten fünf Jahren, sind weitere Feuererkennungs- und
Feuermeldesysteme entwickelt worden, die eine Vielzahl von
Merkmalen vorsehen, einschließlich des Merkmals eines
intelligenten Transponders in Kombination mit einem integralen
Prozessor, so dass die Übertragung der Tatsache, dass ein
bestimmter Transponder einen Alarmzustand aufweist, zu der
Schleifen-Steuereinheit durch den Transponder eingeleitet
wird. Dies wird teilweise auch als Ausnahmeabruf (Polling by
Exception) bezeichnet. Es führt zu einer langsameren
Übertragungsgeschwindigkeit, wobei die Antwortzeit der
Systemsteuerung bzw. des Bedienfelds deutlich verbessert wird.
Dieses Merkmal gestaltet das System unempfindlicher in Bezug
auf Leitungsrauschen oder Schleifenverdrahtungseigenschaften;
so dass verdrillte oder abgeschirmte Drähte nicht erforderlich
sind.
-
Das vorstehend beschriebene intelligente Transponder-Merkmal
wird in Bezug auf verschiedene U. S. Patente deutlich. Viele
dieser dem Stand der Technik entsprechenden Patente
beschreiben zentrale Empfänger mit verbesserter Intelligenz
für die Übertragungsverbindung mit einer Mehrzahl entfernter
Hilfsvorrichtungen. Zum Beispiel wird in dem U. S. Patent US-A-
4.901.316 an A. Igarashi et al mit dem Titel "DISASTER
PREVENTION MONITORING AND CONTROL FACILITY" ein Empfänger für
den Abruf einer Mehrzahl von Terminal-Einheiten vorgesehen.
Der Empfänger liest Terminaldaten aus den Terminals,
analysiert die Terminaldaten und zeigt die Ergebnisse der
Analyse an. Ferner überwacht der Empfänger die
Übertragungsgenauigkeit zwischen dem Empfänger und den
Terminaleinheiten. Auf diese Weise kann der Empfänger eine
fehlerhafte Übertragung eines Signals feststellen, die
zwischen dem Empfänger und einer Terminaleinheit auftreten
kann.
-
Abgesehen von dem Nutzen und den Vorteilen der vorstehend
genannten patentierten Systeme weist keines von ihnen die
hierin beschriebenen Vorteile der vorliegenden Erfindung auf.
-
Es ist offensichtlich, dass die dem Stand der Technik
entsprechenden Gefahrenmeldesysteme alle eine Reihe größerer
Unzulänglichkeiten aufweisen. Zum Beispiel kommen bei dem
Stand der Technik entsprechenden Systemen Schalter zur
Festlegung der Adressen und der bestimmten Positionen der
Module zum Einsatz, die an vorbestimmten Positionen an den
Bedienfeldern der zentralen Station angeordnet sind. Andere
dem Stand der Technik entsprechende Systeme verwenden
programmierte Adressen oder Seriennummern; dabei werden die
vorprogrammierten Adressen oder Seriennummern normalerweise in
der Fertigungsstätte in die Module eingegeben, oder sie werden
durch den Benutzer eingegeben bevor das System in Betrieb
genommen wird.
-
Der vorliegenden Erfindung liegt die grundlegende Aufgabe
zugrunde, ohne menschliche Intervention die automatische
Positionierung oder Anordnung sowie die Erfassung und
Adressierung von Leiterplatten - welche die Module des
Bedienfeld- bzw. Systemsteuerungssystems darstellen - durch
eine integrale Busstruktur zu ermöglichen, wobei Schalter für
eindeutige Adressen oder vorprogrammierte Adressen überflüssig
werden.
-
Der vorliegenden Erfindung liegt die zusätzliche Aufgabe bzw.
die Nebenaufgabe zugrunde, die Kosten für Schalter oder die
Gemeinkosten für das Vorsehen eindeutiger Seriennummern oder
Adressen zu vermeiden.
-
Gemäß der vorliegenden Erfindung sind keine Schalter
vorgesehen, um die Festlegung der Adressen auf herkömmliche
Art und Weise zu ermöglichen. Tatsächlich existieren keine
festgelegten Adressen im herkömmlichen Sinn. Das System kann
jedoch die Position jeder Leiterplatte erfassen, die ein Modul
bilden, und ferner kann das System Adressen ohne menschliches
Einwirken elektronisch zuweisen.
-
Das grundlegende Merkmal, das die obengenannten Aufgaben
erfüllt, ist wie folgt gekennzeichnet:
-
Ein automatisches Adressierungssystem für ein
Lebensrettungssystem bzw. Gefahrenmeldesystem, das folgendes
umfasst: eine Mehrzahl von Modulen, die durch eine Busstruktur
oder eine Schiene miteinander verbunden sind, wobei bei es
sich bei einem ersten Modul um eine Zentraleinheit (CPU)
handelt, und wobei es sich bei den anderen Modulen um lokale
E/A-Module mit unterschiedlichen Funktionen handelt; eine
Einrichtung zur Zuweisung und Erfassung der Position oder
Adresse jedes E/A-Moduls und für die Zuweisung von Adressen zu
diesen ohne menschliches Einwirken, wobei die genannte
Einrichtung einen Widerstand und einen Transistor aufweist,
die jedem E/A-Modul zugeordnet sind; eine konstante
Stromquelle an der genannten Zentraleinheit, die über eine
gemeinsame Leitung in Reihenschaltung mit den Widerständen
verbunden ist; eine gemeinsame Adress-Eingabeeinrichtung, die
über die genannte Zentraleinheit mit allen Modulen verbunden
ist; eine Einrichtung zum Messen des Spannungsabfalls über den
zugeordneten Widerstand eines bestimmten Moduls, um zu
bestimmen, ob das Modul am dichtesten an der CPU angeordnet
ist; eine Einrichtung, die bewirkt, dass die CPU zu einem
bestimmten Zeitpunkt eine Adresseingabe liest und den
jeweiligen Wert speichert sowie für die Zuweisung einer
eindeutigen Adresse an jedes E/A-Modul auf der Basis der zu
einem bestimmten Zeitpunkt am nächsten an der CPU angeordneten
Position. Ferner sind einzelne Erfassungsleitungen vorgesehen,
die von Erfassungseingängen an der CPU mit dem entsprechenden
E/A-Modul verbunden sind.
-
Ein weiteres untergeordnetes Merkmal der vorliegenden
Erfindung betrifft eine Anordnung, bei der alle auf der
gemeinsamen Leitung in Reihe geschalteten Transistoren
ursprünglich durch Signale eingeschaltet werden, die als Gates
von der CPU zugeführt werden; wobei danach der Transistor in
dem Modul ausgeschaltet wird, der sich am dichtesten an der
CPU befindet; wobei danach der Transistor ausgeschaltet wird,
der sich am nächst dichtesten an der CPU befindet und so
weiter; die Spannungsabfälle an allen Reihenwiderständen der
gemeinsamen Leitung zur Erde werden sequentiell gemessen, in
dem der jeweilige Transistor zu einem bestimmten Zeitpunkt
tatsächlich Strom zur Erde leitet. Somit kennzeichnet ein
eindeutiger Spannungsabfallwert jede bestimmte Modulposition,
wodurch für jedes Modul eine eindeutige Adresse vorgesehen
wird.
-
Andere und weitere Aufgaben, Vorteile und Merkmale der
vorliegenden Erfindung werden in Bezug auf die folgende
Beschreibung in Verbindung mit den anhängigen Zeichnungen
deutlich, in denen die gleichen Bestandteile mit den gleichen
Bezugsziffern bezeichnet sind. In den Zeichnungen zeigen:
-
Fig. 1 ein Blockdiagramm eines Bedienfelds bzw. einer
Systemsteuerung des Teilsystems mit mehreren Bedienfeldern
gemäß der vorliegenden Erfindung, wobei eine kennzeichnende
Gruppe von einundzwanzig Modulen für dieses eine Bedienfeld
mit den grundlegenden Zwischenverbindungen und
Übermittlungsabschnitten zwischen den einzelnen Modulen
dargestellt ist;
-
Fig. 2 ein Blockdiagramm der Zentraleinheit, die einen
Bestandteil des erfindungsgemäßen Feuermeldesystems bildet,
wobei die Verbindungen zu dem Rest des Systems dargestellt
sind;
-
Fig. 3 ein vereinfachtes Funktionsdiagramm des Betriebs der
automatischen Adressierungsfunktion gemäß der vorliegenden
Erfindung;
-
Fig. 4 ein Ablaufdiagramm in Bezug auf die automatische
Adressierungsfunktion gemäß der vorliegenden Erfindung; und
-
Fig. 5 ein Ablaufdiagramm in Bezug auf die Schnellmelde-
Reaktionsfolge, die durch das automatische
Adressierungsmerkmal ermöglicht wird oder daraus resultiert.
-
In Bezug auf die Zeichnungen und im Besonderen auf die
Abbildung aus Fig. 1 ist ein Diagramm eines Bedienfelds bzw.
einer Systemsteuerung 10 eines Bedienfeld-Teilsystems
dargestellt, wobei die genannte Systemsteuerung 10 eine
repräsentative Gruppe sogenannter Module aufweist, bei denen
es sich um individuelle Einheiten mit Leiterplatten handelt,
und wobei Zwischenverbindungen zwischen den verschiedenen
Modulen vorgesehen sind. Die Zentraleinheit oder das
Hauptmodul 12 ist mit den anderen Modulen durch den Bus oder
die lokale Schiene 14 verbunden dargestellt, wobei es sich bei
dem ersten Modul um eine Schleifen-Steuereinheit 16 handelt,
deren wesentliche Funktionen gemäß dem Stand der Technik
bekannt sind; die Einheit verbindet eine Mehrzahl von
Rauchmeldern, Transpondern und ähnlichen Vorrichtungen in
einer Leitung 17. Wie dies aus dem Stand der Technik bekannt
ist, können die entfernten Stationen mit Rauchmeldern S oder
Transpondern T und ähnlichen Vorrichtungen in einem Klasse A
oder Klasse B Modus verbunden werden - der Klasse A Modus
umfasst eine kennzeichnende Regelschleife, welche eine
Rückführung zu der Steuereinheit vorsieht, wobei aber auch der
Klasse B Betriebsmodus vorgesehen werden kann, der im
Besonderen durch die Linie 17 dargestellt ist, wobei die
Vorrichtungen in diesem Modus parallel über ein Leiterpaar
verbunden sind, und wobei die Leitung bei Bedarf in einem
Abschlusswiderstand (nicht abgebildet) enden kann.
-
Rechts neben der Schleifen-Steuereinheit 16 ist eine
Stromversorgung (P. S.) 18 zu allgemein verständlichen Zwecken
dargestellt, wobei rechts davon eine traditionelle Zonenkarte
10, ein Umkehrpolaritätsmodul 22, ein Tonverstärker 24 und ein
Tonservicemodul (ASM für Audio Service Modul) 26 vorgesehen
sind. Die beiden letztgenannten Module sind über eine
besondere Tondatenleitung 27 mit der CPU verbunden. Ein
Telefonmodul 28 ist neben dem Modul 26 dargestellt, und
zusätzliche Module können gemäß der Darstellung durch die
gestrichelten Linien vorgesehen werden, wobei es sich bei dem
letzten Modul ganz rechts um eine weitere Schleifen-
Steuereinheit 30 handelt.
-
Die mit der Bezugsziffer 14 bezeichnete lokale Schiene weist
eine Mehrzahl von Verbindungen zwischen den Modulen auf,
darunter die Tondatenleitung 27 sowie Strom- und
Übertragungsverbindungen. Für eine effiziente Übermittlung von
Strom und Kommunikationsübertragungen ist die Schiene
tatsächlich teilweise in zwei separate Schienen unterteilt -
eine obere Schiene mit plus 5 Volt und eine untere Schiene mit
24 Volt, zu Zwecken, die nachstehend im Text näher beschrieben
werden. Ferner ist als Bestandteil von 14 ein sogenannter RS-
485 Übermittlungsabschnitt zu nachstehend im Text
beschriebenen Zwecken vorgesehen.
-
Bei einer weiteren Leitung handelt es sich um die gemeinsame
Erfassungsleitung 32, die derart funktionsfähig ist, dass sie
die wesentlichen Aufgaben des erfinderischen Merkmals der
vorliegenden Erfindung realisiert; wobei die Erfassungsleitung
somit eine Verbindung einer konstanten Stromquelle 34 an der
CPU ermöglicht, so dass die Quelle Strom seriell allen Modulen
16 bis 30 über einzelne Widerstände R1 bis R21 zuführen kann,
die alle den gleichen Wert aufweisen (ungefähr 47 Ohm), und
wobei diese den entsprechenden Modulen zugeordnet sind. Auf
Grund des sequentiellen Ausschaltens der Transistoren T1 bis
T21 erfolgt jedoch ein selektiver Nebenschluss von Strom durch
die Transistoren, so dass unterschiedliche, eindeutig
kennzeichnende Spannungsabfälle als Mittel für die Zuweisung
von Adressen zu unterschiedlich angeordneten Modulen gemessen
werden können. Dieser Ablauf des automatischen
Adressierungsmerkmals wird nachstehend näher beschrieben.
-
In Bezug auf die Abbildung aus Fig. 2 scheint es für den
Leser nützlich, den Aufbau der CPU und deren verschiedene
Funktionen in gewisser Weise zu erläutern. Die CPU 12 ist
natürlich die Haupteinheit oder das Hauptmodul des
Systemsteuerungs-Teilsystems und instrumental für die
Koordination aller Funktionen der Module. Wie dies aus der
Abbildung aus Fig. 1 deutlich wird, ist die CPU für eine
Installation an der ganz links vorgesehenen Position (logische
Adresse Null) entlang der lokalen Schiene 14 konstruiert. An
dieser Position arbeitet sie als lokaler Bus-Master und
überwacht den gesamten Busverkehr. Sie versorgt die lokale
Schiene mit 5 Volt sowie mit 24 Volt, wie dies für die anderen
Module erforderlich ist.
-
In der Mitte der Konstruktion der CPU befindet sich ein
Mikroprozessor 44 (68302). Der Mikroprozessor 44 steuert durch
seine Verbindung mit der Schnittstelle 46 einen Klasse A
Netzwerkbetrieb, wobei die Schnittstelle wiederum mit dem CPU-
Netz verbunden ist, das heißt mit den anderen CPUs, die einen
Bestandteil eines Systemsteuerungs-Teilsystems bilden. Ferner
vorgesehen sind eine Monitorschnittstelle 48 und ein serieller
Anschluss 50. Hiermit wird festgestellt, dass der
Druckerbetrieb über einen Druckeranschluss 52 gesteuert wird,
und wobei die Klasse B Funktionen durch eine Verbindung mit
der Schnittstelle 54 bewirkt werden. Für die Tonübertragung
ist die Tondatenschnittstelle 56 mit dem Mikroprozessor 44
verbunden; ferner ist in der Abbildung eine Schnittstelle zum
Zurücksetzen des Systems 58 zum Zweck des Zurücksetzens mit
dem Mikroprozessor 44 verbunden. Zum Vorsehen von
ausreichendem Speicherplatz sind ein RAM-Speicher 60 und ein
nichtflüchtiger Schreib-Lese-Speicher 62 gemäß der Abbildung
mit dem Mikroprozessor 44 verbunden.
-
Zum Zwecke der vorliegenden Erfindung handelt es sich bei dem
Block mit Schlüsselfunktion um den automatischen Adress-Master
64, welcher die Übertragung zwischen dem Mikroprozessor und
den verschiedenen anderen E/A-Modulen der lokalen Schiene aus
der Abbildung aus Fig. 1 bearbeitet; auf diese Weise wird der
gesamte Ablauf durch in der CPU 12 integrierte Software
gesteuert.
-
Zur besseren Veranschaulichung zeigt die Abbildung aus Fig. 3
in vergrößerter und vereinfachter Form mehrere Module aus der
Abbildung aus Fig. 1. Dazu zählen die CPU 12 und drei
Positionen der E/A-Module, eine mit 1, eine mit 2 und eine
dritte, ganz rechts angeordnete und mit 21 bezeichnete
Position (das Systemsteuerungs-Teilsystem umfasst 21
Positionen). Die konstante Stromquelle 34 auch in der
Abbildung aus Fig. 3 als mit der gemeinsamen Leitung 32
verbunden dargestellt, wobei sie in der Abbildung getrennt von
der Schiene 14 dargestellt ist, um ihre Funktion besser
hervorzuheben. Tatsächlich ist sie ein Bestandteil der Schiene
14. Eine gemeinsame Adressen-Eingabeeinrichtung 70 an der CPU
12 ist in der Abbildung an einem Knoten 65 mit der gemeinsamen
Leitung 32 verbunden. Individuelle Erfassungseingänge an der
CPU 12 sind über entsprechende Erfassungswiderstände R1 bis
R21 an entsprechenden Modulstellen oder Positionen 1, 2 & 21
mit den entsprechenden Transistoren T1 bis T21 an den
genannten Positionen verbunden. Freie Positionen sind durch
den Zwischenraum (drei Kreise 63) zwischen der Position 2 und
der Position 21 dargestellt, obwohl die Durchgängigkeit der
Leitung zwischen den Positionen 2 und 21 durch Widerstände an
den freien Positionen aufrechterhalten bleibt.
-
Die CPU 12 implementiert die Adressen-Masterfunktion durch die
automatische Adressen - Master-Schnittstelle 64 (Fig. 2),
welche einen Befehl an alle Module an den verschiedenen
Positionen aus Fig. 3 übermittelt, wodurch bewirkt wird, dass
diese in einen "automatischen Adressierungsmodus" eintreten.
Kennzeichnenderweise sieht die CPU 12 als Teil der
automatischen Adressen-Masterfunktion eine konstante
Stromquelle von 10 Milliampere vor, um gemäß der Abbildung aus
Fig. 3 die automatische Adressen/Positions-Schaltung zur
Bestimmung der absoluten Modulpositionen zu ermöglichen. Die
CPU weist danach den Stellen oder Positionen Adressen zu; dies
wird dadurch erreicht, dass die der Betrieb der CPU die
Spannung an der Adressen-Erfassungsleitung (ADD) 72 misst. Auf
Grund der Spannungsmessung durch die CPU 12 an dieser Stelle
handelt es sich bei der Eingabe aus der Leitung 72 in die CPU
um eine hochohmige Eingabe. Der gemessene Wert des
Spannungsabfalls ist eine Funktion der Anzahl der
Erfassungswiderstände (R1, R2, usw.), durch welche der Strom
durch einen bestimmten Leitwiderstand zur Erde fließt.
-
Wenn die CPU 12 den vorstehend genannten Befehl allen Modulen
erteilt, damit diese ihre Transistoren (Mosfets) einschalten,
reagieren die Module mit der Platzierung der Gates der Mosfets
auf einer Spannung Eins. Somit erscheinen alle Mosfets als
Kurzschlüsse von Drain zu Source, so dass die Widerstände alle
wirksam geerdet werden.
-
Als vorbereitende Maßnahme, welche Uneindeutigkeiten und
Genauigkeiten bei folgenden Adressmessungen vermeidet,
bestimmen die Module daraufhin wiederum zuerst ob es sich bei
ihnen um das jeweils der CPU am nächsten angeordnete Modul
handelt. Das am nächsten liegende Modul ergibt eine
Spannungsmessung von 0,47 Volt Gleichspannung (10 mA · 47 Ohm)
an der individuellen Erfassungsleitung 71, wobei diese zu den
entsprechenden CPU-Erfassungseingängen 66 übermittelt wird.
Alle anderen Module ergeben eine Messung von 0 Volt an ihren
Erfassungsleitungen. Grund dafür ist die Tatsache, dass kein
Strom von der Quelle 34 durch die Transistoren dieser Module
fließt, die nicht am dichtesten an der CPU angeordnet sind;
stattdessen fließt der gesamte Strom durch den Transistor T1
des Moduls der Position 1 zur Erde. Die gleiche Situation
existiert in Folge für jedes Modul rechts von Position 1, da
die in dem Speicher 60 und 62 der CPU integrierte
Programmierung nacheinander das Ausschalten der entsprechenden
Mosfets anweist, sobald deren Spannungswerte gemessen worden
sind.
-
Nach dem das vorbereitende Verfahren für jede Position
ausgeführt worden ist, d. h. bestimmt worden ist, ob es sich
bei der nächsten Modulposition um die der CPU am nächsten
liegende handelt, erfasst die CPU durch den ADD-Eingang 70 an
dem Auto-Adressen-Master 64 die Spannungsmessung, welche den
Adresswert für die Position definiert. Für den gerade
beschriebenen Fall der Position 1 wird der Spannungswert in
digitaler Form (durch Analog-Digital-Umsetzung) in dem RAM-
Speicher 60 gespeichert. Hiermit wird nebenbei festgestellt,
dass dieser Adresswert zum Beispiel während eines
Schnellreaktions-Meldeverfahrens eingesetzt wird, um
festzustellen, bei welchem Modul der Mosfet eingeschaltet ist.
es wird deutlich, dass beim Lesen oder Messen der
Spannungswerte der Module rechts von der Position 1 durch den
ADD-Eingang 70 (und der Zuweisung von Adressen) die gemessenen
Werte inkremental ansteigen; wobei die zugewiesenen Adressen
ebenfalls proportional oder kumulativ ansteigen. Zum Beispiel
wird die Position 2 als nächstes an der gemeinsamen
Adressierungseinrichtung oder dem Master 64 durch einen
Spannungswert gekennzeichnet, der doppelt so hoch ist wie der
Wert von Position 1; danach wird Position 3 durch einen
Spannungswert gekennzeichnet, der dreimal so hoch ist wie der
Wert von Position 1; und so weiter. Somit wird jeder Position
auf der Basis der entsprechend unterschiedlichen
Spannungswerte eine eindeutige Adresse zugewiesen.
-
Hiermit wird festgestellt, dass der Grund für den Anstieg der
Spannungswerte im weiteren Ablauf nach rechts dadurch gegeben
ist, dass die CPU einen anderen Befehl erteilt, auf den das
bereits verarbeitete Modul von Position 1 zum Beispiel dadurch
reagiert, dass das Transistor-Gate auf einer Spannung von Null
platziert und der Mosfet dadurch ausgeschaltet wird. Erreicht
wird dies durch die in dem CPU-Speicher integrierte Software,
die so aufgebaut ist, dass der erforderliche Befehl an der
entsprechenden Stelle des Prozesses erzeugt wird, wenn für ein
bestimmtes Modul, wie etwa das Modul an Position 1, der
Spannungswert gemessen worden ist. Der gleiche Ablauf wird in
Bezug auf den Transistor jedes Moduls an den anderen
Positionen ausgeführt.
-
In Bezug auf die Abbildungen aus den Fig. 4 und 5 der
Zeichnungen sind darin Systemverfahrensschritte oder Abläufe
gemäß der vorliegenden Erfindung dargestellt, das heißt die
verschiedenen von der steuernden Software vorgegebenen
Maßnahmen. Der Fachmann erkennt, dass die vorliegende
Erfindung sowohl Hardware gemäß den Abbildungen aus den
Fig. 1 bis 3 und eine zu erläuternde Software-Komponente
umfasst.
-
Das bereits beschriebene System arbeitet gesteuert durch die
Software (das heißt ein Programm oder eine Reihe von
Anweisungen) zur Erzeugung bestimmter Zustände in dem Computer
(Steuerung der CPUs), der wiederum die Steuerung der
gewünschten Ausgabeoperationen des gesteuerten bzw. geregelten
Systems bewirkt. Bei den durch die verschiedenen Blöcke in dem
Ablaufdiagramm aus der Abbildung aus Fig. 4 dargestellten
Schritten handelt es sich um die sequentiellen Schritte oder
Abläufe in dem automatischen Adressierungsmerkmal der
Erfindung. Ferner stellen die Blöcke aus der Abbildung aus
Fig. 4 - wie dies für den Fachmann offensichtlich ist - die
Einrichtung zur Realisierung der angezeigten Operationen dar,
einschließlich der Programmeinrichtung. Die Abbildung aus
Fig.
5 zeigt das bevorzugte erreichte Ergebnis, das heißt,
die Fähigkeit einer schnellen Meldereaktionsfolge, die durch
die darin abgebildeten Blöcke dargestellt ist, welche durch
dieses automatische Adressierungsmerkmal ermöglicht wird.
-
Auf Block 100, welcher den Beginn der automatischen
Adressierungsfolge anzeigt, folgt in dem Block 102
dargestellte Schritt oder Ablauf, der den Befehl der CPU an
alle Module umfasst, Strom zu ziehen, das heißt, die einzelnen
Mosfets einzuschalten (wie dies bereits beschrieben worden
ist), die sich in der Abbildung aus Fig. 1 in jedem der
Module 16 bis 30 befinden. Der nächste Schritt umfasst einen
Entscheidungslogik-Block 104, der einen Ausgang NEIN und einen
Ausgang JA aufweist, wobei sich der letztgenannte zu den
Blöcken 105 und 107 erstreckt. Die verbleibenden Schritte von
dem Ausgang Nein, d. h. die Schritte 106, 108, 110, 112, 114,
116 und 118 stellen die verschiedenen Schritte oder Abläufe
dar, die bereits vorstehend in der Beschreibung in Bezug auf
die in den Abbildungen aus den Fig. 1 bis 3
veranschaulichte Schaltkreisanordnung beschrieben worden sind.
Aus diesem Grund kann auf eine erneute Beschreibung dieser
Schritte verzichtet werden, da davon ausgegangen werden kann,
dass diese für den Fachmann offensichtlich sind. Die
verbleibenden Schritte folgen logisch dem Ausgang NEIN aus
Block 104 und dem Ausgang JA aus Block 110.
-
Hiermit wird festgestellt, dass es in gewissen Fällen möglich
ist, eine eindeutige oder bestimmte Messung zu erreichen, ohne
dass die Schritte 108 und 110 ausgeführt werden müssen, so
kann das Verfahren gemäß der Darstellung durch die
gestrichelte Linie 111 von dem Block 106 direkt zu dem Block
112 springen und dort fortfahren. Somit kann auf die Prozedur
der Vorabprüfung zur Sicherstellung verzichtet werden, dass
ein bestimmtes Modul tatsächlich das der CPU am nächsten
liegende Modul darstellt, in dem von jedem einzelnen
Erfassungseingang 66 gemessen wird. Die einzige durch dieses
alternative Verfahren ausgeführte Messung, welche die
gestrichelte Linie 111 umfasst, stellt eine kumulative Messung
durch die gemeinsame Adressierungseinrichtung 70 dar, wodurch
nacheinander die Werte des Spannungsabfalls von jedem der
Gesamtwerte des kumulativen Widerstands erreicht werden, und
zwar dadurch, dass die entsprechend unterschiedlichen
Transistoren entlang der Länge der gemeinsamen Leitung 32 eine
Erdleitung vorsehen.
-
Die Vereinfachung der erreichten Abrufanforderungen ist aus
der Abbildung aus Fig. 5 verständlich. Die aus der Abbildung
aus Fig. 5 ersichtlichen Schritte oder Abläufe beginnen mit
der Tatsache, das die automatische Adressierungsfunktion
bereits ausgeführt worden ist. Demgemäß beginnt der Ablauf aus
Fig. 5 mit dem Block Start und verläuft zu den anderen durch
die Blöcke 132 bis 138 dargestellten Schritten.
-
Zum Beispiel wird die Situation angenommen, wenn in einer
bestimmten Zone oder Station ein Alarmzustand existiert.
Dieser Zustand wird von einem bestimmten Zonenmodul überwacht,
wie zum Beispiel von dem Modul 16 aus Fig. 1. Das Ergebnis
der vorbereitenden Schritte 130 und 132 ist die Bestimmung,
dass dieses Modul Storm zieht, woraufhin der Schritt 134 die
Steuerung der CPU 12 aus Fig. 1 zur Anpassung der
spezifizierten Werte umfasst sowie in der Folge das Lesen der
Adresse des betroffenen Moduls 16. Durch den folgenden Schritt
136 wird das Zonenmodul 16 durch die CPU 12 abgerufen, da
jedes Zonenmodul für gewöhnlich für 4 Zonen zuständig ist, so
dass es erforderlich ist, die bestimmte Zone zu bestimmen, in
welcher der Alarmzustand existiert. Danach weist die CPU 12
das Zonenmodul 16 an, das Ziehen von Strom zu beenden, wie
dies durch den Schritt 138 dargestellt ist.