DE69634833T2

DE69634833T2 - Vorrichtung und ausleseverfahren einer matrix von lichtdetektoren

Info

Publication number: DE69634833T2
Application number: DE69634833T
Authority: DE
Inventors: Dominique Marion; Eric Mottin; Philippe Pantigny
Original assignee: Commissariat a lEnergie Atomique CEA
Current assignee: Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date: 1996-12-12
Filing date: 1996-12-12
Publication date: 2006-03-23
Anticipated expiration: 2016-12-13
Also published as: EP0883900A1; US6201248B1; JP2000506710A; EP0883900B1; DE69634833D1

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Auslesevorrichtung einer Lichtdetektoren-Matrix.
Stand der Technik
Die von der Erfindung betroffenen Lichtdetektionsvorrichtungen umfassen zwei Detektorentypen:

– Quantendetektoren und
– Thermodetektoren.

Bei den Quantendetektoren werden die durch den Detektor empfangenen Photonen in Elektronen und/oder Löcher umgewandelt nach dem Prinzip der intrinsischen Detektion (direkter Valenzband-Leitungsband-Übergang) oder der extrinsischen Detektion (Zwischenniveau-Leitungsband-Übergang). Die Quantendetektoren können in zwei Kategorien zusammengefasst werden:

– die photovoltaischen Detektoren, deren Stromintensität in Abhängigkeit von dem einfallenden Lichtstrom variiert;
– die photoleitenden Detektoren, deren Widerstand in Abhängigkeit von dem einfallenden Lichtstrom variiert.

Die Thermodetektoren können zusammengefasst werden in zwei Kategorien:

– resistive bolometrische Detektoren, deren Widerstand in Abhängigkeit von der Energie der einfallenden Strahlung variiert;
– Diodendetektoren, deren Stromintensität in Abhängigkeit von dem einfallenden Lichtstrom variiert;

Die Quantendetektoren und die Thermodetektoren können jeweils mit einem mehr oder weniger idealen Stromgenerator verglichen werden, der einen Strom liefert, dessen Intensität in Abhängigkeit von dem einfallenden Lichtstrom variiert, vorausgesetzt, diese Detektoren sind entsprechend polarisiert.
Bei den für die Erfindung interessanten Kameras werden die Bilder mittels Anordnungen von Detektoren gemacht, also mit anderen Worten Detektoren, die mit gleichmäßiger Teilung in nur einer einzigen Richtung angeordnet sind und entweder entsprechend Mosaiken oder Matrizen abgetastet werden müssen, oder – anders ausgedrückt – matrixförmig angeordnete Detektoren, die in den meisten Fällen nicht abgetastet werden.
In Anbetracht der Anzahl der in den aktuellen Kameras benutzten Detektoren und in Anbetracht der Teilung der Detektoren ist es absolut notwendig, eine in der Folge mit Leseschaltung bezeichnete spezifische Schaltung zu verwenden, um das durch den Detektor gelieferte Signal zu konditionieren und in Richtung einer beschränkten Anzahl Informationsverarbeitungsketten zu multiplexen.
Jeder Detektor kann entweder direkt auf der Leseschaltung oder auf einer anderen Schaltung realisiert sein. Im ersten Fall spricht man von monolithischer Komponente und im zweiten von hybrider Komponente, da die Detektoren der Detektionsschaltung durch entsprechende Techniken wie etwa der Kügelchen-Hybridisierung zusammengeschaltet sind mit den Eingangsstufen der Leseschaltung.
Die Erfindung betrifft eine Leseschaltungsarchitektur, die speziell angepasst ist an das Lesen von Mosaiken:

– aus Quantendetektoren, hergestellt auf einem anderen Substrat als dem der Leseschaltung und folglich auf diese Leseschaltung hybridisiert;
– aus direkt auf der Leseschaltung hergestellten Thermodetektoren.

In der Folge werden mehrere Leseschaltungen nach dem Stand der Technik beschrieben.
Leseschaltungen des Typs CTD
Die Leseschaltungen des Ladungstransfertyps werden mit spezifischen Strukturen (filières) realisiert, welche die Herstellung von Ladungstransfervorrichtungen ermöglichen.
Das Prinzip dieser Schaltungen zeigen die 1A und 1B
In jedem Elementarpunkt, wie dargestellt in der 1A, sieht man:

– einen Schalter oder eine Impedanzadaptionseinrichtung AI zwischen einem Detektor und einem Kondensator des MOS-Typs;
– einen MOS-Kondensator Cpel ("Conception de circuits intégrés MOS" Verlag Eyrolles), dessen Inversionskanal als Speicherplatz benutzt wird;
– einen Schalter, der die Einspeisung der in dem Elementarpunkt gespeicherten Ladungen in ein Ladungstransferregister ermöglicht;
– eine Nullstellungseinrichtung (RAZ) des Speicherplatzes.

Das Multiplexen der in den Elementarpunkten gespeicherten Ladungen in Richtung eines oder mehrerer Ausgänge erfolgt mit Hilfe von zwei Ladungstransferregistertypen:

– den Parallelregistern RPj, welche die Elementarpunkte einer Spalte in Richtung eines Eingangs des Serienregisters multiplexen;
– dem (den) Serienregister(n) RS, das die auf den Parallelregistern stammenden Ladungen in Richtung Ausgangsstufe(n) der Leseschaltung multiplext.

Bei jedem Raster bzw. Teilbild wird der Inversionskanal des Integrationskondensators mit Hilfe der Nullstellungseinrichtung von jeder Ladung entleert. Der durch jeden Detektor des Mosaiks abgegebene Strom wird dann während der Belichtungszeit in dem Inversionskanal des Integrationskondensators integriert.
Die in der Speicherkapazität Cpel des Elementarpunkts PEL(i,j) integrierte Ladung Qpel_ij ist mit der Intensität Id_ij des durch den Detektor DET(i,j) abgegebenen Stroms und mit der Belichtungszeit verknüpft durch die Relation: Qpelij = Idij × TBelichtung
Die in jedem der Integrationskondensatoren gespeicherte Ladung wird dann durch verschieden Techniken teilweise oder ganz entnommen und mit Hilfe von Ladungstransfereinrichtungen in Richtung einer (mehrerer) Ausgangsstufe(n) gemultiplext. In der Ausgangsstufe werden die Ladungen dann durch Einspeisung in eine entsprechend polarisierte Kapazität in Spannung umgewandelt. Die Spannung an den Anschlüssen dieses Kondensators wird durch einen Spannungsverstärker mit sehr hoher Eingangsimpedanz und niedriger Ausgangsimpedanz gelesen.
Der dem Auslesen des Elementarpunkts PEL(i,j) entsprechende Amplitudenausdruck δVs_ij des Ausgangsspannungsimpulses wird geliefert durch den Ausdruck: δVsij = Aq × Idij × TBelichtung/Cswo Cs der Ladung/Spannungs-Umwandlungsfaktor der Ausgangsstufe ist.
Diese Leseschaltungen haben den Vorteil, eine für alle Detektoren identische und synchrone Belichtungszeit zu haben.
Sie sind jedoch nicht kompatibel mit einer Zufallsadressierung der Detektoren, so dass es nicht möglich ist, Teilbilder zu realisieren.
Die Nullstellungseinrichtung ist nur absolut notwendig, wenn nicht die Gesamtheit der integrierten Ladung in das Parallelregister transferiert werden kann.
Diese Leseschaltungen haben schließlich den großen Nachteil, dass sie mit spezifischen Strukturen (filières) hergestellt werden müssen, deren Integrationsdichte niedriger ist als die der klassischen CMOS-Strukturen, während die Teilung der Detektorenmosaiken sich stark reduziert.
Leseschaltungen des Schaltverfolgertyps (type suiveurs commutés)
Für Leseschaltungen des Schaltverfolgertyps, hauptsächlich beschrieben in den am Ende der Beschreibung genannten Referenzen [1], [2] und [3], liefern die 2A und 2B ein Schaltprinzip.
Man sieht in jedem in der 2A dargestellten Elementarpunkt:

– einen Schalter oder eine Impedanzadaptionseinrichtung AI zwischen einem Detektor DET(i,j) und einem Integrationskondensator;
– einen Kondensator Cpel, realisiert mittels eines MOS-Transistors, dessen Gate-Source-Kapazität ermöglicht, durch Integration den Strom in Spannung umzuwandeln;
– einen Schalter zur Reinitialisierung des Integrationskondensators bei jedem Teilbild, realisiert mittels eines MOS-Transistors;
– einen Spannungsverstärker Apel mit hoher Eingangsimpedanz, der ermöglicht, die Spannung an den Anschlüssen des Integrationskondensators zu lesen und mit niedriger Impedanz einen Ausgangsverstärker zu treiben;
– einen Schalter, der ermöglicht, den Ausgang des Verstärkers des Elementarpunkts auf eine den Elementarpunkten einer selben Spalte gemeinsame, Spaltenbus BCj genannte Verbindung zu schalten.

Das Multiplexing des Spaltenbusses BCj in Richtung eines oder mehrerer Ausgangsverstärker As erfolgt mittels Schaltern, vorgesehen an den Enden jedes Spaltenbusses.
Bei jedem Teilbild wird zunächst die Spannung an den Anschlüssen des Integrationskondensators mit Hilfe des Nullstellungsschalters reinitialisiert. Der Detektorstrom wird dann während einer Belichtungsdauer T_Belichtung in dem Integrationsdetektor integriert. Am Ende der Integrationszeit wird der Ausgang des Verstärkers des Elementarpunkts umgeschaltet auf den Spaltenbus und auf den Ausgangsverstärker mittels der Schalter des Elementarpunkts und des entsprechend folge- bzw. ablaufgeschalteten Zeilenmultiplexers.
Den Ausdruck der Spannungsveränderung δVpel_ij an den Anschlüssen des Integrationskondensators des Elementarpunkts PEL(i,j) in Abhängigkeit von dem Strom Id_ij des Detektors DET(i,j) dieses Elementarpunkts liefert der Ausdruck: δVpelij = Idij × TBelicht./Cpelwo Cpel die Kapazität des Speicherkondensators des Elementarpunkts ist.
Die Veränderung der Ausgangsspannung δVpel_ij, die der Auslesung des Elementarpunkts PEL(i,j) entspricht, wird geliefert durch die Relation: δVsij = Apel × As × δVpelij = Apel × As × Idij × TBelicht./Cpelwo Apel U' (bzw. As) die Spannungsverstärkung des Spannungsverstärkers des Elementarpunkts (bzw. des Ausgangsverstärkers) ist.
Dieser Schaltungsarchitekturtyp hat den Vorteil, kompatibel zu sein mit einer Zufallsadressierung der Elementarpunkte, mit anderen Worten der Realisierung von Teilbildern.
Eine erste Einschränkung ist verbunden mit der Leseart der Detektoren. Wenn nämlich die Belichtungszeit für alle Detektoren identisch und synchron sein muss, benötigt man an den Anschlüssen des Speicherkondensators in dem Elementarpunkt eine Spannungsabtast- und -haltefunktion. Diese Funktion zwingt dann bei der Konzeption des Elementarpunkts zu zusätzlichen Einschränkungen, die umso schwieriger zu realisieren sind, je kleiner der Elementarpunkt ist. Insbesondere wird die Fläche des Speicherkondensators, also seine Kapazität, kleiner. Die Reduzierung der speicherbaren Ladung drückt sich dann durch eine Verschlechterung des Rauschabstands aus.
Eine weitere Einschränkung dieses Architekturtyps ist mit dem Lesetakt verbunden, der Einschränkungen bei der Dimensionierung des Spannungsverstärkers des Elementarpunkts und bei dem Schalter erfordert, der die Verbindung zwischen den Ausgängen der Elementarpunkte einer selben Spalte und dem Ausgangsverstärker ermöglicht. Die Ansprechzeit des Signals am Ausgang des Verstärkers des Elementarpunkts muss kürzer sein als die Ausgangsperiode des Videosignals. Es muss praktisch gewährleistet sein:

– dass der Verstärker des Elementarpunkts fähig ist, einen hohen Strom zu liefern;
– dass der Widerstand des Schalters so niedrig ist, dass der Spannungsgewinn des Verstärkers nicht wesentlich reduziert wird;
– dass die kapazitive Kopplung aufgrund des Teilungspunkts zwischen der Eingangs-Ausgangskapazität des Verstärkers des Elementarpunkts und der Speicherkapazität derart ist, dass die Abtast- und Haltespannung am Eingang des Verstärkers des Elementarpunkts nicht bemerkenswert verändert wird.

Diese Beschränkungen sind um so schwerer zu realisieren, je größer die Anzahl der Detektoren und je kleiner die Teilung der Elementarpunkte ist, während die Bildtaktzeit konstant bleibt und die Anzahl der Ausgänge eher die Tendenz hat, abzunehmen.
Schließlich muss in den Elementarpunkt eine spezifische Vorrichtung integriert werden, um die Nullstellungsfunktion zu erfüllen, was wenigstens einen zusätzlichen Transistor erfordert.
Leseschaltungen des Spaltenbusverteilungstyps (type partition colonne)
Die 3A und 3B liefern ein Schaltprinzip für Schaltungen des Spaltenbusverteilungstyps.
In jedem Elementarpunkt wie dargestellt in der 3A findet man:

– einen Schalter oder eine Impedanzadaptionseinrichtung AI zwischen einem Detektor DET(i,j) und einem Integrationskondensator;
– einen Kondensator Cpel, dessen Kapazität, entweder die Inversionskapazität eines MOS-Kondensators oder die Gate-Source-Kapazität eines MOS-Transistors, ermöglicht, durch Integration den Strom in Spannung umzuwandeln;
– einen Schalter, der ermöglicht, einen Anschluss des Integrationskondensators des Elementarpunkts auf einen den Elementarpunkten einer selben Spalte gemeinsamen, Spaltenbus BCj genannten Bus zu schalten.

Einen Abc-Spannungsverstärker mit hoher Eingangsimpedanz aber niedriger Eingangskapazität ist am Ende jedes Spaltenbusses BCj ebenso vorgesehen wie ein Nullstellungsschalter des Integrationskondensators.
Das Multiplexing der Ausgänge dieser Spannungsverstärker in Richtung eines oder mehrerer Ausgangsverstärker As erfolgt mittels Schaltern, vorgesehen am Ausgang jedes dieser Verstärker.
Das Multiplexing der Ausgänge dieser Spannungsverstärker in Richtung eines oder mehrerer Ausgangsverstärker erfolgt mittels Schaltern, vorgesehen am Ausgang jedes dieser Verstärker.
Bei jedem Teilbild wird der Strom des Detektors während einer Dauer T_Belichtung in dem Integrationskondensator integriert. Am Ende der Integrationszeit wird eine Spalte selektiert und in dem Zusammenschaltungsbus werden diejenigen Schalter der Elementarpunkte dieser Zeile geschlossen, die vorher entsprechend initialisiert worden sind. Da das durch die Speicherkondensatoren und den Spaltenbus gebildete System isoliert ist, ist die Endspannung des Spaltenbusses abhängig von seiner Kapazität und derjenigen der Speicherung. Sobald diese Spannung sich stabilisiert hat, wird die Ausgangsspannung der Spaltenverstärker in den (die) Ausgangsverstärker gemultiplext. Es ist dann möglich, den Integrationskondensator einer selben Zeile mittels der Nullstellungsschalter zu reinitialisieren, die sich am Ende jeder Spalte befinden.
Die in dem Elementarpunkt PEL(i,j) in Abhängigkeit von dem Strom Id_ij des Detektor dieses Elementarpunkts und der Zeitdauer T_Belichtung integrierte Ladung Qpel_ij liefert der Ausdruck: Qpelij = Ikij × TBelichtung
Die Spannungsänderung δVbc_ij des Spaltenbusses nach Umschaltung des Kondensators des Elementarpunkts PEL(i,j) erhält man durch die Gleichung der Ladungserhaltung (wobei man hier davon ausgeht, dass die Anfangsladung in dem Spaltenbus null ist): δVbcij = Qpelij/(Cpel + Cbc) = Idij × TBelicht./Cpel + Cbc)wo Cpel (bzw. Cbc) die Kapazität des Speicherkondensators in dem Elementarpunkt (bzw. Kapazität des Spaltenbusses) ist.
Die Veränderung der Ausgangsspannung δVbc_ij, die dem Auslesen der durch den Elementarpunkt PEL(i,j) gelieferten Energie entspricht, erhält man durch die folgende Relation: δVsij = As × Abc × δVbcij = As × Abc × Idij × TBelicht./(Cpel + Cbc)wo Abc (bzw. As) der Spannungsgewinn des Spannungsverstärkers eines Spaltenbusses (bzw. des Ausgangsverstärkers) ist.
Die Vorteile und die Nachteile dieser Architektur sind quasi dieselben wie diejenigen der Schaltverfolgerstruktur, mit dem Unterschied, dass die mit der Präsenz des Verstärkers verbundenen Nachteile entfallen. Bezüglich der Nullstellung des Elementarpunkts ist es nicht unbedingt notwendig, in den Elementarpunkt eine spezifische Vorrichtung einzubauen, denn es ist möglich, den Integrationskondensator über den Spaltenbus zu reinitialisieren.
Jedoch muss der Benutzer sich mit der Verstärkungsreduzierung abfinden, bedingt durch die durch den Wert der Kapazität des Spaltenbusses kontrollierte Dämpfung des Signals. Dieser Punkt kann kritisch sein bezüglich Rauschabstand bei großformatigen Schaltung, also mit hohem Cbc, und/oder bei den Anwendungen mit kleiner Ladung.
Leseschaltung des Typs mit deportierter Integration
Die 4A und 4B liefern ein Schaltprinzip der Leseschaltungen des Typs mit deportierter Integration, die insbesondere in den an Ende der Beschreibung genannten Referenzen [4] und [5] beschrieben werden.
Bei jedem Elementarpunkt sieht man – denn die Impedanzadaptionseinrichtung AI ist nicht immer absolut notwendig – wenigstens einen Schalter, der ermöglicht, den Detektor DET(i,j) auf eine den Elementarpunkten einer selben Spalte gemeinsame Verbindung, Spaltenbus BCj genannt, zu schalten. Dann, am Ende jeder Spalte, findet man einen Ladungsverstärker Ac, das heißt einen über einen Kondensator rückgekoppelten Spannungsverstärker.
Das Multiplexing der Ausgänge der Ladungsverstärker Ac in einen oder mehrere Ausgangsverstärker As erfolgt mittels am Ausgang jedes dieser Ladungsverstärker vorgesehener Schalter.
Bei jedem Teilbild werden die Detektorzeilen nacheinander selektiert. Im gewünschten Moment werden die Detektoren der adressierten Zeile auf die Spaltenbusse geschaltet, indem die in den Elementarpunkten der betreffenden Zeile vorgesehenen Schalter während einer Zeitdauer gleich der Belichtungszeit (T_Belicht.) schließt.
Der Strom Id_ij, geliefert durch den Detektor DET(i,j), wird während T_Belicht. durch den mit dem Spaltenbus BCj verbundenen Ladungsverstärker integriert. Am Ende der Belichtungszeit wird die Ausgangsspannung des Ladungsverstärkers durch die Erfassungskette gelesen. Es kann dann eine andere Zeile selektiert werden, nachdem die Ladungsverstärker entsprechend reinitialisiert worden sind.
Die Veränderung der Ausgangsspannung δVc_ij des Ladungsverstärkers Acj, auf den der Detektor DET(i,j) geschaltet worden ist, liefert die Formel: δVcij = Idij × TBelicht./Cawo Ca die Kapazität des Rückkopplungskondensators des Ladungsverstärkers ist.
Die Ausgangsspannungsveränderung δVs_ij, der Auslesung der durch den Elementarpunkt PEL(i,j) gelieferten Information entsprechend, erhält man durch folgende Relation: δVsij = As × δVij = As × Idij × TBelicht./Cawo As der Spannungsgewinn des Ausgangsspannungsverstärkers ist.
Diese Architektur erfordert nur einen Schalter pro Elementarpunkt, was sie für die Anwendung bei Mosaiken mit kleiner Teilung geeignet macht. Insbesondere ist ein Nullstellungsschalter in den Elementarpunkten nicht unbedingt erforderlich.
Hingegen ist es klar, dass dieser Architekturtyp nicht kompatibel ist mit einer für alle Elementarpunkte identischen und synchronen Belichtungszeit.
Außerdem umfasst diese Architektur eine Beschränkung bei der Belichtungszeit, die kleiner oder gleich der Periode des Video-Ausgangssignals geteilt durch die Anzahl der zu lesenden Zeilen sein muss. Diese Beschränkung begrenzt den Rauschabstand dieses Schaltungstyps auf Anwendungen mit vielen Elementarpunkten und einer reduzierten Anzahl von Ausgängen.
Das Problem besteht darin, einen Elementarpunkt zu konzipieren, der ermöglicht, das durch ein Mosaik aus Quantendetektoren oder auch Thermodetektoren gelieferte Signal zu lesen, wohl wissend:

– dass die Belichtungszeit für alle Detektoren des Mosaiks identisch und synchron sein muss (diese Charakteristik wird in der Folge als "Flash"-Bildaufnahme bezeichnet);
– dass man die in dem Elementarpunkt speicherbare Ladung maximieren muss, um einen optimalen Rauschabstand zu erhalten.

Um die Nachteile der oben kurz beschriebenen Leseschaltungen nach dem Stand der Technik zu beseitigen, hat die vorliegende Erfindung die Aufgabe, eine Architektur vorzuschlagen, bei der die durch die Leseschaltungen verarbeitete elektrische Größe weder der Strom noch die Spannung ist, sondern die Ladung, und dies durch Vorintegration des durch den Detektor gelieferten Stroms in dem Elementarpunkt, wie bei einer Lösung des Typs DTC, und dann durch Lesen dieser Ladung durch einen Ladungsverstärker, wie bei den Schaltungen mit deportierter Integration.
Die am Ende der Beschreibung genannte Referenz [7] beschreibt eine Matrix aus für Röntgenstrahlen oder Lichtstrahlen empfindliche Sensoren, zu Zeilen und Spalten angeordnet, die Ladungen in Abhängigkeit von der Stärke der einfallenden Strahlung erzeugen. Jeder Sensor umfasst einen Schalter. Jede Sensorenzeile umfasst eine Schaltleitung, dank der die Schalter aktiviert werden können, so dass die Ladungen der entsprechenden aktivierten Detektorenzeilen durch Ausleseleitungen ausgelesen werden können. Ein Verstärker, vorgesehen in jeder Ausleseleitung, verstärkt während der Ausleseoperationen die Ladungen, die von den mit der betreffenden Ausleseleitung verbunden Detektoren stammen. Ein Multiplexer verwandelt die simultan und parallel eintreffenden Ladungen in ein Seriensignal.
Die am Ende der Beschreibung genannte Referenz [8] beschreibt einen Bildsensor auf CMOS-Basis. Ein Aktivpixelsensor wird als eine Detektorenrastertechnik mit einem oder mehreren aktiven Transistoren in jeder Pixeleinheitszelle definiert. Eine solche Zelle umfasst ein Photogitter, ein kontinuierlich polarisiertes Transfergitter und eine Ausgangsdiffusion sowie einen Nullstellungstransistor, einen Sourcefolger-Eingangstransistor und einen Zeilenselektionstransistor. Im Wesentlichen wird in jedem Pixel eine CCD-Schaltung mit Oberflächenkanal hergestellt. Am Ende jeder Pixelspalte gibt es einen Ladungstransistor und zwei Ausgangszweige, um die Signal- und Nullstellungspegel einzuspeichern.
Die am Ende der Beschreibung genannte Referenz [9] beschreibt eine Festkörper-Bildherstellungsvorrichtung, die eine Vielzahl photoelektrischer Umwandlungselemente umfasst, zum Beispiel Photodioden, angeordnet auf einem Halbleitersubstrat, um eine Matrix zu bilden, und Ausleseeinrichtungen, realisiert mit aktiven Mitteln wie MOS-Transistoren, verbunden mit einer Photodiode, um in einer festgelegten Reihenfolge die Signalladungen auszulesen, die in den Photodioden in Abhängigkeit von dem einfallenden Licht gespeichert sind. Ein Teil der aktiven Elemente wird als ein Pixelverstärker benutzt, um die Signalladung der Photodiode so zu verstärken, dass diese in Strom oder in Spannung umgesetzt wird.
Die am Ende der Beschreibung genannte Referenz [10] beschreibt eine neue Auslesetechnik großer zweidimensionalen Matrizen aus p-i-n-Photodioden aus amorphem Silicium, adressiert durch Dünnfilmtransistoren unter Verwendung eines für die Ladung empfindlichen IC-Verstärkers.
Die Referenz [5] beschreibt die Verwendung von Fokalebenengittern in Infrarot-Detektionssystemen.
Die Referenz [11] beschreibt ein passives IR-Bildherstellungssystem, gebildet durch Photovoltaik-Detektoren, Integrationskapazitäten und MOS-Transistoren, realisiert auf einem Halbleiter mit schmaler Bandlückenbreite.
Darstellung der Erfindung
Die vorliegende Erfindung betrifft eine Auslesevorrichtung einer Lichtdetektoren-Matrix, die einen Strom liefert, dessen Intensität in Abhängigkeit von dem einfallenden Lichtstrom variiert, wobei die Belichtungszeit für alle Detektoren identisch und synchron ist, und die dabei umfasst:

– eine Gruppe von Elementarpunkten, die ermöglichen, die durch jeden Detektor gelieferten Signale zu lesen,
– mehrere Ladungsverstärker, jeder verbunden mit dem Ende eines Spaltenbusses,
– wenigstens einen Ausgangsverstärker, wobei das Multiplexing der Ausgänge der Ladungsverstärker auf die Eingänge dieses wenigstens einen Ausgangsverstärkers durch Schalter erfolgt,

• einen Detektor,
• eine Integrations- und Speichereinrichtung,
• eine Impedanzadaptionseinrichtung, angeordnet zwischen diesem Detektor und der Adaptions- und Speichereinrichtung,
• eine Adressiereinrichtung, fähig den Ausgang der Integrations- und Speichereinrichtung auf einen allen Elementarpunkten einer selben Spalte gemeinsamen Spaltenbus zu schalten. Der Ladungsverstärker befindet sich im Falle einer Detektorenmatrix außerhalb des Elementarpunkts. Im Falle einer stabförmigen Detektorenanordnung befindet sich der Ladungsverstärker entweder außerhalb oder innerhalb des Elementarpunkts.

Vorteilhafterweise sind die Lichtdetektoren Quantendetektoren oder Thermodetektoren. Sie sind auf einem anderen Substrat als die genannte Auslesevorrichtung realisiert oder direkt auf der Schaltung der Auslesevorrichtung.
Jeder Elementarpunkt umfasst:

– eine Impedanzadaptionseinrichtung;
– eine Einrichtung zur Ladungsintegration, -speicherung und -entleerung;
– eine Adressiereinrichtung.

Die Impedanzadaptionseinrichtung befindet sich zwischen dem betreffenden Detektor und der Speichereinrichtung. Die Speichereinrichtung ist durch einen MOS-Transistor realisiert, dessen Source und/oder Drain mit dem Detektor über einen Schalter verbunden sind und dessen Gate durch einen Taktgeber gesteuert wird. Die Adressiereinrichtung ermöglicht, die Source und/oder den Drain des MOS-Speichertransistors auf eine allen Elementarpunkten einer selben Spalte gemeinsame, Spaltenbus genannte Verbindung zu schalten.
Vorteilhafterweise ist die Impedanzadaptionseinrichtung eine MOS-Transistor. Die Adressiereinrichtung ist ein als Schalter benutzter MOS-Transistor, wobei der an sein Gate angelegte analoge Pegel, um ihn leitend zu machen, so ist, dass der absolute Wert der Gate-Source-Potentialdifferenz etwas größer ist als der absolute Wert der Schwellenspannung des MOS-Transistors.
Vorteilhafterweise ist die Ansprechzeit des Ausgangssignals des Ladungsverstärkers kürzer als die Abfallzeit des Takts, der das Gate des Transistors steuert. Im Falle einer stabförmigen Detektorenanordnung gibt es entweder eine gemeinsame Verbindung und einen einzigen Ladungsverstärker, oder es gibt keine gemeinsame Verbindung und ebenso viele Ladungsverstärker wie Zeilen bzw. Leitungen bzw. Ausleseleitungen in der Anordnung, wobei das Multiplexing begrenzt ist auf das Multiplexing der Ladungsverstärker.
Vorteilhafterweise umfasst der Ladungsverstärker:

– einen Eingangsvorverstärker;
– einen Rückkopplungskondensator, dessen Kapazität gleich der maximal zu lesenden Ladung, geteilt durch die Ausgangsspannungsexkursion des Verstärkers, ist;
– einen Differentialverstärker, dessen Produkt aus Verstärkung mal Band angepasst ist an die Anstiegszeit des in den Bus eingespeisten Stromimpulses.

Vorteilhafterweise wird jeder Elementarpunkt gebildet durch:

– eine Impedanzadaptionseinrichtung mit einem ersten Takt, fähig den entsprechenden Detektor zu polarisieren und den durch diesen Detektor gelieferten Strom zu lesen;
– wenigstens einen CMOS-Transistor mit einem zweiten Takt, einerseits fähig, den durch den Detektor gelieferten Strom zu integrieren und andererseits in Verbindung mit einer Adressiereinrichtung die erhaltene Ladung zu speichern;
– die Adressiereinrichtung mit einem dritten Takt, fähig die Source und/oder den Drain des MOS-Transistors auf eine gemeinsame Verbindung der Elementarteilchen einer selben Spalte, Busspalte genannt, zu schalten;

Vorteilhafterweise ist in jedem Elementarpunkt die Impedanzadaptionseinrichtung mit ihrem Eingang mit dem Detektor, mit ihrem Ausgang mit der Source und/oder mit dem Drain dieses MOS-Transistors und zu ihrer Steuerung mit einem ersten Takt verbunden der zwischen der Sperrspannung und eine Polarisationsspannung Vpol umschaltet. Das Gate des MOS-Transistors ist mit einem zweiten Takt verbunden, der umschaltet zwischen einer Spannung, die das Speichern der Ladungen ermöglicht, und einer Spannung, welche die Entleerung der gespeicherten Ladung in eine gemeinsame Verbindung ermöglicht. Vorteilhafterweise ist die Spannung bzw. das Potential, welche bzw. welches das Speichern der Ladungen ermöglicht, für einen NMOS-Transistor die Masse und für einen PMOS-Transistor die Polarisationsspannung. Die Adressiereinrichtung ist mit ihrem Eingang mit der freien Verbindung (Source oder Drain) des MOS-Transistors verbunden, mit ihrem Ausgang mit dem Spaltenbus und mit ihrer Steuerung mit einem dritten Takt, der zwischen der Masse und der Polarisationsspannung umschaltet. Der Ladungsverstärker ist mit dem Eingang mit den Adressiereinrichtungen verbunden, über den Spaltenbus, und mit dem Ausgang mit dem Viedo-Folger bzw. -Verfolger.
Die vorliegende Erfindung betrifft auch ein Verfahren zum Auslesen einer eine Auslesevorrichtung nach Anspruch 1 umfassenden Lichtdetektorenmatrix, die einen Strom liefert, dessen Intensität in Abhängigkeit von dem einfallenden Lichtstrom variiert, wobei das Verfahren die folgenden Schritte umfasst:

– Polarisation des Detektors und Umwandlung des Stroms des Detektors in Ladung durch Integration mit einer Dauer gleich der Belichtungszeit;
– Umwandlung der integrierten Ladung in einen Stromimpuls, dessen Amplitude anpassbar ist in Abhängigkeit von einem Stimulus und dessen Dauer variiert in Abhängigkeit von der gespeicherten Ladung;
– Umwandlung dieses Stromimpulses in Spannung mittels eines durch eine Kapazität rückgekoppelten Verstärkers.

Vorteilhafterweise umfasst es die folgenden Schritte:

• Der erste Takt Hp befindet hat den Pegel der Polarisationsspannung Vpol, der zweite Takt Hci (i ist die Zeilennummer) hat den Pegel, der das Speichern der Ladungen ermöglicht, und der dritte Takt hat Sperrspannungspegel: einmal pro Bild Integration des durch den Detektor gelieferten Stroms in dem MOS-Transistor (Speicherung) während einer in Abhängigkeit von den Beleuchtungsbedingungen der Szene, den Charakteristika des Detektors, des Speicherkapazitätswerts festgelegten Zeit.
• Der erste Takt Hp kehrt zu seiner Sperrspannung zurück; der zweite Takt Hci variiert linear zwischen dem das Speichern der Ladungen ermöglichenden Pegel und dem den Transistor sperrenden Pegel (wobei der Variationsgrad in Bezug auf die Charakteristika des Verstärkers bestimmt wird); und der dritte Takt Hai schaltet auf den V_Schirm-Pegel um: Ladungsentleerungsschritt, realisiert für jede Zeile der Matrix; der zweite Takt Hci ist auf Sperrspannung; der dritte Takt Hai schaltet auf Sperrspannung um und man beginnt von vom mit der nächsten Zeile.
• Man hat alle Zeilen abgetastet, man beginnt die vorhergehenden Schritte für ein weiteres Bild.

Die Erfindung ermöglicht, die Elektronik einer Ausleseschaltung zu vereinfachen, indem man die Nullstellungseinrichtungen weglässt, die bei den Vorrichtungen nach dem Stand der Technik in dem Elementarpunkt selbst vorhanden sind. Diese Funktion wird trotzdem erhalten, aber sie wird von einem elementarpunkt-externen Ladungsverstärker übernommen, außer bei einem der Sonderfälle der stabförmigen Detektorenanordnung, wo der Verstärker sich im Innern des Elementarpunkts befindet.
In der Erfindung interessiert bei einer Zeile:

– das Multiplexing dieser Zeile in den Spaltenbussen;
– das Multiplexing der Verstärker, und dies ebenso oft wie es Zeilen gibt.

Die Ladung kann in dem MOS-Speichertransistor nur für spezielle gegenseitige Positionen der beiden ersten Takte mit einem bestimmten Pegel gespeichert werden.
Der Takt, der das Gate des Speichertransistors steuert, wird zwischen der Masse und der maximalen an die Leseschaltung angelegten Spannung gesteuert. Im Falle eines NMOS-Transistors muss die Abstiegsfront kompatibel sein mit den Charakteristika des Durchlassbands des Ladungsverstärkers, während im Falle eines PMOS-Transistors die Anstiegsfront kompatibel sein muss mit den Charakteristika des Durchlassbands des Ladungsverstärkers.
Die Vorteile der Erfindung sind die folgenden:

– einerseits ist die Betriebsfrequenz der Bildeinrichtung nur durch die Dimensionierung des Videoverfolgers begrenzt, während bei den Vorrichtungen nach dem Stand der Technik der Verfolger des Elementarpunkts zusätzlich die Betriebsfrequenz begrenzt;
– andererseits – in einer Perspektive der Erhöhung der Formate der Bildeinrichtung – ist es notwendig, die Anzahl der Detektoren zu erhöhen und dabei die Größe des Elementarpunkts und ihren Abstand zu reduzieren; und
– schließlich ermöglicht die Erfindung, Ausleseschaltungen mit einer CMOS-Technik zu realisieren, welche die Besonderheit hat, zugleich eine große Integrationsdichte und eine Zufallsauslesung der Detektoren zu ermöglichen, im Gegensatz zu den in CCD-Technik realisierten Vorrichtungen nach dem Stand der Technik.

Kurzbeschreibung der Zeichnungen
Die 1A und 1B zeigen eine Ausleseschaltungsarchitektur des Ladungstransfertyps nach dem Stand der Technik;
die 2A und 2B zeigen eine Ausleseschaltungsarchitektur des Schaltverfolgertyps (type suiveur commuté) nach dem Stand der Technik;
die 3A und 3B zeigen eine Ausleseschaltungsarchitektur des Spaltenbusverteilungstyps nach dem Stand der Technik;
die 4A und 4B zeigen eine Ausleseschaltungsarchitektur des Typs mit deportierter Integration nach dem Stand der Technik;
die 5A und 5B zeigen eine Ausleseschaltungsarchitektur nach der Erfindung;
die 6 zeigt den Grundschaltplan der Vorrichtung der Erfindung;
die 7 zeigt Veränderungen der Potentialprofile im Laufe eines kompletten Betriebszyklus eines erfindungsgemäßen Elementarpunkts;
die 8 zeigt ein Auslese-Chronogramm zweier Elementarpunkte nach der Erfindung;
die 9 zeigt die Sequenzierung der Takte einer Ausleseschaltung nach der Erfindung;
die 10A und 10B und 11A und 11B zeigen den Grundschaltplan und die Integration eines Mosaiks aus zwei Zeilen und zwei Spalten von Elementarpunkten jeweils einer Ausleseschaltung des Schaltverfolgertyps nach dem Stand der Technik und einer Ausleseschaltung nach der Erfindung;
die 12 zeigt den Grundschaltplan zur elektrischen Kalibrierung nach dem Stand der Technik;
die 13 zeigt den Grundschaltplan einer Multianwendungsschaltung;
die 14 zeigt den Grundschaltplan einer Ausleseschaltung des Typs TDI nach der Erfindung.
Detaillierte Darstellung von Realisierungsarten
Der Grundschaltplan des vorgeschlagenen Elementarpunkts ist in den 5A und 5B dargestellt.
Darin sieht man:

– eine Impedanzadaptionseinrichtung AI zwischen einem Detektor DET(i,j) und einer Einrichtung zur Integration, Speicherung und Entleerung einer Ladung;
– die Integrations- und Speichereinrichtung Cpel, zum Beispiel realisiert mittels eines MOS-Transistors, dessen Source und/oder Drain mit dem Detektor über die Impedanzadaptionseinrichtung verbunden ist und dessen Steuerung durch einen Takt erfolgt;
– eine Adressiervorrichtung, zum Zwecke der Vereinfachung durch einen Schalter symbolisiert, die ermöglicht, die Source und/oder den Drain des MOS-Transistors auf eine den Elementarpunkten einer selben Spalte gemeinsame, Spaltenbus BCj genannte Verbindung zu schalten, um die Ladungen zu entleeren.

Ein Ladungsverstärker Acj ist mit dem Ende jedes Spaltenbusses BCj verbunden. Das Multiplexing der Ladungsverstärkerausgänge in Richtung eines oder mehrerer Ausgangsverstärker As erfolgt mit Hilfe von Schaltern.
Bei jedem Teilbild werden die zwischen den Detektoren und dem MOS-Speichertransistor befindlichen Schalter synchron geschlossen und die zwischen den MOS-Transistoren und dem Spaltenbus BCj befindlichen Schalter werden geöffnet.
Der durch jeden Detektor gelieferte Strom wird dann in dem Inversionskanal des MOS-Transistors während einer Belichtungszeit T_Belicht. Integriert.
Am Ende der Belichtungszeit werden die zwischen den Detektoren und den MOS-Transistoren befindlichen Schalter synchron geöffnet. Man hat also für jeden Detektor dieselbe Belichtungszeit.
Die Detektorenzeilen werden dann nacheinander selektiert. Während jeder Zeilenzeit sind die zwischen den MOS-Transistoren und den Spaltenbussen befindlichen Schalter einer selben Zeile geschlossen. Das Gate der MOS-Transistoren einer selben Zeile wird dann gepulst, um die Injektion der in ihrem Kanal gespeicherten Ladungen in den Spaltenbus zu bewirken und infolgedessen die Ladungsspeicherungsnullung in dem Inversionskanal des MOS-Transistors.
Da bei dem Spaltenbus angenommen wird, dass er durch den Ladungsverstärker auf einem konstanten Potential gehalten wird – bei dessen Eingangsimpedanz außerdem angenommen wird, dass sie unendlich ist –, wird der durch die Ladungsinjektion verursachte Strom durch den Ladungsverstärker in Spannung umgewandelt. Sein Ausgang kann dann zur Verarbeitung in Richtung Videoausgang gemultiplext werden.
Es ist dann möglich, den Ladungsverstärker zu reinitialisieren, die Spaltenadressiereinrichtung zu öffnen und schließlich unter dem Gate des MOS-Transistors einen neuen, vollkommen ladungsfreien Potentialtopf zu schaffen, ehe man zur Lektüre der nächsten Zeile schreitet.
Der Ausdruck der Spannungsveränderung δVc_ij am Ausgang des mit der Spalte j verbundenen Ladungsverstärkers Acj in Abhängigkeit von dem Strom Id_ij, geliefert durch den Detektor des Elementarpunkts PEL(i,j) erhält man durch den Ausdruck: δVcij = Idij × TBelicht./Cawo Ca die Kapazität des Rückkopplungskondensators des Ladungsverstärkers ist.
Die Kapazität des Spaltenbusses wirkt sich nicht auf die Transferfunktion dieser Lösung aus, denn bei dem Ladungsverstärker wird angenommen, dass er einen Differentialeingang und einen Eingangsstrom null aufweist. Da der Spaltenbus durch diesen Verstärker auf einem konstanten Potential gehalten wird, wird kein Verschiebungsstrom abgeleitet. Mit anderen Worten wird die Ladung in der Schaltung erhalten.
Die Veränderung der Ausgangsspannung δVs_ij, die der Auslesung der Information entspricht, die durch den Elementarpunkt PEL(i,j) geliefert wird, erhält man also durch die folgende Relation: δVsij = As × δVij = As × Idij × TBelicht./Cawo As der Spannungsgewinn des Ausgangsspannungsverstärkers ist.
Dieser Architekturtyp einer Ausleseschaltung von Mosaiken aus Quantendetektoren oder Thermodetektoren mit Flash-Aufnahmen wird in der Folge der Beschreibung mit der englischen Abkürzung SCA (für "Snapshot Charge Amplifier") bezeichnet.
Ausführungsbeispiel
Der Grundschaltplan der in eine Flash-Mosaikauslesevorrichtung aus Quantendetektoren oder Thermodetektoren zu integrierenden Funktionen ist in der 6 dargestellt.
Es wird angenommen, dass diese Schaltung eine Matrix mit N Zeilen und M Spalten eines Detektors ausliest. Der Elementarpunkt PEL(i,j) der Zeile i und der Spalte j ist in 6 dargestellt. Sein Ausgang ist über den Spaltenbus mit einem Ladungsverstärker Acj verbunden. Die Ausgänge der M Ladungsverstärker werden in Richtung eines Ausgangsspannungsverstärkers gemultiplext mittels eines Multiplexers MC mit M gegen 1.
Der Detektor sei ein photovoltaischer Detektor des Typs N auf Substrat P. Er ist schematisiert durch die Diode Dij.
Zur Impedanzadaption zwischen dem Detektor und dem Elementarpunkt ist hier ein NMOS-Transistor Tp als gemeinsame Steuerelektrode geschaltet, das heißt, dass er eine niedrige Eingangsimpedanz und eine sehr hohe Ausgangsimpedanz aufweist. Seine Source ist mit dem Detektor verbunden und sein Drain mit der Source eines NMOS-Integrationstransistors Tc.
Dieses Kopplungsprinzip der photovoltaischen Detektoren mit ihren Ausleseschaltungen ist sehr klassisch und wird in der Literatur oft mit Direktinjektion bezeichnet. Es gibt davon zahlreiche Varianten, die hauptsächlich dazu bestimmt sind, die Eingangsimpedanz zu reduzieren und/oder die Ausgangsimpedanz zu erhöhen.
Ein Takt, mit HP bezeichnet, liegt an dem Gate aller Tp-Transistoren des Mosaiks.
Die Integrationsfunktion wird hier mittels eines NMOS-Transistors Tc realisiert, dessen Source und Drain kurzgeschlossen sein können, wie dies in der Figur der Fall ist.
Die Source- und Draindioden von Tc sind einerseits mit dem Drain von Tp verbunden und andererseits mit der Eingangsdiode des NMOS-Adressiertransistors Ta.
Ein Takt Hci liegt an dem Gate von Tc. Der Index i präzisiert, dass alle Transistoren Tc einer selben Zeile durch diesen Takt getrieben werden, und dass jede Zeile der Ausleseschaltung durch einen anderen Takt getrieben wird.
Der NMOS-Adressiertransistor Ta ist als Schalter zwischen Source und Drain von Tc und dem Spaltenbus BCj vorgesehen.
Ein Takt Hai liegt an seinem Gate. Der Index i präzisiert, dass dieser Takt alle Transistoren Ta der Zeile treibt, und dass jede Zeile der Leseschaltung durch einen anderen Takt getrieben wird.
Bezüglich der Ladungsverstärker ist der Spaltenbus mit dem invertierenden Eingang eines Differentialverstärkers Ac verbunden, der durch einen Kondensator Ca rückgekoppelt ist.
Der nichtinvertierende Eingang des Ladungsverstärkers ist mit einer Versorgung Vbus verbunden.
Der Transistor Tr ist zu Ca parallelgeschaltet. Er wird als Schalter benutzt, um den Kondensator Ca zwischen dem Auslesen von zwei aufeinanderfolgenden Zeilen zu reinitialisieren. Sein Gate wird durch einen Takt HR gesteuert.
Funktionsweise des Elementarpunkts
Vor dem Beschreiben der elektrischen Funktionsweise eines Elementarpunkts ist es unerlässlich, die Prinzipien zu erläutern, welche die Dimensionierung dieses Schaltungstyps und die Regelung der verschiedenen Stimuli bestimmen.
Die zum Steuern dieser Schaltung benutzten Takte werden zwischen zwei analogen Pegeln umgeschaltet, die nicht immer den Vesorgungsspannungen (Vdd, Vss) der Schaltungen entsprechen, wie dies oft der Fall ist.
In der Folge der Beschreibung wird die Spannung an den Taktgeberausgängen wie üblich bezeichnet:

– H(1) für den Hochpegel;
– H(0) für den Niederpegel.

Der Polarisationstransistor hat zwei Funktionen:

– den Detektor zu polarisieren;
– die Belichtungszeit zu kontrollieren.

Die erste Funktion realisiert man, indem man an das Gate diesen NMOS-Transistors eine solche Spannung anlegt, dass er im Sättigungsbetrieb polarisiert ist, das heißt in einer Zone ist, wo er einen hohen dynamischen Drain-Source-Widerstand aufweist. Im Falle der Erfindung genügt es, an das Gate von Tp eine Spannung anzulegen, die im Wesentlichen der Schwellenspannung Vtn dieses MOS-Transistors entspricht.
Die zweite Funktion realisiert man, indem man an das Gate von Tp eine solche Spannung anlegt, dass Tp gesperrt ist. Im Falle der Erfindung genügt es, an das Gate von Tp eine Spannung Vtb anzulegen, die garantiert, dass Tp keinen Strom durchlässt, auch nicht bei schwacher Inversion. Es genügt praktisch, die für die Baureihe bzw. die Kette zulässige Minimalspannung anzulegen, hier mit Vss bezeichnet, um einen ausreichenden Rauschabstand zu erhalten.
Der Polarisationstransistor erfüllt also seine Funktionen, wenn der Takt Hp zwischen folgenden Niveaus bzw. Pegeln umschaltet:

– HP(1) ≈ Vtn;
– HP(0) = Vtb ≈ Vss.

Der MOS-Integrations- und Speichertransistor Tc muss durch einen Takt Hc so gesteuert werden, dass er die drei folgenden Funktionen erfüllt:

– die speicherbare Ladung maximieren;
– seine Kapazität zwischen zwei Bildern reinitialisieren;
– den Strom kontrollieren, der bei jeder Auslesung in den Verstärker eingespeist wird.

Bei den meisten Anwendungen ist es wünschenswert, den Rauschabstand ab der ersten Stufe der Ausleseschaltung zu maximieren, was im Allgemeinen darauf hinausläuft, die speicherbare Ladung in dem Inversionskanal von Tc zu maximieren.
Dazu genügt es, an das Gate von Tc die für die Baureihe bzw. die Kette maximal zulässige Spannung anzulegen, die man hier mit Vdd bezeichnet. Die in dem Elementarpunkt maximal speicherbare Ladung Qsm kann dann durch folgende Formel annähernd berechnet werden (wobei man die Kapazität der Source- und Draindioden von Tp, Tc und Ta und andere, mit demselben elektrischen Punkt verbundene Störkapazitäten vernachlässigt): Qsm = Cox × S × (Vdd – Vtn)wo:

– Cox die Kapazität des Gates von Tc pro Flächeneinheit ist;
– S die aktive Fläche bzw. Oberfläche des Gates von Tc ist;
– Vtn die Schwellenspannung des NMOS-Transistors Vtn ist.

Die Reinitialisierung des Integrationskondensators ist dann perfekt, wenn die an das Gate von Tc angelegte Spannung den Kanal in den Akkumulationsbetrieb übergehen lässt. Mit anderen Worten ist es nicht mehr möglich, dort Elektronen zu speichern. Dazu muss diese Spannung niedriger sein als die Schwellenspannung von Tc. Es ist oft bequem bzw. praktisch – ebenso wie für Tp – die Vss-Versorgung zu benutzen.
Zusammengefasst muss der Takt Hci, um die beiden ersten Bedingungen bzw. Funktionen zu erfüllen, umgeschaltet werden zwischen den Pegeln:

– Hci(1) = Vdd;
– Hci(0) = Vss.

Die dritte Funktion besteht darin, die Abstiegszeit dieses Takts zu beherrschen. Dieser Punkt wird weiter unten in einem Paragraphen erläutert, der den NMOS-Adressiertransistor behandelt.
Der Ladungsverstärker muss folgende Bedingungen erfüllen:

– eine möglichst große Exkusion bzw. Auswanderung des Ausgangs, um seinen Ladung/Spannungs-Umwandlungsfaktor zu maximieren;
– den Spaltenbus während der Auslesung der in einem Elementarpunkt gespeicherten Ladungen konstant zu halten;
– eine maximal mögliche Reduzierung des Verbrauchs der Ausleseschaltungen in großformatigen Komponenten.

Im Falle der Erfindung sind die in die Rückkopplungskapazität des Ladungsverstärkers injizierten Ladungen Elektronen. Die Ausgangsspannung dieses Ladungsverstärkers nimmt folglich zu, wenn man Ladungen injiziert. Die erste Bedingung ist also erfüllt:

– wenn man einen Eingangsvorverstärker benutzt, für eine niedrige Eingangsspannung;
– wenn man einen Rückkopplungskondensator benutzt, dessen Kapazität gleich der maximal auszulesenden Ladung dividiert durch die Ausgangsspannungsauswanderung des Verstärkers ist.

Man kann zeigen, dass die zweite Bedingung erfüllt wird, indem man einen Differentialverstärker benutzt, dessen Verstärkung-mal-Band-Produkt an die Impulsanstiegszeit des Strom angepasst ist, der in den Bus eingespeist wird.
Wenn dies nicht der Fall sein sollte, ist der in den Bus eingespeiste Strom nicht gleich dem durch den Elementarpunkt gelieferten Strom, entweder weil ein Teil des durch den Elementarpunkt gelieferten Stroms aufgrund des Übergangsverhaltens der Kapazität des Spaltenbusses von dem Eingang des Verstärkers in Form eines Verschiebungsstroms abgeleitet würde, oder weil der Differentialverstärker den Sättigungszustand erreicht, was die Wirkung hätte, die Kapazität bezüglich des Busses zu reduzieren. Im einen wie im anderen Fall wäre die Ausgangsspannung des Ladungsverstärkers im Endzustand nicht direkt proportional zu der in dem Elementarpunkt gespeicherten Ladung.
Es ist also klar, dass dieser Schaltungstyp um so leistungsstärker ist, je fähiger der Elementarpunkt ist, die Impulsanstiegszeit des Stroms zu konditionieren, den er liefert, so dass der Planer bzw. Entwickler (concepteur) die Charakteristika des Verstärkung-mal-Band-Produkts und den Verbrauch seines Verstärkers optimieren kann, wobei diese Charakteristika immer kritischer werden, da die Anzahl der Elementarpunkte ständig wächst, und dies immer schneller.
Zusammenfassend ist feststellen, dass die an den nichtinvertierenden Eingang des Verstärkers angelegte Spannung möglichst klein sein muss. Man kann praktisch davon ausgehen, dass im Falle eines klassischen Differentialverstärkers Vbus um einige hundert Millivolt höher sein muss als die Schwellenspannung eines NMOS-Transistors.
Der Adressiertransistor muss drei Funktionen erfüllen:

– die elektrische Isolierung zwischen dem Kanal von Tc und dem Spaltenbus, damit außerhalb der Auslesedauer eines Elementarpunkts kein Ladungsaustausch zwischen dem Spaltenbus und dem Integrationskondensator dieses Elementarpunkts stattfindet;
– gewährleisten, dass nicht ein Teil der in den Spaltenbus einzuspeisenden Ladung zurückgehalten wird;
– die Anstiegszeit des durch diesen Ladungstransfer induzierten Stromimpulses zu minimieren.

Die erste Bedingung wird erfüllt, indem man an das Gate von Ta eine Spannung anlegt, die niedriger ist als seine Schwellenspannung, was die Wirkung hat, diesen Transistor zu sperren. Dazu kann man einfach, wie beim Polarisationstransitor, als Niederpegel die Versorgungsspannung Vss benutzen.
Die zweite Bedingung erfüllt man, indem man an das Gate von Ta eine derartige Spannung anlegt, dass das Leerlauf-Kanalpotential von Tc etwas kleiner ist als Vbus. Die so zwischen dem Kanal von Tc und dem Spaltenbus geschaffene Potentialstufe gewährleistet den Transfer aller gespeicherten Elektronen in den Kanal von Ta. Eine grobe Schätzung der anzulegenden Spannung besteht darin, besteht darin, zu schreiben, dass Ta leitend sein muss, oder anders ausgedrückt, dass seine Gate-Spannung gleich seiner Source-Spannung sein muss, wobei dem Substrat-Effekt Rechnung getragen wird.
Die dritte Bedingung macht die Tatsache deutlich, dass Ta nicht als klassischer Schalter betrachtet werden darf, oder anders ausgedrückt, dass der Hochpegel von HAi nicht Vdd sein darf. Wenn diese der Fall wäre, würde ein sehr kurzer Ladungsimpuls in den Bus geschickt, wenn Ta aus dem Zustand des offenen Kreise in den Zustand des geschlossenen Kreises übergeht. Der in den Bus induzierte Stromimpuls hätte dann eine sehr große Amplitude und eine sehr kurze Dauer, was bei bestimmten elektrischen Charakteristika des Ladungsverstärkers zu nutzlosen Beanspruchungen führen würde. Um dieses Phänomen zu vermeiden, genügt es, wenn das Kanalpotential unter Ta die Rolle einer Potentialsperre gegenüber den unter Tc gespeicherten Ladungen spielt. Dazu muss nur die an das Gate von Ta im Hochpegelzustand angelegte Spannung die vorangehende Bedingung genau erfüllen.
Praktisch sind die Pegel der Takte HAi:

– HAi(0) = Vss;
– VTN ≤ HAi(1) ≤ Vbus, mit VTN als Schwellenspannung der Transistoren des Typs N.

Bezüglich der Form des Stromimpulses ist es möglich, sie anzupassen, indem man den Veränderungsgrad der Abstiegsfront des Takts HCi anpasst. Die Rampe der derart an das Gate angelegten Spannung hat in einer ersten Annäherung die Wirkung, bei einer konstanten Veränderung eine Ladungseinspeisung in den Spaltenbus zu verursachen, über dem durch Ta erzeugten Sperrpotential. Derart erhält man einen Stromimpuls, dessen Amplitude proportional ist zu der Integrationskapazität und zu dem Veränderungsgrad der Abstiegsfront von HCi. Die Dauer dieses Stromimpulses ist gleich der gespeicherten Ladung dividiert durch ihre Amplitude.
Veränderungen im Laufe des kompletten Betriebszyklus der Potentialprofile in den verschiedenen MOS-Transistoren des Elementarpunkts sind in der 7 schematisch dargestellt. Der Betriebszyklus ist dort in sieben Phasen unterteilt:

Phase A: diese Phase geht der Belichtungszeit voraus. Tp ist gesperrt. Der Potentialtopf unter Tc ist vorhanden, aber leer. Ta ist gesperrt.
Phase B: es vollzieht sich die Integration des Elementarpunkts. Tp ist leitend. Der durch den Detektor abgegebene Strom wird in dem Potentialtopf unter Tc integriert.
Phase C: dies ist das Ende der Belichtungszeit. Tp ist gesperrt, was eine Abtast-Halte-Operation des Potentials unter Tc bewirkt.
Phase D: dies ist der Anfang der Lektüre des Elementarpunkts. Es wird nur die an das Gate von Ta angelegte Spannung modifiziert, um es leitend zu machen und eine Potentialsperre zwischen Tc und dem Spaltenbus zu schaffen.
Phase E: die unter Tc gespeicherten Ladungen sind über die unter Ta geschaffene Potentialsperre in den Potentialtopf des Spaltenbusses eingespeist worden.
Phase F: alle unter Tc gespeicherten Ladungen sind in den Spaltenbus eingespeist worden. Der Potentialtopf unter Tc ist leer.
Phase G: dies ist das Ende der Lektüre des Elementarpunkts. Ta ist gesperrt, um zur Lektüre eines anderen Elementarpunkts zu schreiten oder auch um ein anderes Bild aufzunehmen.

Die Kurven der 8 ermöglichen, besser zu verstehen, wie bestimmte elektrische Größen sich in Abhängigkeit von der in dem Elementarpunkt gespeicherten Ladung verändern. Dazu bezeichnet man die in zwei Elementarpunkten derselben Zeile i aber zweier unterschiedlicher Spalten j und j' am Ende einer Belichtungszeit gespeicherten Ladungen mit Qs(i,j) und Qs(i,j'). Die an das Gate des MOS-Speichertransistors Tc dieser beiden Elementarpunkte angelegte Spannung ist mit HCi bezeichnet. Man nimmt an, dass der Veränderungsgrad seiner Abstiegsfront konstant ist. Die in die Spaltenbusse j und j' eingespeisten Spannungen sind jeweils mit Ibj und Ibj' bezeichnet. Die Ausgangsspannungen der mit den Spaltenbussen j und j' verbunden Ladungsverstärker sind jeweils mit Vsj und Vsj' bezeichnet.
Die Kurven, die den in den Spaltenbus j (bzw. j') eingespeisten Strom darstellen, werden nicht-null ab einem Zeitpunkt t1 (bzw. t1'). Diese Kurven zeigen klar, dass dieser Zeitpunkt in Abhängigkeit von der gespeicherten Ladung variiert, denn je kleiner diese Ladung ist, um so mehr muss das Potential des Kanals unter Tc abnehmen – unter dem Effekt der Abnahme der Spannung HCi –, damit die unter Tc gespeicherten Ladungen die Potentialsperre unter Ta überwinden können.
Die Ausgangsspannungen Vsj und Vsj' beginnen sich also ab der Zeitpunkte t1 und t1' zu erhöhen, und dies mit einem identischen Veränderungsgrad, denn die Intensität der Ströme Ibj und Ibj' ist identisch.
Die Lektüre endet in erster Annäherung für die beiden Elementarpunkte in einem selben Zeitpunkt t2, wenn die letzten in den beiden Elementarpunkten gespeicherten Ladungen in ihre jeweiligen Busse eingespeist worden sind. Die Ströme Ibj und Ibj' werden ab dem Zeitpunkt t2 null und die Ausgangsspannungen Vsj und Vsj' entwickeln sich nicht mehr weiter. Es ist dann möglich, sie in Richtung eines Ausgangsverstärkers zu multiplexen.
Resümierend kann man feststellen, dass die Erfindung den durch die Quantendetektoren und die resistiven bolometnschen Detektoren gelieferten Strom folgendermaßen konditioniert:

– Umwandlung des Strom des Detektors in Ladung durch Integration einer Dauer gleich der Belichtungszeit;
– Umwandlung der integrierten Ladung in einen Stromimpuls, dessen Amplitude anpassbar ist in Abhängigkeit eines Stimulus (wobei dieser Stimulus in der Ausleseschaltung erzeugt werden kann) und dessen Dauer in Abhängigkeit von der gespeicherten Ladung variiert;
– Umwandlung dieses Stromimpulses in Spannung mittels eines durch einen Kondensator rückgekoppelten Verstärkers.

Funktionsweise der Ausleseschaltung
Die Beschreibung der Funktionsweise der Ausleseschaltung bezieht sich auf die in der 9 dargestellte Sequenzierung der Takte.
Zum Zeitpunkt t = T1

– die Takte HCi – für i = 1 bis N oder mit anderen Worten alle Gates der MOS-Transistoren Tc des Mosaiks –, sind im Hochpegelzustand;
– der Takt HP sei im Niederpegelzustand, so dass kein Strom in den Elementarpunkt fließen kann;
– die Takte HAi seien im Niederpegelzustand;
– der Takt HR ist so, dass Ca kurzgeschlossen ist.

Zum Zeitpunkt t = T2

– der Takt HP geht in den Hochpegelzustand über, was den Detektor ausreichend polarisiert;
– der Detektor liefert einen Strom, der in dem Inversionskanal des NMOS-Transistors Tc integriert wird;
– die Spannung Vc(i,j) an den Anschlüssen des Integrationskondensators nimmt als Funktion der Zeit ab.

Zum Zeitpunkt t = T3

– der Takt HP geht in den Niederpegelzustand über, was die Integration stoppt;
– die Belichtungszeit ist also gleich T3 – T2;
– sie ist für alle Elementarpunkte identisch und synchron;
– es ist nun möglich, die in den Elementarpunkten gespeicherten Ladungen Zeile für Zeile auszulesen.

Zum Zeitpunkt t = T4

– der Takt HAi der betreffenden Zeile geht in den Hochpegelzustand über.

Zum Zeitpunkt t = T5

– der Takt HCi geht zum Zeitpunkt T5 in den Niederpegelzustand über, wobei sein Veränderungsgrad pro Zeiteinheit an das Durchlassband des Ladungsverstärkers angepasst ist;
– die in dem Elementarpunkt PEL(i,j) gespeicherten Ladungen werden dann in den Ladungsverstärker eingespeist, der mit dem Ende des Spaltenbusses BCj verbunden ist;
– die Ausgangsspannung Vs(j) des Ladungsverstärkers Acj nimmt zu.

Zum Zeitpunkt t = T6

– der Takt HAi geht in den Niederpegelzustand über;
– der Spaltenbus weist hohe Impedanz auf.

Zum Zeitpunkt t = T7

– das Ausgangssignal des Ladungsverstärkers Acj ist erzeugt;
– dieses Signal wird in Richtung Ausgangsverstärker gemultiplext, um verarbeitet zu werden.

Zum Zeitpunkt t = T8

– der Ladungsverstärker wird reinitialisiert;
– die Lektüre der nächsten Zeile kann beginnen.

Spezielle Vorteile
Aufnahmen
Die vorgeschlagene Lösung ermöglicht, für alle Elementarpunkte eine gleich lange und synchrone Belichtungszeit zu erhalten, was bei den Lösungen mit deportierte Integration nicht der Fall ist.
Technischer Nutzeffekt, Integrationsdichte, Rauschabstand
Die Möglichkeit der Realisierung eines Elementarpunkt mit den folgenden Charakteristika:

– eine begrenzte Anzahl von MOS-Transistoren;
– MOS-Transistoren desselben Typs;
– Ladungsspeicherung in dem Kanal eines Transistors;

– es ist nicht notwendig, die Drains und Sources bestimmter MOS-Transistoren desselben Typs mit Hilfe von Kontaktstellen und metallischen Zwischenverbindungen miteinander zu verbinden, denn dies kann mit Hilfe der Diffusionen erfolgen, die benutzt werden, um die Source- und Drain-Dioden zu realisieren;
– es ist nicht notwendig, die "Latch-up"-Regeln zu befolgen, das heißt das Substrat mit der Vss-Versorgung zu verbinden und das den Rahmen bzw. das Gehäuse (caisson) mit der Vdd Versorgung, mit Hilfe diverser Kontakte und metallischer Zwischenverbindungen, denn es ist nicht obligatorisch, zusätzliche MOS-Transistoren in den Elementarpunkt zu integrieren;
– es ist nicht notwendig, die Abstandsregeln zwischen den NMOS- und PMOS-Transistoren in dem Elementarpunkt einzuhalten, denn es ist nicht obligatorisch, zusätzliche MOS-Transistoren in den Elementarpunkt zu integrieren;
– es ist nicht notwendig, eine Nullstellungseinrichtung in den Elementarpunkt zu integrieren.

Dieselben technischen Argumente zeigen, dass der Ausfüllungsgrad des Elementarpunkts der vorgeschlagenen Lösung höher oder gleich dem der anderen Lösungen ist, wo der Strom in dem Elementarpunkt integriert wird. Praktisch ist die Oberfläche des Speicherkondensators, den man in dem Elementarpunkt der vorgeschlagenen Lösung vorsehen kann, größer (bei Anwendungen mit reduzierter bzw. kleiner Teilung wird die Speicherfläche wenigstens mit einem Faktor 2 multipliziert) als diejenige, die in einer Architektur des Typs Ladungstransfer oder Schaltverfolger (suiveur commuté) möglich wäre, denn die Anzahl der zu integrierenden MOS-Transistoren ist kleiner. Schließlich kann man zeigen, dass die Potentialauswanderung in dem MOS-Speichertransistor größer als diejenige ist, die man bei einem Elementarpunkt des Schaltverfolgertyps erhält.
Folglich ist die speicherbare Ladung der vorgeschlagenen Lösung, also der Rauschabstand der Schaltung, größer als die, welche man mit den Lösungen nach dem Stand der Technik erreichen könnte, gleiche Betriebsbedingungen vorausgesetzt (zum Beispiel Größe, Teilung der Elementarpunkte, Temperatur usw.).
Die ist in den 10A und 10B und 11A und 11B dargestellt, wo ein Mosaik aus zwei Zeilen und zwei Spalten von Elementarpunkten des Schaltverfolgertyps jeweils verglichen wird mit einem Mosaik desselben Formats von Elementarpunkten des Typs SCA. Die elektrischen Schaltpläne der beiden Elementarpunkte sind über der Integration dieser Muster dargestellt. Diese beiden Integrationen zeigen deutlich, dass die Lösung der SCA-Architektur einfacher ist als die Lösung des Typs Schaltverfolger (suiveur commuté). Der Fachmann stellt insbesondere fest, dass die SCA-Lösung der Schaltverfolgerlösung in folgenden Punkten überlegen ist:

– Zwischenverbindungsdichte bzw. Zusammenschaltungsdichte;
– Anzahl Kontakte;
– Ausfüllungsgrad (aktive Fläche/Fläche des Elementarpunkts)

Linearität
Die in dem Elementarpunkt integrierte Ladung wird durch Ladungsverstärker in Spannung umgewandelt. Die Linearität wird folglich größtenteils durch den Spannungskoeffizienten der Kapazität des Rückkopplungskondensators des Ladungsverstärkers gesteuert.
Dieser spezielle Kondensatortyp ist verfügbar in Baureihen bzw. Ketten, die entwickelt wurden, um Schaltungen des Schaltkapazitätentyps zu realisieren.
Die Transferfunktion der vorgeschlagenen Lösung ist also linearer als:

– die Schaltungen des Typs CTD, der Transfereffizienz, das heißt die Eingangs-Ausgangs-Dämpfung von der Transferzahl und/oder der zu transferierenden Ladung abhängt;
– die Schaltungen des Schaltverfolgertyps, deren Spannungsverstärkung von Punkt zu Punkt und/oder über ihre gesamte Eingangsauswanderung nicht konstant ist;
– die Schaltungen des Spaltenbusverteilungstyps, wo die Kapazität des Spaltenbusses einen hohen Spannungskoeffizienten aufweist wegen der Kapazität der Dioden der Schalter, die mit ihm verbunden sind, die mit der Menge der ausgelesenen Ladungen variiert.

Unterdrückung der Versorgungen und der Steuerungsphasen
Die vorgeschlagene Lösung ist derjenigen der Schaltverfolger (suiveurs commutés) deutlich überlegen, denn es gibt in dem Elementarpunkt keine kritische Versorgung mehr, auch nicht bei der Reinitialisierung des Elementarpunkts oder bei den Versorgungen des Verfolgers.
Außerdem wird das Potential jeder Busspalte durch den Ladungsverstärker konstant gehalten, während dieses Potential bei den Schaltungen des Typs Schaltverfolger oder Spaltenbusverteilung (partition sur bus colonne) dieses Potential enorm variiert. Diese Charakteristik begrenzt die kapazitiven Kopplungen zwischen den verschiedenen in dem Elementarpunkt integrierten Funktionen. Diese Punkt ist sehr wichtig, denn die meisten der elektrischen Knoten des Elementarpunkts weisen eine hohe Impedanz auf und sind folglich sehr empfindlich, wobei diese Kopplungen mit abnehmender Teilung der Detektoren noch zunehmen.
Schließlich ist es wichtig, festzustellen, dass bei einer SCA-Architektur die Speicherkondensatoren Zeile für Zeile reinitialisiert werden, und nicht simultan, wie bei anderen Lösungen, was bewirkt, dass die Stromstöße in den Versorgungen minimiert werden und folglich die Beanspruchungen der Widerstände der Versorgungsbusse abnehmen.
Auslesen/Einschreiben
Die Verbindungen, die Schalter und die Steuerlogik dieser Architektur gewährleisten eine elektrische Kontinuität – das heißt eine Verbindung von begrenztem Widerstand – zwischen den Elementarpunkten einer selben Spalte und den Enden des Busses der betreffenden Spalte.
Sie ermöglichen also, nicht nur die in den Elementarpunkten gespeicherte Information zu lesen sondern auch diese Elementarpunkte einzeln zu adressieren, um dort einen Strom und/oder eine Spannung einzuspeisen. Mit anderen Worten – durch Vergleich mit den digitalen Speichern – ist diese Architektur vom Einschreib-Auslesetyp und nicht nur vom Auslesetyp.
Der Einschreibmodus dient im vorliegenden Fall dazu, bestimmte in den Elementarpunkt integrierte Operatoren zu kontrollieren, um die Transferfunktion jedes Elementarpunkts zu modifizieren, unabhängig voneinander, und dies, falls notwendig, auf adaptive Weise im Laufe des Betriebs.
Man kann als Anwendungsbeispiel eine Ausleseschaltung (à "ébasage en courant") nehmen, die dem Patent Nr. 88 10375 (System zur Detektion von Informationen in Form von elektromagnetischer Strahlung und zum Auslesen der detektierten Informationen) entspricht. Bei diesem Schaltungstyp wird ein Strom von demjenigen jedes Detektors vor der Integration in dem Elementarpunkt abgezogen, was ermöglicht, die zu speichernde Ladung zu minimieren. Diese Subtraktion erfolgt mittels eine MOS-Transistors im Sättigungsbetrieb. Praktisch wird der in jedem Elementarpunkt subtrahierte (ébasé) Strom mittels einer gleichmäßigen Szene vor dem Detektor geregelt bzw. eingestellt. Diese optoelektrische Kalibrierung könnte dank des Auslesemodus durch eine rein elektrische Kalibrierung ersetzt werden.
Tatsächlich ermöglicht die vorgeschlagene Architektur, in jeden Elementarpunkt entweder einen Strom oder eine Spannung einzuspeisen. Dies ist in der 12 dargestellt. Der variable Stromgenerator (Ical) – oder auch die variable Spannungsquelle (Vcal) – sind mittels eines entsprechend folgegeschalteten Demultiplexers auf den Spaltenbus geschaltet. Der durch den in den Elementarpunkt integrierten PMOS-Transistor Te subtrahierte (ébasé) Strom könnte geregelt bzw. eingestellt werden, indem man Ical in Te rekopiert durch Stromspiegeltechniken oder andere Techniken, oder durch Abtasten-Halten einer Spannung Vcal in dem Gate von Te, derart, dass der Subtraktionsstrom (courant ébasé) dem gewünschten Wert entspricht.
Man stellt dann fest, dass es möglich ist, Kalibrierungen der Schaltung durchzuführen, indem man entsprechend den Bedürfnissen der Anwendung und für jeden Elementarpunkt auf unabhängige Weise die Intensität des abgezogenen Stroms modifiziert. Die Potentialitäten eines solchen Kalibrierungstyps sind:

– Reduzieren oder sogar Weglassen der optoelektrischen Referenzaufnahmen;
– Einstellen des Subtraktionsstroms in jedem Elementarpunkt in Abhängigkeit von der durch die Detektionsschaltung erfassten Beleuchtungsentwicklung.

Die Testbarkeit der mit einer kleinen Teilung realisierten Ausleseschaltungen, die oft begrenzt ist durch die Einführung eines spezifischen MOS-Transistors, erfolgt auf Kosten der speicherbaren Ladung also der Leistungsfähigkeit der Kamera.
In dem Rahmen einer Architektur des Typs SCA ist es möglich, wie zu sehen in der 12, in den Elementarpunkt eine Spannung und/oder einen Strom einzuspeisen, was das Problem löst. Sehr wahrscheinlich ist es dann notwendig, den an das Gate des MOS-Adressiertransistors angelegten Hochpegel zu modifizieren, aber dies ist durch den Fachmann leicht realisierbar.
Multianwendung
Im Vorhergehenden wurde der Fall eines Detektors behandelt, der nur einen Wellenlängenbereich verarbeiten kann.
Um Wellenlängen unterschiedlicher Bereiche verarbeiten zu können, genügt es, einen Detektor pro Wellenlängenbereich zu haben. Die durch diese verschiedenen Detektoren gelieferten Ströme sind dann von Natur aus unterschiedlich.
Da der in dem Elementarpunkt befindliche MOS-Transistor als Speicher dient, ist es klar, dass es genügt, ihn für den größten detektierten Strom zu dimensionieren, um eine Schaltung zu erhalten, die mit mehreren Anwendungen kompatibel ist.
Es genügt nämlich, einen Ladungsverstärker mit mehreren Rückkopplungskapazitäten vorzusehen, um eine Schaltung zu erhalten, die eine optimale Empfindlichkeit aufweist.
Anschließend ist es nicht notwendig, die elektrischen Charakteristika des Differentialverstärkers wie etwa seine Bandbreite für leicht unterschiedliche Anwendungen zu modifizieren, denn es ist möglich, die Intensität des in den Spaltenbus eingespeisten Stroms mit Hilfe des Variationsgrads der Abstiegszeit des HCi-Takts zu regeln. Es ist also möglich, den Ladungsverstärker mit konstantem Variationsgrad des Ausgangssignal arbeiten zu lassen, während der durch den Detektor gelieferte Strom in einen sehr großen Bereich variieren kann.
Der Schaltplan einer solchen Schaltung ist in der 13 dargestellt. Der Kondensator C2 kann mit dem Kondensator C1 parallelgeschaltet weiden, indem man den Schalter HCAL schließt, was ermöglicht, zwei Ladungs-Spannungs-Umschaltungskaliber zu erhalten. Bezüglich des Takts HC ist es einfach, den Variationsgrad der Abstiegsfront zu modifizieren, entweder mit einem regelbaren externen Signalgenerator oder indem man ihn in der Ausleseschaltung mittels dem Fachmann bekannten Techniken erzeugt.
Es zeigt sich also, dass die Architektur des Typs SCA wandelbar ist. Dies ist nicht der Fall bei den Lösungen des Ladungstransfer- und Spaltenbusverteilungstyps, die immer mit demselben Ladungsniveau bzw. -pegel benutzt werden müssen. Es ist auch nicht der Fall der Schaltverfolger, denn obwohl es potentiell möglich ist, mehrere Kondensatoren in diesen Elementarpunkttyp zu integrieren, erweist es sich, dass es aufgrund von Platzmangel im Allgemeinen nicht möglich ist.
Abtastungsanordnungen mit TDI-Auslesung
Es gibt eine Kategorie von Kameras, wo das Bild erzeugt wird, indem ein Mosaik von Detektoren optisch abgetastet wird. Die Anzahl der Zeilen dieses Mosaiks ist abhängig vom Bildformat und die Spaltenzahl ist so, dass der Rauschabstand der Kamera verbessert wird. Dies erzielt man, indem man in verzögerten und synchronen Zeitpunkten (in der englischen Fachliteratur mit "Time Delay Integration" bezeichneter Auslesemodus) der optischen Abtastung die durch die Detektoren einer selben Zeile des Mosaiks gelieferten Informationen summiert.
Die Architektur des Typs SCA ist eine potentielle Lösung für die Ausleseprobleme dieses Mosaiktyps, vor allem wenn die Spaltenzahl und die Detektorenteilung klein sind.
Bei einer Ausleseschaltung dieses Typs wird der Strom der Detektoren nämlich zunächst in Ladung transformiert, wenn notwendig in der Teilung der Detektoren.
Es ist dann möglich, durch entsprechendes Sequenzierung der mit den Gates bzw. Anschlüssen der Speicherkondensatoren verbundenen Takte, die in den Elementarpunkten einer Zeile gespeicherten Ladungen auszulesen, indem man sie nacheinander, das heißt Spalte für Spalte in einen selben Zeilenbus einspeist.
Den TDI-Effekt erhält man schließlich, indem man diese Stromimpulse in Richtung der Integrierer multiplext. Diese Letzteren wandeln den Stromimpuls in Ladung um und summieren diese Ladung mit der vorhergehend integrierten Ladung. Sie liefern folglich zu versetzten Zeitpunkten am Ausgang eine Spannung, die proportional ist zu der Summe des durch die Detektoren der Zeile abgegebenen Stroms.
Die Anzahl der Integrierer und ihre Reinitialisierungsfrequenz ist abhängig von der Spaltenzahl und anderen Charakteristika der Kamera.
Den Schaltplan einer Ausleseschaltung des Typs TDI in SCA-Architektur liefert die 14. Dort wird davon ausgegangen, dass man die TDI-Auslesung einer Zeile mit vier photovoltaischen Detektoren (D1 bis D4) durchführen muss.
Jeder der vier Detektoren ist mit der Ausleseschaltung durch Direktinjektion mittels eines Transistors Tp verbunden. Der Drain von Tp ist über zwei Unterbrecher TI1 und TI2 mit zwei Integrationskondensatoren TC1 und TC2 verbunden. Die Source-Drain-Dioden von TC1 (bzw. TC2) sind mit dem Zeilenbus über einen Schalter TA1 (bzw. TA2) verbunden. Ein Ende des Zeilenbusses ist mit dem Eingang eines Demultiplexers verbunden, dessen Ausgänge mit den N Ladungsverstärkern Ac verbunden sind, die für die vorgesehene Anwendung notwendig sind.
Diese Schaltung funktioniert folgendermaßen: während jeder Belichtungszeit – um keine Informationen zu verlieren – wird der durch die Detektoren gelieferte Strom abwechselnd in TC1 und dann in TC2 integriert, indem die Unterbrecher TI1 und TI2 entsprechend folgegeschaltet werden; dies ermöglicht, die in den Kondensatoren TC1 gespeicherten Ladungen auszulesen, während das nächste Bild in TC2 integriert wird.
Derart ist ein Zeitintervall gleich der Belichtungszeit verfügbar, um die in den vier Kondensatoren TC1 gespeicherten Ladungen in dem Zeilenbus zu multiplexen und die durch die Injektion dieser Ladungen in dem Zeilenbus induzierten Stromimpulse in Richtung Ladungsverstärker zu demultiplexen, um die Verzögerungssummierungs-Transferfunktion zu synthetisieren.
Die meisten Ausleseschaltungen des Typs TDI werden als CCD-Kette realisiert. Sie liefern zufriedenstellende Resultate, aber die Disponibilität dieser Ketten und ihre Integrationsdichte verursachen Probleme, vor allem dann, wenn man eine TDI in einer großen Anzahl Spalten und bei kleiner Teilung realisieren möchte.
Es gibt Schaltungen des Typs TDI, realisiert in Form einer CMOS-Kette – wobei es sich aber in den meisten Fällen als notwendig erweist, die in dem Elementarpunkt gespeicherte Ladung derart in Spannung umzuwandeln, dass man sie in einem Zeilenbus multiplexen und diese Spannung durch Integrierer mit den vorhergehenden Mustern bzw. Abtastwerten summieren kann – deren Herstellungstechniken denen der Schaltkapazitäten ähnlich sind. Dieser analoge Verarbeitungskettentyp ist folglich hinsichtlich Platzbedarf, Verbrauch und Linearität weniger leistungsfähig als der einer Architektur des SCA-Typs, denn er erfordert mehr kritische analoge Funktionen.
Die Ausleseschaltungen des Abtastanordnungstyps mit TDI-Auslesung, realisiert als CCD-Kette, und jene, die in klassischen CMOS-Architekturen ausgeführt sind, unterliegen also denselben Begrenzungen wie ihre zum Auslesen der nicht abgetasteten Detektor-Mosaiken konzipierten Entsprechungen.
Die Ausleseschaltungen des Typs TDI sind also aus denselben Gründen Teil des Anwendungsbereichs der SCA-Architektur wie die vorhergehend dargestellten Ausleseschaltungen.
Industrielle Anwendungen
Eine mögliche Anwendung des vorgeschlagenen Architekturtyps ist die Realisierung von Schaltungen, die angepasst sind an die Lektüre von Informationen, die durch matrixförmig angeordnete Quantendetektoren und resitive bolometrische Detektoren geliefert werden, im Wesentlichen, wenn die Verwendung für die Gesamtheit der Detektoren eine identische und synchrone Belichtungszeit erfordert.
Aufgrund seiner Konzeption ist diese Schaltung besonders vielseitig. Mit anderen Worten kann eine selbe Ausleseschaltung für relativ unterschiedliche Anwendungen benutzt werden, was die Entwicklungskosten und die Herstellungskosten reduziert.
Dieser Ausleseschaltungstyp erfordert keine spezifische Kette bzw. Verarbeitungskette. Ganz im Gegenteil greift er auf analoge Verarbeitungsketten zurück, die zur Signalverarbeitung entwickelt wurden.
Die Erhöhung des Ausfüllungsgrads des Elementarpunkts ermöglicht bei Verwendung der üblicherweise benutzten Verarbeitungsketten leistungsfähiger Bilderzeugungseinrichtungen hinsichtlich von:

– speicherbarer Ladung bei gegebener Teilung;
– Zusatzfunktionen (zum Beispiel die Funktionen Stromsubtraktion (ébasage en courant), Eingangsimpedanzreduzierung, Eingangsbandbreitenerhöhung, wobei die zur Synthetisierung dieser Funktionen notwendigen Vorrichtungen dem Fachmann bekannt sind), integriert in den Elementarpunkt bei gegebener speicherbarer Ladung und Teilung;
– reduzierter Teilung bei gegebener speicherbarer Ladung.

Die vorgeschlagene Architektur ist kompatibel mit einer Zufallsadressierung der Elementarpunkte. Sie ermöglicht also, ein oder mehrere Teilbilder innerhalb des Bildes. Es ist klar, dass aufgrund der Wandelbarkeit der Schaltung die Belichtungszeit und/oder die Ausgangs- bzw. Ausgabefrequenz der Teilbilder modifiziert werden kann, bei Wahrung eines optimalen Rauschabstands.
Bei bestimmten Anwendungen können die Kameras im Gegenbetrieb zum Objekt arbeiten, wie bei einer Laser-Blendung. In dem Fall einer Aggression durch einen gepulsten Laser kann die SCA-Architektur als Gegen-Gegenmaßnahme benutzt werden, indem die Tatsache genutzt wird, dass sie sich sehr leicht an zwei unterschiedliche Belichtungszeiten anpassen kann und dabei ihre Empfindlichkeit beibehält. Indem nämlich die Belichtungszeit in der Ausleseschaltung mehr oder weniger zufällig wechselt, ist es möglich, das Ziel zwischen zwei Impulsen zu sehen. Dies kann mit der vorgeschlagenen Architektur vorgesehen werden, denn es genügt, den Speicherkondensator für den pessimalen Fall zu dimensionieren und das Kaliber der Ladungsverstärker so, dass sie die Belichtungszeitwechsel kompensieren.
Schließlich liefert die Schaltung eine Lösung zur Auslesung der Detektionsschaltungen des Vielfarbentyps. Die Detektoren dieser Schaltungen weisen nämlich die Besonderheit auf, je nach detektiertem Spektralbereich einen unterschiedlichen Strom zu liefern. Es ist dann klar, dass es genügt, in dem Elementarpunkt ebenso viele entsprechend folgegeschaltete MOS-Transistoren und zwei unterschiedliche Kaliber Ladungsverstärker wie detektierte Wellenlängenbereiche zu haben, um eine Ausleseschaltung zu bekommen, deren Rauschabstand in den verschiedenen Spektralbereichen optimal ist. Der Schaltplan einer solchen Schaltung ist in der 13 dargestellt.
REFERENZEN

[1] "256 × 256 PACE-1 PV HgCdTe focal plane arrays for medium and short wavelength infrared applications" de L. J. Kozlowski, K. Vural, V. H. Johnson, J. K. Chen, R. B. Bailey and D. Bui; und von M. J. Gubala und J. R. Teague (SPIE Vol. 1308 Infrared Detectors and Focal Plane Arrays, 1990).
[2] "Status and direction of PACE-I HgCdTe FPAs for astromomy" von L. J. Kozlowski, K. Vural, D. Q. Bui, R. B. Bailey, D. E. Cooper und D. M. Stephenson (SPIE Vol. 1964 Infrared Detectors and instrumentation, 1993).
[3] "Evaluation of the SBRC 256 × 256 InSb focal plane array and preliminary specifications for the 1024 × 1024 InSb focal plane array" von A. M. Fowler und H. Heynssens (SPIE Vol. 1946 Infrared Detectors and Instrumentation, 1993).
[4] "p-channel MIS double-metal process InSb monolithic unit cell for infra-red imaging" von A. Kepten, Y. Shacham-Diamand und S. E. Schacham (SPIE Vol. 1685 Infrared Detectors and Focal Plane Arrays II, 1992).
[5] "Practical design considerations in achieving high performance from infrared hybrid focal plane arrays" von R. A. Ballingall und I. D. Blenkinsop; und von I. M. Baker und J. Parsons (SPIE Vol. 819 Infrared Technology XIII, 1987).
[6] "High-performance 5-μm 640 × 480 HgCdTe-on-sapphire focal plane arrays" von L. J. Kozlowski, R. B. Bailey, S. A. Cabelli, D. E. Cooper, I. S. Gergis, A. Chi-yi Chen, W. V. McLevige, G. L. Bostrup, K. Vural, W. E. Tennant, und von P. E. Howard (Optical Engineering 33(1), 54–63, Januar 1994).
[7] US-A-5,184,018
[8] "Proceedings of the International Electron Devices Meeting", Washington DC, 5.–8. Dez. 1993, Institute of Electrical and Electronics Engineers, Seiten 583–586, XP000481685 Mendis K. et al.: "128 × 128 CMOS active pixel image sensor for highly integrated imaging systems".
[9] US-A-4,942,474
[10] Japanese journal of applied physics, Vol. 32, Nr. 1A, PART 01, 1. Januar 1993, Seiten 198–204, XP000413975 Fujieda I. et al.: "High sensitivity readout of 2D A-Si image sensors".
[11] Proceedings of the conference of electrical and electronics engineers in Israel, Tel Aviv, 7.–9. März 1989, Konf.-Nr. 16, Institute of electrical and electronics engineers, Seiten 1–4, XP000077575 Kepten A. et al.: "InSb monolithic unit cell for IR imaging".

Claims

Vorrichtung zum Ablesen einer Photonendetektoren-Matrix, die einen Strom liefert, dessen Intensität in Abhängigkeit von dem eintreffenden Lichtstrom variiert, wobei die Belichtungszeit für alle Detektoren identisch und synchron ist, die umfasst: – eine Gruppe von Elementarpunkten (PEL(i,j)), die ermöglichen, die durch jeden Detektor gelieferten Signale zu lesen, – mehrere Ladungsverstärker (ACj), jeder verbunden mit dem Ende eines Spaltenbusses (BCj). – wenigstens einen Ausgangsverstärker, wobei das Multiplexen der Ausgänge der Ladungsverstärker auf die Eingänge dieses wenigstens einen Ausgangsverstärkers durch Schalter erfolgt und jeder Elementarpunkt umfasst: • einen Detektor (DET (i;j)), eine Adressiereinrichtung (Ta), dadurch gekennzeichnet, dass jeder Elementarpunkt umfasst: • eine Integrations- und Speichereinrichtung (Cpel), • eine Impedanzadaptionseinrichtung (AI), angeordnet zwischen diesem Detektor und der Anpassungs- und Speichereinrichtung, • die Fähigkeit der Adressiereinrichtung (Ta), den Ausgang der Integrations- und Speichereinrichtung auf einen allen Elementarpunkten einer selben Spalte gemeinsamen Spaltenbus (BCj) zu schalten.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Photonendetektoren Quantendetektoren sind.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Photonendetektoren Wärmedetektoren sind.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Detektoren auf einem anderen Substrat als die Ableseeinrichtung realisiert sind.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Detektoren direkt auf der Schaltung der Ableseeinrichtung realisiert sind.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Impedanzadaptionseinrichtung sich zwischen dem betreffenden Detektor und der Integrations-, Speicher- und Ladungsableitungseinrichung befindet.
Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Integrations-, Speicher- und Ladungsableitungseinrichtung mittels wenigstens eines MOS- Transistors realisiert wird, dessen Source und Drain mit dem Detektor durch einen Schalter verbunden sind und dessen Gate durch einen Takt gesteuert wird.
Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Adressiereinrichtung ermöglicht, die Source und/oder den Drain des MOS-Transistors auf eine Spaltenbus genannte gemeinsame Verbindung der Elementarpunkte einer selben Spalte zu schalten.
Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Impedanzadaptionseinrichtung ein MOS-Transistor (Tp) ist.
Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass der Schalter einen Transistor umfasst, dessen analoger Hochpegel zur Steuerung des Gates etwas höher ist als die Schwellenspannung.
Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass die Impedanzadaptionseinrichtung ein MOS-Transistor (Ta) ist.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass jeder Ladungsverstärker eine Ansprechzeit hat, die kleiner bzw. kürzer ist als die Abfallzeit des Takts.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Zeilenzahl gleich 1 ist (i = 1), und dass es keine gemeinsame Verbindung gibt, und dass es ebenso viele Ladungsverstärker wie Zeilen in der Anordnung gibt, wobei das Multiplexing begrenzt ist auf das Multiplexing der Ladungsverstärker.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Ladungsverstärker (Ac) umfasst: – einen Eingangsvorverstärker, – einen Rückkopplungskondensator, dessen Kapazität gleich der maximal zu lesenden Ladung, geteilt durch die Ausgangsspannungsexkursion des Verstärkers, ist; – einen Differentialverstärker, dessen Produkt aus Verstärkung mal Band angepasst ist an die Anstiegszeit des in den Bus eingespeisten Stromimpulses.
Vorrichtung nach Anspruch 10, dadurch gekennzeichnet: – dass die Impedanzadaptionseinrichtung einen ersten Takt aufweist, fähig den entsprechenden Detektor zu polen und den durch diesen Detektor gelieferten Strom zu lesen; – dass jeder MOS-Detektor einen zweiten Takt aufweist, einerseits fähig, den durch den Detektor gelieferten Strom zu integrieren und andererseits, verbunden mit einer Adressiereinrichtung, die erhaltene Ladung zu speichern; – dass die Adressiereinrichtung, Zeilenbusse und Spaltenbusse umfassend, einen dritten Takt aufweist, fähig die Source und/oder den Drain des MOS-Transistors auf eine gemeinsame Verbindung der Elementarteilchen einer selben Spalte zu schalten; – dass der Ladungsverstärker fähig ist, in synchroner Weise die Ladung jeder Zeile zu lesen, wobei die Zeilen nacheinander gelesen werden.
Vorrichtung nach Anspruch 15, dadurch gekennzeichnet: – dass die Impedanzadaptionseinrichtung mit ihrer Source mit dem Detektor, mit ihrem Drain mit der Source und/oder dem Drain des MOS-Transistors und mit ihrem Gate mit dem ersten Takt verbunden ist, der umschaltet zwischen der Masse und einer Polungsspannung; – dass das Gate des MOS-Transistors mit dem zweiten Takt verbunden ist, der umschaltet zwischen der Masse und einer Spannung und der die Ableitung der in einer gemeinsamen Verbindung gespeicherten Ladung ermöglicht; – dass die Adressiereinrichtung mit ihrer Source mit dem freien Anschluss (Source oder Drain) des MOS-Transistors, mit ihrem Drain mit dem Spaltenbus und mit ihrem Gate mit dem dritten Takt verbunden ist, der das Gate umschaltet zwischen der Masse und Vécran; – dass der Ladungsverstärker mit der Adressiereinrichtung, dem Spaltenbus und dem Videoverfolger verbunden ist.
Verfahren zum Ablesen einer eine Ablesevorrichtung nach Anspruch 1 umfassenden Photonendetektorenmatrix, die einen Strom liefert, dessen Intensität in Abhängigkeit von dem eintreffenden Lichtstrom variiert, wobei dieses Verfahren die folgenden Schritte umfasst: – Polung des Detektors und Umwandlung des Stroms des Detektors in Ladung durch Integration mit einer Dauer gleich der Belichtungszeit; – Umwandlung der integrierten Ladung in einen Stromimpuls, dessen Amplitude anpassbar ist in Abhängigkeit von einem Stimulus, und dessen Dauer variiert in Abhängigkeit von der gespeicherten Ladung; – Umwandlung dieses Stromimpulses in Spannung mittels eines durch eine Kapazität rückgekoppelten Verstärkers; – einmal pro Bild Integration des durch den Detektor während einer Zeit in einen Speicher gelieferten Stroms, die vorher festgelegt wird in Abhängigkeit von den Beleuchtungsbedingungen der Szene, der Charakteristika des Detektors, dem Wert der Speicherkapazität; – Ableitung der für jede Zeile der Matrix realisierten Ladungen; – nach Abtastung aller Zeilen Neubeginn bzw. Wiederholung der vorangehenden Schritt für ein weiteres Bild.