-
Die
Datenübertragung über eine
Verbindung zwischen einem Sender und einem Empfänger macht es bei bestimmten
Echtzeitanwendungen erforderlich, diese Daten im Hinblick auf ihre
Verarbeitung auf der Empfangsseite möglichst schnell übertragen
zu können.
-
Um
dieses Ziel zu erreichen, müssen
mehrere Probleme gelöst
werden.
-
Zunächst muss
vermieden werden, dass das Rauschen, das die Verbindung stört, die
Erkennung der empfangenen Daten verhindert. Andernfalls müssten sie
erneut übertragen
werden. Die Verbindung muss auch so effizient wie möglich genutzt
werden, um die Übertragungsdauer
zu begrenzen. Schließlich
wiederholt der Sender, wenn der Empfänger nicht ständig verfügbar ist,
kontinuierlich ein- und dieselbe Datennachricht, und der Empfänger muss die
Daten eines Nachrichtenendes empfangen und erkennen können, um
sie den übertragenen
Nachrichtenanfangsdaten beim nächsten
Senden der Nachricht zuzuweisen und somit zu vermeiden, dass bis
zum Ende des nächsten
Sendevorgangs gewartet werden muss, um über die Nachricht zu verfügen.
-
Um
das Rauschen zu beseitigen oder zumindest dessen Wirkung zu begrenzen,
ist es bekannt, eine asynchrone Übertragung
Zeichen für
Zeichen durchzuführen,
bei der jedem Zeichen, das durch mehrere Bits dargestellt ist, ein
als START bezeichnetes Synchronisationsbit vorangestellt ist, das
nach einer Totzeit erscheint, und das mit einem anderen Synchronisations-
oder Signalbit, STOP, endet, das den Beginn der Totzeit anzeigt.
Die Zeichen werden somit asynchron übertragen, während die
Bits ein- und desselben Zeichens synchron übertragen werden. Eine solche Übertragung
gestattet es, sich des Rauschens zu entledigen, da ein durch das
Rauschen bedingter Synchronisationsfehler a priori nur ein einziges
Zeichen betrifft. Die Übertragungsgeschwindigkeit
ist jedoch durch das Vorliegen der Totzeit und der START- und STOP-Bits
begrenzt, welche die Effizienz der Nutzung der Verbindung einschränken.
-
Eine
synchrone Übertragung
umfasst dagegen ein Synchronisationsmuster, das aus Synchronisationsdaten
besteht, die zu Beginn der Nachricht gesendet werden. Die durch
das Fehlen von späteren
Synchronisationsbits bedingte Erhöhung der Übertragungsgeschwindigkeit
ist nur illusorisch, sobald das Rauschen die Datenverbindung stört und den
Verlust der Synchronisation der gesamten Nachricht bewirkt. Im Fall
einer Funkverbindung kann der Anteil durch das Rauschen bedingter
fehlerhafter Bits folglich einige Prozent erreichen.
-
Schließlich macht
es die Erkennung der Informationsdaten eines Nachrichtenendes erforderlich,
gleichzeitig Signaldaten zu empfangen, die es gestatten, die Daten
in der abgeschnittenen Nachricht „neu zu skalieren", was eine synchrone Übertragung
mit einem Synchronisationsmuster am Anfang der Nachricht a priori
ausschließt.
-
Die
vorliegende Erfindung ist darauf gerichtet, zumindest die zwei ersten
vorstehenden Probleme zu lösen
und die Erkennung eines Nachrichtenendes zu erleichtern.
-
Zu
diesem Zweck betrifft die Erfindung zunächst ein Verfahren zur Übertragung
digitaler Daten über
eine Übertragungsverbindung,
die einen Sender und einen Empfänger
miteinander verbindet, wobei ein Übertragungskanal in einen Informationsdatenkanal
und einen Synchronisationsdatenrahmen mit q Bits aufgeteilt ist, in dem der Sender
ein vorbestimmtes, im Empfänger
gespeichertes Synchronisationsmuster sendet, und im Empfänger der
empfangene Datenstrom mit dem gespeicherten Synchronisationsmuster
verglichen wird, um die Position des Synchronisationsdatenrahmens
im empfangenen Datenstrom zu bestimmen und daraus die Position des
Informationsdatenkanals herzuleiten, wobei das Verfahren gekennzeichnet
ist durch folgende Schritte beim Senden:
- – Senden
des Synchronisationsmusters mit einer vorbestimmten Schrittweite
von p Bits
und
beim
Empfang:
- – Extrahieren
der Gruppen von q aufeinander
folgenden Bits, die jeweils in eine Vielzahl von p Speicherregistern geschrieben werden,
aus dem Datenstrom, wobei die Gruppen von q Bits gegenseitig um ein Bit zueinander
versetzt sind,
- – Vornehmen
der Korrelation des Inhaltes jedes Registers und des gespeicherten
Synchronisationsmusters nach dem Empfang mehrerer Synchronisationsmuster
auf einer Reihe von Schrittweiten, und
- – Auswählen des
Inhaltes des Registers, das die beste der Korrelationen aufweist,
als Synchronisationsrahmen.
-
Somit
stellt sich der Empfänger
zum Empfang der Synchronisationsdaten auf die Gruppe ein, welche
die beste Korrelation aufweist. Da die Wahrscheinlichkeit eines
Auswahlfehlers in dem Maße
abnimmt, in dem die Größe der Gruppen
zunimmt, verfügt
man gewissermaßen über einen
logischen Integrator, der das Rauschen weitgehend beseitigt, und sobald
der Empfänger
synchronisiert ist, kann er die gespeicherten Informationsdatenbits
wiedergewinnen, um insbesondere ein Nachrichtenende wiederherzustellen.
-
Es
sei darauf hingewiesen, dass die EP-A-0 410 532 die Überabtastung
eines Signals eines Synchronisationsdatenträgers beim Senden und das Durchführen einer
erneuten Skalierung der Empfangstaktphase beim Empfangen durch Korrelation zwischen
einem Block empfangener (überabgetasteter)
Daten und einer Vielzahl homologer Synchronisationsdatenblöcke, die
im Empfänger
gespeichert sind, lehrt.
-
Kurzum,
es handelt sich um eine Bitsynchronisation durch Einflussnahme auf
die Empfangstaktphase, um die Wirkung der Laufzeitverzerrungen auszugleichen,
wobei diese Synchronisation in einem vorherigen Übertragungsschritt vor jedweder Übertragung
von Nutzdaten erfolgt. Es gibt daher zu einem vorgegebenen Zeitpunkt
nur einen Synchronisationskanal oder -rahmen oder nur einen Nutzdatenkanal,
und das der vorliegenden Anmeldung zugrunde liegende Problem der
Positionsbestimmung eines Synchronisationsrahmens, der (vorübergehend)
einen Übertragungskanal
mit einem Datenkanal teilt, wird nicht nur nicht erörtert, sondern
kann sich gar nicht erst stellen.
-
Die
Erfindung betrifft auch einen Empfänger zur Durchführung des
Empfangsteils des erfindungsgemäßen Verfahrens,
mit Vergleichseinrichtungen, die dazu eingerichtet sind, ein Synchronisationsbit-Muster,
das in Speichereinrichtungen des Empfängers gespeichert ist, mit
dem empfangenen Datenstrom zu vergleichen und infolgedessen Einrichtungen
zur Auswahl eines Synchronisationsrahmens von q aufeinander folgenden Bits zu steuern,
das sich mit einer Schrittweite von p Bits
wiederholt und in dem das Synchronisationsmuster übertragen
wird, wobei der Empfänger
dadurch gekennzeichnet, dass er Einrichtungen zur Extraktion von q Bits aus dem empfangenen
Datenstrom in aufeinander folgenden Schritten umfasst, die dazu
eingerichtet sind, p Register
entsprechend dem gegenseitigen Versatz um ein Bit zwischen den Registern
zu speisen, und dass die Vergleichseinrichtungen dazu eingerichtet
sind, Korrelationen zwischen dem Inhalt jedes Registers und dem
gespeicherten Synchronisationsmuster durchzuführen, um die Ergebnisse der
Korrelationen zu vergleichen und infolgedessen die Einrichtungen zur
Auswahl des Synchronisationsrahmens zu steuern.
-
Die
Erfindung wird durch die nachfolgende Beschreibung der bevorzugten
Ausführungsform
des Empfängers
zur Durchführung
des erfindungsgemäßen Verfahrens
unter Be zugnahme auf die beigefügte
Zeichnung besser verständlich.
Es zeigen:
-
1 eine
schematische Darstellung eines Funksenders für digitale Daten, der mit dem
erfindungsgemäßen Empfänger verbunden
ist,
-
2 das
zur Datenübertragung
verwendete Protokoll,
-
3 das
Verfahren zur Extraktion von Bits des Synchronisationsrahmens,
-
4 die
Synchronisationsschaltungen des Empfängers,
-
die 5 und 6 einen
Daten-Verwürfler und
einen Daten-Entwürfler
des Senders bzw. des Empfängers
und
-
7 ein
Ablaufdiagramm, das die Synchronisation des Entwürflers gegenüber dem
Verwürfler darstellt.
-
Der
digitale Funksender 1 ist über eine Funkverbindung 2 mit
dem Empfänger 3 verbunden.
In diesem Beispiel sendet der Sender 1 Nachrichten, die
in einen Kanal 21 zur Übertragung
von Informationen übertragen
werden, der die Verbindung 2 im Time-Sharing mit einem
Synchronisationsrahmen 22 nutzt. Die Zeit t ist in den 2 und 3 an
der Abszisse angetragen. Der Synchronisationsrahmen 22 dient
dazu, Muster mit s Synchronisationsbits
zu übertragen,
die vom Empfänger 3 verwendet
werden, um sich logisch zu synchronisieren, d. h. im empfangenen
Bitstrom die Position des Synchronisationsrahmens 22 zu
kennzeichnen, um daraus die Position des Informationskanals 21 abzuleiten
und die Bits der Nachricht zu verarbeiten.
-
Der
Synchronisationsrahmen 22, der q Bit-Positionen
aufweist, wird mit einer Schrittweite P von p über
die Verbindung 2 übertragenen
Bits zyklisch geöffnet,
d. h. dass er zeitweise mit dem Kanal 21 überlagert
wird.
-
Das
Senden von aufeinander folgenden Bits des Synchronisationsmusters m wiederholt sich in den aufeinander
folgenden Rahmen 22 ständig.
Im Beispiel der 2, worin q = 3 Bits und s =
4 Bits ist, benötigt
das Muster m für seine
vollständige Übertragung
zwei Rahmen 22, wobei die vier dargestellten Rahmen 22 drei
Muster m1, m2, m3 übertragen.
-
Um
die Position des Rahmens 22 im empfangenen Datenstrom zu
bestimmen, führt
der Empfänger 3 sozusagen
ein mehrfaches oder gleitendes Abtasten der Daten mit der Wiederholungsschrittweite
P durch, indem er jedes Mal q Bits
pro Schrittweite P entnimmt, wie dies nachfolgend erläutert wird.
-
Dazu
umfasst der Empfänger 3 eine
Vielzahl 41 von p Speicherregistern 411 , ..., 41i ,
..., 41p (3 und 4),
hier Register mit Versetzung sowie mit seriellem Eingang und mit
parallelen Ausgängen,
die jeweils über
eine Reihe von aufeinander folgenden Schrittweiten P die Gruppen
mit q Bits, die gegenseitig
um ein Bit zueinander versetzt sind, in aufeinander folgenden Registern 411 bis 41p speichern.
-
Das
Abtasten eines der Register 41 und eines einzigen, zu identifizierenden
Registers ist damit sicher phasengleich mit dem Empfang des Synchronisationsrahmens 22,
während
die anderen Register 41 Versetzungen aufweisen, die proportional
zum Abstand ihres Ranges i gegenüber dem
des phasengleichen Registers 41 zunehmen.
-
3 gibt
diese Situation wieder und stellt über eine Reihe von Abschnitten
den Inhalt jedes der Register 41 hinsichtlich der Bits
des vom Empfänger 3 gemäß 2 empfangenen
Stroms dar. Der Rang r der
Register ist an der Ordinate angetragen.
-
Die
Bits des Musters m, von dem
hier angenommen wird, dass es aus der Folge von vier Bits, d. h.
0110, gebildet ist, werden in die Rahmen 22 und an die
Abtast-Positionen
der verschiedenen Register 41 übertragen. Die Bits des Informationskanals 21,
die im wesentlichen mit der übertragenen
Nachricht variabel sind, sind mit dem Buchstaben X dargestellt.
-
Im
Falle der 3 ist das Abtasten des Registers 413 phasengleich mit dem Empfang des Synchronisationsrahmens 22,
so dass sein Inhalt exakt die Folge der drei dargestellten Muster
m1–m3
wiedergibt.
-
Es
ist festzustellen, dass auch andere Register 41 gegebenenfalls über die
in diesem Beispiel auf vier begrenzte Anzahl von Schrittweiten P
die gleiche Folge von drei Mustern m aufweisen
könnten.
Dies ist z. B. beim Register 412 der
Fall, wenn man davon ausgeht, dass die vier Bits X vor jedem Abtasten
jeweils die Werte 1, 1, 0, 0 aufweisen, die oben in Klammern angegeben
sind. Die entsprechende Wahrscheinlichkeit beträgt 1/24 =
1/16, wobei eine zufällige
Verteilung der Werte der Bits X der Nachricht im Kanal 21 angenommen
wird.
-
Diese
Wahrscheinlichkeit von Fehlern oder Mehrdeutigkeiten kann durch
eine Erhöhung
der Größe s des Musters unter jeden
gewünschten Schwellwert
verringert werden.
-
Zum
gleichen Zweck kann sich die Analyse des Inhaltes der Register 41 auf
eine erhöhte
Anzahl von m Mustern beziehen,
d. h. dass man eine Bestimmung der Korrelation zwischen den Inhalten
der Register 41 und einer durch Duplikation des Referenzmusters m gebildeten Folge durchführt, die
im Empfänger 3 gespeichert
ist, bei der Herstellung oder zumindest vor der Verarbeitung durchführt. Die
Folge, die aus aufeinander folgenden Bereichen erkannter Muster
oder gegebenenfalls quasi erkannter Muster, wie nachfolgend erläutert, oder
nicht erkannter Muster gebildet ist, gestattet es somit, eine statistisch genaue
Korrelationsmessung gegenüber
der Referenzfolge durchzuführen.
-
Um
sich noch besser des Einflusses des Rauschens zu entledigen, das
die Funkverbindung 2 stört
und insbesondere fehlerhafte Bits in den empfangenen Mustern m hervorruft, wird eine Korrelation vorgenommen,
welche die zuvor angesprochenen Quasi-Erkennungen des Musters berücksichtigt. Dazu
wird eine Korrelation zwischen dem Inhalt jedes Registers 41 nach
Empfang mehrerer Synchronisationsmuster m über eine
Reihe von Schritten P und dem gleichen Referenz-Synchronisationsmuster m durchgeführt.
-
Somit
würde,
um wieder auf das Beispiel von 3 zurückzukommen,
eine Fehlerquote von einem Bit von vier, also eine sehr hohe Fehlerquote, die
z. B. das erste Bit (0) jedes Musters m1–m3 betrifft, im Hinblick auf die
Register 412 und 413 den Anfang der Muster m1 und m2 (Positionen
E1, E2) gleichzeitig in den Registern 412 und 413 und den Anfang des Musters m3 ausschließlich im
Register 413 (E3) verfälschen.
Somit ist ersichtlich, dass die Wahrscheinlichkeit, an Stelle des
Registers 413 fälschlicherweise das Register 412 zu wählen, gering bleibt, da die
Fehler den Inhalt dieser beiden Register im wesentlichen in gleichem
Maße betreffen.
Tatsächlich
weist das Register 412 selbst in
Abwesenheit eines Rauschens durchschnittlich 2 Bits X von 4 dargestellten
Bits, die nicht den gewünschten
Wert für
das Muster m haben, und zudem
2 fehlerhafte Bits des Musters m auf,
die durch das Rauschen bedingt sind. Das Register 413 umfasst nur 3 fehlerhafte Bits, die durch
das Rauschen bedingt sind, und weist damit eine bessere Korrelation
mit einer Folge von drei Referenzmustern m auf.
-
Insbesondere
beruht ein Vorteil der Bestimmung der jeweiligen Korrelation jedes
Bereiches des Registers 41 gegenüber einem einfachen Vergleich, der
ein „binäres" Ergebnis, d. h. Übereinstimmung oder
keine Übereinstimmung
des Referenzmusters m mit dem
Inhalt aufeinander folgender Bereiche (m1–m3) der Register 41,
liefert, auf folgender Tatsache:
-
Um
wieder das vorstehende Beispiel des Rauschens aufzugreifen, besteht
die Gefahr, dass das Muster m3 im Register 412 erkannt
wird, wenn die 2 betreffenden Bits X (das dritte und vierte) auf
0 stehen, was einer Wahrscheinlichkeit von ¼ entspricht, während das
Muster m durch einen strengen Vergleich in keiner der drei Positionen
m1–m3
im Register 413 erkannt würde. Bei
einem strengen Vergleich jedes Bereiches wäre das Risiko, fälschlicherweise
das Register 412 zu wählen, daher
höher.
-
Im
Gegensatz dazu erkennt man bei der Korrelationsbestimmung jedes
Bereiches die Ähnlichkeiten
zwischen dem Inhalt der Register 41 und dem erwarteten
Referenzmuster m1–m3,
und man gewichtet das Ergebnis der jeweiligen Korrelation zwischen jedem
Bereich eines Registers 41 und dem Referenzmuster m als Umkehrfunktion der Anzahl
der Unpaarigkeiten, die im betreffenden Bereich festgestellt wurden,
um anschließend
jedem Register 41 einen gewichteten Gesamtwert der Korrelationsbestimmung
zuzuweisen.
-
Diese
Korrelation kann das Prinzip des oben dargelegten gleitenden Abtastens
wieder aufnehmen, das diesmal auf den Inhalt jedes Registers 41 angewandt
wird, wie dies nachfolgend unter Bezugnahme auf 4,
welche die Synchronisationslogik des Empfängers 3 schematisch
darstellt, erläutert wird.
-
Eine
Funkempfangsschaltung 37 speist die Register 41 unter
der Steuerung eines Abtast-Demultiplexers 42. Jedes Bit
des Eingangsstroms wird an alle Register 41 angelegt, aber
nur q = 3 Register 41, um
das Beispiel aus 3 wieder aufzugreifen, von benachbarten
Rängen
berücksichtigen
dieses. Jedes Register 41i wird
an seinem Taktgebereingang über eine
besondere ODER-Schaltung 43i gesteuert,
welche die Ausgänge
der Ränge
i, i + 1 und i + 2 des Demultiplexers 42 empfängt. Ein
Taktgeber 50, der in bekannter Weise phasen- und frequenzbezogen
auf der Frequenz der Bits des empfangenen Stroms durch Er kennung
ihrer Übergänge angesteuert
wird, liefert ein Taktsignal H3, das einen Zähler 44 mit p Zuständen, der den Demultiplexer 42 steuert,
vorwärts
zählen
lässt.
Das Taktsignal H3 wird auch an einen Eingang zur Hemmung des Demultiplexers 42 angelegt,
wodurch der Ausgang jeder ODER-Schaltung 43i hier q = 3 Vorwärtszählimpulse des zugeordneten
Registers 41i während
dreier elementarer, aufeinanderfolgender Bit-Empfangsperioden durch
die Schaltung 37 aufweist. Somit wird das erste vom Empfänger 3 empfangene
Bit in den q = 3 Registern 41 mit
entsprechenden Rängen
i, i + 1, i + 2, das zweite Bit in den Registern 41 mit
den Rängen
i + 1, i + 2, i + 3, usw. gespeichert.
-
Um
die Bestimmung der Korrelation CO-Ri des
Inhaltes eines Registers 41i (i
= 1) durchzuführen,
geht ein Speicher 55, der das Muster m enthält, die
Eingänge
des Komparators 56i an, der über seine s = 4 anderen Eingänge mit
den s = 4 Ausgängen des Vierfach-Abtastmultiplexers 52i verbunden ist, welcher an seinem Eingang
mit den Ausgängen
des Registers 41i verbunden
ist.
-
Der
Zähler 54i , der vom Taktgeber 50 gesteuert
wird, lässt
den Multiplexer 52i eine Folge
von Bereichen von s Bits des
Registers 41i abtasten, wobei jedes
Mal eine Versetzung um ein Bit erfolgt. Für jede von dem Komparator 56i analysierte Bereichsposition befiehlt
der Taktgeber 50 eine Speicherung der Fehlerzahl in einem
Speicher 57i . Am Ende der Analyse
des Inhaltes im betreffenden Register 41i liest eine
arithmetische Schaltung 58i den
Speicher 57i und berechnet die
allge meine Korrelation CORi, wie dies nachfolgend
näher erläutert wird.
-
Die
obigen Vorgänge
werden für
alle Register 41 nach Empfang von in diesem Beispiel etwa 2000
Bit durchgeführt.
Es versteht sich, dass die Register 41 praktischerweise
ein einziger Speicher sein können,
der einer einzigen Gruppe von Schaltungen 52, 54, 56–58 zur
Extraktion von q Bits und von Schaltungen 52i , 54i , 56i –58i zur Korrelationsberechnung zugeordnet
ist.
-
Eine
arithmetische Schaltung 59 vergleicht die Korrelationen
CORi der verschiedenen Register 41i und bestimmt die beste Korrelation,
wodurch der Rang i des Registers 41i gewählt werden kann, der am wahrscheinlichsten
eine Versetzung von Null gegenüber
dem Synchronisationsrahmen 2 aufweist.
-
Auf
diese Weise bestimmen die Schaltungen 56, 57, 58, 59,
die von den Schaltungen 52, 54 zur Extraktion
von q Bits aufeinander folgender
Schrittweiten P des empfangenen Stroms versorgt werden, Korrelationen
zwischen dem Inhalt jedes Registers 41i und
dem Synchronisationsmuster m, das im Speicher 55 gespeichert
ist.
-
Die
Schaltung 59 legt anschließend die Zahl i an die Adresseingänge eines Multiplexers 45 an, dessen
Dateneingänge
jeweils mit dem ersten Ausgang jedes Registers 41i verbunden
sind und der somit die Bits des Synchronisationsrahmens 22 auswählt und
wiederherstellt.
-
Ferner
gestattet es der Vergleich der besten Korrelation CORi mit
ihrem theoretischen Maximum, die Fehlerquo te der Verbindung 2 zu
bestimmen und daraus Wahrscheinlichkeiten dafür abzuleiten, dass eine im
Kanal 21 empfangene Nachricht unverständlich ist oder, noch schlimmer,
so verstanden wird, dass sie eine andere Bedeutung als die gesendete Nachricht
hat.
-
Der
gewichtete Wert CORi, der die Gesamtkorrelation
bezüglich
des Inhaltes jedes Registers 41i darstellt,
kann einfach die Summe der Korrelationswerte jedes Bereiches sein
und wird z. B. durch die Fehlerzahl ausgedrückt; er kann aber auch die
relativen Positionen der nacheinander analysierten Bereiche jedes
Registers 41 berücksichtigen.
Tatsächlich können zwei
Bereiche, die sich teilweise überdecken, prinzipiell
nicht beide eine korrekte Skalierung oder eine fehlende Abweichung
gegenüber
dem gesendeten Muster m aufweisen.
Daher könnte
die Bestimmung der Korrelation des Inhaltes eines Registers 41 mit
einer Folge von Referenzmustern m,
die ausgehend vom Speicher 55 dupliziert werden, gleichzeitig einen
Block von mehreren benachbarten Bereichen betreffen, die sogar den
gesamten Inhalt des Registers 41 darstellen können, d.
h. benachbarte Bereiche, die also untereinander eine realistische
Korrelation von Relativpositionen aufweisen.
-
Eine
Anzahl s – 1
von Versetzungen der analysierten Blöcke um jedes Mal eine Position
würde es anschließend ermöglichen,
den Block oder die Versetzungsposition des Multiplexers 52i auszuwählen, der/die die beste allgemeine
Korrelation für
den Inhalt des betreffenden Registers 41 ergibt.
-
Im
vorliegenden Beispiel werden die im Kanal 21 übertragenen
Nachrichten beim Senden durch einen Verwürfler 11 des Senders 1 verwürfelt (5). Der
Verwürfler 11 ist
in bekannter Weise aus einem Register 12 mit Versetzung
und aus Exklusiv-ODER-Schaltungen 13 zur Schleifenverbindung gewisser
Kombinationen von vorläufigen
Ausgängen des
Registers 12 mit dessen vorläufigen Eingängen gebildet. Das Register 12 geht
von einem anfänglichen
Zustand aus, in den es von parallelen Eingängen gebracht werden kann,
die von einem seriellen/parallelen Register 15 zum Laden
des anfänglichen
Zustands angegangen werden. Nach Empfang eines Taktsignals H1 nimmt
das Register 12 eine vorbestimmte Folge von Zuständen an,
bevor es für
einen erneuten Zyklus wieder in seinen anfänglichen Zustand übergeht.
-
Abhängig von
den Schleifenverbindungen durch die Exklusiv-ODER-Schaltungen 13,
die einen Verwürfelungscode
bilden, liefert das Register 12 über einen Ausgang 14 eine
pseudo-zufällige
Sequenz von Bits, die an eine Exklusiv-ODER-Schaltung 16 angelegt
werden, die auch die Bits der zu übertragenden Nachricht M empfängt, die
von einer Schaltung 18 stammen. Der im Kanal 21 gesendete Bitstrom
wird auf diese Weise verwürfelt
und über eine
Funkschaltung 17 gesendet.
-
Der
Empfänger 3 (6)
umfasst einen Entwürfler 31,
der hier die gleiche Struktur wie der Verwürfler 11 aufweist,
mit Schaltungen 32–36,
die jeweils identisch zu den Schaltungen 12–16 sind.
Die Funkempfangsschaltung 37 empfängt den gesendeten Datenstrom
und legt ihn an die Schaltung 36 an, die einen entwürfelten
Bitstrom der Nachricht liefert.
-
Der
Entwürfler 31 wird
am Taktgebereingang H3 (Schaltung 60) und am Ausgang (Schaltung 61, die
den Kanal 21 wiederherstellt) durch die Schaltung 59 während der s = 3 Empfangsperioden der
Bits des Synchronisationsrahmens 22 inhibiert, die gemäß dem Rang i (hier i = 3) des Registers 41,
das die Bits des Rahmens 22 empfängt, gekennzeichnet sind.
-
Ferner
werden die Positionen der ihrerseits ebenfalls dreifach vorhandenen
Bits des Datenkanals 21 in den Registern 41i , die von 413 verschieden sind,
durch die Schaltung 59 bestimmt. Es genügt beispielsweise, wie dies 3 zeigt, q = 3 Bits X des Registers 416 zu lesen, die nacheinander empfangen wurden,
dann ebenso mit dem Register 416+q ,
z. B. 419 usw., zu verfahren (mit
gegebenenfalls endgültiger
Einstellung, wenn p – q
nicht ein Mehrfaches von q = 3 ist), um die empfangenen Daten im
Kanal 21 mit p – q
Bits in Schrittweiten P vor der zuvor erläuterten, logischen Synchronisation
des Empfängers 3 wiederherzustellen.
Auf diese Weise kann man ein Nachrichtenende wiederherstellen.
-
Es
versteht sich, dass die aufeinanderfolgenden Bits des Synchronisationsrahmens 22 allgemein auch
innerhalb der Schrittweite P hätten
voneinander getrennt werden können,
und zwar in dem Maße,
in dem ihre relativen Positionen bestimmt bleiben und der Empfänger 3 deren
Abtastung im Takt ihrer jeweiligen Sendevorgänge durchführen kann. In einem besonderen
Fall kann sogar nur ein einziges Synchronisationsbit (s = 1) pro
Schrittweite P vorliegen.
-
Die
Synchronisation des Entwürflers 31 gegenüber dem
Verwürfler 11 wird
durchgeführt,
indem dem gesendeten Synchronisationsmuster m im Rahmen 22 eine Skalierungszahl
für die
Daten der im Kanal 21 gesendeten Nachricht zugewiesen wird,
die sich auf den Zustand des Registers 12 oder den Darstellungsrahmen
der Daten zum Zeitpunkt des Sendens bezieht.
-
Diese
Skalierungszahl, die im Rahmen 22 kontinuierlich gesendet
und jedes Mal aktualisiert wird, zeigt den Zustand jeder Stufe des
Registers 12 an und gestattet es dem Entwürfelungsregister 32, denselben
Zustand anzunehmen, d. h. synchron zum Verwürfler 11 zu sein und
zu bleiben.
-
Ferner
wird auch der Verwürfler 11,
der über mehrere
mögliche
Verwürfelungscodes
verfügt,
im Rahmen 22 der Daten gesendet, die den verwendeten Verwürfelungscode,
d. h. sogar den zu verwendenden Entwürfelungscode enthalten, der
komplementär
zum Verwürfelungscode
ist.
-
Bei
diesem Beispiel werden die Informationen, die den Entwürfelungscode
und den Zustand des Verwürflers 11 anzeigen,
nicht in Form einer direkten Darstellung gesendet; es handelt sich
sogar für
jede Information um eine Adresse einer Tabelle 62, die
eine bestimmte Anzahl möglicher
Zustände des
Verwürflers 11 und
von Entwürfelungscodes
enthält.
-
Bei
diesem Beispiel einer Exklusiv-ODER-Verwürfelung sind die Entwürfelungs-
und komplementären
Verwürfelungscodes
identisch, d. h. die Tabellen der Zustände und der Codes des Verwürflers 11 sind
auch die Tabellen der Zustände
und der entsprechenden Codes, die der Entwürfler 31 übernehmen
muss. Beim Empfang dieser Adressen lädt die Tabelle 62 durch
das Register 35 im angezeigten Zustand den Entwürfler 31, sobald der
Empfänger 3 auf
die Muster m synchronisiert
ist, und legt seinen Entwürfelungscode
fest. Die Bits eines Nachrichtenendes können die gleiche Verarbeitung
erfahren und somit verarbeitbar sein.
-
Das
Ablaufdiagramm der 7 zeigt das erfindungsgemäße Verfahren.
-
In
einem Schritt 71 werden etwa 2 kBit in den Registern 41 gespeichert,
und die logische Synchronisationssuche, d. h. die Bestimmung der
Position des Synchronisationsrahmens 22, erfolgt in einem Schritt 72.
Gemäß dem Ergebnis
der Korrelationen wird die Synchronisation in einem Schritt 73 als
erfolgt betrachtet, wenn die Anwendung des Korrelationsmechanismus
es gestattet, ein Register 41i als das
zu bezeichnen, das die Bits des Synchronisationsrahmens 22 enthält. Trifft
dies nicht zu, nimmt man durch einen Schritt 74 zum Anzeigen
einer Anomalie das Auffüllen
der Register 41 mittels neuer Schritte 71–73 vor.
Trifft es aber doch zu, sucht man in einem Schritt 75 die „Code"-Synchronisation
des Entwürflers 31.
Wenn die Anwendung des Korrelationsmechanismus die Erkennung eines
Entwürflungscodes
nicht zulässt
und die „Code"-Synchronisation
somit nicht erfolgt ist, geht man über einen Schritt 77 zum
Anzeigen einer Anomalie wieder zum anfänglichen Schritt 71 zurück. Andernfalls sucht
man, wie für
den Code, in einem Schritt 78 die Zustandssynchronisation
des Entwürflers 31.
Im negativen Fall, d. h. wenn die Anwendung des Kor relationsmechanismus
es in einem Schritt 79 nicht gestattet, einen Zustand des
Entwürflers
zu erkennen, geht man zu einem Schritt 80 zur Anzeige einer
Anomalie über,
um wieder zum anfänglichen
Schritt 71 zurückzukehren.
Andernfalls geht man zum letzten Schritt 81 zur Übertragung
der Daten des Datenkanals 21 an eine externe Schaltung
zur Verarbeitung der Daten über
und kehrt wieder zum Schritt 78 zurück.