DE69624332T2

DE69624332T2 - Puls-breite modulierter konverter für solenoid-treiber

Info

Publication number: DE69624332T2
Application number: DE69624332T
Authority: DE
Inventors: B. Adamec; J. Columbus; A. Gosse; J. Johnston; V. Leone; Francesco Servidone
Original assignee: United Technologies Corp
Current assignee: RTX Corp
Priority date: 1995-07-26
Filing date: 1996-07-22
Publication date: 2003-06-18
Anticipated expiration: 2016-07-23
Also published as: JP3871223B2; DE69624332D1; EP0783760B1; WO1997005637A1; US5621603A; RU2157571C2; EP0783760A1; CA2200699A1; JPH10507595A

Description

Die Erfindung betrifft elektronische Treiberschaltkreise für Solenoide und insbesondere elektronische Treiberschaltkreise, die ein Pulsbreitenmodulationsverfahren verwenden.
Ein Solenoid ist ein elektromechanisches Bauteil, das ein elektrisches Signal, das in die Drahtspule des Solenoids eingespeist wird, in eine korrespondierende mechanische Bewegung eines metallischen Bauteils, wie ein Stab, das innerhalb der Spule angebracht ist, wandelt oder verändert. Der elektrische Strom, der durch die Drahtspule fließt, erzeugt ein magnetisches Feld, welches das metallische Bauteil entweder anzieht oder abstößt. Das metallische Bauteil ist typischer Weise mit einem mechanischen Bauteil, wie ein Aktuator, verbunden, das mit dem metallischen Bauteil des Solenoids zusammen durch das magnetische Feld bewegt wird.
Solenoide werden in einer Vielzahl an kommerziellen und militärischen Vorrichtungen verwendet. Zum Beispiel werden Solenoide in Flugzeugen verwendet, um verschiedene mechanische Vorrichtungen und Variablen zu steuern.
Zum Treiben oder Steuern der Solenoidspule werden eine Vielzahl an elektronischen Schaltkreisen verwendet. Siehe beispielsweise U.S. Patente 4381532, 4546403, 4556926, 4764840, 4949215 und 5345181. Ein typischer Schaltkreis umfasst ein Solenoid, das seriell an eine Versorgungsspannung, einen Transistor und einen Messwiderstand ("sense resistor") angeschlossen ist. Die Spannung entlang dem Messwiderstand ist bezeichnend für Strom, der durch die Solenoidspule fließt. Normaler Weise ist es notwendig, den Strom, der durch das Solenoid fließt, zu steuern, so dass er einen bestimmten Wert nicht übersteigt, da ansonsten das Solenoid eine Fehlfunktion aufweist.
Die Spannung entlang dem Messwiderstand wird typischer Weise in den einen Eingang eines Komparators eingespeist, in den anderen Eingang wird eine Referenzspannung eingespeist. Wenn die Spannung des Messwiderstands die Referenzspannung übersteigt, schaltet der Komparatorausgang oder ändert seinen Zustand. Weitere Signalprozessierungsschaltung stromabwärts des Komparators steuert das Schalten des Transistors in Serie mit dem Solenoid zu seinem Aus-Zustand. Dies verhindert eine Überstrom-Bedingung in der Soleniodspule.
Demnach ist es eine Hauptaufgabe der gegenwärtigen Erfindung, einen elektronischen Treiber OR Steuerschaltung für ein Solenoid bereitzustellen, wobei die Schaltung ein Puls-Breite moduliertes Schema verwendet.
Es ist eine allgemeine Aufgabe der gegenwärtigen Erfindung, den elektrischen Strom, der durch eine Solenoidspule fließt, auf einen vorbestimmten Maximalwert zu beschränken, der die Funktionsfähigkeit des Solenoids gewährleistet.
Es ist eine weitere Aufgabe der gegenwärtigen Erfindung, einen Zustand einer offenen Spule ("open coil condition") des Solenoids zu messen.
Es ist eine noch andere Aufgabe der gegenwärtigen Erfindung, ein Puls-Breite moduliertes Schema zum Treiben eines Solenoids zu verwenden, so dass das Schema in sich wiederholenden Zeitperioden oder Fenstern abläuft, wobei an die Solenoidspule für einen Bereich jedes Fensters ein Strom angelegt ist, egal ob oder ob nicht eine Überstrombedingung im Solenoid auftritt.
Die oben genannten und andere Aufgaben und Vorteile der Erfindung werden offensichtlich werden, wenn die folgende Beschreibung in Zusammenhang mit den beigefügten Zeichnungen gelesen wird.

ZUSAMMENFASSUNG DER ERFINDUNG

Um die Defizite nach dem Stand der Technik zu überwinden und um die oben erwähnten Aufgaben zu lösen, haben die Anmelder eine Puls-Breite modulierte elektronische Treiberschaltung für ein Solenoid zur Verfügung gestellt.
In einer bevorzugten Ausführungsform ist die Drahtspule des Solenoids in Serie an eine Spannungsquelle, einen ersten Transistor und einen ersten Messwiderstand angeschlossen. Der erste Transistor und der erste Messwiderstand sind an die niedrige Seite ("low side") der Solenoidspule angeschlossen. Ein zweiter Transistor und ein zweiter Messwiderstand sind zusammen mit einem entsprechenden Solenoid-Überstromschaltkreis an die hohe Seite der Solenoidspule angeschlossen. Der Strom durch die Solenoidspule wird als korrespondierende Spannung entlang dem ersten Messwiderstand gemessen. Ein Komparator vergleicht diese Spannung mit einer Referenzspannung, deren Wert eine Überstrombedingung im Solenoid anzeigt. Wenn die Spannung entlang dem Messwiderstand die Referenzspannung übersteigt, besteht eine Solenoid-Überstrombedingung. Der erste Transistor wird dann ausgeschaltet, wobei die Spannungsversorgung vom Solenoid entfernt wird, bis der Solenoidstrom unter den Überstromlevel fällt.
Es wird ein sich wiederholendes periodisches Zeitfensterschema verwendet, worin das Solenoid immer während der ersten 25 Prozent der Fensterperiode mit Spannung versorgt wird, egal, ob eine Überstrombedingung besteht oder nicht. Während der letzten 75 Prozent der Fensterperiode wird die Spannung an das Solenoid angelegt, wenn während der vorangegangenen Fensterperiode keine Überstrombedingung existiert hat. Andererseits wird die Spannung nicht angelegt, wenn während der vorangegangenen Fensterperiode eine Überstrombedingung existiert hat. Nahe dem Ende einer vorbestimmten Anzahl von Fensterperioden wird die Spannung für eine bestimmte Zeit nicht an das Solenoid angelegt und es wird untersucht, ob eine offene Solenoidspule vorliegt. Diese Untersuchung wird durchgeführt, indem eine Spannung an einem Ende der Solenoidspule mit einer Referenzspannung verglichen wird, die eine offene Spulenbedingung ("open-coil condition") anzeigt. Wenn eine offene Spulenbedingung vorliegt, schaltet die Ausgabe eines Komparators seinen Zustand und nachfolgende Signalprozessierungsschaltung verhindert, dass weiterer Strom an die Solenoidspule angelegt wird. Weiterhin wird zu einem zufälligen Zeitpunkt während einem Anlegen der Spannung an die Solenoidspule eine Untersuchung bezüglich geeigneter Solenoidspannung durchgeführt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die einzelne Figur zeigt einen schematischen Schaltplan von elektronischer Treiberschaltung, die einen Puls-Breite moduliertes Schema zur Steuerung des Stroms durch ein Solenoid gemäß der gegenwärtigen Erfindung implementiert.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Unter Bezugnahme auf die einzelne Figur wird eine bevorzugte Ausführungsform eines elektronischen Treiberschaltkreises für ein Solenoid gemäß der gegenwärtigen Erfindung gezeigt und allgemein durch Bezugszeichen 100 angegeben. Die Solenoidspule 104 ist seriell mit einer Spannungsquelle 108, einem ersten Transistor 112 und einem ersten Messwiderstand 116 verbunden. Die Spannung entlang dem Messwiderstand 116 zeigt den Strom durch das Solenoid 104 an. Diese Spannung wird einem Komparator 120 eingespeist, der die Spannung mit einer Referenzspannung vergleicht und es besteht eine Überstrombedingung, wenn die Spannung entlang dem Messwiderstand 116 die Referenzspannung übersteigt. Die Ausgabe des Komparators 120 wird dann einer nachfolgenden Signalprozessierungsschaltung innerhalb einer integrierten Schaltung 124 mit Gatteranordnung bereitgestellt. Diese Gatteranordnungsschaltung schaltet den ersten Transistor 112 aus, wobei jeglicher Stromfluss durch das Solenoid 104 verhindert wird.
Der erste Transistor 112 weist ein Paar an Ausgabeterminals ("output terminal") auf, eines davon ist an das niedrige Ende OR Seite der Solenoidspule 104 angeschlossen, während das andere Ausgabeterminal auf eine Seite des ersten Messwiderstands 116 angeschlossen ist. Die andere Seite des ersten Messwiderstands 116 ist an elektrische Erde angeschlossen. Das obere Ende von Solenoid 104 schließt an ein Ausgabeterminal aus einem Paar an Ausgabeterminals eines zweiten Transistors 128 an, wobei das andere Ausgabeterminal von Transistor 128 an einen zweiten Messwiderstand 132 angeschlossen ist. Die obere Seite des zweiten Messwiderstands 132 ist an die Spannungsversorgung 108 angeschlossen. Ein Gatterterminal des zweiten Transistors 128 ist zusammen mit beiden Seiten des zweiten Messwiderstands 132 an die Solenoidschnittstellenschaltung 136 der hohen Seite ("high side") angeschlossen, die in einer integrierten Schaltung 140 der Solenoidschnittstelle angebracht ist. Die Schnittstellenschaltung 136 der hohen Seite ist auch an die Steuerschaltung 144 der hohen Seite angeschlossen, die innerhalb der Gatteranordnung 124 angebracht ist. Sowohl die Schnittstellenschaltung 136 der hohen Seite als auch die Steuerschaltung 144 der hohen Seite werde nachfolgend in größerem Detail beschrieben.
Die obere Seite des Solenoids 104 ist auch seriell an ein Paar Widerstände 148, 152 angeschlossen. Der Mittelpunkt der zwei Widerstände 148, 152 ist an ein Eingang eines Multiplexers 156 innerhalb der Solenoidschnittstellenschaltung 140 angeschlossen. Weiterhin ist das niedrige Ende des Solenoids 104 an eine ähnliche serielle Verbindung eines Paar an Widerständen 160, 164 angeschlossen. Der Mittelpunkt zwischen diesen beiden Widerständen 160, 164 ist an einen zweiten Eingang des Multiplexers 156 angeschlossen. Die beiden Widerstandnetzwerke 148, 152, 160, 164, das Solenoid 104, die beiden Transistoren 112, 128, die beiden Messwiderstände 116, 132 und die Spannungsquelle 108 können extern von der Solenoidschnittstellenschaltung 140 angebracht sein. Weiterhin kann die Solenoidschnittstellenschaltung 140 auf einer integrierten Schaltung angebracht sein, die von der integrierten Schaltung 124 der Gatteranordnung getrennt ist. Jedoch ist zu beachten, dass die Anordnung aller Komponenten, die in der Figur dargestellt sind, in einer OR mehr integrierten Schaltungen lediglich ein Beispiel darstellt.
Die Größe der Spannung am Knotenpunkt OR Anschlusspunkt zwischen einem der Ausgabeterminals des ersten Transistors 112 und des ersten Messwiderstands 116 ist proportional zur Menge an elektrischem Strom durch die Solenoidspule 104. Diese Spannung wird dem invertierenden Eingang eines Operationsverstärkers bereitgestellt, der als Komparator 120 konfiguriert ist. Der nicht-invertierende Eingang des Komparators 120 weist eine feste daran anliegende Referenzspannung von einem Widerstandtrennnetzwerk auf, das aus einem Paar an Widerständen 168, 172 besteht. Die Referenzspannung bezeichnet eine Überstrombedingung durch die Solenoidspule 104. Ein Widerstand 176 ist zwischen dem nicht-invertierenden Eingang des Komparators 120 und dem Ausgang des Komparators 120 Angeschlossen: Weiterhin ist ein Pull-Up Widerstand 180 an den Komparatorausgang angeschlossen.
Solange der Strom durch das Solenoid 104 unterhalb seinem Überstromlevel bleibt, übersteigt die Spannung am nicht-invertierenden Eingang des Komparators 120 die Spannung am invertierenden Eingang des Komparators 120 und die Ausgabe des Komparators 120 ist ein logisches HI. Andererseits, wenn eine Überstrombedingung auftritt, übersteigt die Spannung am invertierenden Eingang die Spannung an dem nicht-invertierenden Eingang und die Komparatorausgabe wird auf ihren logischen LO Zustand schalten.
Die Ausgabe des Komparators 120 auf einer Signalleitung 184 wird in eine Filterschaltung 188 innerhalb der Gatteranordnung 124 gegeben. Der Filter 188 implementiert eine Hysteresefunktion, indem er fordert, dass das Ausgabesignal 184 des Komparators für eine vorbestimmte Anzahl an Uhrzyklen in einem seiner zwei logischen Zustände verbleibt. Um dies zu erreichen wird ein Uhrsignal von etwa 1,25 MHz ("CLK") an die Filterschaltung 188 angelegt. Die entsprechende Zeitperiode jedes Uhrsignalpulses beträgt etwa 0,8 Mikrosekunden. In einer beispielhaften Ausführungsform muss der Ausgabezustand des Komparators für mindestens drei Uhrzyklen OR 2,4 Mikrosekunden gleich bleiben, damit der Filter 188 zuerst in Betracht zieht, den neuen logischen Zustand durch den Filterausgang auf eine Signalleitung 192 laufen zu lassen. Sodann, wenn das Ausgabesignal 184 des Komparators im selben logischen Zustand für weitere zwei Uhrzyklen OR 1,6 Mikrosekunden (insgesamt 4,0 Mikrosekunden) verbleibt, läuft der neue logische Zustand des Komparatoräusgangs durch die Filterschaltung 188 auf den Filterausgang auf die Signalleitung 192. Somit implementier die Filterschaltung 188 ein Hystereseband von etwa zwei Uhrzyklen OR 1,6 Mikrosekunden.
In einer bevorzugten Ausführungsform ist der Filter 188 ein "Ein-Wege-Filter", in dem das Hystereseband nur implementiert ist, wenn der logische Zustand des Ausgangssignals 184 des Komparators anzeigt, dass Strom durch das Solenoid 104 fließt, und dann schaltet der logische Zustand auf eine Überstrombedingung. Das heißt, dass das Hystereseband, das durch den Filter 188 implementiert wird, nur während Überstrombedingungen betrieben werden kann. Es kann nicht betrieben werden, wenn erstens kein Strom durch das Solenoid 104 fließt und zweitens dann Strom durch das Solenoid 104 fließt, so dass die Ausgabe des Komparators 120 von einem logischen LO auf ein logisches HI schaltet. Eine derartige Änderung des logischen Zustands wird direkt durch die Filterschaltung 188 zur Filterausgabeleitung 192 laufen. Jedoch ist zu beachten, dass der Filter 188 als "Zwei-Weg-Filter" implementiert werden kann, so dass ein Hystereseband bei Beginn eines Stromfluss durch das Solenoid 104 verwendet wird.
Der logische Zustand an der Ausgabe des Filters 188 auf der Leitung 192 wird auf einen Eingang eines Zwei-Eingang AND Gatter 196 gegeben. Die Ausgabe des AND Gatters 196 wird auf einen Eingang eines Zwei-Eingang OR Gatters 200 gegeben. Die Ausgabe des OR Gatters 200 wird auf den Daten- OR "D"-Eingang eines ersten Flip-Flop 204 gegeben. Die Q- Ausgabe des ersten Flip-Flop 204 ist an den zweiten Eingang des Zwei-Eingang AND Gatters 196 angeschlossen. Der erste Flip-Flop 204 ist ein getriggerter Leading-Edge Flip-Flop, der durch das inverse Uhrsignal, d. h. CLK/, getaktet wird. Die Ausgabe des Zwei-Eingabe OR Gatters 200 ist an einen Eingang eines Drei-Eingang AND Gatter 208 angeschlossen. Die Ausgabe dieses Drei-Eingang AND Gatters 208 ist an eine Leitung 212 zum Gatterterminal des ersten Transistors 112 angeschlossen.
Damit Strom durch das Solenoid 104 fließt muss der erste Transistor 112 angeschaltet werden. Somit muss die Spannung am Gatterterminal des ersten Transistors 112 bei einem logischen HI stehen. Damit die Ausgabe des Drei-Eingang AND Gatters 208 gleichzeitig bei einem logischen HI steht müssen die drei Eingänge des Drei-Eingang AND Gatters 208 alle gleichzeitig bei einem logischen HI stehen. Im Folgenden wird die Schaltung, die diese drei Eingänge implementiert, die an das Drei-Eingang AND Gatter 208 angeschlossen sind, beschrieben.
Die Gatteranordnung 124 umfasst eine zentrale Prozessierungseinheit ("CPU") 216, die eine Anzahl an Funktionen der elektronischen Treiberschaltung 100 der gegenwärtigen Erfindung steuert. Die CPU 216 ist über einen Bus 220 an verschiedene Komponenten angeschlossen, wovon eine ein Solenoid-Einschalteregister 224 ("solenoid enable register") darstellt. Der Bus 220 repräsentiert eine Vielzahl an Signalleitungen, einschließlich Adress-, Daten- und Steuerleitungen.
Das Solenoid-Einschalteregister 224 ist ein Mehr-Bit-Register, bei dem jedes Bit einem der Solenoide 104 und entsprechenden, in der Figur gezeigten Schaltungen zugewiesen ist. Es ist zu beachten, dass, obgleich nicht gezeigt, ein Großteil der Schaltung 100, die in der einzelnen Figur gezeigt ist, mehrmals dupliziert werden kann, einmal für jedes Solenoid 104, das gemäß der Schaltung 100 der gegenwärtigen Erfindung gesteuert werden soll. Das Solenoid- Einschalteregister 224 kann von der CPU 216 beschrieben und ausgelesen werden. Wenn die CPU 216 das Puls-Breite modulierte Schema der gegenwärtigen Erfindung implementieren möchte, schreibt die CPU 216 ein logisches HI in das entsprechende Bit des Solenoid- Einschalteregister 224 für das entsprechende Solenoid 104, das gesteuert werden soll. Auf der anderen Seite, wenn es gewünscht wird, dass das Solenoid 104 in einem anderen als dem Puls-Breite modulierten Modus (zum Beispiel in einem DC Betriebsmodus) betrieben wird, schreibt die CPU 216 ein logisches LO in das entsprechende Bit des Solenoid- Einschalteregister 224. Dieses Bit läuft durch die Signalleitung 228 am Ausgang des Solenoid-Einschalteregisters 224 zum mittleren Eingang des Drei-Eingang AND Gatters 208. Somit muss das Bit des Solenoid-Einschalteregisters 224 ein logisches HI für die Verwendung des Puls-Breite modulierten Schemas der gegenwärtigen Erfindung sein.
Die Ausgabe von dem Solenoid-Einschalteregister 224 auf der Leitung 228 wird auch auf ein Einschalteeingang eines Zählers 232 gegeben. Der Zähler 232 ist auch an den Bus 220 der CPU 216 angeschlossen. Der Zähler 232 schaltet das Solenoid 104 bei Leistung-hoch ("power-up") der Gesamtschaltung 100 der einzelnen Figur ein, OR bei Zurücksetzen der Leistung der Schaltung 100.
Bei Leistung-hoch der Schaltung 100 oder bei Zurücksetzen der Leistung schreibt die CPU 216 zuerst ein logisches LO in das entsprechende Bit im Solenoid-Einschalteregister 224. Da die Ausgabeleitung 228 des Registers 224 an den Clear-Eingang ("CLR") eines zweiten Flip- Flops 236 angeschlossen ist, befindet sich der Q Ausgang dieses Flip-Flops 236 auch in einem logischen LO. Dies "setzt" das zweite Flip-Flop 236 "zurück". Darauf schreibt die CPU 216 ein logisches HI in das Bit des Solenoid-Einschalteregisters 224. Dies ermöglicht dem Zähler 232, von einem Anfangswert herunterzuzählen, der über den Bus 220 von der CPU 216 programmiert werden kann. In einer beispielhaften Ausführungsform zählt der Zähler 232 für insgesamt 512 Millisekunden (mit einer Körnigkeit von 8 Millisekunden) herunter, währenddessen die Ausgabe des Zählers 232 auf einer Leitung 240 ein logisches LO ist. Die Zählerausgabe auf Leitung 240 wird auf die Uhreingabe des zweiten Flip-Flop 236 gelegt. Während der Zeitperiode, in der der Zähler 232 herunterzählt, bleibt die Q Ausgabe des zweiten Flip-Flop 236 ein logisches LO. Die Q Ausgabe des zweiten Flip-Flop 236 ist an einen Eingang eines Zwei-Eingang NAND Gatters 244 angeschlossen. Die Ausgabe des Zwei-Eingang NAND Gatters 244 wird auf einen Eingang des Zwei-Eingang OR Gatters 200 gelegt. Ein logisches LO an dem Eingang des Zwei-Eingang NAND Gatters 244 führt zu seiner Ausgabe eines logischen HI, was auch zur Ausgabe eines logischen HI des OR Gatters 200 führt.
Zur selben Zeit stellt eine Zeitschaltung 248, die in Form einer Maschine nach dem Stand der Technik implementiert werden kann, ein Signal auf einer Leitung 252 dem dritten Eingang des Drei-Eingang AND Gatters 208 bereit. Während der Zeit, in der der Zähler 232 herunterzählt, stellt die Zeitschaltung 248 ein logisches HI auf der Signalleitung 252 einem dritten Eingang des AND Gatters 208 bereit.
Somit ist aus dem Vorangehenden ersichtlich, dass, während der Zähler 232 für eine Periode von 512 Millisekunden herabzählt, der erste Transistor 112 angeschaltet wird, wobei es Strom ermöglicht wird, durch die Solenoidspule 104 zu fließen. Typischer Weise korrespondiert diese anfängliche on-time Periode mit der minimalen Zeit, die das Solenoid 104 angeschaltet sein muss, um ein "Einziehen" des Solenoids 104 zu ermöglichen. Da jedoch der Zähler 232 durch die CPU 216 über den Bus 220 programmierbar ist, kann der Zähler 232 auf einen gewünschten Wert gesetzt werden, solange der gewählte Wert ausreichend ist, um ein Hereinziehen das Solenoids zu ermöglichen.
Am Ende dieser 512 Millisekundenperiode, zählt der Zähler 232 aus und die Ausgabe des Zählers 232 auf der Leitung 240 schaltet in einen logischen HI Zustand. Da das zweite Flip- Flop 236 ein leading-edge getriggertes Bauteil ist, führt der Übergang des Zählerausgangsignals 240 von einem logischen LO auf ein logisches HI zu einem Schalten des logischen Zustands an der Q Ausgabe des zweiten Flip-Flops 236 von einem logischen LO auf ein logisches HI, da der Daten- oder D-Eingang des Flip-Flop 236 durch einen Widerstand 256 auf einen logischen HI Level (d. h. +5 V) gezogen wird. Zu diesem Zeitpunkt ist das Solenoid 104 "hereingezogen" und der normale Betrieb der Schaltung 100 der gegenwärtigen Erfindung kann fortgesetzt werden.
Während Normalbetrieb implementiert die Schaltung 100 der gegenwärtigen Erfindung ein Puls-Breite moduliertes Schema, das über eine Vielzahl an sich wiederholenden Zeitperioden oder "Fenstern" betrieben werden kann. In einer bevorzugten, beispielhaften Ausführungsform weist jedes Fenster eine Länge von 160 Mikrosekunden auf. Für die ersten 25 Prozent, oder 40 Mikrosekunden von jedem Fenster weist die Solenoidspule 140 einen Strom auf, der durch sie fließt, egal, ob eine Überstrombedingung besteht oder nicht. Ob Strom während der verbleibenden 75 Prozent, oder 120 Mikrosekunden von jedem 160 Mikrosekundenfenster fließt, wird dadurch bestimmt, ob zu irgendeinem Zeitpunkt während des vorangegangenen 160 Mikrosekundenfensters eine Überstrombedingung detektiert wurde.
Die Schaltung 100 der gegenwärtigen Erfindung implementiert dieses sich wiederholende Zeitperioden-Puls-Breite moduliertes Schema, indem ein PWM Zähler 260 verwendet wird, der von dem Taktsignal gespeist wird. Der PWM Zähler 260 beginnt am Beginn von jedem sich wiederholenden Zeitfenster herabzuzählen. Der PWM Zähler 260 weist eine beispielhafte Zähldauer von 40 Mikrosekunden auf. Während der Zähler 260 herunterzählt, ist die Ausgabe des Zählers ein logisches HI. Die Zählerausgabe wird auf einen Inverter 264 gelegt, der dazu führt, dass die logische HI Ausgabe des PWM Zählers 260 ein logisches LO während der Zeit, in der der PWM Zähler 260 herunterzählt. Die Ausgabe des Inverters 264 wird an einen zweiten Eingang des Zwei-Eingang NAND Gatters 244 gelegt. Ein logisches LO auf diesem Eingang führt dazu, dass die Ausgabe des Zwei-Eingang NAND Gatters 244 ein logisches HI ist, unabhängig von dem logischen Zustand am zweiten Eingang des NAND Gatters 244. Diese logische HI an der Ausgabe des NAND Gatters 244 führt dazu, dass die Ausgabe des Zwei-Eingabe OR Gatters 200 ein logisches HI ist. Da die Ausgabe des OR Gatters 200 auf einen Eingang des Drei-Eingang AND Gatters 208 gelegt wird, wird der erste Transistor 112 während dieser 40 Mikrosekundenzeitperiode zu Begin von jedem 160 Mikrosekundenfenster angeschaltet. Dies ermöglicht einen Stromfluss durch das Solenoid 104 während dieser Zeitperiode.
Sobald der PWM Zähler 260 am Ende der 40 Mikrosekundenperiode ausgezählt hat, schaltet die Ausgabe des PWM Zählers 260 auf ein logische LO. Dann ist die Ausgabe des Inverters 264 ein logisches HI. Da beide Eingänge des Zwei-Eingang NAND Gatters 244 ein logisches HI sind, ist die Ausgabe des NAND Gatters 244 ein logisches LO.
Da ein Eingang des Zwei-Eingang OR Gatters 200 ein logisches LO ist, hängt es von dem Logiklevel an seinem anderen Eingang ab, ob die Ausgabe dieses OR Gatters 200 ein logisches HI ist. Wie vorangehend beschrieben, wird dieser zweite Eingang des OR Gatters 200 von der Ausgabe des Zwei-Eingang AND Gatters 196 gespeist, bei dem einer seiner beiden Eingänge von der Filterschaltung 188 gespeist wird. Der andere Eingang des AND Gatters 196 wird von der Q Ausgabe des ersten Flip-Flop 204 gespeist.
Somit ist der zweite Eingang des OR Gatters 200 nur dann ein logisches HI, wenn keine Überstrombedingung in der Solenoidspule 104 besteht. Verwendung des ersten Flip-Flop 204 ermöglicht der Schaltung 100 "Speicher", durch den die Schaltung 100 Stromfluss durch die Solenoidspule 104 abschalten kann, wenn eine Überstrombedingung zu irgendeinem Zeitpunkt während dem vorangegangenen 160 Mikrosekundenzeitfenster detektiert wurde. Wenn eine derartige Überstrombedingung besteht, schaltet die Schaltung 100 der gegenwärtigen Erfindung Stromfluss durch die Solenoidspule 104 am Ende der ersten 40 Mikrosekundenperiode während dem 160 Mikrosekundenzeitfenster, das dem vorangegangenen 160 Mikrosekundenzeitfenster folgt, in dem die Überstrombedingung detektiert wurde, aus.
Andererseits, wenn keine Überstrombedingung während dem vorangegangenen 160 Mikrosekundenzeitfenster detektiert wurde, ermöglicht die Schaltung 100 der gegenwärtigen Erfindung Stromfluss durch die Solenoidspule 104 nach dem Ende des 40 Mikrosekundenbeginns der folgenden 160 Mikrosekundenzeitperiode.
Während der gesamten Zeit, in der die Schaltung 100 in normaler Weise, wie vorherig beschrieben, betrieben wird, stellt die Zeitschaltung 248 ein logisches HI auf der Signalleitung 252 bereit, die an den dritten Eingang des Drei-Eingang AND Gatters 208 angeschlossen ist. Die Zeitschaltung 248 schaltet des Stromfluss durch die Solenoidspule 104 zu einem vorbestimmten Zeitintervall aus, so dass eine Untersuchung bezüglich einer offnen Solenoidspule 104 durch geführt werden kann. In der bevorzugten beispielhaften Ausführungsform der gegenwärtigen Erfindung zählt die Zeitschaltung 248 insgesamt 64 der 160 Mikrosekundenzeitfenster für eine Gesamtzeitperiode von 10,24 Millisekunden. Während der letzten 64 Mikrosekunden des 64ten Zeitfensters stellt die Zeitschaltung 248 einen logischen LO Level auf dem dritten Eingang des Drei-Eingang NAD Gatters 208 bereit.
Während dieser 40 Mikrosekundenzeitperiode stellt die Zeitschaltung 248 Adress- und Kontrollsignale auf einem Bus 268 bereit, der an ein Paar Demultiplexerschaltungen 272, 276 angeschlosseli ist, zusammen mit dem Multiplexer 156. Die Zeitschaltung 248 stellt eine angemessene Adresse für den Multiplexer 156 bereit, um das Feedback oder "Wraparound"- Signal 280 von der hohen Seite ("HI W/A") der Solenoidspule 104 auszuwählen. Dieses Spannungssignal 280 läuft durch den Multiplexer 156 zur Ausgabe des Multiplexers 156 auf Signalleitung 284. Die Multiplexerausgabe 284 wird auf den invertierenden Eingang eines Operationsverstärkers gelegt, der als Komparator 288 konfiguriert ist. Eine Referenzspannung, VREF, ist an den nicht-invertierenden Eingang des Komparators 288 angeschlossen. Wenn eine offene Spulenbedingung auftritt, ist die Spannung am invertierenden Eingang des Komparators 288 kleiner als die Referenzspannung am nicht- invertierenden Eingang des Komparators 288. Dan ist die Komparatorausgabe auf Signalleitung 292 ein logisches HI. Auf der anderen Seite ist die Ausgabe des Komparators 288 auf Leitung 292 ein logisches LO, wenn keine offene Spulenbedingung vorliegt (d. h. das Solenoid arbeitet richtig).
Zum selben Zeitpunkt, zu dem die Zeitschaltung 248 den Multiplexer 156 anweist, das hohe "wraparound"-Signal 280, HI W/A, auszuwählen adressiert die Zeitschaltung 248 den oberen Demultiplexer 272, der ein multiples Bit-Schieberegister umfasst. Die Komparatorausgabe auf der Leitung 292 wird in den oberen Demultiplexer 272 geschoben. Der Demultiplexer 272 enthält eine Vielzahl an Bits, jedes Bits ist einem aus einer Vielzahl an hohen und niedrigen "wraparound"-Signalen ("HI W/A") 280, "LO W/A") aus einer Vielzahl an Schaltungen zugeordnet, die ähnlich der Schaltung 100 der gegenwärtigen Erfindung sind. Die Inhalte des Schieberegisters 272 des Demultiplexers werden parallel an der Ausgabe des Demultiplexers präsentiert. Die parallelen Signale werden aus ein "aus"-Register 300 gelegt, das von der CPU 216 gelesen werden kann. Das Register 300 wird als "aus"-Register 300 bezeichnet, da es den Zustand der Solenoidspule 104 während der Zeit, in der Stromfluss durch das Solenoid 104 ausgeschaltet war, speichert (d. h. den "aus"-Zustand des Solenoids).
Auf ähnliche Weise weist die Zeitschaltung 248 während der vorher erwähnten 40 Mikrosekundenzeitperiode am Ende des 64ten 160 Mikrosekundenfensters den Multiplexer 156 an, das niedrige "wraparound"-Signal 296, LO W/A, an die Multiplexerausgabe auf Signalleitung 284 zu leiten, wo es mit der Referenzspannung durch den Komparator 288 verglichen wird. Auf ähnliche Weise ist die Ausgabe des Komparators 288 ein logisches HI, wenn eine offene Spulenbedingung besteht. Auf der anderen Seite, wenn das Solenoid 104 richtig läuft ist die Ausgabe des Komparators 288 ein logisches LO. Auf jeden Fall wird der Zustand des Komparators 288 in den oberen Demultiplexer 272 geschoben und eventuell in den "aus"-Register 300.
Zu einem Zeitpunkt während der 10,24 Millisekundenzeitperiode, die 64 der 160 Mikrosekundenfenster umfasst, weist die Zeitschaltung 248 den Multiplexer 156 an, den Spannungslevel auf das hohe "wraparound"-Signal 280 zu legen und den Spannungslevel auf das niedrige "wraparound"-Signal 296 zu legen (jedoch nicht gleichzeitig), um mit der Referenzspannung im Komparator 288 verglichen zu werden. Die Zeitschaltung 248 führt dies typischer Weise während der ersten 40 Mikrosekundenzeitperiode von jedem Fenster aus, von dem bekannt ist, dass das Solenoid 104 an ist. Dieser Test repräsentiert eine "Spannung an"-Überprüfung der Solenoidspannung. Die Zeitschaltung 248 adressiert den niedrigen Demultiplexer 276, um die Resultate dieser beiden "wraparound"-Tests durch den Demultiplexer 276 in das "an"-Register 304 zu verschieben, das auch durch die CPU 216 ausgelesen werden kann.
Die Schaltung 100 der gegenwärtigen Erfindung umfasst weiterhin Schnittstellenschaltung 136 auf der hohen Seite ("high side interface circuitry"), die in der integrierten Schaltung 140 der Solenoidschnittstelle angebracht ist, zusammen mit Steuerschaltung 144 auf der hohen Seite, die in der Gatteranordnung 124 angebracht ist; beide Schaltungen 136, 144 steuern die obere oder "hohe" Seite des Solenoids 104. Die Steuerschaltung 144 der hohen Seite kann ein Solenoidanschalteregister, das ähnlich dem vorherig erwähnten Register 224 ist, das zur Steuerung der niedrigen Seite des Solenoids 104 verwendet wird. Die Ausgabe der Steuerschaltung 144 der hohen Seite wird auf die Schnittstellenschaltung 136 der hohen Seite gelegt, die einen Komparator umfassen kann, dessen beide Eingänge über den oberen Messwiderstand 132 verbunden sind.
Wenn eine Überstrombedingung im Solenoid 104 auf der hohen Seite besteht, übersteigt das Spannungsdifferential entlang dem oberen Messwiderstand 132 einen vorbestimmten Wert und schaltet den oberen Transistor 128 aus, indem dem Gatterterminal des Transistors 128 ein logischer LO Spannungslevel bereitgestellt wird. Andererseits übersteigt die Spannung entlang dem oberen Messwiderstand 132 während angemessenem Betrieb des Solenoids 104 den Überstromschwellwert nicht und der zweite Transistor 128 ist an, wodurch Stromfluss durch das Solenoid 104 ermöglicht wird.
Anders als die Schaltung, die die niedrige Seite des Solenoids steuert, muss die Schaltung, die die obere Seite des Solenoids steuert, nicht in einem Puls-Breite moduliertem Modus arbeiten. Das bedeutet, dass sie einfach in einem DC Modus arbeiten kann. Es ist zu beachten, dass die Steuerschaltung 144 der hohen Seite und die Schnittstellenschaltung 136 der hohen Seite bekannte Schaltungen enthalten können und dass sie keinen Teil des Geltungsbereichs der gegenwärtigen Erfindung bilden. Weiterhin kann eine derartige Schaltung aus jedem Steuerschema entfernt werden, so dass die obere Seite der Solenoidspule 104 direkt an die Spannungsversorgung 108 angeschlossen ist.
Die Puls-Breite modulierte elektronische Treiberschaltung 100 der gegenwärtigen Erfindung wurde für die Verwendung zur Steuerung der niedrigen Seite der Solenoidspule beschrieben. Jedoch ist dies nur ein Beispiel; die Schaltung kann stattdessen an die obere oder hohe Seite der Solenoidspule 104 angeschlossen werden. Weiterhin sind die speziellen Bauteile, die zur Ausführung der speziellen Funktionen der Schaltung 100 der gegenwärtigen Erfindung beschrieben und gezeigt wurden, nur beispielhaft; es ist zu beachten, dass andere Bauteile gemäß der hierin dargestellten Lehre verwendet werden können. Derartige Bauteile sind für den Fachmann offensichtlich. Auch ist die Länge der sich wiederholenden Zeit-"Fenster" rein beispielhaft, wie auch die 25/75 Prozentaufteilung von jedem Fenster.

Claims

1. Schaltung zur Schnittstellenausbildung mit einem Solenoid (104), umfassend:

a. Schaltmittel (112) zum selektiven Anschalten eines elektrischen Stroms durch das Solenoid;

b. Messmittel (116) zum Messen einer Menge des elektrischen Stroms, der durch das Solenois fließt, und zum Bereitstellen eines davon gemessenen Stromsignals;

c. Vergleichmittel (120) zum Vergleichen des gemessenen Stromsignals mit einem Referenzstromsignal, das eine vorbestimmte Menge an dem elektrischem Strom, der durch das Solenoid fließt, anzeigt, und zum Bereitstellen eines Vergleichsignals (184), das ein Resultat des Vergleichs anzeigt, worin, wenn das gemessene Stromsignal größer ist als das Referenzstromsignal, eine Überstrombedingung besteht, so dass eine übermäßige Menge an dem elektrischen Strom durch das Solenoid fließt, und worin, wenn das gemessene Stromsignal kleiner ist als das Referenzstromsignal, keine Überstrombedingung besteht, so dass keine übermäßige Menge an dem elektrischen Strom durch das Solenoid fließt; dadurch gekennzeichnet, dass die Schaltung weiterhin umfasst

d. Signalprozessierungsmittel (124) zum Anschalten der Schaltmittel, um den elektrischen Stromfluss durch das Solenoid für eine erste vorbestimmte Zeitperiode während jeder aus einer Vielzahl an sich wiederholenden Zeitfenstern einzuschalten, egal ob eine Überstrombedingung besteht, einen Zeitabschnitt von jedem der sich wiederholenden Zeitfenster, der größer ist als die erste vorbestimmte Zeitperiode, so dass eine zweite vorbestimmte Zeitperiode in jedem der sich wiederholenden Zeitfenster existiert, die zweite vorbestimmte Zeitperiode stellt einen Zeitabschnitt dar, der nicht von der ersten vorbestimmten Zeitperiode belegt ist, die Signalprozessierungsmittel umfassen weiterhin Mittel (208), die auf das Vergleichsignal reagieren, um die Schaltmittel zu schalten, um den elektrischen Stromfluss durch das Solenoid während der zweiten vorbestimmten Zeitperiode in einem der sich wiederholenden Zeitfenster anzuschalten, wenn die Überstrombedingung zu keinem Zeitpunkt während dem sich wiederholenden Zeitfensters besteht, das dem einen der sich wiederholenden Zeitfenster vorangeht, und um die Schaltmittel zu schalten, um den elektrischen Stromfluss durch das Solenoid während der zweiten vorbestimmten Zeitperiode in einem der sich wiederholenden Zeitfenster auszuschalten, wenn die Überstrombedingung zu irgendeinem Zeitpunkt während dem sich wiederholenden Zeitfenster besteht, das dem einen der sich wiederholenden Zeitfenster vorangeht.

2. Schnittstellenschaltung nach Anspruch 1, worin das Signalprozessierungsmittel weiterhin Mittel (288) zum Messen einer offenen Spulenbedingung des Solenoids umfasst.

3. Schnittstellenschaltung nach Anspruch 2, worin die Mittel zum Messen einer offenen Spulenbedingung des Solenoids Mittel zum Ausschalten der Schaltmittel umfasst, um den elektrischen Stromfluss durch das Solenoid für eine dritte vorbestimmte Zeitperiode auszuschalten, die während einem der sich wiederholenden Zeitfenster auftritt, das nach einer vorbestimmten Anzahl an den sich wiederholenden Zeitfenstern abgelaufen ist, und Mittel zum Messen einer offenen Spulenbedingung des Solenoids während einer dritten vorbestimmten Zeitperiode umfasst.

4. Schnittstellenschaltung nach Anspruch 3, worin die Mittel zum Messen einer offenen Spulenbedingung des Solenoids während der dritten vorbestimmten Zeitperiode Mittel (288) zum Vergleichen einer Spannung an einem Ende des Solenoids mit einer Solenoidreferenzspannung umfassen, die einen Spannungswert einer offenen Solenoidspule anzeigt, und Mittel Bereitstellen eines resultierenden Signals (292), das das Resultat des Vergleichs anzeigt, worin, wenn die Spannung an einem Ende des Solenoids kleiner ist als die Solenoidreferenzspannung, eine offene Spulenbedingung im Solenoid besteht, und worin, wenn die Spannung an einem Ende des Solenoids größer ist als die Solenoidreferenzspannung, keine offene Spulenbedingung im Solenoid besteht.

5. Schnittstellenschaltung nach Anspruch 1, worin das Signalprozessierungsmittel weiterhin Mittel zum Anschalten der Schaltmittel umfasst, um den elektrischen Stromfluss durch das Solenoid für eine vierte vorbestimmte Zeitperiode anzuschalten nach einem Strom einer oder mehrerer bestimmter Bedingungen; die vierte vorbestimmte Zeitperiode ist unabhängig von der Vielzahl an sich wiederholenden Zeitfenstern.

6. Schnittstellenschaltung nach Anspruch 1, worin die Schaltmittel einen Transistor (112) umfassen, der elektrisch seriell an des Solenoid angeschlossen ist.

7. Schnittstellenschaltung nach Anspruch 1, worin die Messmittel einen Widerstand (116) umfassen, der elektrisch seriell an des Solenoid angeschlossen ist; das gemessenen Stromsignal ist eine Spannung entlang dem Widerstand.

8. Schnittstellenschaltung nach Anspruch 1, weiterhin umfassend Filtermittel (188), die auf das Vergleichsignal reagieren, um das Signalprozessierungsmittel auszuschalten, um die Schaltmittel auszuschalten, um den elektrischen Stromfluss durch das Solenoid während der zweiten vorbestimmten Zeitperiode in einem der sich wiederholenden Zeitfenster auszuschalten, wenn die Überstrombedingung für eine vorbestimmte Zeitlänge zu irgendeiner Zeit während dem sich wiederholenden Zeitfenster besteht, das dem einen der sich wiederholenden Zeitfenster vorangeht.

9. Schnittstellenschaltung nach Anspruch 1, worin die erste vorbestimmte Zeitperiode sich an einem Anfang von jedem der sich wiederholenden Zeitfenster befindet, und worin die zweite vorbestimmte Zeitperiode an einem Ende der ersten vorbestimmten Zeitperiode beginnt und bis zu einem Ende des entsprechenden der sich wiederholenden Zeitfenster läuft.