DE69622315T2

DE69622315T2 - Digitaler Signalprozessor

Info

Publication number: DE69622315T2
Application number: DE69622315T
Authority: DE
Inventors: Richard Gerald Branco; Edward James Monastra; David Jack Ovadia
Original assignee: Lockheed Corp; Lockheed Martin Corp
Current assignee: Lockheed Martin Corp
Priority date: 1995-04-24
Filing date: 1996-04-12
Publication date: 2003-02-13
Anticipated expiration: 2016-04-13
Also published as: US5630161A; EP0741305B1; DE69622315D1; JPH08304527A; EP0741305A1

Description

Die vorliegende Erfindung bezieht sich auf elektronische Signalprozessoren, insbesondere auf solche Prozessoren, die insbesondere sowohl für serielle als auch für parallele Signalverarbeitung geeignet sind, wie dies beispielsweise bei der Radarsignalverarbeitung vorkommt.
Bei der Radarsignalverarbeitung müssen verschiedene Berechnungen bezüglich großer Datenmengen durchgeführt werden, um die gewünschten Verarbeitungssignale zu erzeugen, die für die Umgebung des Radarsystems repräsentativ sind. In vielen Fällen müssen die Ergebnisse einer ersten Berechnung verfügbar sein, bevor eine zweite Berechnung beginnen kann. Es ist nicht praktikabel, Hardware-Verbindungen einer ausreichenden Anzahl von Signalprozessoren herzustellen, um alle gewünschten Berechnungen simultan durchzuführen, oder daß in einer Pipelinsestruktur Hunderte oder Tausende von untereinander verbundenen Prozessoren erforderlich sein müssen. Somit hat man sich bei der Digitalsignalverarbeitung für Radarsysteme auf wenige schnelle Prozessoren verlassen, welche viele Berechnungen zeit-sequentiell oder hierarchisch durchführen.
Die Ausbildung für derartige Digitalsignalprozessoren für hohen Durchsatz, hohe Betriebsgeschwindigkeit und eine genaue Arbeit ist eine der vielen möglichen Lösungen. Die EP-0 293 700 A2 offenbart ein System zur Verarbeitung von Datenmatrizen, beispielsweise Bildern und speziell bezogenen Daten, die mehrere benachbarte Verarbeitungseinheiten umfassen, die in einer geradlinigen Kette mit direkten Datenverbindungsleitungen zwischen Verarbeitungseinheiten verbunden sind. Ein externer Speicher ist jedem Prozessor zugeordnet, und er ist groß genug, das gesamte Bild oder die Datenmatrix zu halten. Die Prozessoren sind in der Lage, arithmetisch in einem seriellen oder parallelen Modus zu arbeiten. Die EP-0 517 0513 A2 offenbart ein Informationsverarbeitungssystem, welches einen Vektorprozessor aufweist, der mehrere Vektorpipelinesätze aufweist, die unter der Steuerung einer Instruktionssteuerung arbeiten können. Die Vektorpipelinesätze können in einem parallelen Modus oder einem individuellen Modus in bezug auf ein Betriebsmodusflag betrieben werden, welches in einem Modusflagregister gehalten ist. Jeder Vektorpipelinesatz umfaßt mehrere Vektorregister, um Vektordatensignale oder Elemente zu speichern, mehrere Pipeline-Rechner, die mit dem Vektorregistern verbunden sind, und einen Pipelinequerschienenschalter, um die Vektordatensignale unter den Vektorpipelines eines jeden Satzes zu übertragen. Außerdem sind die Vektorpipelinesätze mit einem Vektordatenspeicher über einen zusätzlichen Pipelinequerschienenschalter verbunden, um ein gemeinsames Datensignal auf Anforderung vom Vektordatenspeicher zu holen.
Ausgehend von einem Informationsverarbeitungssystem, wie dies in der EP 0517 013 A2 offenbart ist, ist es Aufgabe der vorliegenden Erfindung, einen Digitalsignalprozessor bereitzustellen, um Signale in einer seriellen Pipeline-Art oder einer parallelen Art über mehrere Prozessoren zu verarbeiten, welches zusätzlich eine schnelle Umsetzung zwischen serieller und paralleler Verarbeitung erlaubt, weiterhin eine Speicherbreite, die zu bewahren ist, erlaubt, und insbesondere erlaubt, den Gesamtspeicher des Gesamtsystems zu reduzieren.
Die obige Aufgabe wird durch einen Signalprozessor gemäß Anspruch 1 gelöst. Weitere vorteilhafte Merkmale sind in den Unteransprüchen definiert.
Fig. 1 ist ein vereinfachtes Blockdiagramm eines Radarsystems, bei dem ein Digitalsignalprozessor gemäß der Erfindung verwendet werden kann;
Fig. 2a ist ein vereinfachtes schematisches Blockdiagramm des Aufbaus eines Teils des Digitalsignalprozessors der Anordnung von Fig. 1, der mehrere Vektorprozessoren aufweist, wobei jeder Vektorprozessor mehrere Signalprozessoren aufweist, von denen jeder Signalprozessor einen Speicher, einen Schalter und eine Rechenverarbeitungseinheit gemäß der Erfindung aufweist, und Fig. 2b ist ein vereinfachtes Blockdiagramm einer der Signalprozessoren eines Vektorprozessors gemäß der Anordnung von Fig. 2a;
Fig. 3 ist ein vereinfachtes Blockdiagramm eines Schalters des Signalprozessors von Fig. 2b ist, welche mehr Details davon zeigt;
Fig. 4 ist eine vereinfachte Tabellendarstellung von Verbindungen, die in jedem der mehreren Betriebsmodi in der Schaltungsanordnung von Fig. 3 durchgeführt werden; und
Fig. 5 ist eine vereinfachte Blockdarstellung einer Steuerung, welche bei der Anordnung von Fig. 3 verwendet werden kann.
Fig. 1 ist eine vereinfachte Blockdarstellung eines Radarsystems, bei dem die Erfindung verwendet werden kann. In Fig. 1 weist ein Radarsystem 10 eine Antenne 12 auf, die über ein Sende-Empfangs-Modul (T/R) 14 mit einem Übertrager 16 und einem Analogsignalprozessor 18 gekoppelt ist. Der Analogsignalprozessor 18 kann rauscharme Verstärker, Frequenzumsetzer, Demodulatoren und dgl., wie dies durch den Stand der Technik bekannt ist, aufweisen. Ein Schwingungsformgenerator 20 ist sowohl mit dem Übertrager 16 als auch mit dem Schwingungsformgenerator 18 gekoppelt, um die Bandbreite zu steuern und bei der Modulation und Demodulation zu helfen. Das Analogsignal am Ausgangsanschluß eines Analogsignalprozessors 18 wird zu einem Analog-Digital-Umsetzer (ADC) 22 geliefert, welcher die Signale in eine Digitalform umsetzt. Die Digitalsignale vom ADC 22 werden zu einem Digitalsignalprozessor 24 geliefert, der verschiedene Verarbeitungen durchführt, wobei die meisten durch mathematische Funktionen beschrieben werden können, beispielsweise die Fourier-Transformation (FFT), die Konstant-Falsch-Alarmrate (CFAR), die FIR-Filterung, wie auch die Matrixaddition, Multiplikation und dgl.. Die verarbeiteten Digitalsignale werden vom Digitalsignalprozessor 24 zu einer Bedieneranzeige 26 geliefert. Die Bedieneranzeige 26 ist einer Bedienersteuerungskonsole 28 benachbart, die mit anderen Bereichen des Systems wirkt, wie durch Signalpfade 30 vorgeschlagen, um ein Arbeitssystem zu bilden.
Fig. 2a zeigt Teile des Digitalsignalprozessor 24 von Fig. 1. In Fig. 2a weist der Signalprozessor 24 ein Datenübertragungsnetz (DTN) 210 auf, welches mehrere Vektorprozessormodule 212a, 212b, 212c, ... 212m, 212n, ... 212p steuerbar miteinander verbindet, und außerdem einen Hilfsspeicher (nicht separat gezeigt) bereitstellt, um die Verarbeitung zu unterstützen. Jedes Vektorprozessormodul 212x (wobei "x" einen der Buchstaben a-p darstellt, und der Bindestrich das Wort "bis" darstellt) weist eine Gruppe von Signalprozessoren 214x auf. Beispielsweise ist das Vektorprozessormodul 212p so dargestellt, daß es eine Gruppe von sechs Signalprozessoren 214a, 214b, 214c, 214d, 214e und 214f aufweist. Es erscheint, daß sechs Signalprozessoren 214x pro Vektorprozessormodul 212x eine verwaltbare Anzahl ist, wobei jedoch andere Gruppengrößen verwendet werden können. Insbesondere glaubt man, daß drei Prozessoren die minimale Anzahl sind, die gemäß der Erfindung verwendet werden können. Jedes Vektorprozessormodul 212x weist außerdem zusätzlich zu einer Gruppe von Signalprozessoren 214x außerdem eine Gruppensteuerung auf, die anschließend ausführlicher beschrieben wird. Das Vektorprozessormodul 212p, welches in Fig. 2a gezeigt ist, besitzt eine Gruppensteuerung 216. Signale sind mit und von zumindest einem der individuellen Signalprozessoren 214x jedes Vektorprozessors 212x, wie anschließend ausführlicher beschrieben wird, über Signalpfade, die mit 105 bezeichnet sind, gekoppelt.
Fig. 2a und 2b zeigen einige Details des Signalprozessors 214d. In Fig. 2a und 2b weist der Signalprozessor 214d einen "ersten lokalen" oder ersten Eingangs-Ausgangs-Port (I/O) 201 auf, der mit einer Gruppenspeichersteuerung 230 gekoppelt ist, die nicht mehr als ein gesteuerter Programmschalter ist. Ein zweiter Eingangs-Ausgangs-Port 202 des Schalters 230 ist mit einem I/O-Port 235 eines Speichers 234 verbunden, und ein weiterer zweiter lokaler oder dritter Eingangs-Ausgangs-Port 203 erlaubt es, daß der Signalprozessor 214d mit dem ersten oder erstem lokalen Eingangs-Port eines anderen Signalprozessors 214x des Vektorprozessormoduls 212p verbunden wird. Ein vierter Nur-Ausgangs-Port 204 des Schalters 230 ist mit dem Eingangs-Port 232i einer Rechenverarbeitungseinheit 232 verbunden, und der Ausgangs-Port 232o der Rechenverarbeitungseinheit 232 ist mit einem fünften Nur-Eingangs- Port 205 des Schalters 230 gekoppelt.
Wie in Fig. 2a vorgeschlagen wurde, weist der Vektorprozessor 212p Verbindungen auf, wobei einige von diesen mit 218 bezeichnet sind, die den ersten oder ersten lokalen I/O-Port 201 einer Signalverarbeitungseinheit oder einen Signalprozessor 214x der Gruppen mit dem dritten oder zweiten lokalen I/O-Port 203 des anderen Signalprozessors der Gruppe verbinden, so daß die lokalen Ports des Signalprozessors 214x der Gruppe in einem "Ring" miteinander verbunden sind, durch den jeder Signalprozessor 214x einer Gruppe dieser Signalprozessoren innerhalb eines Vektorprozessors 212x mit anderen Signalprozessoren 214x der Gruppe kommunizieren kann.
Zusätzlich zu den fünf Ports 201, 202, 203, 204 und 205, die oben in Verbindung mit jedem Signalprozessor 214x von Fig. 2a und 2b beschrieben wurden, sind zumindest einige der Signalprozessoren 214 jedes Vektorprozessors 212 von Fig. 2a einschließlich des Vektorprozessors 212p von einem zweiten Typus, wobei der zweite Typus einen zusätzlichen "externen" Eingangs-Ausgangs-Port aufweist, der, wenn gewünscht, mit Systemsignalwegen 105 zur Kommunikation mit dem Digitalsignalprozessor 24 verbunden werden kann. Beispielsweise weist der Signalprozessor 214d des Vektorprozessors 212p einen sechsten Eingangs-Ausgangs-Port 206 auf, der dazu verwendet wird, nichtverarbeitete Daten vom System als ganzes mit den Signalprozessoren 214a-214f einer Gruppe von Signalprozessoren, die mit dem Vektorprozessor 212p verbunden sind, zu koppeln, und die verarbeiteten Ausgangssignale wegzubringen. In der Theorie erfordert lediglich einer der Signalprozessoren 214 eines Vektorprozessors 212 den "externen" sechsten Eingangs-Ausgangs-Port 206, da die Eingangsdaten an andere Signalprozessoren der Gruppe während späterer (früherer) Taktzyklen verteilt (oder davon gesammelt) werden können, als diejenigen, während denen der Datentransfer zum Signalprozessor oder davon weg stattfindet, wobei es jedoch wünschenswert sein kann, mehr als einen des zweiten Typus von Signalprozessoren 214, von denen jeder einen sechsten Eingangs-Ausgangs-Port 206 aufweist, in jeder Gruppe von Signalprozessoren zu haben, um zu erlauben, daß Signale von außerhalb der Gruppe schneller an alle (von allen) Signalprozessoren der Gruppe verteilt werden können. Natürlich kann jeder der Signalprozessoren 214x einer Gruppe von Signalprozessoren in einem Vektorprozessor 212 seine eigene "externe" Verbindung über einen separaten sechsten Eingangs-Ausgangs-Port 206 haben, wobei dann die Gruppe von Signalprozessoren im Vektorprozessor 212x lediglich den zweiten Typus von Signalprozessoren 214x haben würde.
Fig. 3 zeigt einige Details des Schalters 230 von Fig. 2b. Elemente von Fig. 3, welche denjenigen von Fig. 1, 2a oder 2b entsprechen, sind mit den gleichen Bezugszeichen bezeichnet. In Fig. 3 sind drei steuerbare Drei-auf-Eins-Multiplexer 310, 312 und 314 zum Schalten von Daten in Verbindung mit einem Vier-auf-Eins-Multiplexer 316 vorgesehen. Der Drei-auf-Eins-Multiplexer 310 wird durch ein Steuersignal gesteuert, welches über einen Signalweg oder Port 254 von einer Portauswahlsteuerung 364 geliefert wird. Der Multiplexer 312 wird durch ein Steuersignal gesteuert, welches über einen Signalweg 358 von der Portauswahlsteuerung 364 angelegt wird. Ähnlich werden die Multiplexer 314 und 316 durch Steuersignale gesteuert, welche über Signalports oder Wege 360 bzw. 356 von der Portauswahlsteuerung 364 angelegt werden. Ein Port 310k des Multiplexers 310 ist über einen Signalweg 318 mit einem entsprechenden Port 3121 des Multiplexers 312, mit einem Port 3141 des Multiplexers 314 und mit dem Eingangs-Port einer gesteuerten, in einer Richtung wirkenden Ansteuerung 340 verbunden. Ein Port 3102 des Multiplexers 310 ist über einen Signalweg 320 mit einem Port 3122 des Multiplexers 312, mit einem Port 3163 des Multiplexers 316 und mit einem Ausgangs-Port einer in einer Richtung wirkenden Ansteuerung 350 verbunden. Ein Port 3103 des Multiplexers 310 ist über einen Weg 322 mit dem Port 3143 des Multiplexers 314, mit dem Port 3161 des Multiplexers 316 und mit dem Ausgangs-Port einer in einer Richtung wirkenden Ansteuerung 348 verbunden. Ein Port 3123 des Multiplexers 312 ist über einen Weg 324 mit dem Port 3142 des Multiplexers 314, mit einem Port 3162 des Multiplexers 316 und mit einem Ausgangs-Port einer in einer Richtung wirkenden Ansteuerung 336 verbunden.
Der gemeinsame Port 3104 des Multiplexer 310 von Fig. 3 ist mit dem Eingangsanschluß einer steuerbaren, in einer Richtung wirkenden Ansteuerung 334 verbunden, deren Ausgang mit dem ersten lokalen I/O-Port 210 gekoppelt ist, und deren Steuerport zur Steuerung mit dem Signalweg 354 gekoppelt ist, um dadurch gesteuert zu werden. Signale, welche an den I/O-Port 201 von Fig. 3 von außerhalb mit dem Schalter angelegt werden, sind mit dem Eingangsanschluß der in einer Richtung wirkenden Ansteuerung 336 und daher mit dem Signalweg 324 gekoppelt. Der gemeinsame Port 3124 des Multiplexers 312 ist mit dem Eingangsanschluß einer steuerbaren, in einer Richtung wirkenden Ansteuerung 346 gekoppelt, deren Ausgang mit dem zweiten lokalen I/O-Port 203 gekoppelt ist und deren Steuerport zur Steuerung mit dem Steuerweg oder Port 358 gekoppelt ist. Signale, welche an den zweiten lokalen I/O-Port 203 von Fig. 3 vom Außenschalter 230 angelegt werden, sind mit dem Eingangsanschluß der in einer Richtung wirkenden Ansteuerung 348 und daher mit dem Signalweg 322 gekoppelt. Der gemeinsame Port 3144 des Multiplexers 314 ist mit dem Eingangsanschluß einer in einer Richtung wirkenden Ansteuerung 352 gekoppelt, deren Ausgangsanschluß mit dem mathematischen Ausgangsport 204 gekoppelt ist, um diesen für den Eingangs-Port der damit verknüpften Rechenverarbeitungseinheit (nicht in Fig. 3 gezeigt) zu verwenden. Signale, welche am Eingangs-Port 205 vom Ausgangs-Port der verknüpften Rechenverarbeitungseinheit ankommen, werden über eine in einer Richtung wirkende Ansteuerung 350 an den Signalweg 320 angelegt. Der gemeinsame Port 3165 des steuerbaren Multiplexers 316 ist mit dem Eingangsanschluß einer steuerbaren, in einer Richtung wirkenden Ansteuerung 344 gekoppelt, deren Ausgang mit dem I/O-Port 202 gekoppelt ist, um Signale mit dem verknüpften Speicher 234 (nicht in Fig. 3 gezeigt) zu koppeln, und deren Steuerport ist mit dem Steuersignalweg 356 gekoppelt. Signale, die am I/O-Port 202 vom verknüpften Speicher ankommen, werden mit dem Eingangsanschluß einer in einer Richtung wirkenden Ansteuerung 342 und damit mit dem Signalweg 318 gekoppelt. Der Port 3164 des Multiplexers 316 ist über einen Signalweg 317 mit dem Ausgangsanschluß einer in einer Richtung wirkenden Ansteuerung 338 gekoppelt, deren Eingangs-Port mit dem "externen" I/O-Port 206 gekoppelt ist. Der Eingangs-Port einer steuerbaren in einer Richtung wirkenden Ansteuerung 340 ist mit dem Signalweg 318 gekoppelt, deren Ausgangsport mit dem I/O-Port 206 gekoppelt ist und deren Steuerport mit dem Steuerport oder Weg 362 gekoppelt ist, um Signale vom Signalweg 318 mit einem externen Port steuerbar zu koppeln.
Die Portauswahl-Steuertabelle, welche in Fig. 4 gezeigt ist, listet die Steuerung auf, welche durch die Portsteuersignale ausgeführt werden muß, die vom Portauswahl-Steuerblock 364 des Schalters 230 von Fig. 3 an die verknüpften Multiplexer 310, 312, 314 und 316 und an die Ansteuerungen 334, 340, 344 und 346 angelegt werden. Die Tabelle von Fig. 4 listet zwei Signalflußrichtungen für den ersten, zweiten, vierten und fünften Betriebsmodus separat auf, und lediglich eine Richtung für den dritten Betriebsmodus. Im allgemeinen sind diese Modi wie folgt. Im ersten Betriebsmodus, erste Richtung, sind Signale vom lokalen Port 1 mit dem Speicher über den Rechenprozessor gekoppelt, und im ersten Modus, zweite Richtung, sind Signale vom lokalen Port 2 mit dem Speicher über den Rechenprozessor gekoppelt. Im zweiten Betriebsmodus, erste Richtung, sind die Signale vom lokalen Port 1 mit dem lokalen Port 2 über den Rechenprozessor gekoppelt, und im zweiten Betriebsmodus, zweite Richtung, sind die Signale vom lokalen Port 2 mit dem lokalen Port 1 über den Rechenprozessor gekoppelt. Im dritten Betriebsmodus sind Signale vom Speicher mit dem Rechenprozessor gekoppelt, und die verarbeiteten Signale werden im Speicher gespeichert. Im vierten Betriebsmodus, erste und zweite Richtung, sind Signale vom Speicher über die Rechenverarbeitungseinheit mit dem lokalen Port 1 bzw. mit dem lokalen Port 2 gekoppelt. Im fünften Betriebsmodus sind die Signale von außerhalb mit dem Speicher in der ersten Richtung und vom Speicher mit der Außenseite in der zweiten Richtung gekoppelt, ohne daß sie über den Rechenprozessor laufen.
Gemäß Fig. 2b, 3 und 4 entspricht der erste Betriebsmodus, Richtung 1 dem Signalfluß in den ersten lokalen I/O-Port 201 des Schalters 230, aus dem Port 204 zum Eingang der Rechenverarbeitungseinheit (nicht in Fig. 3 gezeigt) und durch den Eingangs-Port 205 und aus dem I/O-Port 202 zum Speicher (nicht in Fig. 3 gezeigt). Für Zwecke des ersten Modus, erste Richtung, schaltet das Port-1-Steuersignal, welches vom Portauswahl-Steuerblock 364 von Fig. 3 angelegt wird, um den Port 364 zu steuern, die Richtungsansteuerung 364 ab, wie in der Tabelle von Fig. 4 in der Spalte mit dem Kopf "Port-1-Steuerung" aufgelistet ist, ab, wodurch der Port 1 zu einem Nur-Eingang-Port wird, bei dem das Eingangssignal vom Port 201 über die Ansteuerung 336 auf dem Weg 324 geleitet wird, um dieses an den Eingangs-Port 3142 des Multiplexers 314 anzulegen. Damit wird das ankommende Signal mit dem Eingangs-Port 232i des Rechenprozessors 232 von Fig. 2b verbunden. Das "Port-2-Steuersignal", welches an den Steuerport 356 von Fig. 3 angelegt wird, bewirkt, daß der Multiplexer 316 den Eingangs-Port 3163 auswählt, der mit dem Signalweg 320 verbunden ist. Ein "Port-3-Steuersignal", welches in Fig. 4 tabelliert ist, wird über den Steuerport 358 angelegt, um die Ansteuerung 346 abzuschalten, damit keine Signale den I/O-Port 203 verlassen. Ein "Port-4-Steuersignal" wird über den Steuerport 360 an den Multiplexer 314 angelegt, um zu veranlassen, daß der Multiplexer den Eingangs-Port 3142 mit der Ansteuerung 352 koppelt, um dadurch das Signal vom Signalweg 324 mit dem Eingangsanschluß 332i der Rechenverarbeitungseinheit 232 zu koppeln. Die verarbeiteten Signale vom Ausgangs-Port 232o der Rechenverarbeitungseinheit 232 sind über den Eingangs-Port 205 und die Ansteuerung 350 mit dem Signalweg 320 und mit dem Eingangsport 3163 des Multiplexers 316 gekoppelt. Wie oben erwähnt wird der Multiplexer 316 durch das "Port-2-Steuersignal" im ersten Modus, erster Richtungszustand, gesteuert, um den Signalweg 320 auszuwählen, was das Koppeln der verarbeiteten Signale mit dem I/O-Port des Speichers 234 zur Folge hat. Somit laufen im ersten Modus, erste Richtung, Signale in den I/O-Port 201, verlassen den Ausgangs-Port 204 zum Rechenprozessor zur Verarbeitung, und die verarbeiteten Signale laufen zum Speicher, wo sie über die Schalterports 205 und 202 gespeichert werden.
Der Zustand für den ersten Betriebsmodus, zweite Richtung, koppelt Signale vom zweiten lokalen I/O-Port 203 des Schalters 230 mit dem Speicher 234 über den Rechenprozessor. Gemäß Fig. 2b, 3 und 4 schaltet die "Port-1-Steuerung" für den ersten Modus, Richtung 2, die Ansteuerung 334 ab, so daß keine Signale den I/O-Port 201 verlassen können. Der Port 2 wird gemäß der Port-2-Steuerung der Tabelle von Fig. 4 auf "Auswählen 320, Einschalten 344" gesteuert, wodurch die Signale auf dem Signalweg 320 über die abgeschaltete Ansteuerung 344 und den I/O-Port 202 mit dem Speicher 234 gekoppelt werden. Der lokale Port 2, der dem I/O-Port 203 entspricht, wird gemäß der "Port-3-Steuerung" der Tabelle von Fig. 4 gesteuert, um die Ansteuerung 346 abzuschalten, wodurch die Ausgangsansteuerung 346 in Verbindung mit dem Port 203 abgeschaltet wird, um dadurch zu ermöglichen, daß lediglich Signale vom Port 203 auf dem Signalweg 322 über die Ansteuerung 348 von Fig. 3 gekoppelt werden. Das "Port-4-Steuersignal", welches an den Steueranschluß 360 angelegt wird, konfiguriert den Multiplexer 314, um dessen Eingangs-Port 3143 mit dessen Ausgangs- Port 3144 zu koppeln, was der Auswahl des Signalwegs 322 entspricht, wie in der Tabelle von Fig. 4 gezeigt ist. Signale vom Signalweg 322 werden daher über den Port 204 mit dem Eingangs-Port des Rechensignalprozessors 232 gekoppelt. Die verarbeiteten Signale werden vom Ausgangs-Port 232o mit dem Eingangs-Port 205 gekoppelt, und daher mit dem Weg 320, der durch den Multiplexer 316 für diesen Betriebmodus ausgewählt wurde. Im ersten Modus, Richtung 2, wird der externe I/O-Port 206 durch Abschalten der Ansteuerung 340 abgeschaltet, wie in der Tabelle in der Spalte mit dem Kopf "Port-6-Steuerung" aufgelistet ist. Somit werden im ersten Modus die Signale vom ersten lokalen Port oder vom zweiten lokalen Port mit dem Speicher gekoppelt.
Wie oben beschrieben werden im zweiten Betriebsmodus, erste Richtung, die Signale vom ersten lokalen Port des Schalters 230 von Fig. 3 mit dem zweiten lokalen Port über den Rechenprozessor gekoppelt. Die besonderen Steuerzustände sind in der Reihe "zweiter Modus, erste Richtung" der Tabelle von Fig. 4 gezeigt. Wie hier aufgelistet ist, wird der erste lokale Port 201 der Ansteuerung 334 abgeschaltet, da die Signale nicht den ersten lokalen Port 201 in diesem Betriebsmodus verlassen. Anstelle davon werden Signale, die am Port angekommen, über die Ansteuerung 336 mit dem Signalweg 324 gekoppelt. Wie in der Spalte "Port-4-Steuerung" gezeigt ist, bewirkt das Steuersignal, welches an den Steuerport 360 angelegt wird, daß der Multiplexer 314 den Weg 324 auswählt, d. h., dessen Eingangsport 3142 mit dessen Ausgangsport koppelt, wodurch Signale mit dem Eingangsport des Rechenprozessors gekoppelt werden. Die verarbeiteten Signale werden über den Eingangsport 205 an den Signalweg 220 von Fig. 3 angelegt. Wie in der Spalte "Port-3-Steuerung" von Fig. 4 aufgelistet ist, wird der Signalweg 320 durch Verbinden des Eingangsports 3122 des Multiplexers mit dessen Ausgang ausgewählt, und die Ansteuerung 346 wird eingeschaltet, um zu erlauben, daß das verarbeitete Signal den zweiten lokalen Port verläßt. Die Ansteuerungen 344 und 340 werden abgeschaltet, um dadurch zu verhindern, daß Signale die Ports 202 und 206 verlassen, wie durch "Abschalten 340" und "Abschalten 344" gezeigt ist, die in den Spalten "Port-6-Steuerung" und "Port-2-Steuerung" entsprechend der Tabelle von Fig. 4 erscheinen.
Im zweiten Betriebsmodus, zweite Richtung, werden Signale vom zweiten lokalen Port mit dem ersten lokalen Port über den Rechenprozessor gekoppelt. Diese besonderen Steuerzustände sind in der Reihe "zweiter Modus, zweite Richtung" der Tabelle von Fig. 4 dargestellt. Wie hier aufgelistet ist, ist der zweite lokale Port 203 der Ansteuerung 3·46 abgeschaltet, da Signale den zweiten lokalen Port 203 in diesem Betriebsmodus nicht verlassen. Anstelle werden Signale, die am Port 203 ankommen, über die Ansteuerung 348 mit dem Signalweg 322 gekoppelt. Wie in der Spalte "Port-4-Steuerung" gezeigt ist, bewirkt das Steuersignal, welches an den Steuerport 360 angelegt wird, daß Multiplexer 314 den Signalweg 322 auswählt; d. h., um dessen Eingangs-Port 3143 mit dessen Ausgangs-Port zu koppeln, wodurch Signale mit dem Eingangs-Port des Rechenprozessors gekoppelt werden. Die verarbeiteten Signale werden über den Eingangs-Port 205 an den Signalweg 320 von Fig. 3 angelegt. Wie in der Spalte "Port-1-Steuerung" von Fig. 4 aufgelistet ist, wird ein Signalweg 320 durch Verbinden des Eingangs-Ports 3102 des Multiplexers 310 mit dessen Ausgangsanschluß ausgewählt, und die Steuerung 334 wird abgeschaltet, um es dem verarbeiteten Signal zu erlauben, den ersten lokalen Port 201 zu verlassen. Die Ansteuerungen 344 und 340 sind ausgeschaltet, um dadurch zu verhindern, daß Signale die Ports 202 und 204 verlassen, wie durch "Abschalten 340" und "Abschalten 344" gezeigt ist, die in den Spalten "Port-6-Steuerung" bzw. "Port-2-Steuerung" der Tabelle von Fig. 4 erscheinen.
Im dritten Betriebsmodus werden Signale vom Speicher mit dem Rechenprozessor gekoppelt, und die verarbeiteten Signale werden zum Speicher zurückgebracht. Dieser Betriebsmodus hat lediglich eine Richtung, und dessen Zustände sind in der Reihe "Dritter Modus" der Tabelle von Fig. 4 tabuliert. Im dritten Betriebsmodus wird die Ansteuerung 344 ausgeschaltet, wie in der Spalte "Port-2-Steuerung" gezeigt ist, und der Signalweg 320 wird durch Steuersignale ausgewählt, die an den Multiplexer 316 über den Steueranschluß 356 angelegt werden. Dies erlaubt, daß Daten, die aus dem Speicher 234 gelesen werden, über die Ansteuerung 342 mit dem Signalweg 318 gekoppelt werden, und daß verarbeitete Daten auf dem Signalweg 320 zum Speicher zurückgekoppelt werden. Die Spalte "Port-4-Steuerung" von Fig. 4 zeigt, daß der Signalweg 318 durch den Multiplexer 314 als Antwort auf Steuersignale ausgewählt wird, welche an den Steuerport 360 angelegt werden, welcher die Signale, die aus dem Speicher gelesen werden, mit dem Eingangs-Port des Rechensignalprozessors 332 koppelt. Die resultierenden verarbeiteten Signale werden vom Rechensignalprozessor 232 an den Signalweg 320 über den Eingangs-Port 205 angelegt, wodurch sie mit dem Speicher gekoppelt werden. Die anderen Signalwege werden im dritten Betriebsmodus geschlossen, wie durch "Abschalten 334" in der Spalte "Port-1-Steuerung", durch "Abschalten 346" in der Spalte "Port-3-Steuerung" und durch "Abschalten 340" in der Spalte "Port-6-Steuerung" gezeigt ist.
Im vierten Betriebsmodus, erste und zweite Richtung, werden Signale vom Speicher über die Rechenverarbeitungseinheit mit dem ersten lokalen Port bzw. dem zweiten lokalen Port gekoppelt. Die Steuerzustände für den vierten Betriebsmodus, erste Richtung, sind in der Reihe von Fig. 4 aufgelistet, die mit "Vierter Modus, Richtung 1" bezeichnet sind. Im vierten Modus, erste Richtung, ist die Port-2-Steuerung "Abschalten 344", wodurch die Ansteuerung 344 abgeschaltet wird, um zu verhindern, daß Daten für den Speicher 234 verwendet werden, um jedoch zu erlauben, daß Daten, die vom Speicher 234 gelesen werden, mit dem Signalweg 318 von Fig. 3 über die Ansteuerung 342 gekoppelt werden. Die "Port-4- Steuerung" ist "Auswählen 318", wodurch ein Steuersignal, um den Steuerport 360 zu steuern, angelegt wird, um zu veranlassen, daß der Multiplexer 314 dessen Eingangs-Port 3141 mit dessen Ausgangs-Port koppelt, um dadurch den Signalweg 318, der mit dem Eingangs- Port des Rechenprozessors 232 von Fig. 2b gekoppelt werden soll, auszuwählen. Somit wird das Signal, welches vom Speicher gelesen wird, mit dem Eingangsanschluß des Rechenprozessors 232 über den Signalweg 318 und den Multiplexer 214 gekoppelt. Die verarbeiteten Signale, welche durch den Rechensignalprozessor 232 erzeugt werden, werden über den Eingangs-Port 205 von Fig. 3 mit dem Signalweg 320 gekoppelt. Wie in der Spalte "Port-1- Steuerung" von Fig. 4 gezeigt ist, ist das Port-1-Steuersignal, welches an den Steuerport 354 für den vierten Modus, Richtung 1, angelegt wird, "Auswählen 320", "Einschalten 344", wodurch der Multiplexer 310 eingestellt wird, dessen Eingangs-Port 3102 auszuwählen und um dadurch den Signalweg 320 mit der Ansteuerung 334 zu koppeln, und die Ansteuerung 334 einzuschalten, um die Signale vom ersten lokalen Port zu koppeln. In diesem vierten Betriebsmodus wird das Port-3-Steuersignal, welches an den Steuerport 358 angelegt wird, als "Abschalten 346" angegeben, um die Ansteuerung 346 abzuschalten und Ausgangssignale vom zweiten lokalen Port zu verhindern. Ähnlich empfängt die Ansteuerung 340 des externen Ports 206, wenn verwendet, ein "Abschalten 340"-Steuersignal.
Im vierten Modus, zweite Richtung, werden Signale, die aus dem Speicher gelesen werden, über den Rechensignalprozessor mit dem zweiten lokalen Port 203 gekoppelt. Für diesen Zweck wird in bezug auf Fig. 3 und 4 der erste lokale Port 201 durch das "Abschalt- 334"-Steuersignal abgeschaltet, welches an den Steuerport 354 angelegt wird. Der Speicherport 202 wird durch das Steuersignal "Abschalten-344", welches an den Steuerport 356 angelegt wird, zum Lesen eingeschaltet, jedoch zum Schreiben abgeschaltet. Der zweite lokale Port 203 wird zum Ausgeben des verarbeiteten Signals vom Signalweg 320 durch das Signal "Auswählen 320", "Einschalten 346" eingeschaltet, welches an den Steuerport 358 angelegt wird. Der mathematische Ausgangsport 204 ist immer eingeschaltet, und er ist mit dem Signalweg 318 über das Signal "Auswählen 318" gekoppelt, welches an den Steuereingangsport 360 angelegt wird. Die verarbeiteten Signale vom Ausgang der Rechenverarbeitungsschaltung werden über den Eingangs-Port 205 an den Signalweg 320 angelegt und werden für den Multiplexer 312 verfügbar. Schließlich wird der externe Port 206 durch das Steuersignal "Abschalten 340", welches an den Steuerport 362 angelegt wird, abgeschaltet.
Im fünften Betriebsmodus werden die Signale von außerhalb des Signalprozessors 214x mit dem Speicher innerhalb des Signalprozessors 214x in der ersten Richtung und vom Speicher mit der Außenseite mit der zweiten Richtung gekoppelt, wobei jedoch beide nicht durch den Rechenprozessor 232 des Signalprozessors 214x laufen. Bezüglich Fig. 3 und die Reihe "Fünfter Modus, Richtung 1" von Fig. 4 wird das "Port-2-Steuersignal", welches an den Steuerport 356 angelegt wird, zu "Auswählen 317", "Einschalten 344", um dadurch die Ansteuerung 344 und den Multiplexer 316 einzuschalten, um die Signale vom Signalweg 317 mit dem Speicher zu koppeln. Das "Port-6-Steuersignal", welches an den Steuerport 362 angelegt wird, ist "Abschalten 340", welches die Ausgangsansteuerung 340 jedoch nicht die Eingangsansteuerung 338 abschaltet. Die Eingangsansteuerung 338 kann Signale unmittelbar mit dem Eingangsport 3164 des Multiplexers 316 über einen Signalweg 317 koppeln. Die Ansteuerungen 334 von Port 201 und 346 von Port 203 werden durch Steuersignale "Abschalten 334" und "Abschalten 346" abgeschaltet, welche an Steuerports 354 bzw. 358 angelegt werden. Der Zustand des Multiplexers 314 ist irrelevant.
Im fünften Modus, Richtung 2, werden Signale vom Speicherport 202 von Fig. 3 mit dem externen Port 206 gekoppelt. Bezüglich Fig. 3 und der Reihe "Fünfter Modus, Richtung 2" von Fig. 4 wird das Steuersignal, welches an den Steuerport 356 angelegt wird, zu "Abschalten 344", wodurch die Schreibrichtungsansteuerung, welche mit dem Speicher gekoppelt ist, abgeschaltet wird, jedoch erlaubt, daß Daten, die vom Speicher gelesen werden, über die Ansteuerung 342 zum Signalweg 318 laufen. Das Port-6-Steuersignal, welches an den Steuerport 362 angelegt wird, ist "Einschalten 340", wodurch es der Ansteuerung 340 ermöglicht wird, Signale vom Signalweg 318 mit einem externen oder Systemport zu koppeln. Der erste lokale Port 201 und der zweite lokale Port 203 werden für Ausgangssignale durch "Abschalten 344" und "Abschalten 340" abgeschaltet, welche an die Steuerports 354 bzw. 358 angelegt werden. Der Zustand des Multiplexers 314 ist für den fünften Modus, zweite Richtung irrelevant.
Fig. 5 ist ein vereinfachtes Blockdiagramm des Portauswahl-Steuerblocks 364 und des Schaltkonfigurationsregisters 366 von Fig. 3. Bei der gezeigten Anordnung wird angenommen, daß diese fünf Betriebsarten mit zwei Richtungen hat, wie in Fig. 4 tabuliiert ist. Folglich, obwohl drei Bits minimal ausreichend sein würden, die Identifikation des gewünschten Modus und Richtung zu erlauben, ist die Verwendung von vier Bits, drei Bits (acht mögliche Zustände), um einen der fünf Modi zu identifizieren, und einem Bit, die Signalflußrichtung zu identifizieren, etwas einfacher zu erläutern. In Fig. 5 sind Modus- und Richtungssteuersignale parallel über vier Bits des Fünf-Bit-Steuersignalwegs 238 an Dateneingangsports des Registers 366 angelegt, und ein Takt (CLK) oder Schreibbit wird über einen anderen Bitweg 528 an den Schreibeingangsport des Registers 366 angelegt. Das Register 366 empfängt die Modus- und Richtungssignale, welche vom Steuercomputer 28 von Fig. 1 stammen, und speichert diese während des CLK-Impulses. Danach bleibt, bis der nächste CLK-Impuls einen anderen Betriebsmodus speichert, der laufende Betriebsmodusbefehl am Ausgang des Registers 366 verfügbar.
Das Vier-Bit-Modussignal und das Richtungssignal, welche im Register 366 gespeichert sind, wird über einen Vier-Bit-Signalweg für den Adreßeingangsport eines Sechzehn-Wort-zu-Zwölf-Bit-Speicher oder ROM 364 verfügbar gemacht. Die Vier-Bit-Adressen identifizieren eines der gespeicherten Zwölf-Bit-Wörter des ROMs 364, auf welches zuzugreifen ist. Jedes Zwölf-Bit-Wort ist auf einen Wert vorprogrammiert, der die entsprechende Port-Hardware auf den geeigneten Zustand setzt. Im ersten Modus, erste Richtung beispielsweise kann der Eingangsbefehl, der über den Datenweg 238 angelegt sein, 0010 sein, was die Adresse 001 und die Richtung 0 zeigt. Der ROM 364 hat zwölf Bits, welche an der Stelle 001 gespeichert sind, nämlich drei Bits zum Steuern jeder Portsteuerung 1, 2, 3 und 4 und ein Bit zum Steuern der Portsteuerung 6. Insbesondere sind die drei Bits zum Steuern von Port 1 im Modus 1: ein Bit (0) zum Steuern der Ansteuerung 334 von Fig. 3 auf den AUS- Zustand; zwei Bits (01) zum Einstellen des Zustands des Multiplexers 3I0, um den Port 310 mit dem Eingang der Ansteuerung 334 zu koppeln. Da jedoch der laufende Zustand der Ansteuerung AUS ist, wird kein Signal über diesen Multiplexerweg gekoppelt. Die nächsten drei Bits der zwölf Bits, die durch den ROM 364 von Fig. 5 in Abhängigkeit vom 0010 Befehl erzeugt werden, werden zur Port-2-Steuerung geleitet und umfassen ein Bit (1), um die Ansteuerung 344 auf den EIN-Zustand einzuschalten, und zwei Bits (11), um den Multiplexer 316 einzustellen, um dessen Port 3163 mit dessen Ausgangsport 3155 zu koppeln. Die nächsten drei Bits der zwölf Bits, die durch den ROM 364 von Fig. 5 in Abhängigkeit vom 0010 Befehl erzeugt werden, werden zur Port-3-Steuerung geleitet und umfassen ein Bit (0), um die Ansteuerung 346 von Fig. 3 abzuschalten, und zwei Bits (01), um den Multiplexer 312 einzustellen, um dessen Port 3121 mit dessen gemeinsamem Port 3124 zu koppeln. Die nächsten zwei Bits (10) der zwölf Bits, welche durch den ROM 364 von Fig. 5 als Antwort auf den Befehl 0010 erzeugt werden, werden zur Port-32-Steuerung geleitet, um den Multiplexer 314 einzustellen, um dessen Port 3142 mit dessen Ausgangsport 3144 zu koppeln. Das letzte Bit der zwölf Bits, welches durch den ROM 364 von Fig. 5 im ersten Modus, erste Richtung erzeugt wird, ist der logische Zustand 0, der dazu verwendet wird, die Ansteuerung 340 von Fig. 3 abzuschalten. Somit wird das Zwölf-Bit-Wort 001111001100 am Ausgang des ROM 364 als Antwort auf den Befehl 0010 erzeugt. Mit dieser Erläuterung des ersten Modus, erste Richtung, sollte mit Bezug auf die Tabelle von Fig. 4 die anderen gespeicherten Befehle nahelegen.
Somit kann die Erfindung für einen Digitalsignalprozessor (212a, 21 2b, ... 212p, ... ) für jeden seriellen oder parallelen Betrieb, der bezüglich Quellendaten von einem Quellen- I/O-Port (101) konfigurierbar ist, zusammengefaßt werden, um eine Digitalsignalverarbeitung durchzuführen, um Verarbeitungssignale zu erzeugen und um die Verarbeitungssignale mit dem Quellen-I/O-Port (101) zu koppeln, wobei der Digitalsignalprozessor aufweist:
mehrere erste Signalprozessoren (214a), wobei jeder der ersten Signalprozessoren (214a) aufweist:
(a) einen Speicher (234), der zumindest eine Dateneingangs-Ausgangs-Port (235) aufweist, um Daten, welche an den Eingangs-Ausgangs-Port (235) des Speichers (234) angelegt werden, vorübergehend zu speichern und um die gespeicherten Daten zum Eingangs- Ausgangs-Port (235) des Speichers (234) zu lesen;
(b) einen Rechenprozessor (232), der zumindest einen Dateneingangsport (232i) einen Datenausgangsport (232o) und einen Steuerport (232c) aufweist, um mathematische Prozesse bezüglich Eingangsdaten unter der Steuerung von Befehlen durchzuführen, die an den Steuerport (323c) angelegt werden, und um Verarbeitungsdaten am Ausgangsport (232o) des Rechenprozessors (232) zu erzeugen;
(c) einen Schalter (230) mit zumindest einem Befehlseingangsport (230c) und einem ersten (201), einem zweiten (202) und einem dritten (203), in zwei Richtungen wirkenden Eingangs-Ausgangs-Port, einem vierten Nur-Ausgangs-Port (204) und einem fünften Nur-Eingangs-Port (205), wobei der zweite Eingangs-Ausgangs-Port (202) mit dem Datenport (235) des Speichers (234) gekoppelt ist, der vierte Ausgangs-Port (204) und der fünfte Eingangs-Port (205) mit dem Eingangs-Port (232i) bzw. dem Ausgangs-Port (232o) des Rechenprozessors (232) gekoppelt ist,
um - in einem ersten Betriebsmodus - Signale vom ersten Eingangs-Ausgangs-Port (201) des Schalters (230) mit dem vierten Ausgangs-Port (204) des Schalters (230) zu koppeln, um dadurch Signale zwischen dem ersten Eingangs-Ausgangs-Port (201) des Schalters (230) und dem Eingangs-Port (232i) des Rechenprozessors (232) zu koppeln, und Signale vom fünften Eingangs-Port (205) des Schalters (230) mit dem zweiten Eingangs-Ausgangs- Port (202) des Schalters (230) zu koppeln, um dadurch Signale vom Rechenprozessor (232) mit dem Speicher (234) zu koppeln,
um - in einem zweiten Betriebsmodus - Signale vom ersten Eingangs-Ausgangs- Port (201) des Schalters (230) mit dem vierten Ausgangs-Port (204) des Schalters(230) zu koppeln, um dadurch Signale vom ersten Eingangs-Ausgangs-Port (201) des Schalters (230) mit dem Eingangs-Port (232i) des Rechenprozessors (232) zu koppeln und um Signale vom fünften Eingangs-Port (205) des Schalters (230) mit dem dritten Eingangs-Ausgangs-Port (203) des Schalters (230) zu koppeln, um dadurch Signale vom Ausgangs-Port (232o) des Rechenprozessors (232) mit dem dritten Eingangs-Ausgangs-Port (203) des Schalters (230) zu koppeln,
um - in einem dritten Betriebsmodus - Signale vom zweiten Eingangs-Ausgangs- Port (202) des Schalters (230) mit dem vierten Ausgangs-Port (204) des Schalters (230) und vom fünften Eingangs-Port (205) des Schalters (230) mit dem zweiten Eingangs-Ausgangs- Port (202) des Schalters (230) zu koppeln, um dadurch Signale vom Speicher (234) mit dem Eingangs-Port (232i) des Rechenprozessors (232) und vom Ausgangs-Port (232o) des Rechenprozessors (232) mit dem Speicher (234) zu koppeln,
um - in einem vierten Betriebsmodus - Signale vom zweiten Eingangs-Ausgangs- Port (202) des Schalters (230) mit dem vierten Ausgangs-Port (204) des Schalters (230) zu koppeln, um dadurch den Speicher (234) mit dem Eingangs-Port (232i) des Rechenprozessors (232) und um den fünften Eingangs-Port (205) des Schalters (230) mit dem dritten Eingangs- Ausgangs-Port (203) des Schalters (230) zu koppeln, um dadurch den Ausgangs-Port (232o) des Rechenprozessors (232) mit dem dritten Eingangs-Ausgangs-Port (203) des Schalters (230) zu koppeln;
mehrere zweite Signalprozessoren (214b), wobei jeder der zweiten Signalprozessoren (214b) aufweist:
(a) einen Speicher (234) mit zumindest einem Daten-Eingangs-Ausgangs-Port (235), um Daten, welche an den Eingangs-Ausgangs-Port (235) des Speichers (234) angelegt werden, vorübergehend speichern, und um die gespeicherten Daten zum Eingangs-Ausgangs- Port (235) des Speichers (234) zu lesen;
(b) einen Rechenprozessor (232) mit zumindest einem Dateneingangsport (232i), einem Datenausgangsport (232o) und einem Steuerport (232c), um mathematische Prozesse bezüglich Eingangsdaten unter der Steuerung von Befehlen durchzuführen, welche an den Steuerport (232c) des Rechenprozessors (232) angelegt werden, und um Verarbeitungsdaten am Ausgangsport (232o) des Rechenprozessors (232) zu erzeugen;
(c) einen Schalter (230) mit zumindest einem Befehleingangs-Port (232c) und einem ersten (201), einem zweiten (202) und einem dritten (203) in zwei Richtungen wirkenden Eingangs-Ausgangs-Port (203), einem vierten Nur-Ausgangs-Port (204), einem fünften Nur- Eingangs-Port (205) und einem sechsten Eingangs-Ausgangs-Port (206), wobei der zweite Eingangs-Ausgangs-Port (202) mit dem Datenport (235) des Speichers (234), der vierte Ausgangs-Port (204) und der fünfte Eingangsport (205) mit dem Eingangs-Port (232i) bzw. dem Ausgangs-Port (232o) des Rechenprozessors (232) gekoppelt sind,
um - in einem ersten Betriebsmodus - Signale vom ersten Eingangs-Ausgangs-Port (201) des Schalters (230) mit dem vierten Ausgangs-Port (204) des Schalters (230) zu koppeln, um dadurch Signale zwischen dem ersten Eingangs-Ausgangs-Port (201) des Schalters (230) und dem Eingangs-Port (232i) des Rechenprozessors (232) und Signale vom fünften Eingangs-Port (205) des Schalters (230) mit dem zweiten Eingangs-Ausgangs-Port (202) des Schalters (230) zu koppeln, um dadurch Signale vom Rechenprozessor (232) mit dem Speicher (234) zu koppeln,
um - in einem zweiten Betriebsmodus - Signale vom ersten Eingangs-Ausgangs- Port (201) des Schalters (230) mit dem vierten Ausgangs-Port (204) des Schalters (230) zu koppeln, um dadurch Signale vom ersten Eingangs-Ausgangs-Port (201) des Schalters (230) mit dem Eingangs-Port (232i) des Rechenprozessors (232) und Signale vom fünften Eingangs-Port (205) des Schalters (230) mit dem dritten Eingangs-Ausgangs-Port (203) des Schalters (230) zu koppeln, um dadurch Signale vom Ausgangs-Port (232o) des Rechenprozessors (232) mit dem dritten Eingangs-Ausgangs-Port (203) des Schalters (230) zu koppeln,
um - in einem dritten Betriebsmodus - Signale vom zweiten Eingangs-Ausgangs- Port (202) und vom fünften Eingangs-Port (205) des Schalters (230)) mit dem zweiten Eingangs-Ausgangs-Port (202) des Schalters (230) zu koppeln, um dadurch Signale vom Speicher (234) mit dem Eingangs-Port (232i) des Rechenprozessors (232) und vom Ausgangs- Port (232o) des Rechenprozessors (232) mit dem Speicher (234) zu koppeln,
um - in einem vierten Betriebsmodus - Signale vom zweiten Eingangs-Ausgangs- Port (202) des Schalters (230) mit dem vierten Ausgangs-Port (204) des Schalters (230) zu koppeln, um dadurch den Speicher (234) mit dem Eingangs-Port (232i) des Rechenprozessors (232) und Signale vom fünften Eingangs-Port (205) des Schalters (230) mit dem dritten Eingangs-Ausgangs-Port (203) des Schalters (230) zu koppeln, um dadurch den Ausgangs-Port (232o) des Rechenprozessors (232) mit dem dritten Eingangs-Ausgangs-Port (203) des Schalters (230) zu koppeln;
um - in einem fünften Betriebsmodus - Signale zwischen dem sechsten Eingangs- Ausgangs-Port (206) des Schalters (230) und dem zweiten Eingangs-Ausgangs-Port (202) des Schalters (230) zu koppeln, um dadurch Signale zwischen dem Speicher (234) und dem sechsten Eingangs-Ausgangs-Port (206) zu übertragen;
eine lokale Gruppenzwischenverbindungsanordnung (218), um die Signalprozessoren (214) einer Gruppe (212) der Signalprozessoren (214) zusammen zu koppeln, wobei jede Gruppe von Signalprozessoren (214) mehrere erste Signalprozessoren (214a) und zumindest eine der zweiten Signalprozessoren (214i) aufweist, wobei die lokale Gruppenzwischenverbindungsanordnung (218) den ersten Eingangs-Ausgangs-Port (201) jeder der Signalprozessoren (214) der Gruppe (212) mit dem dritten Eingangs-Ausgangs-Port (203) des anderen Signalprozessors (214) der Gruppe (212) verbindet, wodurch die Signalprozessoren (214) jeder der Gruppen in einem Ring gekoppelt sind;
eine Systemzwischenverbindungsanordnung (105), die mit dem Quellen-I/O-Port (101) und dem sechsten Eingangs-Ausgangs-Port (206) der zweiten Signalprozessoren (214b) jeder der Gruppen (2I2) von Signalprozessoren (214) gekoppelt ist;
mehrere Gruppensteueranordnungen (216), von denen jede mit einer der Gruppen (212) von Signalprozessoren (214) verknüpft ist, wobei jede der Gruppensteueranordnungen (216) mit dem Steuereingangs-Port (232i) des Rechenprozessors (232) und mit dem Schalter (230) jeder der Signalprozessoren (214) der verknüpften Gruppe (212) der Signalprozessoren (214) gekoppelt ist, um für jeden einen der Schalter (230) der Signalprozessoren (240) zumindest einen vom ersten, zweiten, dritten und vierten Betriebsmodus im Fall der ersten Signalprozessoren (214a) auszuwählen, und um einen vom ersten, zweiten, dritten, vierten und fünften Betriebsmodus im Fall des zweiten Signalprozessors (214b) auszuwählen unabhängig vom Betriebsmodus, der für die anderen der Schalter (230) der Signalprozessoren (214) ausgewählt wurde, und zum Auswählen der mathematischen Operationen, die durch jeden der Rechenprozessoren (232) der Signalprozessoren (214) durchzuführen sind, unabhängig von den Rechenoperationen, die für die anderen der Rechenprozessoren (232) der Signalprozessoren (214) durchzuführen sind, jeweils unter der Steuerung von gespeicherten Instruktionen in Verknüpfung mit den Gruppensteueranordnungen (216), wobei gespeicherte Instruktionen durch einen externen Befehl zu den Gruppensteueranordnungen ausgewählt werden, wobei die gespeicherten Instruktionen veranlassen, daß die Gruppensteueranordnungen:
(a) wenn Daten zwischen dem Quellen-I/O-Port (101) und dem Speicher (234) des zweiten Signalprozessors (214b) der Gruppe zu koppeln sind, den fünften Betriebsmodus auswählen;
(b) bei einem seriellen Verarbeitungsmodus den vierten Betriebsmodus für zumindest einen der zweiten Signalprozessoren (214b) auswählen und den zweiten Betriebsmodus für zumindest einen der ersten Signalprozessoren (214a) am nächsten benachbart zum zweiten Signalprozessor (214b) im Ring und den vierten Betriebsmodus für zumindest einen der ersten Signalprozessoren (214a) entfernter vom zweiten Signalprozessor (214b) als der nächst benachbarte erste Signalprozessor (214a) auswählen;
(c) in einem Parallelverarbeitungsmodus den dritten Betriebsmodus für alle ersten und zweiten Signalprozessoren (214a, 214b) auswählen.
Steuersignale von der Gruppensteuereinheit 216 von Fig. 2a werden über einen Signalweg 238 von Fig. 3 an das Steuersignalregister 366 angelegt, welches das Steuersignal oder den Befehl vorübergehend speichert und diesen an einen Portauswahl-Steuerblock anlegt, der ein Speicher oder ein Decoder ist, der den Befehl in mehrere Steuersignale bezüglich Steuersignalwege 354, 356, 358, 360 und 362 in Abhängigkeit vom Befehlsmodus oder Betriebsmodus decodiert.
Die beschriebene Erfindung hat den herausragenden Vorteil zusätzlich zum Vorteil einer schnellen Umsetzung zwischen serieller und paralleler Verarbeitung, daß die Speicherbandbreite beibehalten wird. Insbesondere erlaubt sie eine Reduzierung der gesamten Speichergröße im Gesamtsystem im Vergleich zu einem Standardsystem oder eigens dafür vorgesehenen parallelen Prozessoren, da das System teilweise auf eine serielle Pipelinestruktur zurückgebildet werden kann.
Andere Ausführungsformen der Erfindung werden dem Fachmann deutlich. Obwohl beispielsweise die Beschreibung der Erfindung hinsichtlich eines Digitalsignalprozessors für ein Radarsystem angegeben ist, kann ein Digitalsignalprozessor gemäß der Erfindung Anwendung bei jeder Verarbeitungsumgebung äquivalent zu der eines Radarsystems finden, d. h., einer Umgebung, bei welcher viele unterschiedliche Berechungsarten durchgeführt werden müssen, wobei einige von diesen schneller sind, wenn Parallelprozessoren verwendet werden, und andere von diesen schneller sind, wenn Pipelineprozessoren verwendet werden. Obwohl in einer Richtung wirkende Ansteuerungen 334, 344 und 346 von Fig. 3 gezeigt sind, die gekoppelt sind, um den gleichen Signalweg 354, 356 zu steuern, und 356, der die verknüpften Multiplexer steuert, können die Steuersignale für den Multiplexer gegenüber den Steuersignalen für die Ansteuerungen unterschiedlich sein, und sie können über wechselweise unterschiedliche Bereiche von Signalwegen 354, 356 und 358 gekoppelt sein. Insbesondere können die Signalwege bei der Anordnung gemäß der Erfindung für serielle Bitströme, parallele Bitströme oder sogar Kombinationen von beiden verbunden sein. Beim dritten Betriebsmodus, der in Verbindung mit Fig. 2b, 3 und 4 beschrieben wurde, muß der Speicher 234 im wesentlichen simultan mit Schreiben gelesen werden. In der Praxis erfordert dies, daß der Speicher 234, wie in Fig. 2b gezeigt ist, tatsächlich in Form von mehreren separaten Speichern gebildet ist, die betreibbar sind, separat lesen und zu schreiben, wie in Fig. 2a vorgeschlagen wurde. In ähnlicher Weise kann die Steuerung des Rechenprozessors 232 von Fig. 2b die Teilung des Prozessors in zwei unterschiedliche Bereiche erforderlich machen, wie in Fig. 2a vorgeschlagen ist.

Claims

1. Digitalsignalprozessor (24) zum Verarbeiten von Signalen in serieller Pipelineart oder in paralleler Art über mehrere Prozessoren, wobei der Digitalsignalprozessor aufweist:

einen ersten, einen zweiten und einen dritten Prozessor (232), die jeweils einen Eingangsport (232i) und einen Ausgangsport (232o) zum Verarbeiten von Signalen aufweisen;

einen ersten, einen zweiten und einen dritten Speicher (234) zum vorübergehenden Speichern und Wiederauffinden von Daten;

eine erste, eine zweite und eine dritte Umschalteinrichtung (230), die mit erstem, zweitem bzw. drittem Prozessor (232) und mit erstem, zweitem bzw. drittem Speicher (234) gekoppelt ist, wobei erste, zweite und dritte Umschalteinrichtung (230) jeweils lokale Eingangs- und Ausgangsports 1 und 2 (201 bzw. 203) aufweist, wobei zumindest eine von erster, zweiter und dritter Umschalteinrichtung (230) einen externen Eingangs-Ausgangs-Anschlußport (206) aufweist, wobei jede der entsprechenden ersten, zweiten und dritten Umschalteinrichtung (230) dazu dient, um -in einer ersten Richtung in einem ersten Betriebsmodus - Signale vom lokalen Port 1 (201) der entsprechenden Umschalteinrichtung (230) zu dem Eingangsport (232i) der entsprechenden Verarbeitungseinrichtung (232) und vom Ausgangsport (232o) der jeweiligen Verarbeitungseinrichtung (232) mit der entsprechenden Speichereinrichtung (234) zu koppeln;

um - in einer zweiten Richtung im ersten Betriebsmodus - Signale vom lokalen Port 2 (203) der entsprechenden Umschalteinrichtung zu dem Eingangsport (232i) der jeweiligen Verarbeitungseinrichtung (232) und vom Ausgangsport (232o) der entsprechenden Verarbeitungseinrichtung (232) zu dem lokalen Port 1 (201) der entsprechenden Umschalteinrichtung zu koppeln,

um - in einer ersten Richtung in einem zweiten Betriebsmodus - Signale vorn lokalen Port I (201) der entsprechenden Umschalteinrichtung (230) zu dem Eingangsport (232i) der entsprechenden Verarbeitungseinrichtung (232) und vom Ausgangsport (232o) der entsprechenden Verarbeitungseinrichtung (232) zu dem lokalen Port 2 (203) der entsprechenden Umschalteinrichtung (230) zu koppeln;

um - in einer zweiten Richtung im zweiten Betriebsmodus - Signale vom lokalen Port 2 (203) der entsprechenden Umschalteinrichtung (230) zu dem Eingangsport (232i) der entsprechenden Verarbeitungseinrichtung (232) und vom Ausgangsport (232o) der entsprechenden Verarbeitungseinrichtung (232) zu dem lokalen Port 1 (201) der entsprechenden Umschaltseinrichtung (230) zu koppeln;

um - in einem dritten Betriebsmodus - Signale von der entsprechenden Speichereinrichtung (234) zu dem Eingangsport (232i) der entsprechenden Verarbeitungseinrichtung (232) und vom Ausgangsport (232o) der entsprechenden Verarbeitungseinrichtung (232) zu der entsprechenden Verarbeitungseinrichtung (234) zu koppeln;

um - in einer ersten Richtung eines viertes Betriebsmodus - Signale von der entsprechenden Speichereinrichtung (234) zu dem Eingangsport (232i) der entsprechenden Verarbeitungseinrichtung (232) und vom Ausgangsport (232o) der entsprechenden Verarbeitungseinrichtung (232) zu dem lokalen Port 1 (201) der jeweiligen Umschalteinrichtung (230) zu koppeln;

um - in einer zweiten Richtung eines vierten Betriebsmodus - Signale von der entsprechenden Speichereinrichtung (234) zu dem Eingangsport (232i) der entsprechenden Verarbeitungseinrichtung (232) und vom. Ausgangsport (232o) der entsprechenden Verarbeitungseinrichtung (232) zu dem lokalen Port 2 (203) der entsprechenden Umschalteinrichtung (230) zu koppeln;

um - in einer ersten Richtung eines fünften Betriebsmodus - Signale vom externen Verbindungsport (206) der jeweiligen Umschalteinrichtung (230), wenn ein solcher Port existiert, zu der entsprechenden Speichereinrichtung (234) zu koppeln; und

um - in einer zweiten Richtung des fünften Betriebsmodus - Signale von der ersten Speichereinrichtung (234) zu dem externen Anschlußport (206) der entsprechenden Umschalteinrichtung (230) zu koppeln, wenn solch ein Port existiert;

eine Zwischenverbindungseinrichtung (218), die mit den lokalen Eingangs- /Ausgangsports 1 und 2 (201, 203) von erster, zweiter und dritter Umschalteinrichtung (230) gekoppelt ist, um den lokalen Eingangs-/Ausgangsport 2 (203) der Umschalteinrichtung (230) zu dem lokalen Eingangs-/Ausgangsport 1 (201) der zweiten Umschalteinrichtung zu koppeln, um den lokalen Eingangs-/Ausgangsport 2 (203) der zweiten Umschalteinrichtung (230) zu dem lokalen Eingangs-/Ausgangsport 1 (201) der dritten Umschalteinrichtung (230) zu koppeln und um den lokalen Eingangs- /Ausgangsport 2 (203) der dritten Umschalteinrichtung (230) zu dem lokalen Eingangs- /Ausgangsport 1 (201) der ersten Umschalteinrichtung (230) zu koppeln.

2. Digitalsignalprozessor (24) nach Anspruch 1, der entweder für seriellen oder parallelen Betrieb in bezug auf Quellendaten von einem I/O-Quellenport (101) konfigurierbar ist, um Digitalsignalverarbeitung durchzuführen, um Verarbeitungssignale zu erzeugen und um die Verarbeitungssignale zu dem I/O- Quellenport (101) zu koppeln, wobei der Digitalsignalprozessor umfaßt:

mehrere erste und zweite Signalverarbeitungseinrichtungen (214a bzw. 214d), wobei jede der entsprechenden ersten und zweiten Signalverarbeitungseinrichtungen (214a) aufweist:

(a) einen entsprechenden einen der Speicher (234), der zumindest einen Dateneingangs-/Ausgangsport (232i) aufweist, um Daten, die an den Eingangs- /Ausgangsport (235) des Speichers (234) angelegt werden, vorübergehend zu speichern, und um die gespeicherten Daten zum Eingangs-/Ausgangsport (235) des Speichers (234) zu entnehmen;

(b) wobei ein entsprechender einer der Prozessoren eine Rechenverarbeitungseinrichtung (232) ist, die zumindest den Eingangsport (232i), den Ausgangsport (232o) und einen Steuerport (232c) aufweist, um Rechenprozesse bezüglich Eingangsdaten unter der Steuerung von Befehlen durchzuführen, die an den Steuerport (232c) der Rechenverarbeitungseinrichtung (232) angelegt werden, und um Verarbeitungsdaten am Ausgangsport (232o) der Rechenverarbeitungseinrichtung (232) zu erzeugen;

(c) wobei eine entsprechende eine der Umschalteinrichtungen (230) zumindest einen Befehlseingangsport (230) und sowohl die lokalen Eingangs- /Ausgangsports 1 und 2 (201 bzw. 203) als auch einen weiteren Eingangs- /Ausgangsport (202), einen Nur-Ausgangs-Port (204) und einen Nur-Eingangs-Port (205) aufweisen, wobei der weitere Eingangs-Ausgangs-Port (202) zu dem Dateneingangs-/Ausgangsport (235) der Speichereinrichtung (234) und der Ausgangsport (204) und der Eingangsport (205) zu dem Eingangsport (232i) bzw. dem Ausgangsport (232o) der Rechenverarbeitungseinrichtung (232) gekoppelt sind,

um - im ersten Betriebsmodus - Signale vom lokalen Eingangs- /Ausgangsport 1 (201) der Umschalteinrichtung (230) zu dem Ausgangsport (204) der Umschalteinrichtung (230) zu koppeln, um dadurch Signale zwischen dem lokalen Eingangs-/Ausgangsport 1 (201) der Umschalteinrichtung (230) und dem Eingangsport (232i) der Rechenverarbeitungseinrichtung (232) zu koppeln, und um Signale vom Eingangsport (205) der Umschalteinrichtung (230) zu dem weiteren Eingangs- /Ausgangsport (202) der Umschalteinrichtung (230) zu koppeln, um dadurch Signale von der Rechenverarbeitungseinrichtung (232) zu der Speichereinrichtung (234) zu koppeln;

um - im zweiten Betriebsmodus - Signale vom lokalen Eingangs- /Ausgangsport 1 (201) der Umschalteinrichtung (230) zu dem Ausgangsport (204) der Umschalteinrichtung (230) zu koppeln, um dadurch Signale vom lokalen Eingangs- /Ausgangsport 1 (201) der Umschalteinrichtung (230) zu dem Eingangsport (232i) der Rechenverarbeitungseinrichtung (232) zu koppeln und um Signale vom Eingangsport (205) der Umschalteinrichtung (230) zu dem lokalen Eingangs-/Ausgangsport 2 (203) der Umschalteinrichtung (230) zu koppeln, um dadurch Signale vom Ausgangsport (232o) der Rechenverarbeitungseinrichtung (232) zu dem lokalen Eingangs- /Ausgangsport 2 (203) der Umschalteinrichtung (230) zu koppeln;

um - im dritten Betriebsmodus - Signale vom weiteren Eingangs- /Ausgangsport (202) der Umschalteinrichtung (230) zu dem Ausgangsport (204) der Umschalteinrichtung (230) und vom Eingangsport. (205) der Umschalteinrichtung (230) zu dem weiteren Eingangs-/Ausgangsport (202) der Umschalteinrichtung (230) zu koppeln, um dadurch Signale von der Speichereinrichtung (234) zu dem Eingangsport (232i) der Rechenverarbeitungseinrichtung (232) und vom Ausgangsport (232o) der Rechenverarbeitungseinrichtung (232) zu der Speichereinrichtung (234) zu koppeln;

um - im vierten Betriebsmodus - Signale vom weiteren Eingangs- /Ausgangsport (202) der Umschalteinrichtung (230) zu dem Ausgangsport (204) der Umschalteinrichtung (230) zu koppeln, um dadurch die Speichereinrichtung (234) zu dem Eingangsport (232i) der Rechenverarbeitungseinrichtung (232) zu koppeln und um Signale vom Eingangsport (205) der Umschalteinrichtung (232) zu dem lokalen Eingangs-/Ausgangsport 2 (203) der Umschalteinrichtung (230) zu koppeln, um dadurch den Ausgangsport (232o) der Rechenverarbeitungseinrichtung (232) zu dem lokalen Eingangs-/Ausgangsport 2 (203) der Umschalteinrichtung (230) zu koppeln; wodurch eine entsprechende der Umschalteinrichtungen (230) der mehreren zweiten Signalverarbeitungseinrichtungen dazu dient,

um - in einem fünften Betriebsmodus - Signale zwischen einem externen Eingangs-/Ausgangsport (206) der Umschalteinrichtung (230) und dem weiteren Eingangs-/Ausgangsport (202) der Umschalteinrichtung (230) zu koppeln, um dadurch Signale zwischen der Speichereinrichtung (234) und dem externen Eingangs- /Ausgangsport (206) zu übertragen;

wobei die Zwischenverbindungseinrichtung eine lokale Gruppenzwischenverbindungseinrichtung (218) ist, um die Signalverarbeitungseinrichtung (214) einer Gruppe (212) der Signalverarbeitungseinrichtung (214) miteinander zu koppeln, wobei jede Gruppe (212) von Signalverarbeitungseinrichtungen (214) mehrere erste Signalverarbeitungseinrichtungen (214a) und zumindest eine der zweiten Signalverarbeitungseinrichtungen (214d) aufweist, wobei die lokale Gruppenverbindungseinrichtung (218) den lokalen Eingangs-/Ausgangsport 1 (201) jeder der Signalverarbeitungseinrichtungen (214) der Gruppe mit dem lokalen Eingangs- /Ausgangsport 2 (203) einer anderen Signalverarbeitungseinrichtung (214) der Gruppe verbindet, wodurch die Signalverarbeitungseinrichtungen (214) jeder der Gruppen in einem Ring gekoppelt sind;

eine Systemverbindungseinrichtung (105), die zu dem I/O-Quellenport (101) und zu den externen Eingangs-/Ausgangsports (206) der zweiten Signalverarbeitungseinrichtung (214d) jeder der Gruppen (212) der Signalverarbeitungseinrichtung (214) gekoppelt ist;

mehrere Gruppensteuereinrichtungen (216), wobei jede zu einer der Gruppen (212) der Signalverarbeitungseinrichtung (214) verknüpft ist, wobei jede der Gruppensteuereinrichtungen (216) zu dem Steuereingangsport (232i) der Rechenverarbeitungseinrichtung (232) und zu dem Steuereingangsport (230c) der Umschalteinrichtung (230) jeder der Signalverarbeitungseinrichtungen (214) der verknüpften Gruppe (212) der Signalverarbeitungseinrichtung gekoppelt ist, um für jede eine der Umschalteinrichtungen (230) der Signalverarbeitungseinrichtung zumindest einen von erstem, zweitem, drittem und viertem Betriebsmodus im Fall der ersten Signalverarbeitungseinrichtung (214a) auszuwählen, und einen von erstem, zweitem, drittem, viertem und fünftem Betriebsmodus im Fall der zweiten Signalverarbeitungseinrichtungen (214d), unabhängig vom Betriebsmodus, der für irgendeine andere Umschalteinrichtung (230) der Signalverarbeitungseinrichtung (214) ausgewählt wurde, auszuwählen und um Rechenoperationen auszuwählen, die durch jede der Rechenverarbeitungseinrichtungen (232) der Signalverarbeitungseinrichtungen durchzuführen sind, unabhängig von den Rechenoperationen, die für jegliche andere der Rechenverarbeitungseinrichtungen (232) der Signalverarbeitungseinrichtung (214) durchzuführen sind, jeweils alle unter der Steuerung von gespeicherten Instruktionen, die mit jeder Gruppensteuereinrichtung (216) verknüpft sind, wobei die gespeicherten Instruktionen durch einen Befehl extern zur Gruppensteuereinrichtung ausgewählt werden, wobei die gespeicherten Instruktionen bewirken, daß die Gruppensteuereinrichtung (216)

(a) , wenn Daten zwischen dem I/O-Quellenport (101) und dem Speicher (234) der zweiten Signalverarbeitungseinrichtung (214b) der Gruppe gekoppelt werden sollen, den fünften Betriebsmodus auswählt;

(b) in einem seriellen Verarbeitungsmodus den vierten Betriebsmodus für zumindest eine der zweiten Signalverarbeitungseinrichtungen (214b) und den zweiten Betriebsmodus für zumindest eine der ersten Signalverarbeitungseinrichtungen (214a) benachbart zur zweiten Signalverarbeitungseinrichtungen (214b) in diesem Ring und den vierten Betriebsmodus für zumindest eine der ersten Signalverarbeitungseinrichtungen (214a) weiter entfernt von der zweiten Signalverarbeitungseinrichtungen (214b) als zur nächsten benachbarten ersten Signalverarbeitungseinrichtung (214a) auswählt;

(c) in einem Parallel-Verarbeitungsmodus den dritten Betriebsmodus für die erste (214a) und die zweite (214b) Signalverarbeitungseinrichtung auswählt.

3. Digitalsignalprozessor (24) nach Anspruch 2, wobei jede Signalverarbeitungseinrichtungsgruppe (212) sechs Signalverarbeitungseinrichtungen (214) aufweist.