DE69223003T2

DE69223003T2 - Vielfachkanalschnittstelle in einem Mikrocomputer

Info

Publication number: DE69223003T2
Application number: DE69223003T
Authority: DE
Inventors: Osamu Matsushima
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Electronics Corp
Priority date: 1991-08-30
Filing date: 1992-08-31
Publication date: 1998-06-04
Anticipated expiration: 2012-09-01
Also published as: JPH0573697A; US5381529A; EP0529677A1; EP0529677B1; DE69223003D1

Description

Die vorliegende Erfindung bezieht sich auf einen Mikrocomputer und insbesondere auf eine in einem Mikrocomputer enthaltene serielle Multikanal-Schnittstellenschaltung.
Eine serielle Schnittstellenfunktion ist in vielen Mikrocomputern intern vorgesehen, da sie eine Datenübertragung mit einer kleinen Anzahl von Anschlüssen durchführen kann. Im allgemeinen war die serielle Schnittstelle so, daß Daten überführt wurden, indem man einen seriellen Dateneingabe- Anschluß, einen seriellen Datenausgabe-Anschluß und einen Taktanschluß verwendete.
Bei den neuesten Anwendungssystemen von Mikrocomputern wurde es wegen der Diversifizierung der Funktionen der Anwendungssysteme schwierig, daß ein Mikrocomputer alle Verarbeitungen durchführt. Daher ist nun ein Haupt-Mikrocomputer in zunehmenden Maße mit einer Vielzahl von Nebengeräten wie einem Neben-Mikrocomputer und einem elektrisch löschbaren ROM (Nur-Lese-Speicher) mittels einer seriellen Schnittstelle verbunden, so, daß die Verarbeitung geteilt wird, um eine Gesamtsteuerung durchzuführen.
Wenn z. B. beim Stand der Technik drei Kanalschnittstellen benötigt werden, um eine Verbindung mit drei Neben-Geräten zu bewirken, wurde ein Mikrocomputer so aufgebaut, daß er intern drei Kanäle derselben seriellen Schnittstellen- Schaltungsblöcke enthielt.
Somit führte der Aufbau der herkömmlichen seriellen Schnittstelle zu einer Zunahme des gesamten Schaltungsumfangs des Mikrocomputers und zu einer Kostenzunahme des Anwendungssystems. Da es außerdem sehr schwierig ist, daß die drei Kanäle der in dem Mikrocomputer intern vorhandenen seriellen Schnittstellen-Schaltungsblöcke durch nur eine in dem Mikrocomputer vorhandene zentrale Verarbeitungseinheit (CPU) gleichzeitig betrieben werden, war es in vielen praktischen Fällen so, daß nur zwei Kanäle gleichzeitig betrieben wurden und der verbleibende Kanal im Leerlauf verwendet wurde. Daher konnten die in dem Mikrocomputer vorhandenen Hardware-Resourcen nicht effektiv verwendet werden.
Die EP-A-0 266 790 offenbart eine serielle Bus-Schnittstelle mit einem Schieberegister zum Empfangen und Aussenden serieller Daten über zwei Eingabe-/Ausgabe-Datenleitungen. Eine erste Auswahlvorrichtung ist vorgesehen, um eine der Datenleitungen auszuwählen, und eine zweite Auswahlvorrichtung ist vorgesehen, um die ausgewählte Datenleitung mit dem Eingang oder dem Ausgang des Schieberegisters selektiv zu verbinden, so daß die ausgewählte Datenleitung als Ausgangsleitung bzw. als Eingangsleitung verwendet wird. Außerdem umfaßt die Schnittstelle einen einzelnen Taktanschluß, der über einen internen Taktgenerator mit einem Takteingang des Schieberegisters verbunden ist. Durch diese Einrichtung kann das Schieberegister durch einen internen Takt (Hauptmodus) oder durch einen externen Takt (Nebenmodus) betrieben werden.
Die EP-A-0 145 319 beschreibt einen Multiplexer-Demultiplexer-Kommunikationskanal, der Daten zwischen einer Kommunikations-Steuerungsvorrichtung und einer Vielzahl von Kommunikationsanschlüssen überträgt. In diesem Kanal sind unterschiedliche Taktleitungen für die Übertragung und den Empfang vorgesehen.
Die US-A-4 816 996 offenbart eine serielle Schnittstelle, in der eine Vielzahl serieller Übertragungen zusammen mit Kommentar- und Steuerungsinformation in einen Speicher geschrieben werden. Die Schnittstelle führt die gespeicherten Übertragungen selbständig aus.
Es ist eine Aufgabe der vorliegenden Erfindung, eine in einem Mikrocomputer intern vorgesehene serielle Multikanal- Schnittstellenschaltung bereitzustellen, welche den oben erwähnten Nachteil der herkömmlichen Schnittstellenschaltungen überwindet.
Eine weitere Aufgabe der Erfindung besteht darin, eine in einem Mikrocomputer intern vorgesehene kostengünstige serielle Multikanal-Schnittstellenschaltung bereitzustellen.
Diese Aufgabe wird durch eine serielle Schnittstellenschaltung gemäß Anspruch 1 gelöst; die weiteren Ansprüche beziehen sich auf Weiterentwicklungen der Erfindung.
Wie man aus dem obigen sieht, ist die in dem Mikrocomputer intern vorgesehene erfindungsgemäße serielle Schnittstellenschaltung dadurch gekennzeichnet, daß die serielle Schnittstelle mindestens zwei Sätze Anschlüsse enthält, wobei jeder Satz einen seriellen Dateneingang-Anschluß, einen seriellen Datenausgabe-Anschluß und einen Taktanschluß enthält und die serielle Schnittstellenfunktion zwischen den mindestens zwei Sätzen Anschlüssen unter einer programmierten Steuerung des Mikrocomputers selektiv umgeschaltet wird. Daher kann der Mikrocomputer eine kostengünstige serielle Multikanal-Schnittstellenschaltung enthalten.
Die obigen Aufgaben sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele der Erfindung anhand der begleitenden Zeichnung.
Fig. 1 ist ein Blockdiagramm eines ersten Ausführungsbeispiels der seriellen Schnittstelle gemäß der vorliegenden Erfindung; und
Fig. 2 ist ein Blockdiagramm eines zweiten Ausführungsbeispiels der seriellen Schnittstelle gemäß der vorliegenden Erfindung.
In Fig. 1 ist ein Blockdiagramm eines ersten Ausführungsbeispiels der gemäß der vorliegenden Erfindung in einem Mikrocomputer intern vorgesehenen seriellen Schnittstelle gezeigt.
Die gezeigte serielle Schnittstellenschaltung enthält ein Acht-Bit-Schieberegister 100 mit einem Dateneingang, der mit einem seriellen Dateneingabe-Anschluß SiO 100-2 verbunden ist, und einem Takteingang, der mit einem Taktanschluß 100-3 verbunden ist, so daß das Schieberegister 100 Bit für Bit einen Pegel des SiO-Anschlusses 100-2 synchron mit einem Taktsignal an dem -Anschluß 100- 3 sequentiell speichert. Das Schieberegister 100 hat auch einen Datenausgang, der mit einem seriellen Datenausgabe- Anschluß So0 100-1 verbunden ist, so daß in dem Schieberegister 100 gespeicherte Daten an den So0-Anschluß 100-1 synchron mit dem Taktsignal des -Anschlusses 100-3 Bit für Bit seriell herausgeschoben werden. Es sind auch eine interne Takterzeugungsschaltung 101 und ein Dreizustand-Puffer 103 vorgesehen, bei dem ein Eingang mit der internen Takterzeugungsschaltung 101 und ein Ausgang mit dem -Anschluß 103-1 und somit mit dem Takteingang des Schieberegisters 100 verbunden ist. Ein Steuerungsanschluß des Dreizustand-Puffers 103 ist mit einer Takt-Auswahlmarkierung 102 zur Auswahl zwischen der internen Takterzeugungsschaltung 101 und einem externen Takt verbunden.
Außerdem enthält die serielle Schnittstellenschaltung ein weiteres Schieberegister 110, das einen Dateneingang hat, der mit einem Ausgang eines ODER-Gatters 119-1 verbunden ist, das zwei Eingänge hat, die mit einem Ausgang von zwei UND-Gattern 119-3 bzw. 119-2 verbunden sind. Ein erster nicht-invertierender Eingang des UND-Gatters 119-3 ist mit einem zweiten seriellen Dateneingabe-Anschluß Si1 130-2 verbunden, und ein nicht-invertierender Eingang des UND- Gatters 119-2 ist mit einem dritten seriellen Dateneingabe- Anschluß Si2 140-2 verbunden. Ein zweiter nicht-invertierender Eingang des UND-Gatters 119-3 und ein invertierender Eingang des UND-Gatters 119-2 sind gemeinsam mit einer seriellen Kanal-Auswahlmarkierung 111 verbunden.
Ein Datenausgang des Schieberegisters 110 ist mit einem invertierenden Eingang eines NAND-Gatters 114 und einem ersten invertierenden Eingang eines NAND-Gatters 115 zusammengeschaltet. Ein nicht-invertierender Eingang des NAND- Gatters 114 und ein zweiter invertierender Eingang des NAND-Gatters 115 sind mit der seriellen Kanal-Auswahlmarkierung 111 zusammengeschaltet. Ein Ausgang des NAND-Gatters 114 ist mit einem zweiten seriellen Datenausgang-Anschluß So1 130-1 verbunden, und ein Ausgang des NAND-Gatters 115 ist mit einem dritten seriellen Datenausgabe-Anschluß So2 140-1 verbunden.
Das Schieberegister 110 hat einen Takteingang, der mit einem Ausgang eines ODER-Gatters 116-1 verbunden ist, das zwei Eingänge hat, die mit einem Ausgang von zwei UND-Gattern 116-3 bzw. 116-2 verbunden sind. Ein erster nicht-invertierender Eingang des UND-Gatters 116-3 ist mit einem zweiten Takteingabe-Anschluß 130-3 verbunden, und ein nicht-invertierender Eingang des UND-Gatters 116-2 ist mit einem dritten Takteingabe-Anschluß 140- 3 verbunden. Ein zweiter, nicht-invertierender Eingang des UND-Gatters 116-3 und ein invertierender Eingang des UND- Gatters 116-2 sind mit der seriellen Kanal-Auswahlmarkierung 111 zusammengeschaltet.
Der -Anschluß 130-1 ist auch mit einem Ausgang eines Dreizustand-Puffers 120 zusammengeschaltet, der durch eine Takt-Auswahlmarkierung 121 gesteuert wird. Ein Eingang des Dreizustand-Puffers 120 ist mit einem Ausgang eines NAND-Gatters 117 verbunden, das wiederum einen mit der seriellen Kanal-Auswahlmarkierung 111 verbundenen nicht-invertierenden Eingang und einen mit einer weiteren internen Takterzeugungsschaltung 112 verbundenen invertierenden Eingang hat.
Der -Anschluß 140-3 ist mit einem Ausgang eines Dreizustand-Puffers 122 verbunden, der durch eine Takt-Auswahlmarkierung 123 gesteuert wird. Ein Eingang des Dreizustand-Puffers 122 ist mit einem Ausgang eines NAND-Gatters 118 verbunden, das wiederum einen mit der seriellen Kanal- Auswahlmarkierung 111 verbundenen ersten invertierenden Eingang und einen mit der internen Takterzeugungsschaltung 112 verbundenen zweiten invertierenden Eingang hat.
Der -Anschluß 110-3, der -Anschluß 130-3 und der -Anschluß 140-3 werden normalerweise auf einem logischen Wert "1" gehalten, und nur wenn bei der seriellen Datenübertragung Daten von außen durch die gezeigte serielle Schnittstellenschaltung empfangen werden, werden acht Takte mit dem logischen Wert "0" an diese Taktanschlüsse von außen angelegt. Auf ähnliche Weise sind die Takterzeugungsschaltungen 101 und 112 so aufgebaut, daß sie ihren Ausgang normalerweise auf einem logischen Wert "1" halten und daß sie acht Takte des logischen Werts "0" nur dann erzeugen, wenn bei der seriellen Datenübertragung die gezeigte serielle Schnittstellenschaltung Daten nach außen überträgt.
Die Schieberegister 100 und 110, die Takt-Auswahlmarkierungen 102, 121 und 123 sowie die serielle Kanal-Auswahlmarkierung 111 werden unter einer programmierten Steuerung durch eine zentrale Verarbeitungseinheit 10 des Mikrocomputers beschrieben und gelesen, um die serielle Schnittstellenfunktion zu steuern.
Der weitere Teil des Mikrocomputers ist aus Gründen der Einfachheit der Zeichnung nicht gezeigt, und daher wird seine Beschreibung weggelassen.
Es wird nun der Betrieb in Verbindung mit dem Schieberegister 100 beschrieben. Das Acht-Bit-Schieberegister 100 holt sequentiell den Pegel an dem Si0-Anschluß 100-2 synchron mit dem Takt an dem -Anschluß 100-3 und schiebt in dem Schieberegister 100 gespeicherte Daten gleichzeitig zu dem So0-Anschluß 100-1. Der Takt für den Schiebebetrieb wird entweder von außen durch den -Anschluß 100- 3 oder von der internen Takterzeugungsschaltung 101 zugeführt. In dem Fall, bei dem der Takt von außen zugeführt wird, setzt man die Marke 102 auf einen logischen Wert "0", so daß der Dreizustand-Puffer ausgemacht wird. In dem Fall, bei dem man den internen Takt verwendet, gibt man der Takt- Auswahlmarkierung 102 einen logischen Wert "1" so daß die Ausgabe der Takterzeugungsschaltung 101 verwendet wird.
Das Schieberegister 110 ist mit zwei Anschlußsätzen ausgestattet, wobei jeder Satz einen seriellen Dateneingabe-Anschluß, einen seriellen Datenausgabe-Anschluß und einen Taktanschluß enthält und die serielle Kanal-Auswahlmarkierung 111 verwendet wird, um einen der beiden Sätze der beiden Anschlußsätze auszuwählen. Wenn sich die serielle Kanal-Auswahlmarkierung 111 auf dem logischen Wert "1" befindet, werden der Si1-Anschluß 130-2, der So1-Anschluß 130-1 und der -Anschluß 130-3 jeweils als der serielle Dateneingabe-Anschluß, der serielle Datenausgabe-Anschluß bzw. der Taktanschluß ausgewählt (diese Anschlüsse werden im folgenden als ein "serieller Kanal 1" bezeichnet). Daten an dem Si2-Anschluß 140-2 werden durch das logische Gatter 119-2 blockiert, und Daten an dem Si1-Anschluß 130-2 durchlaufen die logischen Gatter 119-3 und 119-1, um in das Schieberegister 110 eingegeben zu werden.
Wie oben erwähnt, ist die Ausgabe des Schieberegisters 110 mit dem logischen Gatter 114 und 115 zusammengeschaltet, da jedoch die serielle Kanal-Auswahimarkierung 111 den logischen Wert "1" hat, wird die Ausgabe des Schieberegisters 110 durch das logische Gatter 115 blockiert, so daß der So2-Anschluß 140-1 auf dem logischen Wert "1" gehalten wird. Andererseits wird die Ausgabe des Schieberegisters 110 zu dem Si1-Anschluß 130-1 überführt.
Auf ähnliche Weise wird der dem Schieberegister 110 zugeführte Takt durch den Status der seriellen Kanal-Auswahlmarkierung 111 ausgewählt. Außerdem bezeichnet die Takt- Auswahimarkierung 121 die Auswahl einer Quelle des Taktes in Verbindung mit dem Taktanschluß 130-3, und die Takt-Auswahlmarkierung 123 bezeichnet die Auswahl einer Quelle des Taktes in Verbindung mit einem Taktanschluß 140-3. Wenn sich die Markierung 121 auf dem logischen Wert "0" befindet, wird hier, da der Dreizustand-Puffer 120 ausgemacht ist, der Takt an dem -Anschluß 130-3 dem Schieberegister 110 zugeführt. Wenn andererseits die Marke 121 den logischen Wert "1" hat, wird die Ausgabe der Takterzeugungsschaltung 112 durch das logische Gatter 117, den Dreizustand-Puffer 120 und die logischen Gatter 116-3 und 116-1 dem Schieberegister 110 zugeführt.
Wenn die Seriellkanal-Auswahlmarkierung 111 den logischen Wert "0" hat, werden der Si2-Anschluß 140-2, der So2-Anschluß 140-1 und der -Anschluß 140-3 jeweils als der serielle Dateneingabe-Anschluß, der serielle Datenausgabe-Anschluß bzw. der Taktanschluß ausgewählt (diese Anschlüsse werden im folgenden als "serieller Kanal 2" bezeichnet). Als Eingabe in das Schieberegister 110 werden Daten an dem Si-2 Anschluß 140-2 durch die Wirkung des logischen Gatters 119-2 ausgewählt, und die Daten an dem Si1- Anschluß 130-2 werden durch das logische Gatter 119-3 blokkiert. Andererseits wird die Ausgabe des Schieberegisters 110 durch das logische Gatter 115 an den So2-Anschluß 140-1 überführt, doch wird der Si1-Anschluß 130-1 durch die Wirkung des logischen Gatters 114 auf dem logischen Wert "1" gehalten. Als Takt, der dem Schieberegister 110 zugeführt wird, wird der Takt an dem -Anschluß 140-3 durch die Funktion der logischen Gatter 116-1 bis 116-3 ausgewählt. Ob nun der externe Takt oder der interne Takt verwendet wird, wird durch die Takt-Auswahlmarkierung 123 bestimmt.
Fig. 2 ist ein Schaltbild eines weiteren Ausführungsbeispiels der vorliegenden Erfindung. In diesem zweiten Ausführungsbeispiel wird eine Takterzeugungsschaltung 200 dem ersten Ausführungsbeispiel neu hinzugefügt, so daß die Takterzeugungsschaltung 112 ausschließlich für den "seriellen Kanal 1" verwendet wird und die Takterzeugungsschaltung 200 ausschließlich für den "seriellen Kanal 2" verwendet wird. Daher können unterschiedliche Übertragungsraten für unterschiedliche serielle Kanäle jeweils verwendet werden. Da ansonsten der Betrieb des zweiten Ausführungsbeispiels derselbe wie derjenige des ersten Ausführungsbeispiels ist, wird eine weitere Erklärung ausgelassen.
Wie man aus der obigen Erklärung sieht, hat die vorliegende Erfindung einen praktischen Vorteil, der es ermöglicht, eine kostengünstige serielle Multikanal-Schnittstellenfunktion bereitzustellen. Die gezeigen Ausführungsbeispiele sind ein Beispiel für zwei Kanäle, doch können sie abgewandelt werden, um einen von dreien oder mehreren Kanälen auszuwählen.
Die Erfindung wurde somit anhand der speziellen Ausführungsbeispiele gezeigt und beschrieben. Es muß jedoch gesagt werden, daß die vorliegende Erfindung in keinerlei Weise auf die Einzelheiten der dargestellten Anordnungen beschränkt ist, sondern Veränderungen und Abwandlungen innerhalb des Umfangs der beigefügten Ansprüche durchgeführt werden können.

Claims

1. Serielle Schnittstellenschaltung, die in einem Mikrocomputer intern angeordnet ist und aufweist:

mindestens zwei serielle Dateneingabe-Anschlüsse (130-2, 140-2);

mindestens zwei serielle Datenausgabe-Anschlüsse (130-1, 140-1);

ein Schieberegister (110) mit einem Dateneingang, einem Datenausgang und einem Takteingang und derart konfiguriert, daß es einen Schiebeschritt synchron mit einem dem Takteingang zugeführten Taktsignal durchführt, so daß in den Dateneingang eingegebene Daten in das Schieberegister geschoben werden und in dem Schieberegister gespeicherte Daten aus dem Datenausgang herausgeschoben werden;

eine Ausgabe-Auswahleinrichtung (114, 115), bei der ein Eingang mit dem Datenausgang des Schieberegisters verbunden ist und bei der mindestens zwei Ausgänge mit den mindestens zwei seriellen Datenausgabe-Anschlüssen verbunden sind; eine Eingabe-Auswahleinrichtung (119), bei der mindestens zwei Eingänge mit den mindestens zwei seriellen Dateneingabe-Anschlüssen verbunden sind und bei der ein Ausgang mit dem Dateneingang des Schieberegisters verbunden ist; eine Kanal-Auswahleinrichtung (111), die mit der Eingabeund Ausgabe-Auswahleinrichtung verbunden ist, um die Eingabe- und die Ausgabe-Auswahleinrichtung derart zu steuern, daß einer der mindestens zwei seriellen Dateneingabe-Anschlüsse durch die Eingabe-Auswahleinrichtung ausgewählt und mit dem Dateneingang des Schieberegisters verbunden wird, und daß ein entsprechender Anschluß der mindestens zwei seriellen Datenausgabe-Anschlüsse durch die Ausgabe-Auswahleinrichtung ausgewählt und mit dem Datenausgang des Schieberegisters verbunden wird;

mindestens zwei Taktanschlüsse (130-3, 140-3);

eine erste Takt-Auswahleinrichtung (116) mit mindestens zwei Eingängen, die mit den mindestens zwei Taktanschlüssen verbunden sind, und einem Ausgang, der mit dem Takteingang des Schieberegisters verbunden ist;

wobei die Kanal-Auswahleinrichtung mit dem Eingang, dem Ausgang und der ersten Takt-Auswahleinrichtung verbunden ist, um den Eingang, den Ausgang und die erste Takt-Auswahleinrichtung derart zu steuern, daß einer der mindestens zwei seriellen Dateneingabe-Anschlüsse durch die Eingabe- Auswahleinrichtung ausgewählt und mit dem Dateneingang des Schieberegisters verbunden wird, und ein entsprechender der mindestens zwei Dateneingabe-Anschlüsse durch die erste Takt-Auswahleinrichtung ausgewählt und mit dem Takteingang des Schieberegisters verbunden wird, und ein entsprechender der mindestens zwei seriellen Datenausgabe-Anschlüsse durch die Ausgabe-Auswahleinrichtung ausgewählt und mit dem Datenausgang des Schieberegisters verbunden wird; und

eine interne Takt-Erzeugungseinrichtung (117) mit einem internen Taktausgang, der mit einer durch die Kanal-Auswahleinrichtung gesteuerten zweiten Takt-Auswahleinrichtung (117, 118) verbunden ist;

wobei jeder der mindestens zwei Taktanschlüsse durch eine Schalteinrichtung (120, 122) mit einem entsprechenden Ausgang der zweiten Takt-Auswahleinrichtung verbunden ist; und

wobei die Schalteinrichtung durch eine zugeordnete Takt- Auswahlmarkierung (121, 123) gesteuert wird, so daß entweder ein dem Taktanschluß zugeführter externer Takt oder ein durch die Takt-Erzeugungseinrichtung erzeugter interner Takt durch die zugeordnete Takt-Auswahlmarkierung ausgewählt und der ersten Takt-Auswahleinrichtung zugeführt wird.

2. Serielle Schnittstellenschaltung nach Anspruch 1, welche aufweist:

mindestens zwei interne Takt-Erzeugungseinrichtungen (1121 200), die jeweils einen internen Taktausgang haben, der mit einem aus einer entsprechenden Anzahl von Eingängen der zweiten Takt-Auswahleinrichtung verbunden ist; wobei die zweite Takt-Auswahleinrichtung durch die Kanal- Auswahleinrichtung gesteuert wird, so daß eine der mindestens zwei internen Takt-Erzeugungseinrichtungen durch die zweite Takt-Erzeugungsrichtung ausgewählt und von einem entsprechenden der Ausgänge der zweiten Takt-Auswahleinrichtung ausgegeben wird.

3. Serielle Schnittstellenschaltung nach Anspruch 1 oder 2, bei welcher die Schalteinrichtung (120, 122) einen Dreizustand-Puffer aufweist, der einen mit der zugeordneten Takt-Auswahlmarkierung (121, 123) verbundenen Steuerungseingang hat;

wobei ein Eingang des Dreizustand-Puffers mit der zweiten Takt-Auswahleinrichtung verbunden ist und ein Ausgang des Dreizustand-Puffers mit einem entsprechenden der mindestens zwei Taktanschlüsse verbunden ist.