JPH07250069A - 双方向シリアル通信機能を有する制御機器及びシリアルポート用アダプタ - Google Patents
双方向シリアル通信機能を有する制御機器及びシリアルポート用アダプタInfo
- Publication number
- JPH07250069A JPH07250069A JP6036249A JP3624994A JPH07250069A JP H07250069 A JPH07250069 A JP H07250069A JP 6036249 A JP6036249 A JP 6036249A JP 3624994 A JP3624994 A JP 3624994A JP H07250069 A JPH07250069 A JP H07250069A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- terminal
- output
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 シリアル通信を用い、複数台のＣＰＵ相互間
のデータ通信を容易としつつ接続するＣＰＵの台数変更
が容易なシステムを構築する。 【構成】 中央演算処理装置を内蔵すると共にシリアル
通信手段を有する制御装置10,20,30において、出力用バ
ッファ回路及び入力用バッファ回路を有する双方向変換
用アダプタ40を組み込み、前記シリアル通信手段の出力
ポートを出力用バッファ回路を介して外部データ入出力
用端子85に接続し、この外部データ入出力用端子85は入
力用バッファ回路を介して前記シリアル通信手段の入力
ポートにも接続することにより１本の双方向シリアルデ
ータ通信ラインを形成し、前記シリアル通信手段の入力
ポートに特定の識別コードが入力されたとき、この識別
コードと共に入力されたデータを取り込む判断手段を有
する双方向シリアル通信機能を内臓する制御機器10,20,
30とする。
のデータ通信を容易としつつ接続するＣＰＵの台数変更
が容易なシステムを構築する。 【構成】 中央演算処理装置を内蔵すると共にシリアル
通信手段を有する制御装置10,20,30において、出力用バ
ッファ回路及び入力用バッファ回路を有する双方向変換
用アダプタ40を組み込み、前記シリアル通信手段の出力
ポートを出力用バッファ回路を介して外部データ入出力
用端子85に接続し、この外部データ入出力用端子85は入
力用バッファ回路を介して前記シリアル通信手段の入力
ポートにも接続することにより１本の双方向シリアルデ
ータ通信ラインを形成し、前記シリアル通信手段の入力
ポートに特定の識別コードが入力されたとき、この識別
コードと共に入力されたデータを取り込む判断手段を有
する双方向シリアル通信機能を内臓する制御機器10,20,
30とする。
Description
【０００１】
【産業上の利用分野】本発明は、シリアル通信手段を有
するワンチップ等のマイクロコンピュータを内蔵する制
御機器の通信ネットワークに関するものである。
するワンチップ等のマイクロコンピュータを内蔵する制
御機器の通信ネットワークに関するものである。
【０００２】
【従来の技術】今日、測定機器や観測機器、その他各種
の観測機器や制御機器ではマイクロコンピュータによる
各種の制御が行われ、測定や観測及び制御に際して機器
の各部を自動調整することにより使用者の操作を単純化
し、且つ、操作を容易とすることが多い。
の観測機器や制御機器ではマイクロコンピュータによる
各種の制御が行われ、測定や観測及び制御に際して機器
の各部を自動調整することにより使用者の操作を単純化
し、且つ、操作を容易とすることが多い。
【０００３】また、複雑な装置では、装置の各部毎に１
チップなどの簡易なマイクロコンピュータを組み込み、
各部毎に独立して自動調整を行うと共に、各部のマイク
ロコンピュータを各々パーソナルコンピュータなどによ
り制御し、また、各部のマイクロコンピュータ相互間で
データの受け渡しを行なって装置全体を作動させること
も多くなってきた。
チップなどの簡易なマイクロコンピュータを組み込み、
各部毎に独立して自動調整を行うと共に、各部のマイク
ロコンピュータを各々パーソナルコンピュータなどによ
り制御し、また、各部のマイクロコンピュータ相互間で
データの受け渡しを行なって装置全体を作動させること
も多くなってきた。
【０００４】このように、マイクロコンピュータと称さ
れる中央演算処理装置（以下単にＣＰＵという）を内蔵
する各部の制御装置では、データを他の機器や装置に受
け渡しするに際し、多くの場合はＲＳ２３２Ｃポートを
用いてシリアル通信を行っている。このシリアル通信で
は、図７に示すように、データの受け渡しを行う２台の
機器を１対１に対応させて相互に入力端子であるＲＸＤ
端子と出力端子であるＴＸＤ端子とを各々接続する。そ
して１台の機器を複数台の機器と接続するためには、複
数組のデータ入力端子とデータ出力端子とが必要であ
る。
れる中央演算処理装置（以下単にＣＰＵという）を内蔵
する各部の制御装置では、データを他の機器や装置に受
け渡しするに際し、多くの場合はＲＳ２３２Ｃポートを
用いてシリアル通信を行っている。このシリアル通信で
は、図７に示すように、データの受け渡しを行う２台の
機器を１対１に対応させて相互に入力端子であるＲＸＤ
端子と出力端子であるＴＸＤ端子とを各々接続する。そ
して１台の機器を複数台の機器と接続するためには、複
数組のデータ入力端子とデータ出力端子とが必要であ
る。
【０００５】即ち、図７に示すように、第１機器のデー
タ入力端子であるＲＸＤ1端子と第２機器の第１データ
出力端子であるＴＸＤ1端子とを接続すると共に、第１
機器のデータ出力端子であるＴＸＤ1端子と第２機器の
第１データ入力端子であるＲＸＤ1端子とを接続して第
１機器と第２機器との間でデータの受け渡しを行うもの
とし、又、第２機器の第２データ入力端子であるＲＸＤ
2端子と第３機器のデータ出力端子であるＴＸＤ1端子、
第２機器の第２データ出力端子であるＴＸＤ2端子と第
３機器のデータ入力端子であるＲＸＤ1端子とを接続し
て第２機器と第３機器との間でデータの受け渡しを行う
ものとするように、各機器間において一組のデータ入力
端子とデータ出力端子とを相互に接続する。
タ入力端子であるＲＸＤ1端子と第２機器の第１データ
出力端子であるＴＸＤ1端子とを接続すると共に、第１
機器のデータ出力端子であるＴＸＤ1端子と第２機器の
第１データ入力端子であるＲＸＤ1端子とを接続して第
１機器と第２機器との間でデータの受け渡しを行うもの
とし、又、第２機器の第２データ入力端子であるＲＸＤ
2端子と第３機器のデータ出力端子であるＴＸＤ1端子、
第２機器の第２データ出力端子であるＴＸＤ2端子と第
３機器のデータ入力端子であるＲＸＤ1端子とを接続し
て第２機器と第３機器との間でデータの受け渡しを行う
ものとするように、各機器間において一組のデータ入力
端子とデータ出力端子とを相互に接続する。
【０００６】又、システム化された機器の相互間では、
ＧＰＩＢなどのパラレル通信が行われることもある。こ
のパラレル通信では、複数本のデータバスの他、複数の
制御線が用いられ、特定の２台の機器以外は電気的にデ
ータバスから切り離し、前記特定の２台の間でデータの
転送が行われる。
ＧＰＩＢなどのパラレル通信が行われることもある。こ
のパラレル通信では、複数本のデータバスの他、複数の
制御線が用いられ、特定の２台の機器以外は電気的にデ
ータバスから切り離し、前記特定の２台の間でデータの
転送が行われる。
【０００７】
【発明が解決しようとする課題】今日では、装置全体が
システムとして完成されている場合のみでなく、オプシ
ョンとしての装置を追加することにより装置全体の機能
向上や用途に応じた使用態様の変更を可能とすることの
要求が高まっている。この追加可能なオプションとして
の装置においても、ＣＰＵを内蔵させて作動の自動化を
図り、装置本体とのデータの受け渡しが要求されること
となり、シリアル通信手段などの通信機能をもった装置
になる。
システムとして完成されている場合のみでなく、オプシ
ョンとしての装置を追加することにより装置全体の機能
向上や用途に応じた使用態様の変更を可能とすることの
要求が高まっている。この追加可能なオプションとして
の装置においても、ＣＰＵを内蔵させて作動の自動化を
図り、装置本体とのデータの受け渡しが要求されること
となり、シリアル通信手段などの通信機能をもった装置
になる。
【０００８】シリアル通信手段はＲＳ２３２Ｃインター
フェースを用いることにより簡単に機器相互間のデータ
転送を行うことができるが、シリアル通信は各機器を１
対１に対応させて接続する必要があるため、特定の装置
をシステムに追加する場合、既存のシステムを形成して
いる機器に組み込んだＣＰＵのプログラムを変更すると
共に、従来の機器と追加する機器とを個別に接続しなけ
ればならず、システム全体の機能を拡張するため、新た
にＣＰＵを内蔵する新たな装置部分としての機器の追加
が困難である。
フェースを用いることにより簡単に機器相互間のデータ
転送を行うことができるが、シリアル通信は各機器を１
対１に対応させて接続する必要があるため、特定の装置
をシステムに追加する場合、既存のシステムを形成して
いる機器に組み込んだＣＰＵのプログラムを変更すると
共に、従来の機器と追加する機器とを個別に接続しなけ
ればならず、システム全体の機能を拡張するため、新た
にＣＰＵを内蔵する新たな装置部分としての機器の追加
が困難である。
【０００９】又、パラレル通信は、コントロールバス及
びデータバスに追加機器としての装置を接続する故、機
器の追加によるシステム全体の拡張は容易であるも、パ
ラレル通信用の専用制御回路が必要であり、今日多用さ
れているワンチップマイコンと称されるボードでは、パ
ラレル通信機能を有しないものも多く、従って制御機器
等システムを組み立てるに際しては、専用の入出力ポー
トを付加した装置を製造しなければならず、各部装置の
製造が複雑高価となる欠点があった。
びデータバスに追加機器としての装置を接続する故、機
器の追加によるシステム全体の拡張は容易であるも、パ
ラレル通信用の専用制御回路が必要であり、今日多用さ
れているワンチップマイコンと称されるボードでは、パ
ラレル通信機能を有しないものも多く、従って制御機器
等システムを組み立てるに際しては、専用の入出力ポー
トを付加した装置を製造しなければならず、各部装置の
製造が複雑高価となる欠点があった。
【００１０】本発明は、このような欠点を排し、シリア
ル通信ラインを用い、より少ないデータ通信ラインで一
度に複数の制御機器等の機器相互間における通信を可能
とするものである。
ル通信ラインを用い、より少ないデータ通信ラインで一
度に複数の制御機器等の機器相互間における通信を可能
とするものである。
【００１１】
【課題を解決するための手段】本発明は、中央演算処理
装置を内蔵すると共に、シリアル通信手段をも有する制
御装置において、前記シリアル通信手段の出力ポートを
出力用バッファ回路を介してデータ入出力端子に接続
し、このデータ入出力端子は入力用バッファ回路を介し
て前記シリアル通信手段の入力ポートにも接続すること
により１本の双方向シリアルデータ通信ラインを形成
し、前記シリアル通信手段の入力ポートに特定の識別コ
ードが入力されたとき、この識別コードと共に入力され
たデータを取り込む判断手段を設けて双方向シリアル通
信機能を有する制御機器とする。
装置を内蔵すると共に、シリアル通信手段をも有する制
御装置において、前記シリアル通信手段の出力ポートを
出力用バッファ回路を介してデータ入出力端子に接続
し、このデータ入出力端子は入力用バッファ回路を介し
て前記シリアル通信手段の入力ポートにも接続すること
により１本の双方向シリアルデータ通信ラインを形成
し、前記シリアル通信手段の入力ポートに特定の識別コ
ードが入力されたとき、この識別コードと共に入力され
たデータを取り込む判断手段を設けて双方向シリアル通
信機能を有する制御機器とする。
【００１２】又、更にシリアル通信手段の出力ポートを
出力用バッファ回路を介してデータ入出力端子に接続す
ると共に、前記シリアル通信手段の入力ポートには入力
用バッファ回路を介したシリアルデータ通信ライン及び
前記データ入出力端子を接続することにより１本の双方
向シリアルデータ通信ラインと１本のシリアルデータ受
信ラインとを形成し、前記シリアルデータ入力ポートに
特定の識別コードが入力されたとき、この識別コードと
共に入力されたデータを取り込む判断手段を設ける双方
向シリアル通信機能を有する制御機器とすることもあ
る。
出力用バッファ回路を介してデータ入出力端子に接続す
ると共に、前記シリアル通信手段の入力ポートには入力
用バッファ回路を介したシリアルデータ通信ライン及び
前記データ入出力端子を接続することにより１本の双方
向シリアルデータ通信ラインと１本のシリアルデータ受
信ラインとを形成し、前記シリアルデータ入力ポートに
特定の識別コードが入力されたとき、この識別コードと
共に入力されたデータを取り込む判断手段を設ける双方
向シリアル通信機能を有する制御機器とすることもあ
る。
【００１３】更に、他の本発明としては、データ入力端
子、制御信号入力端子、データ出力端子、及び外部デー
タ入出力端子を有し、前記制御信号入力端子にデータ出
力制御信号が入力されると前記データ入力端子に入力さ
れる信号を前記外部データ入出力端子に伝達する出力用
バッファ回路と、前記外部データ入出力端子に入力され
る信号を前記データ出力端子に伝達する入力用バッファ
回路とを有するシリアルポート用アダプタがある。
子、制御信号入力端子、データ出力端子、及び外部デー
タ入出力端子を有し、前記制御信号入力端子にデータ出
力制御信号が入力されると前記データ入力端子に入力さ
れる信号を前記外部データ入出力端子に伝達する出力用
バッファ回路と、前記外部データ入出力端子に入力され
る信号を前記データ出力端子に伝達する入力用バッファ
回路とを有するシリアルポート用アダプタがある。
【００１４】又、このアダプタには、データ入力端子、
制御信号入力端子、データ出力端子、外部データ入出力
端子の他に外部データ入力端子をも設け、前記制御信号
入力端子にデータ出力制御信号が入力されると前記デー
タ入力端子に入力される信号を前記外部データ入出力端
子に伝達する出力用バッファ回路と、前記外部データ入
力端子及び前記外部データ入出力端子に入力される信号
を前記データ出力端子に伝達する入力用バッファ回路と
を設けるようにすることもある。
制御信号入力端子、データ出力端子、外部データ入出力
端子の他に外部データ入力端子をも設け、前記制御信号
入力端子にデータ出力制御信号が入力されると前記デー
タ入力端子に入力される信号を前記外部データ入出力端
子に伝達する出力用バッファ回路と、前記外部データ入
力端子及び前記外部データ入出力端子に入力される信号
を前記データ出力端子に伝達する入力用バッファ回路と
を設けるようにすることもある。
【００１５】
【作 用】本発明にかかる制御機器は、双方向シリアル
データ通信ラインを有する故、１本のラインによりデー
タの読み込み及び送り出しを行うことができる。又、１
本の双方向シリアルデータ通信ラインと１本のシリアル
データ受信ラインを有する機器では、双方向シリアルデ
ータ通信ラインをデータ送信用に使用し、送信用ライン
と受信用ラインとによってデータの読み込み及び送り出
しを行うことができる。
データ通信ラインを有する故、１本のラインによりデー
タの読み込み及び送り出しを行うことができる。又、１
本の双方向シリアルデータ通信ラインと１本のシリアル
データ受信ラインを有する機器では、双方向シリアルデ
ータ通信ラインをデータ送信用に使用し、送信用ライン
と受信用ラインとによってデータの読み込み及び送り出
しを行うことができる。
【００１６】そして、データ入力端子、制御信号入力端
子、データ出力端子等を有するアダプタは、データ入力
端子を機器の出力ポートであるデータ出力端子に、制御
信号入力端子を機器のデータ出力制御端子に、データ出
力端子を機器の入力ポートであるデータ入力端子に容易
に接続することができ、データ入力端子に入力されるデ
ータを出力用バッファ回路により外部データ入出力端子
に伝達し、又、外部データ入出力端子に入力されるデー
タをデータ出力端子に伝達する入力用バッファ回路を有
している故、該アダプタにより機器の出力ポート及び入
力ポートであるデータ出力端子とデータ入力端子とを１
つの外部データ入力端子に接続することができる。
子、データ出力端子等を有するアダプタは、データ入力
端子を機器の出力ポートであるデータ出力端子に、制御
信号入力端子を機器のデータ出力制御端子に、データ出
力端子を機器の入力ポートであるデータ入力端子に容易
に接続することができ、データ入力端子に入力されるデ
ータを出力用バッファ回路により外部データ入出力端子
に伝達し、又、外部データ入出力端子に入力されるデー
タをデータ出力端子に伝達する入力用バッファ回路を有
している故、該アダプタにより機器の出力ポート及び入
力ポートであるデータ出力端子とデータ入力端子とを１
つの外部データ入力端子に接続することができる。
【００１７】更に、このデータ入力端子、制御信号入力
端子、データ出力端子等を有するアダプタに外部データ
入力端子を付加したアダプタは、データ入力端子を機器
のデータ出力端子に、制御信号入力端子を機器のデータ
出力制御端子に、データ出力端子を機器のデータ入力端
子に容易に接続することにより、データ入力端子に入力
されるデータを出力用バッファ回路により外部データ入
出力端子に伝達し、又、外部データ入力端子及び外部デ
ータ入出力端子に入力されるデータをデータ出力端子に
伝達する入力用バッファ回路を有している故、外部デー
タ入出力端子を入力用とする場合のみでなく、外部デー
タ入出力端子をデータ出力用とし、データの入力は外部
データ入力端子が受けるようにすることもできる。
端子、データ出力端子等を有するアダプタに外部データ
入力端子を付加したアダプタは、データ入力端子を機器
のデータ出力端子に、制御信号入力端子を機器のデータ
出力制御端子に、データ出力端子を機器のデータ入力端
子に容易に接続することにより、データ入力端子に入力
されるデータを出力用バッファ回路により外部データ入
出力端子に伝達し、又、外部データ入力端子及び外部デ
ータ入出力端子に入力されるデータをデータ出力端子に
伝達する入力用バッファ回路を有している故、外部デー
タ入出力端子を入力用とする場合のみでなく、外部デー
タ入出力端子をデータ出力用とし、データの入力は外部
データ入力端子が受けるようにすることもできる。
【００１８】
【実施例】本発明に係る制御機器の実施例は、例えば図
２に示すように、顕微鏡の各種操作部分を駆動する制御
装置の如く、各制御装置がＣＰＵを内蔵して独自に顕微
鏡の一部を駆動制御すると共に、各制御装置相互間でデ
ータや制御コードの伝達を行うものである。
２に示すように、顕微鏡の各種操作部分を駆動する制御
装置の如く、各制御装置がＣＰＵを内蔵して独自に顕微
鏡の一部を駆動制御すると共に、各制御装置相互間でデ
ータや制御コードの伝達を行うものである。
【００１９】そして、この制御機器は、図１及び図２に
示すように、例えば顕微鏡の対物レンズのレボルバー15
やターレットコンデン17の駆動をキーボード19の入力に
より制御する電動コントローラを第１制御機器10として
設け、キーボード19への入力に基づいて、又は、自動的
に顕微鏡のフォーカスを制御する第２制御機器20として
のフォーカスコントローラを設けると共に、ジョイステ
ックなどの操作板37を操作することにより顕微鏡のステ
ージ35の移動を制御するステージコントローラを第３制
御機器30として設けることによりシステムを形成するも
のであり、第１制御機器10乃至第３制御機器30は、各々
ＣＰＵを内蔵するようにＣＰＵ基板11,21,31を有するも
のであって、ＲＳ２３２Ｃ規格の通信手段が組み込まれ
ている。
示すように、例えば顕微鏡の対物レンズのレボルバー15
やターレットコンデン17の駆動をキーボード19の入力に
より制御する電動コントローラを第１制御機器10として
設け、キーボード19への入力に基づいて、又は、自動的
に顕微鏡のフォーカスを制御する第２制御機器20として
のフォーカスコントローラを設けると共に、ジョイステ
ックなどの操作板37を操作することにより顕微鏡のステ
ージ35の移動を制御するステージコントローラを第３制
御機器30として設けることによりシステムを形成するも
のであり、第１制御機器10乃至第３制御機器30は、各々
ＣＰＵを内蔵するようにＣＰＵ基板11,21,31を有するも
のであって、ＲＳ２３２Ｃ規格の通信手段が組み込まれ
ている。
【００２０】そして、本実施例は制御コード等のデータ
をこの電動コントローラである第１制御機器10を介して
第２制御機器20や第３制御機器30に送ることができる。
これらの制御機器10,20,30は、ＣＰＵ基板11,21,31に設
けたリードオンメモリに記憶されているプログラムによ
り、制御する対象や制御内容は各々相違するも、図１に
示したように、シリアル通信機能を有するＣＰＵを取り
付けたＣＰＵ基板11,21,31に双方向変換アダプタ40を介
して一本の双方向データ通信ラインを形成し、この通信
ラインを結線する為に各々２個のコネクタ88を設け、プ
ラグ89により全ての制御機器10,20,30を１本の通信ライ
ンで接続することができるようにしたものである。
をこの電動コントローラである第１制御機器10を介して
第２制御機器20や第３制御機器30に送ることができる。
これらの制御機器10,20,30は、ＣＰＵ基板11,21,31に設
けたリードオンメモリに記憶されているプログラムによ
り、制御する対象や制御内容は各々相違するも、図１に
示したように、シリアル通信機能を有するＣＰＵを取り
付けたＣＰＵ基板11,21,31に双方向変換アダプタ40を介
して一本の双方向データ通信ラインを形成し、この通信
ラインを結線する為に各々２個のコネクタ88を設け、プ
ラグ89により全ての制御機器10,20,30を１本の通信ライ
ンで接続することができるようにしたものである。
【００２１】即ち、この各ＣＰＵ基板11,21,31には、例
えばＲＳ２３２Ｃ規格の送受信用インターフェースを用
いており、このインターフェースのシリアルデータ出力
ポートとなるデータ出力端子（ＴＸＤ端子）、このイン
ターフェースのシリアルデータ入力ポートとなるデータ
入力端子（ＲＸＤ端子）、及び、シリアルデータの出力
を示す制御信号であるアウトプットイネーブル信号端子
（ＯＥ端子）を双方向変換用アダプタ40に接続すること
により、１本の通信ラインで全ての機器を接続可能とし
ているものである。
えばＲＳ２３２Ｃ規格の送受信用インターフェースを用
いており、このインターフェースのシリアルデータ出力
ポートとなるデータ出力端子（ＴＸＤ端子）、このイン
ターフェースのシリアルデータ入力ポートとなるデータ
入力端子（ＲＸＤ端子）、及び、シリアルデータの出力
を示す制御信号であるアウトプットイネーブル信号端子
（ＯＥ端子）を双方向変換用アダプタ40に接続すること
により、１本の通信ラインで全ての機器を接続可能とし
ているものである。
【００２２】そしてシリアルポート用のアダプタである
この双方向変換用アダプタ40は、図３に示すように、１
個のインバータ、２個のスリーステートバッファ、４個
のスイッチングトランジスタ及び２個のダイオードと適
宜の保護抵抗器やクランプ用抵抗器を用いた出力用バッ
ファ回路41と、１個のダイオード及びインバータとスイ
ッチングトランジスタや２個の抵抗器を用いた入力用バ
ッファ回路71により構成している。
この双方向変換用アダプタ40は、図３に示すように、１
個のインバータ、２個のスリーステートバッファ、４個
のスイッチングトランジスタ及び２個のダイオードと適
宜の保護抵抗器やクランプ用抵抗器を用いた出力用バッ
ファ回路41と、１個のダイオード及びインバータとスイ
ッチングトランジスタや２個の抵抗器を用いた入力用バ
ッファ回路71により構成している。
【００２３】この出力用バッファ回路41は、前記ＣＰＵ
基板11,21,31のデータ出力端子であるＴＸＤ端子を当該
双方向変換用アダプタ40のデータ入力端子81を介してイ
ンバータ42の入力端子に接続し、インバータ42の出力端
子を第１スリーステートバッファ45及び第２スリーステ
ートバッファ46の入力端子に、第１スリーステートバッ
ファ45の出力端子はＮＰＮ形の第１トランジスタ51のベ
ースに、第２スリーステートバッファ46の出力端子はＰ
ＮＰ形の第２トランジスタ52のベースに接続し、第１ス
リーステートバッファ45及び第２スリーステートバッフ
ァ46の制御端子は制御信号入力端子82を介して前記した
ＣＰＵ基板のＯＥ端子に接続し、前記第１トランジスタ
51のベースを接地してコレクタは第１抵抗器61を介して
＋５ボルトの第１電源ＶCCに接続し、且つ、第２抵抗器
62を介して第３トランジスタ53のベースに接続し、ま
た、前記第２トランジスタ52のエミッタは第１電源ＶCC
に、コレクタは第５抵抗器65を介してＮＰＮトランジス
タである第４トランジスタ54のベースに接続し、＋１２
ボルトの第２電源ＶDDと−１２ボルトの第３電源ＶSSと
の間に制限抵抗器としての第４抵抗器64や第７抵抗器67
と共に第３トランジスタ53と、２個のダイオード57,58
及び第４トランジスタ54とを直列に接続し、両ダイオー
ド57,58の中間点を外部データ入出力端子85に接続して
いる。
基板11,21,31のデータ出力端子であるＴＸＤ端子を当該
双方向変換用アダプタ40のデータ入力端子81を介してイ
ンバータ42の入力端子に接続し、インバータ42の出力端
子を第１スリーステートバッファ45及び第２スリーステ
ートバッファ46の入力端子に、第１スリーステートバッ
ファ45の出力端子はＮＰＮ形の第１トランジスタ51のベ
ースに、第２スリーステートバッファ46の出力端子はＰ
ＮＰ形の第２トランジスタ52のベースに接続し、第１ス
リーステートバッファ45及び第２スリーステートバッフ
ァ46の制御端子は制御信号入力端子82を介して前記した
ＣＰＵ基板のＯＥ端子に接続し、前記第１トランジスタ
51のベースを接地してコレクタは第１抵抗器61を介して
＋５ボルトの第１電源ＶCCに接続し、且つ、第２抵抗器
62を介して第３トランジスタ53のベースに接続し、ま
た、前記第２トランジスタ52のエミッタは第１電源ＶCC
に、コレクタは第５抵抗器65を介してＮＰＮトランジス
タである第４トランジスタ54のベースに接続し、＋１２
ボルトの第２電源ＶDDと−１２ボルトの第３電源ＶSSと
の間に制限抵抗器としての第４抵抗器64や第７抵抗器67
と共に第３トランジスタ53と、２個のダイオード57,58
及び第４トランジスタ54とを直列に接続し、両ダイオー
ド57,58の中間点を外部データ入出力端子85に接続して
いる。
【００２４】なお、第３抵抗器63及び第６抵抗器66はク
ランプ用の抵抗器である。従って、この出力用バッファ
回路41は、アウトプットイネーブル信号が制御信号入力
端子82に入力されると第１スリーステートバッファ45及
び第２スリーステートバッファ46が導通状態となり、Ｃ
ＰＵ基板11,21,31のデータ出力端子からデータが出力さ
れ、このデータがデータ入力端子81から入力されると、
該データは第１スリーステートバッファ45及び第２スリ
ーステートバッファ46を通過する。このデータがＨレベ
ルのとき、第１トランジスタ51が導通して第３トランジ
スタ53が導通状態となり、第２電源ＶDDの電位が外部デ
ータ入出力端子85に出力され、データ入力端子81に入力
されるデータがＬレベルのときは第１トランジスタ51は
遮断状態となり、第２トランジスタ52が導通して第４ト
ランジスタ54を導通状態とし、外部データ入出力端子85
の電位を第３電源ＶSSの電位に引き込むようにして外部
データ入出力端子85からデータバスに信号を出力する。
ランプ用の抵抗器である。従って、この出力用バッファ
回路41は、アウトプットイネーブル信号が制御信号入力
端子82に入力されると第１スリーステートバッファ45及
び第２スリーステートバッファ46が導通状態となり、Ｃ
ＰＵ基板11,21,31のデータ出力端子からデータが出力さ
れ、このデータがデータ入力端子81から入力されると、
該データは第１スリーステートバッファ45及び第２スリ
ーステートバッファ46を通過する。このデータがＨレベ
ルのとき、第１トランジスタ51が導通して第３トランジ
スタ53が導通状態となり、第２電源ＶDDの電位が外部デ
ータ入出力端子85に出力され、データ入力端子81に入力
されるデータがＬレベルのときは第１トランジスタ51は
遮断状態となり、第２トランジスタ52が導通して第４ト
ランジスタ54を導通状態とし、外部データ入出力端子85
の電位を第３電源ＶSSの電位に引き込むようにして外部
データ入出力端子85からデータバスに信号を出力する。
【００２５】そして、制御信号入力端子82がＨレベルと
されてアウトプットイネーブル信号が入力されない状態
となると、第１スリーステートバッファ45及び第２スリ
ーステートバッファ46は不導通状態となり、第１トラン
ジスタ51及び第２トランジスタ52も不導通状態となって
第３トランジスタ53及び第４トランジスタ54をハイイン
ピーダンス状態とする。
されてアウトプットイネーブル信号が入力されない状態
となると、第１スリーステートバッファ45及び第２スリ
ーステートバッファ46は不導通状態となり、第１トラン
ジスタ51及び第２トランジスタ52も不導通状態となって
第３トランジスタ53及び第４トランジスタ54をハイイン
ピーダンス状態とする。
【００２６】また、入力用バッファ回路71は、外部デー
タ入出力端子85を第３ダイオード72及び第９抵抗器78を
介してＮＰＮ型である第５トランジスタ73のベースに接
続し、該第５トランジスタ73のエミッタを接地すると共
に、コレクタを第８抵抗器77を介して第１電源ＶCCに接
続し、また、第２インバータ75を介してデータ出力端子
83に接続する。
タ入出力端子85を第３ダイオード72及び第９抵抗器78を
介してＮＰＮ型である第５トランジスタ73のベースに接
続し、該第５トランジスタ73のエミッタを接地すると共
に、コレクタを第８抵抗器77を介して第１電源ＶCCに接
続し、また、第２インバータ75を介してデータ出力端子
83に接続する。
【００２７】従って、この入力用バッファ回路71は、外
部データ入出力端子85にデータが入力されたとき、デー
タがＨレベルのとき第５トランジスタ73が導通して第２
インバータ75の入力端子がＬレベルとなってデータ出力
端子83にＨレベル信号を出力し、外部データ入出力端子
85に入力されるデータがＬレベルのときは第５トランジ
スタ73を不導通状態としてデータ出力端子83をＬレベル
とし、外部データ入出力端子85の信号をデータ出力端子
83に伝達しつつ外部データ入出力端子85から見た入力イ
ンピーダンスを大きくしている。
部データ入出力端子85にデータが入力されたとき、デー
タがＨレベルのとき第５トランジスタ73が導通して第２
インバータ75の入力端子がＬレベルとなってデータ出力
端子83にＨレベル信号を出力し、外部データ入出力端子
85に入力されるデータがＬレベルのときは第５トランジ
スタ73を不導通状態としてデータ出力端子83をＬレベル
とし、外部データ入出力端子85の信号をデータ出力端子
83に伝達しつつ外部データ入出力端子85から見た入力イ
ンピーダンスを大きくしている。
【００２８】上述のように、このシリアルポート用アダ
プタとしての双方向変換用アダプタ40は、データ入力端
子81の信号を外部データ入出力端子85に、また、外部デ
ータ入出力端子85の信号をデータ出力端子83に伝達する
ものである故、図１に示したように、データ入力端子81
をＣＰＵ基板11,21,31のデータ出力端子であるＴＸＤ端
子に、制御信号入力端子82をＣＰＵ基板11,21,31のアウ
トプットイネーブル信号の出力端子であるＯＥ端子に、
データ出力端子83をＣＰＵ基板のデータ入力端子である
ＲＸＤ端子に接続すれば、ＣＰＵ基板のデータ出力端子
に出力される信号を外部データ入出力端子85に、また、
外部データ入出力端子85に入力される信号をＣＰＵ基板
のデータ入力端子に伝達することができ、ＣＰＵ基板に
設けられたシリアル出力ポートとシリアル入力ポートと
を共通の通信ライン１本にまとめて接続することが可能
になる。
プタとしての双方向変換用アダプタ40は、データ入力端
子81の信号を外部データ入出力端子85に、また、外部デ
ータ入出力端子85の信号をデータ出力端子83に伝達する
ものである故、図１に示したように、データ入力端子81
をＣＰＵ基板11,21,31のデータ出力端子であるＴＸＤ端
子に、制御信号入力端子82をＣＰＵ基板11,21,31のアウ
トプットイネーブル信号の出力端子であるＯＥ端子に、
データ出力端子83をＣＰＵ基板のデータ入力端子である
ＲＸＤ端子に接続すれば、ＣＰＵ基板のデータ出力端子
に出力される信号を外部データ入出力端子85に、また、
外部データ入出力端子85に入力される信号をＣＰＵ基板
のデータ入力端子に伝達することができ、ＣＰＵ基板に
設けられたシリアル出力ポートとシリアル入力ポートと
を共通の通信ライン１本にまとめて接続することが可能
になる。
【００２９】そして、各ＣＰＵ基板11,21,31に取り付け
ているＣＰＵには、各々独自に装置番号を識別コードと
して定めてこの識別コードを記憶させ、この装置番号と
しての識別コードが入力ポートから入力されたとき、こ
の識別コードの後に続く所定長さのデータをＣＰＵに取
り込むプログラムを組み込めば、各ＣＰＵ基板に取り付
けたＣＰＵは、自己の識別コードの場合にのみ通信ライ
ンのデータを取り込むことになり、通信ラインに多数の
装置を接続する場合にも、データを送るべき装置を決定
する識別コードとデータとを合わせて各装置から出力さ
せ、このデータの出力時にデータ出力制御端子からアウ
トプットイネーブル信号を合わせて出力させるようにす
れば、このデータは外部データ入出力端子85から通信ラ
インに送られ、この通信ラインに接続されている全ての
制御機器に入力され、特定の装置では、入力用バッファ
回路71を介してこの識別コードが入力ポートに入力され
ると識別コードに続くデータをＣＰＵが読み込むことと
なり、特定の装置にのみデータを受け取らせることがで
きる。
ているＣＰＵには、各々独自に装置番号を識別コードと
して定めてこの識別コードを記憶させ、この装置番号と
しての識別コードが入力ポートから入力されたとき、こ
の識別コードの後に続く所定長さのデータをＣＰＵに取
り込むプログラムを組み込めば、各ＣＰＵ基板に取り付
けたＣＰＵは、自己の識別コードの場合にのみ通信ライ
ンのデータを取り込むことになり、通信ラインに多数の
装置を接続する場合にも、データを送るべき装置を決定
する識別コードとデータとを合わせて各装置から出力さ
せ、このデータの出力時にデータ出力制御端子からアウ
トプットイネーブル信号を合わせて出力させるようにす
れば、このデータは外部データ入出力端子85から通信ラ
インに送られ、この通信ラインに接続されている全ての
制御機器に入力され、特定の装置では、入力用バッファ
回路71を介してこの識別コードが入力ポートに入力され
ると識別コードに続くデータをＣＰＵが読み込むことと
なり、特定の装置にのみデータを受け取らせることがで
きる。
【００３０】従って、この双方向変換用アダプタ40と自
己の識別コードを判別するプログラムを判断手段として
有する制御機器10,20,30は、１本の双方向シリアルデー
タ通信ラインに順次接続することができ、制御機器の追
加やシステムからの取り外しが自由に行い得ることにな
り、図４に示すように、更にパーソナルコンピュータ25
を追加することも容易に行なうことができる。
己の識別コードを判別するプログラムを判断手段として
有する制御機器10,20,30は、１本の双方向シリアルデー
タ通信ラインに順次接続することができ、制御機器の追
加やシステムからの取り外しが自由に行い得ることにな
り、図４に示すように、更にパーソナルコンピュータ25
を追加することも容易に行なうことができる。
【００３１】また、双方向変換用アダプタ40の変形例と
しては、図５に示すように、入力用バッファ回路71にダ
イオードを１個追加し、第３ダイオード72と並列に第４
ダイオード79を設け、第４ダイオード79のアノードを外
部データ入力端子87に接続するものがある。この第２実
施例のアダプタ40は、図６に示すように、外部データ入
出力端子85をもって同様のアダプタ40を有する制御機器
と接続することが可能であることは前記実施例と同様で
あると共に、外部データ入出力端子85をデータ出力用と
することにより、従来のデータ出力端子及びデータ入力
端子を有する機器と接続するとき、外部データ入出力端
子85を従来機のデータ入力端子であるＲＸＤ端子に、従
来機のデータ出力端子であるＴＸＤ端子を双方向変換用
アダプタ40の外部データ入力端子87に接続することによ
り、従来機の入力ポート及び出力ポートとも接続するこ
とができる利点がある。
しては、図５に示すように、入力用バッファ回路71にダ
イオードを１個追加し、第３ダイオード72と並列に第４
ダイオード79を設け、第４ダイオード79のアノードを外
部データ入力端子87に接続するものがある。この第２実
施例のアダプタ40は、図６に示すように、外部データ入
出力端子85をもって同様のアダプタ40を有する制御機器
と接続することが可能であることは前記実施例と同様で
あると共に、外部データ入出力端子85をデータ出力用と
することにより、従来のデータ出力端子及びデータ入力
端子を有する機器と接続するとき、外部データ入出力端
子85を従来機のデータ入力端子であるＲＸＤ端子に、従
来機のデータ出力端子であるＴＸＤ端子を双方向変換用
アダプタ40の外部データ入力端子87に接続することによ
り、従来機の入力ポート及び出力ポートとも接続するこ
とができる利点がある。
【００３２】
【発明の効果】本発明に係る制御機器は、ＣＰＵとシリ
アル通信手段を有する制御装置において、シリアル通信
手段の出力ポートを出力用バッファ回路を介してデータ
入出力端子に接続し且つデータ入出力端子を入力用バッ
ファ回路を介して入力ポートに接続するアダプタと、識
別コードが入力されたときにのみデータを取り込む判断
手段と、を有している故、データ入出力端子に接続する
通信ラインに多数の装置を自由に接続し、又は分離する
ことが可能であり、１本の通信線を双方向シリアルデー
タ通信ラインとして用いることにより自由にデータの受
け渡しを行うことができる。
アル通信手段を有する制御装置において、シリアル通信
手段の出力ポートを出力用バッファ回路を介してデータ
入出力端子に接続し且つデータ入出力端子を入力用バッ
ファ回路を介して入力ポートに接続するアダプタと、識
別コードが入力されたときにのみデータを取り込む判断
手段と、を有している故、データ入出力端子に接続する
通信ラインに多数の装置を自由に接続し、又は分離する
ことが可能であり、１本の通信線を双方向シリアルデー
タ通信ラインとして用いることにより自由にデータの受
け渡しを行うことができる。
【００３３】従って、特に顕微鏡のようなデータの送受
信を必要とするが、データ量が比較的少ない装置に適す
ることになる。また、入力ポートには入力用バッファ回
路を介してデータ入出力端子とデータ入力端子とを接続
した制御装置は、データ入出力端子により他の制御装置
と接続することができると共に、データ入出力端子に接
続する双方向シリアルデータ通信ラインを送信用とする
ことにより従来の送信用ポートと受信用ポートとを別個
に有するコンピュータなどと接続することも可能とな
る。
信を必要とするが、データ量が比較的少ない装置に適す
ることになる。また、入力ポートには入力用バッファ回
路を介してデータ入出力端子とデータ入力端子とを接続
した制御装置は、データ入出力端子により他の制御装置
と接続することができると共に、データ入出力端子に接
続する双方向シリアルデータ通信ラインを送信用とする
ことにより従来の送信用ポートと受信用ポートとを別個
に有するコンピュータなどと接続することも可能とな
る。
【００３４】従って、双方向シリアル通信を１本のライ
ンで行うことができ、従来の装置との間でもシリアル通
信が行えることになる。そして、出力用バッファ回路及
び入力用バッファ回路と、データ入力端子、データ出力
端子、制御信号入力端子、外部データ入出力端子とを有
するアダプタは、データ入力端子及びデータ出力端子を
従来装置の送信用ポートや受信用ポートに接続すること
により、１本の双方向シリアル通信ラインで従来装置を
相互に接続することを可能とし、外部データ入出力端子
と外部データ入力端子とを有するアダプタは、１本の双
方向シリアル通信ラインで他の制御装置と接続すること
によりシステムを組むことが可能であると共に、送信ポ
ートと受信ポートとを有する装置へ直接接続することも
可能な利点を有するものである。
ンで行うことができ、従来の装置との間でもシリアル通
信が行えることになる。そして、出力用バッファ回路及
び入力用バッファ回路と、データ入力端子、データ出力
端子、制御信号入力端子、外部データ入出力端子とを有
するアダプタは、データ入力端子及びデータ出力端子を
従来装置の送信用ポートや受信用ポートに接続すること
により、１本の双方向シリアル通信ラインで従来装置を
相互に接続することを可能とし、外部データ入出力端子
と外部データ入力端子とを有するアダプタは、１本の双
方向シリアル通信ラインで他の制御装置と接続すること
によりシステムを組むことが可能であると共に、送信ポ
ートと受信ポートとを有する装置へ直接接続することも
可能な利点を有するものである。
【図１】本発明に係る制御装置を接続したシステム全体
を示すブロック図。
を示すブロック図。
【図２】本発明を実施したシステムの１例を示す図。
【図３】本発明に係る双方向変換用アダプタの回路例を
示す図。
示す図。
【図４】本発明を実施した追加装置を含むシステムの例
を示す図。
を示す図。
【図５】本発明に係る双方向変換用アダプタの他の回路
例を示す図。
例を示す図。
【図６】双方向変換用アダプタの第２実施例を用いた接
続例を示す図。
続例を示す図。
【図７】従来の接続例を示す図。
【図８】従来の複数台接続を示す図。
１０，２０，３０ 制御機器 １１，２１，３１
ＣＰＵ基板 ４０ 双方向変換用アダプタ ４１ 出力用バッフ
ァ回路 ７１ 入力用バッファ回路 ８１ データ入力端
子 ８２ 制御信号入力端子 ８３ データ出力端
子 ８５ 外部データ入出力端子 ８７ 外部データ入
力端子
ＣＰＵ基板 ４０ 双方向変換用アダプタ ４１ 出力用バッフ
ァ回路 ７１ 入力用バッファ回路 ８１ データ入力端
子 ８２ 制御信号入力端子 ８３ データ出力端
子 ８５ 外部データ入出力端子 ８７ 外部データ入
力端子
Claims (4)
- 【請求項１】 中央演算処理装置を内蔵すると共にシリ
アル通信手段を有する制御装置において、前記シリアル
通信手段の出力ポートを出力用バッファ回路を介してデ
ータ入出力端子に接続し、このデータ入出力端子は入力
用バッファ回路を介して前記シリアル通信手段の入力ポ
ートにも接続することにより１本の双方向シリアルデー
タ通信ラインを形成し、前記シリアル通信手段の入力ポ
ートに特定の識別コードが入力されたとき、この識別コ
ードと共に入力されたデータを取り込む判断手段を有す
ることを特徴とする双方向シリアル通信機能を有する制
御機器。 - 【請求項２】 中央演算処理装置を内蔵すると共にシリ
アル通信手段を有する制御装置において、前記シリアル
通信手段の出力ポートを出力用バッファ回路を介してデ
ータ入出力端子に接続し、前記シリアル通信手段の入力
ポートには入力用バッファ回路を介したシリアルデータ
通信ライン及び前記データ入出力端子を接続することに
より１本の双方向シリアルデータ通信ラインと１本のシ
リアルデータ受信ラインとを形成し、前記シリアル通信
手段の入力ポートに特定の識別コードが入力されたと
き、この識別コードと共に入力されたデータを取り込む
判断手段を有することを特徴とする双方向シリアル通信
機能を有する制御機器。 - 【請求項３】 データ入力端子、制御信号入力端子、デ
ータ出力端子、及び外部データ入出力端子を有し、前記
制御信号入力端子にデータ出力制御信号が入力されると
前記データ入力端子に入力される信号を前記外部データ
入出力端子に伝達する出力用バッファ回路と、前記外部
データ入出力端子に入力される信号を前記データ出力端
子に伝達する入力用バッファ回路とを有することを特徴
とするシリアルポート用アダプタ。 - 【請求項４】 データ入力端子、制御信号入力端子、デ
ータ出力端子、外部データ入力端子及び外部データ入出
力端子を有し、前記制御信号入力端子にデータ出力制御
信号が入力されると前記データ入力端子に入力される信
号を前記外部データ入出力端子に伝達する出力用バッフ
ァ回路と、前記外部データ入力端子及び前記外部データ
入出力端子に入力される信号を前記データ出力端子に伝
達する入力用バッファ回路とを有することを特徴とする
シリアルポート用アダプタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6036249A JPH07250069A (ja) | 1994-03-08 | 1994-03-08 | 双方向シリアル通信機能を有する制御機器及びシリアルポート用アダプタ |
| US08/399,470 US5668716A (en) | 1994-03-08 | 1995-03-07 | Controller for two-way serial transmission and adapter for serial port |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6036249A JPH07250069A (ja) | 1994-03-08 | 1994-03-08 | 双方向シリアル通信機能を有する制御機器及びシリアルポート用アダプタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07250069A true JPH07250069A (ja) | 1995-09-26 |
Family
ID=12464508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6036249A Pending JPH07250069A (ja) | 1994-03-08 | 1994-03-08 | 双方向シリアル通信機能を有する制御機器及びシリアルポート用アダプタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5668716A (ja) |
| JP (1) | JPH07250069A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006004163A1 (ja) * | 2004-07-06 | 2006-01-12 | Advantest Corporation | データ伝送方法、データ伝送装置 |
| US7578282B2 (en) | 2006-01-27 | 2009-08-25 | Denso Corporation | Apparatus for processing sensor signal from knock sensor of internal combustion engine |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997047032A1 (en) * | 1996-06-07 | 1997-12-11 | Tokyo Electron Limited | Device for controlling treating station |
| US6098142A (en) * | 1998-08-25 | 2000-08-01 | Leggett; John D. | Apparatus and method for using a communications port in polling mode and without interrupts |
| TW557629B (en) * | 2002-01-16 | 2003-10-11 | Pixart Imaging Inc | Transmission line driving circuit |
| US7315585B2 (en) * | 2004-02-11 | 2008-01-01 | Micrel, Inc. | Clock-less serial data interface using a single pin |
| JP2005236649A (ja) * | 2004-02-19 | 2005-09-02 | Pioneer Electronic Corp | 通信制御プログラム |
| DE102011003729A1 (de) | 2010-02-08 | 2011-08-11 | Robert Bosch GmbH, 70469 | Neuartige Schaltung und Methode zur Kommunikation über eine einzelne Leitung |
| JP6375646B2 (ja) * | 2014-03-12 | 2018-08-22 | 住友電気工業株式会社 | 通信制御回路、データ通信システムおよび電力供給装置 |
| JP6660242B2 (ja) * | 2016-04-25 | 2020-03-11 | 本田技研工業株式会社 | ロボットの制御信号を伝送するための光ファイバ配線構造 |
| US20170323239A1 (en) | 2016-05-06 | 2017-11-09 | General Electric Company | Constrained time computing control system to simulate and optimize aircraft operations with dynamic thermodynamic state and asset utilization attainment |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691546B2 (ja) * | 1986-03-07 | 1994-11-14 | 株式会社日立製作所 | 通信制御方法および装置 |
| US5134702A (en) * | 1986-04-21 | 1992-07-28 | Ncr Corporation | Serial-to-parallel and parallel-to-serial converter |
| JPH0665087B2 (ja) * | 1988-10-26 | 1994-08-22 | ゼロックスコーポレーション | インタフェース装置 |
| US5159684A (en) * | 1989-05-24 | 1992-10-27 | Pitney Bowes Inc. | Data communication interface integrated circuit with data-echoing and non-echoing communication modes |
| US5440301A (en) * | 1990-05-14 | 1995-08-08 | Evans; Wayne W. | Intelligent alerting and locating communication system |
| US5457786A (en) * | 1990-07-03 | 1995-10-10 | Texas Instruments Incorporated | Serial data interface with circular buffer |
| JPH0573697A (ja) * | 1991-08-30 | 1993-03-26 | Nec Corp | マイクロコンピユータ |
| US5436897A (en) * | 1992-04-15 | 1995-07-25 | Ford Motor Company | Multiplex wiring system using varying duration pulse width modulation |
| TW299950U (en) * | 1992-07-30 | 1997-03-01 | Sharp Kk | Communication means for an electrical device in a refrigerator |
-
1994
- 1994-03-08 JP JP6036249A patent/JPH07250069A/ja active Pending
-
1995
- 1995-03-07 US US08/399,470 patent/US5668716A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006004163A1 (ja) * | 2004-07-06 | 2006-01-12 | Advantest Corporation | データ伝送方法、データ伝送装置 |
| JPWO2006004163A1 (ja) * | 2004-07-06 | 2008-04-24 | 株式会社アドバンテスト | データ伝送方法、データ伝送装置 |
| US7644208B2 (en) | 2004-07-06 | 2010-01-05 | Advantest Corporation | Serial transmission system with a return signal generator from the farthest terminal to synchronize return signals/data from the farthest terminal with any specified intervening terminals |
| JP4594935B2 (ja) * | 2004-07-06 | 2010-12-08 | 株式会社アドバンテスト | データ伝送方法、データ伝送装置 |
| US7578282B2 (en) | 2006-01-27 | 2009-08-25 | Denso Corporation | Apparatus for processing sensor signal from knock sensor of internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| US5668716A (en) | 1997-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6912606B2 (en) | Generic serial bus architecture | |
| EP1384154B1 (en) | Communication interface for an electronic device | |
| US7941567B2 (en) | Modular computer system and I/O module | |
| US20070239919A1 (en) | Communication control semiconductor device and interface system | |
| US20060294279A1 (en) | Mechanism for peripheral component interconnect express (PCIe) connector multiplexing | |
| US20100017552A1 (en) | Converter and control system | |
| US6557049B1 (en) | Programmable computerize enclosure module for accommodating SCSI devices and associated method of configuring operation features thereof | |
| JPH07250069A (ja) | 双方向シリアル通信機能を有する制御機器及びシリアルポート用アダプタ | |
| KR20040098683A (ko) | 직렬 멀티 포트 통신 방법, 이에 적합한 장치, 이 장치를제어하는 방법, 그리고 이 제어 방법에 적합한 기록 매체 | |
| US7073008B2 (en) | Method of function activation on a bridge system | |
| JPH10301898A (ja) | 電子機器及びインタフェース回路 | |
| CN212009333U (zh) | 兼容多种接口信号的接口板 | |
| US20040064628A1 (en) | Improved backplane with an accelerated graphic port in industrial computer | |
| CN117097614A (zh) | 一种存储系统及其外插卡通信工作模式切换装置 | |
| JP2002290490A (ja) | 電子機器 | |
| US20060095626A1 (en) | Multifunction adapter | |
| US6889273B2 (en) | Communication adapter and network system using the communication adapter | |
| US6805293B2 (en) | Data collection system | |
| CN218124727U (zh) | 控制装置和控制系统 | |
| WO1992018934A1 (en) | Apparatus for driving both single-ended and differential computer buses | |
| JP2003234681A (ja) | コネクタ装置及び電力線搬送通信方法 | |
| JP3792201B2 (ja) | 入出力装置 | |
| KR20010053911A (ko) | 통합 통신 시스템 | |
| CN112486889A (zh) | Modbus总线通信数字输入输出系统及方法 | |
| US6157969A (en) | Device for connecting DMA request signals to a selected one of DMA input lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020822 |