DE69617213T2 - Verfahren zur Herstellung eines Halbleiterbauteils auf Siliziumsubstrat mit Bipolartransistoren und MOS-Transistoren - Google Patents
Verfahren zur Herstellung eines Halbleiterbauteils auf Siliziumsubstrat mit Bipolartransistoren und MOS-TransistorenInfo
- Publication number
- DE69617213T2 DE69617213T2 DE69617213T DE69617213T DE69617213T2 DE 69617213 T2 DE69617213 T2 DE 69617213T2 DE 69617213 T DE69617213 T DE 69617213T DE 69617213 T DE69617213 T DE 69617213T DE 69617213 T2 DE69617213 T2 DE 69617213T2
- Authority
- DE
- Germany
- Prior art keywords
- type
- regions
- region
- transistors
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 24
- 229910052710 silicon Inorganic materials 0.000 title claims description 24
- 239000010703 silicon Substances 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 title 1
- 238000002955 isolation Methods 0.000 claims description 41
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 230000007704 transition Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Siliciumkörper mit einer Oberfläche, an die Isolationsgebiete eines ersten und eines zweiten Typs grenzen, wobei die Isolationsgebiete vom ersten Typ jeweils aktive Gebiete mit einem Bipolartransistor umschließen und die Isolationsgebiete vom zweiten Typ jeweils aktive Gebiete mit einem MOS-Transistor umschließen.
- Der Siliciumkörper kann hier Bipolartransistoren sowohl vom npn-Typ als auch vom pnp-Typ umfassen sowie MOS-Transistoren vom N-Kanaltyp und MOS-Transistoren vom P-Typ. Eine Halbleiteranordnung, die außer Bipolartransistoren auch N-Kanal- und P-Kanal-MOS-Transistoren umfasst, wird BiCMOS-integrierte Schaltung genannt oder BiCMOS-IC.
- Ein Verfahren der eingangs erwähnten Art ist aus EP-A-500 233 bekannt, in dem sowohl die Isolationsgebiete vom ersten Typ als auch die Isolationsgebiete vom zweiten Typ Siliciumoxidgebiete sind, die durch lokale Oxidation des Siliciumkörpers erhalten worden sind. Die Isolationsgebiete vom ersten Typ werden von Siliciumoxidgebieten gebildet, die in der Oberfläche des Siliciumkörpers versenkt sind, während die Isolationsgebiete vom zweiten Typ Siliciumoxidgebiete sind, die teilweise aus der Oberfläche herausstehen. Die Isolationsgebiete vom ersten Typ erstrecken sich tiefer in den Siliciumkörper als die Isolationsgebiete vom zweiten Typ. Die Bipolartransistoren sind somit vollständig von isolierendem Material umschlossen.
- Durch lokale Oxidation erhaltene Isolationsgebiete des Siliciumkörpers weisen einen Rand von abnehmender Dicke in Richtung des umschlossenen aktiven Gebietes auf, welcher Rand auch als Vogelschnabel bezeichnet wird. Das aktive Gebiet erstreckt sich unter diesem Rand des Isolationsgebietes. Wenn in dem aktiven Gebiet in üblicher Weise eine Basiszone gebildet wird, wird sich diese Zone auch unter dem Rand des Isolationsgebietes erstrecken. Der Abschnitt dieser Basiszone, der unter dem Rand des Isolationsgebietes liegt, ist in der Praxis kein Teil der aktiven Basiszone des Transistors, aber trägt zur Kollektor-Basis-Kapazität bei. Dieser Beitrag ist in Transistoren von Submikrometerabmessungen verhältnismäßig groß. Daher sind diese Transistoren verhältnismäßig langsam.
- Der Erfindung liegt u. a. die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiteranordnung mit Bipolartransistoren zu verschaffen, die schneller ist als die in der mit dem bekannten Verfahren hergestellte Anordnung.
- Erfindungsgemäß ist, wie in Anspruch 1 beansprucht, das Verfahren zum Herstellen einer Halbleiteranordnung hierzu dadurch gekennzeichnet, dass die Isolationsgebiete vom ersten Typ durch Ätzen von Gräben und Füllen dieser Gräben mit isolierendem Material mittels Deposition gebildet werden, und die Isolationsgebiete vom zweiten Typ durch lokale Oxidation des Siliciumkörpers gebildet werden.
- Isolationsgebiete, die von geätzten Gräben gebildet werden, die mit isolierendem Material gefüllt sind, haben Ränder, die nahezu senkrecht zur Oberfläche des Siliciumkörpers liegen. Das eingeschlossene aktive Gebiet endet an diesen Rändern, die senkrecht zur Oberfläche stehen. Eine im aktiven Gebiet in üblicher Weise gebildete Basiszone endet auch an diesem senkrecht zur Oberfläche stehenden Rand. Die Basis-Kollektor- Kapazität eines Transistors mit einer solchen Basiszone ist somit kleiner als die eines Transistors mit einer Basiszone, die in einem aktiven Gebiet gebildet worden ist, das unter einem Rand eines Isolationsgebietes verläuft, das durch lokale Oxidation des Siliciumkörpers erhalten worden ist. Daher ist der Transistor schneller.
- Wenn die MOS-Transistoren auch in aktiven Gebieten vorgesehen sind, die von Isolationsgebieten umschlossen sind, die durch geätzte Gräben gebildet sind, die durch Deposition mit Isolationsmaterial gefüllt sind, kann der genannte, senkrecht zur Oberfläche stehende Rand des Isolationsgebiets beim Aufwachsen von Gateoxid Probleme machen.
- Auf dem scharfen Übergang vom Isolationsgebiet zum aktiven Gebiet wird dann eine Gateoxidschicht gebildet werden, die viel dünner ist als die des aktiven Gebietes. Daher kann bei diesem Übergang im Betrieb des MOS-Transistors ein unerwünschter Durchbruch des Gateoxids auftreten. In der erfindungsgemäßen Anordnung werden die MOS-Transistoren in aktiven Gebieten vorgesehen, die von Isolationsgebieten umgeben sind, die durch lokale Oxidation des Siliciumkörpers erhalten worden sind. Das Isolationsgebiet und das aktive Gebiet haben in diesem Fall einen weniger scharfen abgewinkelten Übergang, sodass das oben beschriebene Gateoxidproblem in der Praxis nicht auftritt.
- US-A-4 884 117 beschreibt eine Schaltung, die Bipolar- und MOS-Transistoren und Gräben enthält, um einen Bipolartransistorkollektorkontakt zu verschaffen. Diese Gräben sind mit polykristallinem Silicium gefüllt.
- In US-A-4 746 963 werden sowohl tiefe mit einem vergrabenen Material gefüllte Gräben als auch durch lokale Oxidation des Halbleiterkörpers erzeugte Dickoxidfilme beschrieben. Die LOCOS-Feldoxidfilme werden jedoch als Isolationsgebiet zwischen verschiedenen aktiven Halbleitergebieten nicht verwendet.
- US-A-4 044 452 beschreibt einen Halbleiterchip mit verschiedenen Anordnungen, die voneinander dielektrisch isoliert sind. Die in diesem Dokument beschriebenen Gräben sind durch lokale Oxidation und nicht durch Deposition mit Oxid gefüllt worden.
- Fig. 1 bis 5 zeigen schematisch und im Querschnitt einige Stadien der Herstellung einer Halbleiteranordnung mit einem Siliciumkörper 1 mit einer Oberfläche 2, an die Isolationsgebiete von einem ersten 3 und einem zweiten Typ 4 grenzen, wobei die Isolationsgebiete vom ersten Typ aktive Gebiete 5 mit einem Bipolartransistor 6 umschließen und die Isolationsgebiete vom zweiten Typ 4 aktive Gebiete 7 mit einem MOS-Transistor 8 umschließen.
- Das vorliegende Beispiel geht von einem Siliciumkörper 1 aus, der am Ort des zu bildenden Bipolartransistors 6 mit einer vergrabenen Schicht 8 versehen ist, die verhältnismäßig stark mit ungefähr 10¹&sup8; Atomen pro cm³ n-dotiert ist, und mit einer epitaktisch aufgewachsenen Oberflächenschicht 9, die mit ungefähr 10¹&sup6; Atomen pro cm³ verhältnismäßig schwach dotiert ist. Eine ungefähr 200 nm dicke Siliciumoxidschicht 10 und eine ungefähr 100 nm dicke Siliciumnitridschicht 11 werden auf der Oberfläche 2 gebildet. Darauf wird in üblicher Weise eine Photolackmaske 12 aufgebracht, die am Ort der zu bildenden Isolationsgebiete vom ersten Typ 3 mit Fenstern 13 versehen wird.
- In den Siliciumkörper werden mit Hilfe der Photolackmaske 12 Gräben 14 geätzt, die in diesem Fall die vergrabene Schicht 8 durchschneiden. Die Gräben 14 werden anschließend in üblicher Weise durch Deposition einer dicken Siliciumoxidschicht mit isolierendem Material 15 gefüllt, woraufhin der Siliciumkörper 1 einer Ätzbehandlung ausgesetzt wird, bis die Oberfläche 2 freigelegt worden ist. Die Ätzbehandlung stoppt hier erst bei der Siliciumnitridschicht 11, die anschließend relativ zu der darunterliegenden Siliciumoxidschicht 10 selektiv entfernt wird. Schließlich wird auch die Schicht aus Siliciumoxid 10 entfernt.
- Auf der Oberfläche 2 und auf den Isolationsgebieten vom ersten Typ 3 werden jetzt anschließend eine ungefähr 20 nm dicke Siliciumoxidschicht 16 und eine ungefähr 200 nm dicke Siliciumnitridschicht 17 gebildet. Darauf wird in üblicher Weise eine Photolackmaske 18 aufgebracht, die am Ort der zu bildenden Isolationsgebiete vom zweiten Typ 4 mit Fenstern 19 versehen wird. Dann werden mit Hilfe der Photolackmaske 18 die betreffenden Fenster in die Siliciumnitridschicht 17 und die Siliciumoxidschicht 16 geätzt. Der Siliciumkörper 1 wird anschließend einer üblichen Oxidationsbehandlung ausgesetzt, wodurch die ungefähr 600 nm dicken Isolationsgebiete vom zweiten Typ 4 gebildet werden. Anschließend werden die Siliciumoxidschicht 16 und die Siliciumnitridschicht 17 entfernt.
- Nachdem die Isolationsgebiete 3 und 4 gebildet worden sind, sind die aktiven Gebiete 5 und 7 definiert worden, in diesem Beispiel um darin einen npn-Bipolartransistor 6 und einen n-Kanal-MOS-Transistor 8 zu bilden. Der Siliciumkörper kann in der Praxis sowohl Bipolartransistoren vom npn-Typ als auch Bipolartransistoren vom pnp-Typ umfassen, sowie MOS-Transistoren vom n-Kanaltyp und MOS-Transistoren vom p- Kanaltyp. Eine Halbleiteranordnung, die außer Bipolartransistoren auch n-Kanal- und p- Kanal-MOS-Transistoren umfasst, wird manchmal als integrierte BiCMOS-Schaltung oder BiCMOS-IC bezeichnet.
- Eine ungefähr 10 nm dicke Siliciumoxidschicht 20 wird durch Oxidation von Silicium auf dem aktiven Gebiet 7 gebildet, wo der MOS-Transistor 8 hergestellt werden soll, während eine ungefähr 100 nm dicke Siliciumoxidschicht 21 auf dem aktiven Gebiet 6 deponiert wird, wo der Bipolartransistor 6 geplant ist. Nach Deposition einer ungefähr 10 nm dicken Schicht aus amorphem Silicium (nicht abgebildet) wird in üblicher Weise eine p-Oberflächenschicht 23 gebildet, die mit ungefähr 1018 Atomen dotiert ist. In dem aktiven Gebiet 7 bildet diese Schicht 23 eine p-Wanne, in der der n-Kanal-MOS-Transistor 8 gebildet wird, während sie im aktiven Gebiet 5 die Basiszone des Bipolartransistors bildet.
- In der Siliciumoxidschicht 21 wird jetzt am Ort des zu bildenden Emitters des Bipolartransistors 6 ein Fenster 22 verschafft. Dann werden Bahnen 24 aus n-dotiertem polykristallinem Silicium auf den Siliciumoxidschichten 20 und 21 gebildet, wobei die Seiten 25 der genannten Bahnen 24 mit Streifen 26 aus Siliciumoxid isoliert werden. Die Bahn 24 auf dem aktiven Gebiet 7 bildet die Gateelektrode des MOS-Transistors 8, die Bahn 23 auf dem aktiven Gebiet 5 bildet die Elektrode, die mit dem Emitter 27 des Bipolartransistors 6 verbunden ist. Dieser Emitter 27 wird durch Diffusion in die p-Oberflächenzone 23 aus der Bahn 24 durch das Fenster 22 erhalten.
- In üblicher Weise werden schließlich eine n-dotierte Kollektorkontaktzone 28, eine p-Basiskontaktzone 29 und eine n-Sourcezone 30 und Drainzone 31 gebildet.
- Fig. 6 zeigt schematisch einen Querschnitt durch den MOS-Transistor 8 von Fig. 5. Die durch lokale Oxidation des Siliciumkörpers erhaltenen Isolationsgebiete 4 weisen einen Rand 32 von abnehmender Dicke in Richtung des umschlossenen aktiven Gebietes 7 auf, welcher Rand manchmal als Vogelschnabel bezeichnet wird. Das aktive Gebiet 7 erstreckt sich unter diesen Rand 32 des Isolationsgebietes. Wenn in üblicher Weise eine Halbleiterzone 23 in dem aktiven Gebiet gebildet wird, wird sich diese Zone auch unter den Rand 32 des Isolationsgebietes 4 erstrecken. Wenn die genannte Halbleiterzone die Basiszone eines Bipolartransistors bildet, wird der Teil davon, der unter dem Rand des Isolationsgebietes liegt, in der Praxis kein Teil der aktiven Basis des Transistors sein, sondern trägt zu der Kollektor-Basis-Kapazität bei. Dieser Beitrag ist im Fall von Transistoren von Submikrometerabmessungen verhältnismäßig groß. Solche Transistoren sind daher verhältnismäßig langsam.
- Isolationsgebiete 3, die von geätzten Gräben, die mit isolierendem Material 15 gefüllt sind, gebildet worden sind, haben Ränder 33, die nahezu senkrecht zur Oberfläche 2 des Siliciumkörpers 1 stehen. Das umschlossene aktive Gebiet 5 endet gegen diesen Rand 33, der senkrecht zur Oberfläche steht. Eine Basiszone 23, die in üblicher Weise in dem aktiven Gebiet gebildet worden ist, wird ebenfalls an diesem Rand 33 enden, der senkrecht zur Oberfläche steht. Die Basis-Kollektor-Kapazität eines Transistors mit einer solchen Basiszone ist daher kleiner als die des Transistors, der eine Basiszone hat, die in einem aktiven Gebiet gebildet ist, das sich unter einen Rand eines Isolationsgebiets erstreckt, das durch lokale Oxidation des Siliciumkörpers erhalten worden ist. Der Transistor ist daher schneller.
- Wenn der MOS-Transistor 8 auch in einem aktiven Gebiet verschafft wird, das von Isolationsgebieten umschlossen ist, das durch geätzte Graben 14 gebildet worden ist, die durch Deposition mit isolierendem Material 15 gefüllt sind, kann der genannte Rand 33 des Isolationsgebietes, das senkrecht zur Oberfläche steht, Probleme beim Aufwachsen von Gateoxid geben. Eine Gateoxidschicht, die viel dünner ist als die auf dem aktiven Gebiet, wird dann bei dem scharfen Übergang zwischen dem Isolationsgebiet 3 und dem aktiven Gebiet 5 gebildet werden. Hierdurch kann an diesem Übergang beim Betrieb des MOS- Transistors ein unerwünschter Durchbruch des Gateoxids auftreten. In der erfindungsgemäßen Anordnung werden die MOS-Transistoren in aktiven Gebieten 7 verschafft, die von Isolationsgebieten 4 umschlossen sind, die durch lokale Oxidation des Siliciumkörpers gebildet werden. Das Isolationsgebiet 4 und das aktive Gebiet 7 haben in diesem Fall einen weniger scharfen abgewinkelten Übergang, sodass in der Praxis das oben beschriebene Problem mit dem Gateoxid nicht auftreten wird.
Claims (3)
1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem
Siliciumkörper (1) mit einer Oberfläche (2), an die Isolationsgebiete eines ersten (3) und eines
zweiten Typs (4) grenzen, wobei die Isolationsgebiete vom ersten Typ (3) jeweils aktive
Gebiete (5) mit einem Bipolartransistor (6) umschließen und die Isolationsgebiete vom
zweiten Typ (3) jeweils aktive Gebiete (5) mit einem MOS-Transistor (8) umschließen,
wobei die Isolationsgebiete vom ersten Typ (3) durch Ätzen von Gräben (14) und Füllen
dieser Gräben (14) mit isolierendem Material (15) mittels Deposition gebildet werden, und
die Isolationsgebiete vom zweiten Typ (4) durch lokale Oxidation des Siliciumkörpers (1)
gebildet werden.
2. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1,
dadurch gekennzeichnet, dass die Isolationsgebiete vom ersten Typ (3) senkrecht zur
Oberfläche (2) gerichtete Ränder (33) aufweisen.
3. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 2,
dadurch gekennzeichnet, dass der Bipolartransistor (6) eine Basiszone (23) hat, die von dem
genannten, senkrecht zur Oberfläche (2) gerichteten Rand (33) begrenzt wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP95203585 | 1995-12-21 | ||
| PCT/IB1996/001340 WO1997023908A1 (en) | 1995-12-21 | 1996-12-03 | Bicmos semiconductor device comprising a silicon body with locos and oxide filled groove regions for insulation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69617213D1 DE69617213D1 (de) | 2002-01-03 |
| DE69617213T2 true DE69617213T2 (de) | 2002-06-27 |
Family
ID=8220979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69617213T Expired - Fee Related DE69617213T2 (de) | 1995-12-21 | 1996-12-03 | Verfahren zur Herstellung eines Halbleiterbauteils auf Siliziumsubstrat mit Bipolartransistoren und MOS-Transistoren |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20020005555A1 (de) |
| EP (1) | EP0812475B1 (de) |
| JP (1) | JPH11501167A (de) |
| KR (1) | KR19980702498A (de) |
| DE (1) | DE69617213T2 (de) |
| TW (1) | TW383425B (de) |
| WO (1) | WO1997023908A1 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202011052494U1 (de) | 2011-12-27 | 2012-04-11 | Yu-Ting Chen | Fitnessgerät mit Mehrfachfunktion |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4044452A (en) * | 1976-10-06 | 1977-08-30 | International Business Machines Corporation | Process for making field effect and bipolar transistors on the same semiconductor chip |
| JPS5943545A (ja) * | 1982-09-06 | 1984-03-10 | Hitachi Ltd | 半導体集積回路装置 |
| DE3776454D1 (de) * | 1986-08-13 | 1992-03-12 | Siemens Ag | Integrierte bipolar- und komplementaere mos-transistoren auf einem gemeinsamen substrat enthaltende schaltung und verfahren zu ihrer herstellung. |
| EP0500233A2 (de) * | 1991-02-14 | 1992-08-26 | National Semiconductor Corporation | Bipolartransistorstruktur und BICMOS IC-Herstellungsverfahren |
-
1996
- 1996-12-03 KR KR1019970705898A patent/KR19980702498A/ko not_active Application Discontinuation
- 1996-12-03 WO PCT/IB1996/001340 patent/WO1997023908A1/en not_active Application Discontinuation
- 1996-12-03 DE DE69617213T patent/DE69617213T2/de not_active Expired - Fee Related
- 1996-12-03 JP JP9523461A patent/JPH11501167A/ja active Pending
- 1996-12-03 EP EP96938424A patent/EP0812475B1/de not_active Expired - Lifetime
- 1996-12-18 US US08/768,488 patent/US20020005555A1/en not_active Abandoned
- 1996-12-20 TW TW085115747A patent/TW383425B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20020005555A1 (en) | 2002-01-17 |
| EP0812475B1 (de) | 2001-11-21 |
| DE69617213D1 (de) | 2002-01-03 |
| KR19980702498A (ko) | 1998-07-15 |
| JPH11501167A (ja) | 1999-01-26 |
| TW383425B (en) | 2000-03-01 |
| WO1997023908A1 (en) | 1997-07-03 |
| EP0812475A1 (de) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69520782T2 (de) | Randabschlussmethode und Struktur für Leistungs-MOSFET | |
| DE68925116T2 (de) | In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür | |
| DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
| DE69132570T2 (de) | Selbstjustierte Bipolartransistorstruktur und deren Herstellungsprozess | |
| DE2845062C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
| DE3686310T2 (de) | Dielektrisch isoliertes integriertes halbleiterbauelement und herstellungsverfahren. | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE68928087T2 (de) | Substratsstruktur für zusammengesetztes Halbleiterbauelement | |
| DE3327301A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
| WO2006037526A2 (de) | Lateraler dmos-transistor und verfahren zu seiner herstellung | |
| DE19630128C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung, die durch einen Oxidfilm einer Elementisolation unterliegt, und mit diesem Verfahren hergestellte Halbleitervorrichtung | |
| DE2223699A1 (de) | Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung | |
| DE69530441T2 (de) | Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen | |
| DE2716123A1 (de) | Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE69934360T2 (de) | Verfahren zur Herstellung von gegen elektrostatische Entladung geschützten Bauelementen mit selbstausgerichteter Silicidstruktur | |
| DE69618077T2 (de) | Isolierter vertikaler PNP-Transistor und Verfahren zu seiner Herstellung | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE2605641A1 (de) | Hochfrequenztransistor | |
| DE19844710C2 (de) | Mit einer Submikrometer-CMOS-Technik kompatible integrierte Halbleiterschaltung mit einem lateralen Bipolartransistor und diesbezügliches Herstellungsverfahren | |
| DE2510593A1 (de) | Integrierte halbleiter-schaltungsanordnung | |
| DE69614326T2 (de) | Mosfet mit niedrigem leckstrom | |
| DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
| WO2004112101A2 (de) | Feldeffekttransistor, insbesondere doppelt diffundierter feldeffekttransistor, sowie herstellungsverfahren | |
| DE69131390T2 (de) | Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |