JPH11501167A - 絶縁のためのｌｏｃｏｓ及びフィールド酸化物溝領域を有するシリコン本体を具えるｂｉｃｍｏｓ半導体装置 - Google Patents

Abstract

(57)【要約】 第１の型の絶縁領域（３）と第２の型の絶縁領域（４）とが隣接する表面（２）を有する半導体本体（１）を具える半導体装置。第１の型の絶縁領域（３）はバイポーラトランジスタ（６）をそれぞれ有する能動領域（５）を囲み、第２の型の絶縁領域（４）はＭＯＳトランジスタ（８）をそれぞれ有する能動領域（７）を囲む。第１の型の絶縁領域（３）はエッチング形成した溝（１４）に堆積により絶縁材料（１５）を充填したものであり、第２の型の絶縁領域（４）はシリコン本体の局部酸化により得たシリコン酸化物領域である。バイポーラトランジスタ（６）の動作は比較的高速になり、ＭＯＳトランジスタ（８）は比較的高品質のゲート酸化物を有する。

Description

【発明の詳細な説明】 絶縁のためのＬＯＣＯＳ及びフィールド酸化物溝領域を 有するシリコン本体を具えるＢＩＣＭＯＳ半導体装置 本発明は、第１及び第２の種類の絶縁領域が隣接する表面を有するシリコン本 体を具える半導体装置であって、第１の種類の絶縁領域が、バイポーラトランジ スタをそれぞれ有する能動領域を囲み、第２の種類の絶縁領域が、ＭＯＳトラン ジスタをそれぞれ有する能動領域を囲んでいる当該半導体装置に関するものであ る。 この場合、シリコン本体はｎｐｎ型及びｐｎｐ型の双方のバイポーラトランジ スタと、ｎチャネル型及びｐチャネル型のＭＯＳトランジスタとを有しうる。バ イポーラトランジスタ以外にｎチャネル及びｐチャネルＭＯＳトランジスタをも 有する半導体装置はＢｉＣＭＯＳ集積回路又はＢｉＣＭＯＳ ＩＣと称されてい る。 頭書に記載した種類の半導体装置は欧州特許出願公開第ＥＰ−Ａ−500233号明 細書に記載され既知であり、この場合第１の型の絶縁領域と第２の型の絶縁領域 との双方がシリコン本体の局部酸化により得たシリコン酸化物領域である。第１ の型の絶縁領域はシリコン本体の表面内にくぼんだシリコン酸化物領域を以って 形成され、第２の型の絶縁領域は表面上に部分的に突出するシリコン酸化物領域 である。第１の型の絶縁領域は第２の型の絶縁領域よりも深くシリコン本体中に 延在している。従って、バイポーラトランジスタは絶縁材料により完全に囲まれ る。 シリコン本体の局部酸化によって得た絶縁領域はこの絶縁領域によって囲まれ た能動領域に向う方向で厚さが減少するエッジを呈し、このエッジはバーズビー ク（鳥のくちばし）とも称される。能動領域は絶縁領域のこのエッジの下側に延 在する。ベース領域を通常のようにして能動領域内に形成すると、このベース領 域は絶縁領域のエッジの下側にも延在する。絶縁領域のエッジの下側にあるベー ス領域の部分は実際にトランジスタの実際上のベース領域の一部を形成せず、コ レクタ−ベース容量に寄与してしまう。この寄与はサブミクロン寸法のトランジ スタでは比較的大きなものとなる。その結果、これらトランジスタの動作は比較 的遅くなる。 本発明の目的は特に、既知の半導体装置におけるバイポーラトランジスタより も高速動作するバイポーラトランジスタを有する半導体装置を提供せんとするに ある。 この目的のため、本発明による半導体装置においては、第１の型の絶縁領域は エッチング形成した溝に堆積により絶縁材料を充填したものであり、第２の型の 絶縁領域はシリコン本体の局部酸化により形成されたシリコン酸化物領域である ことを特徴とする。 エッチング形成した溝に絶縁材料を充填したものより成る絶縁領域は、シリコ ン本体の表面に対しほぼ垂直なエッジを有する。絶縁領域で囲まれた能動領域は 表面に対し垂直な前記エッジで終端する。能動領域内に通常のようにして形成し たベース領域も表面に対し垂直なこのエッジに対接して終端する。従って、この ようなベース領域を有するトランジスタのベース−コレクタ容量は、シリコン本 体の局部酸化により得た絶縁領域のエッジの下側に延在する能動領域内に形成さ れたベース領域を有するトランジスタのベース−コレクタ容量よりも小さくなる 。その結果、トランジスタの動作は高速となる。 ＭＯＳトランジスタをも、エッチング形成した溝に堆積により絶縁材料を充填 したものより成る絶縁領域により囲まれた能動領域内に設ける場合、表面に対し 垂直な絶縁領域の前記エッジがゲート酸化物の成長に問題を与えるおそれがある 。この場合、能動領域の酸化物層よりも著しく薄肉のゲート酸化物層が絶縁領域 から能動領域への急峻な遷移部上に形成される。従って、ＭＯＳトランジスタの 動作中この遷移部でゲート酸化物の不所望な破壊が生じるおそれがある。本発明 による装置においては、シリコン本体の局部酸化により得た絶縁領域により囲ま れた能動領域中にＭＯＳトランジスタを設ける。この場合、絶縁領域及び能動領 域は急峻でない傾斜した遷移部を有する為、上述したゲート酸化物問題は実際に 生じない。 以下、図面を参照して本発明を詳細に説明する。図中、 図１〜５は、本発明による半導体装置の製造の数工程を示す線図的断面図であ り、 図６は、図５に示すＭＯＳトランジスタの線図的断面図である。 図１〜５は、第１の型の絶縁領域３及び第２の型の絶縁領域４が隣接する表面 ２を有するシリコン本体１を具える半導体装置の製造の数工程を示す線図的断面 図であり、第１の型の絶縁領域３は能動領域５を囲んでおり、各能動領域５はバ イポーラトランジスタ６を有し、第２の型の絶縁領域４は能動領域７を囲んでお り、各能動領域７はＭＯＳトランジスタ８を有している。 本例は、バイポーラトランジスタ６を形成すべき領域に約１０¹⁸原子／cm³の 比較的多量にｎ型ドーピングされた埋込層８と、約１０¹⁶原子／cm³の比較的少 量にドーピングされたエピタキシャル成長表面層９とが設けられたシリコン本体 １から出発する。表面２上には約２００ｎｍの厚さのシリコン酸化物層１０と約 １００ｎｍの厚さのシリコン窒化物層１１とを形成する。その上に通常のように してホトレジストマスク１２を設け、第１の型の絶縁領域３を形成すべき領域で このホトレジストマスクに窓１３をあける。 このホトレジストマスク１２によりシリコン本体内に溝１４をエッチング形成 し、この場合これら溝により埋込層８を切断する。次に、通常のように厚肉のシ リコン酸化物層を堆積することにより溝１４を絶縁材料１５で充填し、その後表 面２が露出されるまでシリコン本体１にエッチング処理を行なう。この場合、こ のエッチング処理は最初シリコン窒化物層１１で停止し、次にこのシリコン窒化 物層をその下側のシリコン酸化物層１０に対して選択的に除去する。最後にシリ コン酸化物層１０をも除去する。 次に、表面２上及び第１の型の絶縁領域３上に、約２０ｎｍの厚さのシリコン 酸化物層１６と約２００ｎｍの厚さのシリコン窒化物層１７とを形成する。その 上に通常のようにしてホトレジストマスク１８を設け、第２の型の絶縁領域４を 形成すべき領域でこのホトレジストマスクに窓１９をあける。次にホトレジスト マスク１８を用いてこれらの窓をシリコン窒化物層１７及びシリコン酸化物層１ ６内にエッチング形成する。次に、シリコン本体１に通常の酸化処理を行ない、 これにより約６００ｎｍの厚さとした第２の型の絶縁領域４を形 成する。次に、シリコン酸化物層１６及びシリコン窒化物層１７を除去する。 絶縁領域３及び４が形成されると、能動領域５及び７が規定され、本例ではこ れら能動領域にｎｐｎ型バイポーラトランジスタ６及びｎチャネルＭＯＳトラン ジスタ８を形成する。実際には、半導体本体にｎｐｎ型及びｐｎｐ型の双方のバ イポーラトランジスタや、ｎチャネル型及びｐチャネル型のＭＯＳトランジスタ を設けることができる。バイポーラトランジスタ以外にｎチャネル及びｐチャネ ルＭＯＳトランジスタを有する半導体装置はしばしばＢｉＣＭＯＳ集積回路又は ＢｉＣＭＯＳ ＩＣと称されている。 ＭＯＳトランジスタ８を形成すべき能動領域７上にはシリコンを酸化すること により約１０ｎｍの厚さのシリコン酸化物層２０を形成し、バイポーラトランジ スタ６を形成すべき能動領域６上には約１００ｎｍの厚さのシリコン酸化物層２ １を堆積する。約１０ｎｍの厚さのアモルファスシリコン層（図示せず）を堆積 した後、約１０¹⁸原子でドーピングされたｐ型表面層２３を通常のようにして形 成する。この層２３は、ｎチャネルＭＯＳトランジスタを形成する能動領域７に おいてｐ型ウエルを形成するとともに、能動領域５においてバイポーラトランジ スタのベース領域を形成する。 次に、形成すべきバイポーラトランジスタ６のエミッタの区域においてシリコ ン酸化物層２１に窓２２を形成する。次に、シリコン酸化物層２０及び２１上に ｎ型ドープの多結晶シリコンの細条２４を形成し、これら細条２４の側面２５を シリコン酸化物の細条２６により絶縁する。能動領域７上の細条２４はＭＯＳト ランジスタ８のゲート電極を形成し、能動領域５上の細条２４はバイポーラトラ ンジスタ６のエミッタ２７に接続される電極を構成する。このエミッタ２７は細 条２４から窓２２を経てｐ型表面領域２３内に行なう拡散により得られる。 最後に、通常のようにして、ｎ型ドープのコレクタ接点領域２８と、ｐ型ベー ス接点領域２９と、ｎ型のソース領域３０及びドレイン領域３１とを形成する。 図６は図５に示すＭＯＳトランジスタの断面図を示す。シリコン本体の局部酸 化によって得た絶縁領域４はこれによって囲まれた能動領域７に向う方向で 厚さが減少するエッジ３２を呈し、このエッジがしばしばバーズビークと称され ている。能動領域７は絶縁領域のこのエッジ３２の下側まで延在している。半導 体領域２３を通常のようにして能動領域７内に形成すると、この半導体領域は絶 縁領域４のエッジ３２の下側にも延在する。この半導体領域がバイポーラトラン ジスタのベース領域を形成する場合には、絶縁領域のこのエッジの下側にある半 導体領域の部分は実際にトランジスタの実際上のベースの一部を形成せず、コレ クタ−ベース容量に寄与してしまう。この寄与はサブミクロン寸法のトランジス タの場合に比較的大きくなる。従って、このようなトランジスタの動作は比較的 遅くなる。 エッチング形成された溝１４に絶縁材料１５を充填して形成された絶縁領域３ は、シリコン本体１の表面２に対しほぼ垂直のエッジ３３を有する。絶縁領域３ によって囲まれた能動領域５は表面に対し垂直な前記エッジ３３に対接して終端 する。能動領域に通常のように形成したベース領域２３も表面に対し垂直なこの エッジ３３で終端する。従って、このようなベース領域を有するトランジスタの ベース−コレクタ容量は、シリコン本体の局部酸化により得た絶縁領域のエッジ の下側に延在する能動領域内に形成されたベース領域を有するトランジスタのベ ース−コレクタ容量よりも小さくなる。その結果、トランジスタの動作が高速に なる。 ＭＯＳトランジスタ８をも、エッチング形成した溝１４に絶縁材料１５を堆積 により充填することにより形成した絶縁領域で囲まれた活性領域内に設ける場合 には、表面に対し垂直な絶縁領域の前記エッジ３３がゲート酸化物の成長に問題 を生ぜしめるおそれがある。この場合、能動領域上の酸化物層よりも著しく薄肉 のゲート酸化物層が絶縁領域３と能動領域５との間の急峻な遷移部上に形成され る。その結果、ＭＯＳトランジスタの動作中この遷移部においてゲート酸化物の 不所望な破壊が生じるおそれがある。本発明による装置では、シリコン本体の局 部酸化により形成した絶縁領域４によって囲まれた能動領域７内にＭＯＳトラン ジスタを設ける。この場合、絶縁領域４と能動領域７とは急峻でない角度の付い た遷移部を有する為、上述したゲート酸化物に対する問題は実際に生じない。

Claims (1)

1. 【特許請求の範囲】 １． 第１及び第２の種類の絶縁領域が隣接する表面を有するシリコン本体を具 える半導体装置であって、第１の種類の絶縁領域が、バイポーラトランジスタを それぞれ有する能動領域を囲み、第２の種類の絶縁領域が、ＭＯＳトランジスタ をそれぞれ有する能動領域を囲んでいる当該半導体装置において、 第１の型の絶縁領域はエッチング形成した溝に堆積により絶縁材料を充填し たものであり、第２の型の絶縁領域はシリコン本体の局部酸化により形成された シリコン酸化物領域であることを特徴とする半導体装置。 ２．請求の範囲１に記載の半導体装置において、第１の型の絶縁領域は表面に対 し垂直に向かうエッジを有していることを特徴とする半導体装置。 ３．請求の範囲２に記載の半導体装置において、バイポーラトランジスタは、表 面に対し垂直に向かうエッジにより画成されたベース領域を有していることを特 徴とする半導体装置。