DE69531172T2 - Herstellungsverfahren von einer, auf der Basis von Silan, Borphosphosilikat planarisierten Struktur - Google Patents

Herstellungsverfahren von einer, auf der Basis von Silan, Borphosphosilikat planarisierten Struktur Download PDF

Info

Publication number
DE69531172T2
DE69531172T2 DE69531172T DE69531172T DE69531172T2 DE 69531172 T2 DE69531172 T2 DE 69531172T2 DE 69531172 T DE69531172 T DE 69531172T DE 69531172 T DE69531172 T DE 69531172T DE 69531172 T2 DE69531172 T2 DE 69531172T2
Authority
DE
Germany
Prior art keywords
temperature
wafer
oxygen
wafer surface
bpsg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69531172T
Other languages
English (en)
Other versions
DE69531172D1 (de
Inventor
Effiong E. Austin Ibok
John Austin Williams
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE69531172D1 publication Critical patent/DE69531172D1/de
Application granted granted Critical
Publication of DE69531172T2 publication Critical patent/DE69531172T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Silicon Polymers (AREA)
  • Glass Compositions (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Description

  • Diese Erfindung betrifft die Herstellung von IC-Schaltungen. Im Folgenden wird ein Verfahren zum Bilden einer auf Silan basierenden Borphosphorsilicat-Struktur beschrieben, bei dem die Struktur aus Hochenergie-Plasma heraus aufgetragen wird und in Gegenwart von Sauerstoff verdichtet wird, um ein hochgradig ebenes Zwischenebenen-Dielektrikum zu bilden.
  • Aufgrund der Beschaffenheit des Halbleiter-Verarbeitungsvorgangs wird oft ein Halbleiter-Wafer gebildet, der eine "unebene" Oberfäche aufweist. Die unebene Oberfläche ist generell das Ergebnis der zahlreichen Verarbeitungsschritte, bei denen dicht gemusterte Strukturen erzeugt werden, welche auf der Wafer-Topographie selektiv aufgetragen und geätzt werden. Die unebene Oberfläche verursacht eine beträchtliche Disparität zwischen den Hochbereichen und Gräben benachbarter Strukturen. Beispielsweise kann die obere Fläche einer Polysilicium-Struktur beträchtlich über eine benachbarte Substrat-Oberfläche hinausragen, auf der das Polysilicium ausgebildet ist. Falls die Disparität übermäßig ausfällt. können Stufen-Bedeckungs-Probleme auftreten, wenn überliegende Leiter auf und zwischen den Strukturen platziert werden. Ferner kann auch ein Schärfentiefen-Problem auftreten, das dazu führt, dass eine an nachfolgende Schicht, die an Stellen in den Gräben platziert wird, außer Fokus mit den hochgelegenen Bereichen ist.
  • Es sind extensive Anstrengungen unternommen worden, um die obere Fläche des Substrats zu planieren und dadurch zahlreiche Probleme, die mit dieser Fläche einhergehen, zu beseitigen oder zu minimieren. Oft ist involvieren die Ebnungstechniken einen subtraktiven Vorgang. Durch Subtrahieren oder selektives Entfernen der Hochbereiche eines über die Strukturen hinweg ausgebildeten Dielektrikums wird das resultierende Dielektrikum ebener ausgebildet als seine ursprüngliche Konfiguration. Beim selektives Entfernen von Hochbereichs-Dielektrikums-Bereichen ist generell ein me chanisches oder chemische Polieren der Wafer-Oberfläche involviert. Beim Polieren können häufig Verschmutzungen oder Nebenprodukte auf der Wafer-Oberfläche zurückbleiben. Bei nachfolgenden Auftrag-Schritten können die Verschmutzungen eingeschlossen werden und dadurch bei der fertigen Vorrichtung nachteilige elektrische Effekte verursachen. Hochbereiche können ohne einen Polier-Schritt entfernt werden, indem ein Photoresist durch einen Spinnvorgang auf das Dielektrikum aufgetragen wird und das Photoresist und das Dielektrikum im wesentlichen mit der gleichen Rate entfernt werden. Hochbereiche werden vor Vertiefungsbereichen entfernt, was deshalb der Fall ist, weil auf den Hochbereichen dünnere Schichten von Photoresist als in den Gräben vorhanden sind.
  • Aus vielen der oben angeführten Gründe sollte der subtraktive Vorgang des Ebnens einer dielektrischen Schicht vermieden werden. Es wäre vorteilhaft, das Dielektrikum während seiner Erzeugung zu ebnen, statt den Ebnungsvorgang auszuführen, wenn das Dielektrikum erzeugt worden ist. Es wäre vorteilhaft, eine Zusammensetzung und einen Vorgang zum Bilden des Dielektrikums zur Verfügung zu haben, mittels derer sich ein ebeneres Dielektrikum während dessen Bildung erzeugen ließe. Eine Schwierigkeit existiert jedoch hinsichtlich der Wahl der geeigneten Zusammensetzung und Methodologie zum Erzielen des Ebnungs-Ergebnisses.
  • Es existieren zahlreiche Zusammensetzungen zum Bilden eines Dielektrikums, und es existieren zahlreiche Dielektrika, die an unterschiedlichen Stellen auf dem Wafer platziert werden. Zudem kann jedes Dielektrikum durch ein unterschiedliches Verfahren gebildet werden, um ein angestrebtes Ergebnis zu erreichen. Ein Ergebnis, das für den Ebnungs-Vorgang wichtig ist, ist das folgende: Bilden eines Zwischenebenen-Dielektrikums mit einer im wesentlichen ebenen oberen Fläche, wobei das Zwischenebenen-Dielektrikum zwischen dem Halbleitersubstrat und einer überliegenden Metallisierungsschicht oder zwischen Metallisierungsschichten gebildet wird. In dieser Weise wird das Zwischenebenen-Dielektrikum mit einer ebenen Oberfläche versehen, auf der nachfolgende leitende Schichten (Metallisierungs schichten) gebildet werden können, die nur wenige oder keine Stufen-Beeckungs-Probleme und Schärfentiegen-Probleme zeigen.
  • Bei einem populären Zwischenebenen-Dielektrikum handelt es sich Borphosphorsilicatglas (BPSG). BPSG kann in Form eines im Spinnvorgang aufgetragenen Materials ausgebildet werden, das gehärtet (oder verdichtet) wird, nachdem es im Spinnvorgang auf die Substrat-Topographie aufgetragen worden ist. Alternativ kann BPSG in einer Kammer für chemischen Dampfauftrag (CVD) gebildet werden. Bei einer populären CVD-Technik wird ein plasam-verstärkter oder plasma-unterstützter CVD-Vorgang verwendet. BPSG ist zum Auftrag auf unebenen Oberflächen gut geeignet, da es eine niedrige Schmelztemperatur hat, die ein anschließendes Heizen der BPSG-Schicht ermöglicht, um das Silcat über die Hoch- und die Grabenbereiche "fließen" zu lassen. Durch Dotieren des Silicats mit Bor und Phosphor (zur Bildung von BPSG) kann die Rückfluss-Temperatur auf Temperaturen zwischen 800°C und 900°C reduziert werden. Jede abrupte Disparität zwischen den Hochbereichen und Gräben der Unterschicht kann durch den Rückfluss des überliegenden BPSG-Zwischenebenen-Dielektrikums kompensiert werden.
  • In Konsistenz mit der Reduzierung der Rückfluss-Temperatur kann die plasma-verstärkte Bildung der BPSG-Struktur mit ziemlich niedrigen Temperaturen auf dem Wafer durchgeführt werden. Geeignete Temperaturen, die zur Bildung der plasma-verstärkten Ausfällungen erforderlich sind, liegen im Bereich von 200°C bis 300°C. Eine Ausfällungs-Bildung und eine Rückfluss-Operation, die bei niedrigeren Temperaturen erfolgen, bieten Vorteile bei der Bildung der IC-Schaltung. Lange thermische Zyklen hoher Temperaturen sollten vermieden werden, um die thermische Migration von Verunreinigungen in dem Substrat zu minimieren.
  • Die Eigenschaften von plasma-verstärktem, für chemischen Dampfauftrag vorgesehen Borphosphorsilicatglas werden diskutiert in SOLID STATE TECHNOLOGY, Vol. 26, No. 10, Oktober 1983, pp. 217–224, von Isaak Avigal un ter dem Titel "Inter-Metal Dielectric and Passivation-Related Properties of Plasma BPSG". In der Veröffentlichung wird dargelegt, wie mehrere Eigenschaften von Plasma-BPSG, einschließlich der Verdichtungs-/Rückfluss-Eigenschaften, mit den Dotierungs-Konzentrationen für bestimmte Prozessparameter variieren.
  • Die Auftrag-Raten-, Stufen-Bedeckungs- und Filmdicken-Gleichförmigkeit von Borphosphorsilicatglas-Filmen, die durch mit Plasmaätzung durchgeführten chemischen Dampfauftrag aus Tetraethylorthosilicat, Trimethylphosphit und Sauerstoff als Reaktanten in einem Argon-Verdünnungsmittel erzielt werden, sind beschrieben in THIN SOLID FILMS, Vol. 236, No. 1/02, 15. Dezember 1993, pp. 287–293, von Cynthia L. Pillote et al. unter dem Titel "Characterization of phosphosilicate glass films obtained using plasma enhanced chemical vapor deposition from tetraethylorthosilicate and trimethylphosphite". In der Veröffentlichung werden die Auswirkungen der Betriebsbedingungen – einschließlich Temperatur, Druck und Energie – auf die Auftrag-Raten-, Stufen-Bedeckungs- und Filmdicken-Gleichförmigkeit bei 2 μm dicken Filmen mit 8,4 Gew.-% an PSG dargelegt.
  • Während BPSG, das in einer Kammer für plasma-verstärkten chemischen Dampfauftrag (PECVD) gebildet wird, zahlreiche Vorteile gegenüber einem nicht plasma-unterstützten CVD- oder undotierten Silicat bietet, kann die in einer PECVD-Kammer erfolgende BPSG-Bildung für sich genommen keine hochgradig ebene dielektrische Struktur erzeugen. In Fällen, in denen eine große Disparität (abrupte Höhenveränderungen) zwischen den oberen Flächen unterliegender Strukturen existiert, können in einer PECVD-Kammer gebildete BPSG-Dielektrika in zahlreichen Fällen keine Oberfläche mit einem "Fluss-Winkel" von weniger als 10° bilden. Der Audruck "Fluss-Winkel" ist auf dem Halbleiter-Gebiet bekannt und bezieht sich generell auf den Winkel, den die dielektrische obere Fläche einnimmt, wenn sie zwischen den Hochbereichen und Gräben der angrenzenden Unterschicht-Strukturen gebildet wird. Weitere Definitionen und Erläuterungen des Fluss-Winkels werden im Folgenden im Zusammenhang mit den beigefügten Figuren gegeben. Es ist jedoch wichtig, anzumerken, dass eine Minimierung des Fluss-Winkels erforderlich ist, um eine im wesentlichen gleichförmige obere Fläche des BPSG-Materials zu erhalten: Ein Fluss-Winkel von 0° repräsentiert eine vollständig ebene, gleichförmige obere Fläche, und in einem Ebnungs-Vorgang sollte versucht werden, diesen Winkel zu erreichen.
  • Bei zahlreichen herkömmlichen Ebnungs-Vorgängen wird BPSG verwendet, das in einer PECVD-Kammer gebildet wird. Das Plasma wird jedoch nicht auf ein hinreichendes Niveau aktiviert, das erforderlich wäre, um Fluss-Winkel von weniger als 10° zu erzielen, wenn Disparitäten von 400 nm oder mehr existieren. Zudem werden zahlreiche BPSG-Filme aus einer Tetraethoxysilan- (TEOS-) Quelle gebildet. Obwohl TEOS gute Fließeigenschaften bietetm kann TEOS alleine keine im wesentlichen kleinen Fluss-Winkel bewirken, wenn großer Unterschicht-Disparitäten auftreten. Zudem werden zahlreiche herkömmliche BPSG-Filme in einer Stickstoff-Umgebung verdichtet. Obwohl Stickstoff stabil und relativ inert ist, verbessert es den Fluss des BPSG nicht zu den Zeiten, zu denen ein Siliciumdioxid ausgefällt wird. Folglich führen eine Stickstoff-Umgebung und eine mit niedriger Energie erfolgende Bildung von BPSG-Silicat oft dazu, dass ein beträchtlicher Anteil des Films aus Silanol (SiOH) besteht. Das Silanol, oder Derivate von Silicon (Si) oder Siliconoxid (SiO) wird bzw. werden als Zwischenschritt in dem Auftrag-Vorgang gebildet. Es ist erwiesen, dass das silicium-reiche Silanol, das amorphe Silicon oder das Siliciumoxid nicht leicht über die unebene Topographie fließt. Stattdessen setzt sich das silicium-reiche Material als konformes Material ab, wobei es in einem beträchtlichen Maß die Oberflächeneigenschaften des unterliegenden Materials annimmt. Aus dem silicium-reichen Material ergibt sich nicht unmittelbar eine ebene Oberfläche. Es müssen Schritte unternommen werden, um zu gewährleisten, dass die zwischenliegenden silicium-reichen Zusammensetzungen minimiert werden und der Fluss der Ausfällungen in ebener Form über die Topographie der oberen Fläche hinweg platziert wird.
  • Die oben angeführten Probleme werden durch mittels des Verfahrens gemäß Anspruch 1 der vorliegenden Erfindung ausgebildeten Ebnungs-Struktur reduziert. Die hier vorliegende BPSG-Struktur wird in einer PECVD-Kammer unter Verwendung von Hochenergie-Plasma gebildet, das erforderlich ist, um die Verbindungen zwischen dem Quellen-Gasmaterial zu unterbrechen, damit ein fertiger Film ausgebildet wird, der im wesentlichen Siliciumdioxid (SiO2) aufweist. Das höhere Energie aufweisende Plasma gewährleistet, dass nur minimale zwischenliegende Zusammensetzungen silicium-reicher Materialien existieren. Falls irgendwelche Zwischenmaterialien auftreten, treten diese in erster Linie in dem Plasma und nicht an der oberen Fläche des Halbleitersubstrats auf. Es hat sich gezeigt, dass durch Erhöhen der RF-Energie über ungefähr 950 Watt das Plasma hinreichend aktiviert wird, um eine beträchtliche Verkleinerung des Fluss-Winkels des resultierenden Films zu erzielen.
  • Die vorliegende Erfindung sieht ferner die Verwendung von Sauerstoff innerhalb des zum Verdichten des BPSG-Films verwendeten Ofens vor. Sauerstoff-Atome zeigen eine größere Affinität gegenüber dem Bor oder Phosphor in der BPSG-Struktur und bilden auch mehr verfügbare Atome gegenüber den Silicium-Atomen, die bereits in dem BPSG vorhanden sind. Es wird postuliert, dass die verfügbaren Sauerstoffatome dazu beitragen, die Siliciumdioxid-Bildung zu fördern und dadurch die Reduzierung silicium-reicher Zwischenmaterialien unterstützen. Ferner wird postuliert, dass die Substitution des Bors und des Phosphors durch den Sauerstoff erleichtert wird, um den BPSG-Fluss über die Wafer-Oberfläche zu begünstigen oder zu verstärken.
  • Die vorliegende Erfindung sieht ferner die Bildung einer Ebnungs-Struktur auf einem Wafer vor, mit den Schritten des Bereitstellens einer Wafer-Oberfläche, bei der mehrere Leiter und Gräben auf bzw. in der Wafer-Oberfläche ausgebildet sind. Der Wafer wird in eine PECVD-Kammer eingeführt, die eine RF-Elektrode aufweist, und es werden eine Gas-Quelle für Siliciumoxid und Verunreinigungen in die Kammer eingeführt. Auf der Wafer-Oberfläche wird eine plasma-abgeleitete Ausfällung dielektrischen Mate rials ausgebildet, indem der RF-Elektrode Energie von mehr als 950 Watt zugeführt wird. Der Wafer wird dann in einer Sauerstoff-Umgebung bei einer Temperatur von mehr als 800°C geheizt, um das Material zu verdichten und gleichzeitig zu einer Phase rückfließen zu lassen, die im wesentlichen Siliciumdioxid mit einem Fluss-Winkel von weniger als 10° aufweist.
  • Vorzugsweise weist die gasförmige Silicium-Quelle ein Silangas auf. Die gasförmige Sauerstoff-Quelle weist ein sauerstoffhaltige Gas auf, und die gasförmige Quelle von Verunreinigungen weist ein bor- und phosphorhaltiges Gas auf. Das dielektrische Material wird aus der Gruppe gewählt, die amorphes Si, SiO, SiOH und Mischungen derselben enthält. Während der Verdichtung des dielektrischen Materials werden dem Material Sauerstoff-Atome zugeführt, wobei das Material SiOH-Verbindungen aufweist, und wobei die Sauerstoff-Atome das H aus dem SiOH entfernen, um Siliciumdioxid zu bilden. Das dielektrische Material kann Si aufweisen, und dem Si werden Sauerstoff-Atome hinzugefügt, um Siliciumdioxid zu bilden. Das dielektrische Material kann ferner non-stochiometrisches Siliciumdioxid aufweisen, und die Silicium-Atome kombinieren sich mit dem non-stochiometrischen Siliciumdioxid, um stochiometrisches Siliciumdioxid zu bilden.
  • Das Heizen des Wafers in einer Sauerstoff-Umgebung umfasst zahlreiche Schritte. Zunächst wird der Wafer in einen Ofen eingeführt, in dem der Wafer zwischen 700°C und 800°C geheizt wird und mit einer Strömungsrate von ungefähr 10 bis 20 slm mit N2 beschickt wird. Als nächstes wird die Temperatur des Ofens während einer ersten Zeitperiode auf ungefähr 900°C erhöht. Während die erhöhte Temperatur aufrechterhalten wird, wird das N2 dann evakuiert, und anschließend wird während einer zweiten Zeitperiode O2 mit einer Strömungsrate von ungefähr 4 bis 7 slm in den Ofen eingeführt. Während die erhöhte Temperatur aufrechterhalten wird, wird dann das O2 evakuiert, und anschließend wird während einer dritten Zeitperiode N2 mit einer Strömungsrate von ungefähr 10 bis 20 slm in den Ofen eingeführt. Dann wird während einer vierten Zeitperiode die Temperatur des Ofens auf ungefähr 700°C bis 800°C reduziert. Die erste Zeitperiode ist kür zer als die vierte Zeitperiode, und die zweite Zeitperiode ist kürzer als die dritte Zeitperiode.
  • Die vorliegende Erfindung gemäß Anspruch 1 sieht ferner ein Verfahren zum Bilden einer Ebnungs-Struktur auf einer Wafer-Oberfläche vor. Das Verfahren umfasst den Schritt des Bereitstellens einer plasma-verstärkten CVD-Kammer mit einer RF-Elektrode, die auf einen Energiepegel von mehr als 950 Watt aufgeladen ist. Dann wird eine Ausfällung dielektrischen Materials auf eine Wafer-Oberfläche aufgetragen, die mehrere Leiter und Gräben aufweist, welche auf bzw. in den der Wafer-Oberfläche ausgebildet sind. Die Leiter und Gräben bilden eine Höhenniveau-Disparität von mehr als 400 nm. Die Disparität zwischen einem Leiter und dem unterliegenden Substrat liegt generell im Bereich von 300 nm bis 500 nm. Falls Leiter gestapelt sind, wie in einer EEPROM-Anwendung, kann die Disparität im Bereich von 600 nm bis 800 nm liegen. Nachdem das Dielektrikum auf der unebenen Oberfläche aufgetragen worden ist, wird anschließend der Wafer in Gegenwart von N2 auf ein erstes Temperaturniveau geheizt, um einen ersten Teil der Ausfällung in eine Phase umzusetzen, die im wesentlichen Siliciumdioxid mit einem Fluss-Winkel von weniger als 40° aufweist. Das Siliciumdioxid wird dann auf eine spezifische Tiefe über den Leitern geätzt, wobei eine Photolithographie-Maske verwendet wird, um die Leiter zu bilden. Dann wird der Wafer in Gegenwart von O2 auf eine über der ersten Temperatur liegende zweite Temperatur geheizt, um einen zweiten Abschnitt der Ausfällung, der größer als der erste Abschnitt ist, in eine Phase umzusetzen, die im wesentlichen Siliciumdioxid mit einem Fluss-Winkel von weniger als 10° und in zahlreichen Fällen weniger als 2° aufweist.
  • Weitere Merkmale und Vorteile der Erfindung werden anhand der folgenden detaillierten Beschreibung im Zusammenhang mit den beigefügten Zeichnungen ersichtlich:
  • 1 zeigt eine teilweise geschnittene Ansicht einer PECVD-Kammer mit Einlass- und Auslass-Fluss und Energie-Funktion gemäß der vorliegenden Erfindung;
  • 2 zeigt eine Querschnittansicht eines Halbleiter-Wafers mit einer BPSG-Schicht gemäß der vorliegenden Erfindung, die unter einem Fluss-Winkel ∅1 auf der Wafer-Oberfläche ausgebildet ist;
  • 3 zeigt ein Schaubild des Fluss-Winkels gegenüber der RF-Energie entsprechend den tatsächlichen Auslesewerten aus zahlreichen gemäß der vorliegenden Erfindung ausgebildeten BPSG-Proben;
  • 4 zeigt ein Flussdiagramm zur Wiedergabe des Vorgangs gemäß der vorliegenden Erfindung;
  • 5 zeigt ein Schaubild von Infrarot-Absorptionsspektra, in dem gemäß der vorliegenden Erfindung ausgebildete tatsächliche plasma-abgeleitete Niedrigenergie und plasma-abgeleitete Hochenergie-SiOx-Schichten verglichen werden;
  • 6a und 6b zeigen Tast-Elelektroenmikroskop- (SEM-) Photos einer in einem Stickstoff-Verdichtungsofen ausgebildeten tatsächlichen BPSG-Schicht im Vergleich mit einer in einem Sauerstoff-Verdichtungsofen ausgebildeten tatsächlichen BPSG-Schicht gemäß der vorliegenden Erfindung;
  • 7A und 7b zeigen Tast-Elelektroenmikroskop- (SEM-) Photos einer in einem Sauerstoff-Verdichtungsofen mit einer RF-Energie von 600 Watt und mit einer RF-Energie von 1200 Watt ausgebildeten tatsächlichen BPSG-Schicht gemäß der vorliegenden Erfindung; und
  • 8–10 zeigen Schnittansichten eines Halbleiter-Wafers in verschiedenen zum Bilden einer ebenen BPSG-Schicht gemäß der vorlie genden Erfindung verwendeten Verarbeitungsschritten, wenn gestapelte Leiter-Unterschichten vorliegen.
  • Obwohl die Erfindung in Form zahlreicher Modifikationen und alternativer Formen realisiert werden kann, sind spezielle Ausführungsformen der Erfindung in den Zeichnungen gezeigt und hier detailliert beschrieben. Es wird jedoch darauf hingewiesen, dass die Zeichnungen und die zugehörige Beschreibung nicht den Zweck verfolgen, die Erfindung auf die speziellen dargestellten Formen zu beschränken, sondern dass die Erfindung im Gegenteil sämtliche Modifikationen, Äquivalente und Alternativen umfasst, die unter den in den beigefügten Ansprüchen definierten Umfang der Erfindung fallen.
  • In der nun zu erläuternden 1 ist eine teilweise geschnittene Ansicht einer PEVCD-Kammer 10 gezeigt. Die Kammer 10 weist einen Plasmaerzeugungsabschnitt 12, einen Gaseinführungsabschnitt 14, ein Vakuumsystem 16 und eine Energiequelle 18 auf. Bei den meisten handelsüblichen PEVCD-Kammern 10 handelt es sich entweder um induktive (wicklungs-gekoppelte) oder kapazitive (Dioden- oder Parallelplatten-) Kammern. Es kann jeder Typ von Kopplungs-Methodologie zur Bildung des Plasmas 12 (oder zur Glühentladung) verwendet werden. Generell enthält das Plasma 12 – zusätzlich zu freien Elektronen – normale neutrale Gasmoleküle, Gasmoleküle, die ionisiert worden sind, ionisierte Fragmente aufgebrochener Gasmoleküle und freie Radikale. Ein Auftrag (oder eine Ausfällung) aus dem Plasma 12 auf die Wafer 20 erfolgt, wenn die Moleküle eintreffender Gase in dem Plasma aufgebrochen werden und die entsprechenden Ionen an der Wafer-Oberfläche neukombiniert werden. In dem Plasma existieren Hochenergie-Elektronen, die den Reaktionsgasen hinreichende Energie dahingehend zuführen können, dass Reaktionen, die normalerweise nur bei hohen Temperaturen ablaufen, nun bei Temperaturen ablaufen, die nahe der Raumtemperatur oder etwas darüber liegen.
  • Um den Plasmaauftragvorgang beginnen zu lassen, wird die Kammer 10 auf einen Druck von ungefähr 2,0 Torr evakuiert, und der Elektrode 22 wifd ü ber die Quelle 18 RF-Energie zugeführt. Eine RF-Energie von über 950 Watt und in manchen Fällen über 1200 Watt wird der Elektrode 22 mit einer Frequenz zugeführt, die generell im Bereich von 50 KHz bis 13,56 MHz oder darüber liegt. Es können Auto-Tuning- oder Auto-Energiesteuerungs-Schaltungen verwendet werden, um Energieniveau und -frequenz aufrechtzuhalten. Obwohl PECVD-Reaktionen bei niedrigeren Temperaturen als normale CVD-Reaktionen auftreten, wird oft eine Heizvorrichtung verwendet, um die bei niedrigerer Temperatur erfolgende Reaktion aufrechtzuhalten. Die Heizvorrichtung 24 gewährleistet, dass die Ausfällungstemperatur an dem Wafer 20 auf ungefähr 200°C bis 300°C gehalten wird. Normale CVD-Ausfällungstemperaturen überschreiten die PECVD-Temperaturen bei weitem und können in manchen Fällen bei der Siliciumdioxid-Bildung ein Niveau von 900°C bis 1200°C erreichen.
  • In 2 ist eine Querschnittsansicht eines Halbleiter-Wafers 26. Der Wafer 26 weist ein Silcium-Substrat mit einer unebenen Oberfläche auf. Die obere Fläche weist generell einen oder mehrere Leiter 30 auf (Metall oder, wie in 2 angedeutet, Polysilicium). Falls ein Leiter ein Polysilicium-Gate ist, dann wird ein Gate-Oxid 32 vor dem Polysilicium-Auftrag gebildet. Die Leiter bilden Hochbereiche, auf den eine anschließend aufgetragene dielektrische Schicht 34 ausgebildet wird. Die obere Fläche kann auch einen oder mehrere Gräben 36 enthalten, so dass die obere Fläche eine signifikante Disparität zwischen den Hochbereichen (an der oberen Fläche der Leiter) und den Tälern (an der unteren Flächen der Gräben) zeigt. Diese Disparität kann in zahlreichen Fällen 400 nm übersteigen und, falls die dielektrische Schicht 34 nicht korrekt ausgebildet wird, kann ein beträchtlich großer Fluss-Winkel ∅1 auftreten. Falls der Fluss-Winkel ∅1 groß ist, d. h. größer als 10° bis 20°, dann können Stufen-Bedeckungs-Probleme und Schärfentiefen-Probleme auftreten. Als Ergebnis der Vorgangs des Herstellens der dielektrischen Schicht 34 kann der Fluss-Winkel ∅1 selbst dann auf weniger als 10° gehalten werden, wenn die Disparität zwischen den Hochbereichen und den Tälern der unterliegenden Substrat-Oberfläche bis zu 400 nm beträgt. Falls die Disparität weniger als 200 nm beträgt, dann wird die Ebnung normalerweise mittels herkömmlicher Dielektrikumsbildungs-Techniken erzielt.
  • Die nun zu erläuternde 3 zeigt ein Schaubild des Fluss-Winkels gegenüber der RF-Energie entsprechend tatsächlichen Auslesewerten, die von zahlreichen BPSG-Proben genommen wurden. Insbesondere wird die dielektrische Schicht 34 auf zahlreichen Silicium-Substraten 28 ausgebildet, die eine Oberflächen-Disparität von ungefähr 700 nm aufweisen. Die dielektrische Schicht 34 wird gemäß dem nachstehend beschriebenen Vorgang ausgebildet, um den Fluss-Winkel ∅1 zu minimieren. Jede Substrat-Probe und entsprechende Schicht 34 wird in einer PECVD-Kammer 10 durch Anlegen einer ungleichen RF-Energie an die Elektrode 22 gebildet. Die RF-Energie wird an dem Anschluss 18 entsprechend den in 3 gezeigten Werten erhöht, um eine entsprechende Reduzierung des Fluss-Winkels ∅1 zu erzeugen. Wie gezeigt tritt eine lineare Verkleinerung des Fluss-Winkels im Bereich von 600 Watt bis 1000 Watt auf. Eine geringere lineare Verkleinerung tritt im Bereich von 1000 Watt bis 1400 Watt auf. Durch Erhöhen der RF-Energie auf 800 Watt wird der Fluss-Winkel auf weniger als 20° reduziert. Wenn jedoch die RF-Energie auf ungefähr 950 Watt erhöht wird, tritt ein Fluss-Winkel von weniger als 10° auf. Das Schaubild gemäß 3 zeigt die beträchtliche Verkleinerung des Fluss-Winkels auf 1000 Watt, wodurch Plasma-Energien im 600–1000-Watt-Bereich mit größter marginaler Verbesserung gegenüber niedrigeren RF-Energien erzielt werden. Folglich erweist sich das Erhöhen der RF-Energie der Elektrode 22 als zweckmäßig zur Verkleinerung des Fluss-Winkels der Schicht 34, der aus dem Plasma-Auftrag auf einer Substrat-Oberfläche mit einer Disparität von ungefähr 700 nm resultiert.
  • Obwohl Hochenergie-Plasma ein ermutigendes Ergebnis bei unebenen Substraten zeigt, ist es auch erforderlich, eine enge Kontrolle der Bildung der dielektrischen Schicht beizubehalten. Insbesondere zeigen die Verfahrensschritte gemäß 4 die erforderliche Struktur und Methodologie zum Bilden einer geebneten Schicht 34 mit reduzierten Flusswinkel-Eigenschaften.
  • Insbesondere zeigt 4 den Schritt 36 des Platzierens des Wafers in eine PECVD-Kammer 10. Als nächstes wird die Kammer 10 in Schritt 38 konditioniert, indem die Kammer auf die oben beschriebenen erforderlichen Temperatur- und Druck-Niveaus geheizt bzw. evakuiert wird. Nachdem die Temperatur- und Druck-Niveaus stabilisiert worden sind, wird, wie in Schritt 40 gezeigt, eine gasförmige Quelle für Silicium, Sauerstoff und Verunreinigungen in die Kammer eingeführt. Wichtig ist, dass es sich bei der gasförmigen Quelle für Silicium um Silan (SiH4) handelt. Bei der gasförmige Quelle für Sauerstoff handelt es sich vorzugsweise um N2O. Die gasförmige Quelle für Verunreinigungen weist Phosphor und Bor auf und besteht vorzugsweise aus PH3 bzw. B2H6. Silan wird mit einer Strömungsrate von ungefähr 0,18 slm in die Kammer 10 eingeführt, N2O wird mit einer Strömungsrate von ungefähr 6,0 slm eingeführt, PH3 wird mit einer Strömungsrate von ungefähr 0,45 slm eingeführt, und P2H6 wird mit einer Strömungsrate von ungefähr 1,0 slm eingeführt.
  • Nachdem das als gasförmige Quelle vorliegende Material in die Kammer 10 eingeführt worden ist, wird ein Plasma in initiiert, indem der Elektrode 22 eine RF-Energie zugeführt wird. Eine sich ergebende plasma-aufgetragene Schicht weist einen größeren Anteil an Silanol (SiOH) oder amorphem Siliciumdioxid immer dann auf, wenn die aufgebrachte RF-Energie weniger als ungefähr 600 Watt beträgt. Falls jedoch die aufgebrachte Energie 950 Watt übersteigt, dann besteht ein Großteil des sich ergebenden plasma-aufgetragenen Schicht aus Siliciumdioxid. Durch Erhöhen der RF-Energie wird nicht nur der Fluss-Winkel reduziert (wie in 3 gezeigt), sondern es werden auch die resultierenden Eigenschaften des plasma-aufgetragenen Materials verbessert. Es wird nämlich postuliert, dass weniger zwischenliegende Silanol-Verbindungen auf der Substrat-Oberfläche ausgebildet werden. Zwischenmaterialien werden in dem Plasma gebildet und über das Vakuumsystem 16 aus der Kammer 10 evakuiert, statt auf die Oberfläche aufgetragen oder ausgefällt zu werden. Ein Resultat besteht in einem Substrat, das ein stochiometrisches Siliciumdioxid höherer Qualität erhält, das direkt aus den Gasen gebildet ist, die in dem Plasma aufgebrochen werden und an der Substrat-Oberfläche neukombiniert werden.
  • Nachdem der Plasma-Initiierungs-Schritt 42 abgeschlossen ist, wird der Wafers aus der Kammer 10 entfernt, wie bei Schritt 44 gezeigt. Der Wafer kann dann in einen Ofen eingeführt werden, etwa einen Diffusionsofen oder einen Sinterungsofen. Der Ofen bewirkt gleichzeitig eine Verdichtung und einen Rückfluss der BPSG-Schicht 34, um gleichzeitig prädominante Mengen an Siliciumdioxid zu erzeugen, die eine ebenere obere Fläche aufweisen als das nicht verdichtete Material. Der Verdichtungs-/Rückfluss-Schritt 46 umfasst generell das Heizen der Kammer auf ungefähr 700°C bis 800°C und das anschließende Einführen des Wafers in die Kammer. Der Kammer wird die Möglichkeit gegeben, sich in Gegenwart einer Stickstoff-Umgebung auf den gewünschten Bereich von 700°C bis 800°C zu stabilisieren. Der Stickstoff wird in dem Ofen auf einer Flussrate von ungefähr 15 slm gehalten. Anschließend wird die Temperatur des Ofens in Schritt 48 auf ungefähr 900°C erhöht, während die Stickstoff-Flussrate aufrechterhalten wird. Der Anstieg der Ofen-Wärme wird während einer ersten Zeitperiode beibehalten, und anschließend wird gleichzeitig mit der Stickstoff-Evakuierung Sauerstoff in den Ofen eingeführt. Wie in Schritt 50 gezeigt, wird während einer zweiten Zeitperiode Sauerstoff eingeführt, während die erhöhte Temperatur beibehalten wird. Nach dem Ablauf der zweiten Zeitperiode wird Sauerstoff aus dem Ofen entfernt und Stickstoff eingeführt. Das Entfernen von Sauerstoff und das Einführen von Stickstoff werden während einer dritten Zeitperiode beibehalten, während auch die erhöhte Temperatur beibehalten wird, wie in Schritt 52 gezeigt. Anschließend wird die Ofentemperatur auf ungefähr 700°C bis 800°C reduziert, während der konstante Stickstoff-Fluss beibehalten wird. Dann kann der Wafer aus dem Ofen entfernt werden, wie in Schritt 54 gezeigt. Die Sauerstoff-Strömungsrate von ungefähr 12 slm während des Schritts 50 kann in einem gewissen Maß eingestellt werden; jedoch ist eine über die gesamten Schritte aufrechterhaltene Stickstoff-Strömungsrate von ungefähr 15 slm nötig, um die Reduzierung des Sauerstoff-Stroms zu kompensieren.
  • In der nun zu erläuternden 5 ist ein Infrarot-Absorptionsspektrum einer entsprechend den Verfahrensschritten gemäß 4 ausgebildeten tatsächlichen dielektrischen (SiOx-) Schicht gezeigt. Insbesondere zeigt 5 das Fourier-Transformations-Infrarot-(FTIR)-Spektrum eines Silanol-Hochbereichs (Wellen-Anzahl 920 cm–1). Die FTIR-Analyse der undotierten Silicatglas-Schicht zeigt die relative Dissimilarität von Si-OH-Bindungen bei 920 cm–1, erfasst an Profilen von 600 Watt und 1200 Watt. Wenn RF-Energien auf 1200 Watt erhöht werden, zeigt die Wellen-Anzahl von 920 cm–1, die dem Si-OH-Verbindungs-Spektrum entspricht, weniger Si-OH-Verbindungen in dem BPSG an. Somit ist aus 5 ersichtlich, dass in dem mit höherer Energie erfolgenden BPSG-Bildungsvorgang weniger Silanol-Verbindungen als Zwischenmaterialien gebildet werden. Es wird postuliert, dass ein Film mit höheren Silanol-Verbindungen einem silicium-reichen Zwischenmaterial gleichkommt, und dass das silicium-reichen Zwischenmaterial weniger anfällig gegenüber Fluss über das Silicium-Substrat ist. Ungeachtet theoretischer Erwägungen wird, indem die RF-Energien gemäß 5 auf 1200 Watt erhöht werden, das silicium-reiche Material reduziert, und es wird festgestellt, das höhere Fluss-Raten erreicht werden. Höhere Fluss-Raten entsprechen einer glatteren oberen Fläche (einer Fläche mit einem kleineren Fluss-Winkel) als das resultierende BPSG-Produkt.
  • Die nun zu erläuternden 6a und 6b zeigen Tast-Elelektroenmikroskop-(SEM-) Photos von tatsächlichen BPSG-Schichten. Insbesondere zeigt 6a ein SEM-Photo einer BPSG-Schicht, die in einer PECVD-Kammer ausgebildet wurde und anschließend ausschließlich in einer Stickstoff-Umgebung verdichtet wurde. An der oberen Fläche der BPSG-Schicht 34 sind zahlreiche Hügel und Täler erkennbar. 6b wiederum zeigt ein SEM-Photo einer BPSG-Schicht, die in einer PECVD-Kammer ausgebildet wurde und anschließend in einer Sauerstoff-Umgebung (statt in einer Stickstoff-Umgebung) verdichtet wurde. Die Sauerstoff-Umgebung, die zuvor anhand von Schritt 50 gemäß 4 erläutert wurde, bildet eine relativ glatte Oberflächen-PBSG-Schicht 34 mit einem Fluss-Winkel gemäß 6b, der kleiner ist als der Fluss-Winkel gemäß 6a des in der Stickstoff-Umgebung verdichteten Materials. Somit bietet eine Sauerstoff-Umgebung einen Vorteil bei der BPSG-Ebnung in der Verdichtungs-/Rückfluss-Stufe. Die BPSG-Schicht 34 gemäß 6b wird entsprechend den Verfahrensschritten gemäß 4 ausgebildet.
  • Die nun zu erläuternden 7a und 7b zeigen SEM-Photos einer tatsächlichen BPSG-Schicht entsprechend den Verfahrenschritten gemäß 4. 7a jedoch zeigt die mit einer RF-Energie von 600 Watt gebildete BPSG-Schicht 34, während 7b die mit einer RF-Energie von 1200 Watt gebildete BPSG-Schicht 34 zeigt. In beiden Fällen wird die BPSG-Schicht 34 in einer Sauerstoff-Umgebung verdichtet. Wie aus den 6a, 6b, 7a und 7b ersichtlich ist, bietet die Verdichtung in Sauerstoff einen merklichen Vorteil gegenüber einer Stickstoff-Verdichtung. Eine Verdichtung in Sauerstoff sowie mit Hochleistungs-RF-Energie ermöglicht jedoch eine sogar noch größere Ebnung der oberen Fläche des BPSG 34. 7 zeigt einen Strömungswinkel von näherungsweise 0° (nahezu ideal) bei Verwendung der oben beschriebenen Verfahrensschritte gemäß 4 (Sauerstoff-Verdichtung und hohe RF-Energie). In 7b wird BPSG auf einer unterliegenden Substrat-Topographie gestapelter Leiter mit einer Hochbereichs- und Tal-Disparität von ungefähr 700 nm gebildet.
  • Gemäß den nun zu erläuternden 8–10 kann unter Berücksichtigung dessen, dass in zahlreichen Fällen die Hochbereichs- und Tal-Disparitäten bei EEPROM-Anwendungen 400 nm übersteigen können, die Disparität 700 bis 800 nm erreichen. In Fällen, in denen gestapelte Leiter 56 und 58 (EEPROM-Konfiguration) vorhanden sind, kann die Disparität zwischen der oberen Fläche des oberen Leiters 58 und der oberen Fläche des Substrats 28 beträchtlich sein. In derartigen Fällen bleibt der Prozess-Fluss gemäß 4, bei dem Hochleistungs-RF-Energie (über 950 Watt) und eine Sauerstoff-Verdichtung verwendet werden, unzureichend für ein vollständiges Ebnen einer schweren Disparität in unterliegenden Disparitäts-Höhenniveaus. In solchen Fällen kann der Fluss-Winkel ∅2 den Betrag von 10° überschrei ten. Um die Struktur gemäß 8 voll zu ebnen, sind weitere Verarbeitungsschritte erforderlich. Insbesondere kann eine gewählte Ätzung 60 erhabener Bereiche 62 nötig sein.
  • Die in 9 gezeigte Ätz-Operation kann unter Verwendung der existierenden Maske, die zum Bilden des Leiters 58 benutzt wird, durchgeführt werden. Ein (nicht gezeigtes) Photoresist wird auf die Oberfläche der BPSG-Schicht 34 aufgetragen. Das Photoresist weist die entgegengesetzte Polarität des Photoresists auf, das normalerweise zum Verarbeiten anderer Schichten und speziell der Schicht 58 verwendet wird. Somit kann das mit negativer Polarität versehene Photoresist verwendet werden, um den Bereich 60, der dem Leiter 58 überliegt, zu entfernen (statt ihn rückzuhalten). Der Ätzvorgang kann zeitlich derart abgestimmt werden, dass er gestoppt wird, bevor die obere Fläche des Leiters 58 exponiert wird. Die resultierende obere Fläche der Schicht 34 enthält kleinere erhabene Flächen oder Vorsprünge 64, die dann während eines nachfolgenden Verdichtungs-/Rückfluss-Vorgangs entfernt werden können, wie 10 zeigt. Ein Rückfluss in Gegenwart einer Sauerstoff-Umgebung trägt dazu bei, zu gewährleisten, dass als Ergebnis der Rückfluss-Temperatur, die den BPSG-Erweichungs-Schwellwert übersteigt, die vorstehenden Ränder 62 geglättet werden. Ferner trägt die Sauerstoff-Umgebung dazu bei, die Rückfluss-Operation zu begünstigen, die zum Erzielen eines Fluss-Winkels ∅2 gemäß 10 von ungefähr 0° erforderlich ist.

Claims (12)

  1. Verfahren zum Bilden einer planaren Struktur auf einem Wafer (26), mit den folgenden sequentiellen Schritten: Bereitstellen einer Wafer-Oberfläche mit mehreren Leitern (30, 56, 58) und Gräben (36), die auf bzw. in der Wafer-Oberfläche ausgebildet sind; Einführen des Wafers (26) in eine mit einer RF-Elektrode (22) versehene Kammer (10) für plasmaverstärkten CVD-Auftrag und Einführen von Silicium-Gas, Sauerstoff-Gas und Dotierungsmittel-Gas in die Kammer (10); Auftragen einer aus Plasma abgeleiteten Ausfällung dielektrischen Materials (34) auf die Wafer-Oberfläche bei einer Leistung von mehr als 950 Watt an die RF-Elektrode (22), wobei die Leiter und Gräben eine Höhen-Disparität im Bereich von 400 nm bis 700 nm aufweisen; Heizen der Wafer-Oberfläche auf eine erste Temperatur unter Präsenz von N2-Gas, um einen ersten Teil der Ausfällung in eine Siliciumdioxid-Phase umzusetzen, die einen Strömungswinkel von weniger als 40° aufweist; Heizen des Wafers (26) auf eine über der ersten Temperatur gelegene zweite Temperatur in einer Sauerstoff-Umgebung mit einer über 800°C gelegenen Temperatur, um einen größer als der erste Teil bemessenen zweiten Teil der Ausfällung in eine im wesentlichen Siliciumdioxid aufweisende Phase mit einem Strömungswinkel von weniger als 10° umzusetzen.
  2. Verfahren nach Anspruch 1, bei dem der Schritt des Heizens der Wafer-Oberfläche auf eine erste Temperatur unter Präsenz von N2-Gas das Einführen des Wafers (26) in einen auf 700°C bis 800°C geheizten Ofen und das Beschicken des Wafers (26) mit N2 unter einer Strömungsrate von ungefähr 10 bis 20 slm umfasst; bei dem das Verfahren nach dem Schritt des Heizens der Wafer-Oberfläche auf eine erste Temperatur ferner das Erhöhen der Temperatur des Ofens auf ungefähr 900°C während einer ersten Zeitperiode umfasst; und bei dem in dem Schritt des Heizens des Wafers (26) auf eine zweite Temperatur, die größer als die erste Temperatur ist, in einer Sauerstoff-Umgebung vorgesehen ist, dass unter Beibehaltung der Temperatur von ungefähr 900° das N2 evakuiert wird und anschließend während einer zweiten Zeitperiode O2 mit einer Strömungsrate von ungefähr 4 slm bis 7 slm in den Ofen eingelassen wird.
  3. Verfahren nach Anspruch 2, ferner mit den folgenden Schritten: unter Beibehaltung der Temperatur von ungefähr 900°, Evakuieren des O2 und anschließendes Wiedereinführen von N2 in den Ofen mit einer Strömungsrate von ungefähr 10 slm bis 20 slm während einer dritten Zeitperiode; und Reduzieren der Temperatur des Ofens auf ungefähr 700°C bis 800°C während einer vierten Zeitperiode und anschließendes Entnehmen des Wafers (26) aus dem Ofen.
  4. Verfahren nach Anspruch 3, bei dem die erste Zeitperiode kürzer als die vierte Zeitperiode ist und die zweite Zeitperiode kürzer als die dritte Zeitperiode ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die Leiter (30, 56, 58) und Gräben (36) an der Wafer-Oberfläche eine Höhenniveau-Disparität von weniger als 400 nm bilden.
  6. Verfahren nach Anspruch 1, ferner mit dem Ätzen des Silicium-Dioxids (34) auf eine spezifizierte Tiefe über den Leitern (30, 56, 58) mittels einer zur Bildung der Leiter verwendeten Photolithograhie-Maske.
  7. Verfahren nach Anspruch 6, bei dem der Ätz-Schritt das Öffnen eines Fensters mittels eines über den Leitern (30, 56, 58) liegenden Photoresists umgekehrter Polarität und das Ätzen des dielektrischen Materials (34) innerhalb des Fensters über eine rechtwinklig zu der Wafer-Oberfläche verlaufende Strecke umfasst, die im Bereich von 200 nm bis 300 nm liegt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem das Silicium-Gas ein Silan-Gas umfasst, das Sauerstoff-Gas ein sauerstoffhaltiges Gas und das Dotierungsmittel-Gas ein bor- und phosphorhaltiges Gas umfasst.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem das dielektrische Material (34) aus der Gruppe gewählt ist, zu der amorphes Si, SiO, SiOH und Mischungen derselben zählen.
  10. Verfahren nach einem der Ansprüche 1 bis 9, bei dem in dem Schritt des Heizens der Wafer-Oberfläche auf eine zweite Temperatur, die größer als die erste Temperatur ist, in einer Sauerstoff-Umgebung vorgesehen ist, dem dielektrischen Material (34) Sauerstoff-Atome zuzu führen, die SiOH-Verbindungen aufweisen, und H aus dem SiOH zu entfernen, um das Siliciumdioxid zu bilden.
  11. Verfahren nach einem der Ansprüche 1 bis 9, bei dem in dem Schritt des Heizens der Wafer-Oberfläche auf eine zweite Temperatur, die größer als die erste Temperatur ist, in einer Sauerstoff-Umgebung vorgesehen ist, dem dielektrischen Material (34) Sauerstoff-Atome zuzuführen, die Si aufweisen, um das Siliciumdioxid zu bilden.
  12. Verfahren nach einem der Ansprüche 1 bis 9, bei dem in dem Schritt des Heizens der Wafer-Oberfläche auf eine zweite Temperatur, die größer als die erste Temperatur ist, in einer Sauerstoff-Umgebung vorgesehen ist, dem dielektrischen Material Sauerstoff-Atome zuzuführen, die nichtstöchiometrisches Siliciumdioxid aufweisen, um stöchiometrisches Siliciumdioxid zu bilden.
DE69531172T 1994-03-16 1995-03-06 Herstellungsverfahren von einer, auf der Basis von Silan, Borphosphosilikat planarisierten Struktur Expired - Lifetime DE69531172T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/213,943 US5698473A (en) 1994-03-16 1994-03-16 Method for forming a silane based boron phosphorous silicate planarization structure
US213943 1994-03-16

Publications (2)

Publication Number Publication Date
DE69531172D1 DE69531172D1 (de) 2003-08-07
DE69531172T2 true DE69531172T2 (de) 2004-04-22

Family

ID=22797137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69531172T Expired - Lifetime DE69531172T2 (de) 1994-03-16 1995-03-06 Herstellungsverfahren von einer, auf der Basis von Silan, Borphosphosilikat planarisierten Struktur

Country Status (5)

Country Link
US (1) US5698473A (de)
EP (1) EP0673063B1 (de)
JP (1) JPH0851107A (de)
AT (1) ATE244454T1 (de)
DE (1) DE69531172T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5961791A (en) * 1997-02-26 1999-10-05 Motorola, Inc. Process for fabricating a semiconductor device
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6177344B1 (en) * 1998-11-25 2001-01-23 Applied Materials, Inc. BPSG reflow method to reduce thermal budget for next generation device including heating in a steam ambient
US6461932B1 (en) * 1998-12-14 2002-10-08 National Semiconductor Corporation Semiconductor trench isolation process that utilizes smoothening layer
US6245688B1 (en) 1999-05-27 2001-06-12 Taiwan Semiconductor Manufacturing Company Dry Air/N2 post treatment to avoid the formation of B/P precipitation after BPSG film deposition
US6046103A (en) * 1999-08-02 2000-04-04 Taiwan Semiconductor Manufacturing Company Borderless contact process for a salicide devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4154873A (en) * 1977-11-10 1979-05-15 Burr-Brown Research Corporation Method of increasing field inversion threshold voltage and reducing leakage current and electrical noise in semiconductor devices
US4476621A (en) * 1983-02-01 1984-10-16 Gte Communications Products Corporation Process for making transistors with doped oxide densification
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5244841A (en) * 1988-11-10 1993-09-14 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
US5389581A (en) * 1991-06-07 1995-02-14 Intel Corporation High density TEOS-based film for intermetal dielectrics
US5245213A (en) * 1991-10-10 1993-09-14 Sgs-Thomson Microelectronics, Inc. Planarized semiconductor product
US5409743A (en) * 1993-05-14 1995-04-25 International Business Machines Corporation PECVD process for forming BPSG with low flow temperature
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like

Also Published As

Publication number Publication date
DE69531172D1 (de) 2003-08-07
ATE244454T1 (de) 2003-07-15
EP0673063B1 (de) 2003-07-02
EP0673063A2 (de) 1995-09-20
EP0673063A3 (de) 1997-05-14
US5698473A (en) 1997-12-16
JPH0851107A (ja) 1996-02-20

Similar Documents

Publication Publication Date Title
DE69732918T2 (de) Verfahren zum Auffüllen von Zwischenräumen mit INDUKTIV GEKOPPELTEm PLASMA-CVD
DE19781956B4 (de) Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat
DE69929771T2 (de) Plasmaabscheidungsprozess von dielektrischen filmen mit geringer dielektrizitätskonstante
DE10123858B4 (de) Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht
DE69933598T2 (de) Dielektrikum aus fluoriertem amorphen Kohlenstoff mit einem niedrigen k-Wert, und Verfahren zu dessen Herstellung
DE69837124T2 (de) Abscheidungsverfahren von einer mit Halogen dotierten Si02-Schicht
DE69633770T2 (de) Verfahren und Vorrichtung zur chemischen Gasphasenabscheidung dünner Schichten
DE60127973T2 (de) Herstellungsprozess eines halbleiterbauelements mit einem zwischenfilm aus siliziumnitrid mit niedriger dielektrizitätskonstante
DE69835276T2 (de) Verfahren zur Herstellung einer selbst-planarisierten dielektrischen Schicht für eine seichte Grabenisolation
DE69333722T2 (de) Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen
DE3587964T2 (de) Verfahren und Vorrichtung zur chemischen Abscheidung aus der Dampfphase mittels eines durch Magnetron verstärkten Plasmas.
DE69819030T2 (de) Doppelfrequenz cvd verfahren und vorrichtung
DE3854875T2 (de) Verfahren zur Selbstreinigung einer Reaktionskammer
DE69731566T2 (de) Verfahren zum Herstellen eines isolierenden Zwischenfilms
DE69728683T2 (de) Verfahren zur abscheidung von fluor-dotierten siliziumdioxidschichten
DE69026059T2 (de) Verfahren zur Herstellung eines SiO2 Films mit einer Polysiloxan/Ozonreaktion
EP1678746A2 (de) Verfahren zum ausbilden eines dielektrikums auf einer kupferhaltigen metallisierung und kondensatoranordnung
EP1507888B1 (de) Plasmaangeregtes chemisches gasphasenabscheide-verfahren zum abscheiden von siliziumnitrid oder siliziumoxinitrid in einem mim-kondensator
JPH04360533A (ja) 化学気相成長法
DE69723493T2 (de) Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE69311184T2 (de) Halbleitervorrichtung samt Herstellungsverfahren
DE4430120A1 (de) Verfahren zur Erzeugung eines Dielektrikums und Anlage zu dessen Durchführung
EP0582724A1 (de) Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE69218069T2 (de) Verfahren zur Herstellung eines planarisierten Halbleiterbauelementes

Legal Events

Date Code Title Description
8364 No opposition during term of opposition