DE69509851T2 - Kapazitätserzeugungsverfahren - Google Patents
KapazitätserzeugungsverfahrenInfo
- Publication number
- DE69509851T2 DE69509851T2 DE69509851T DE69509851T DE69509851T2 DE 69509851 T2 DE69509851 T2 DE 69509851T2 DE 69509851 T DE69509851 T DE 69509851T DE 69509851 T DE69509851 T DE 69509851T DE 69509851 T2 DE69509851 T2 DE 69509851T2
- Authority
- DE
- Germany
- Prior art keywords
- unit
- capacitance
- capacitances
- xij
- odd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 7
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft ein Kapazitäts-Herstellverfahren mit einer Vielzahl von Einheitskapazitäten, gemäß dem Oberbegriff des Anspruchs 1.
- Ein Kapazitäts-Erzeugungsverfahren ist vorgeschlagen, wie es in Fig. 8 gezeigt ist, bei dem eine Vielzahl von vorgegebenen Einheitskapazitäten ausgerichtet wird, und dann einige Einheitskapazitäten für eine Kapazitätskomponente so ausgewählt werden, daß keine benachbarten Paare der Einheitskapazitäten für die eine Kapazitätskomponente ausgewählt sind. Die Abweichung der Kapazitäten wird minimiert, um die relative Genauigkeit der Kapazitäten der Kapazitätskomponenten auszugleichen.
- Durch das vorgeschlagene Verfahren sind die aus einer Vielzahl von Einheitskapazitäten bestehenden Kapazitätskomponenten von guter relativer Genauigkeit, wenn die Komponenten nahezu einander gleiche Kapazitätswerte aufweisen. Wenn jedoch die Kapazitäten sich in einem solchen Falle sehr unterscheiden, daß Gewichte von Ziffern von Binärzahlen durch die Kapazitätskomponenten dargestellt werden, wird bei dem Vorgang der Diffusion von chemischem Dampf während der Ausbildung der Einheitskapazitäten eine ungleiche Herstellung infolge der Strömungsrichtung in dem Umfangsbereich der Ausrichtfläche der Kapazitäteinheiten hervorgerufen, und die rellative Genauigkeit wird geringer.
- JP-A-58 103 163 beschreibt ein Verfahren zum Ausbilden eines Kondensatorelements, bei dem Verteilungen von Scheingrößen in solcher Weise aufgebaut werden, daß sie in eine Zeile am Umfangsteil der Struktur gesetzt werden. An diesem Ort ist der relative Fehler einer gewichteten Kapazität geringer, während das Kondensatorelement eine kleine Fläche einnimmt.
- EP-A-0 186 239 beschreibt eine integrierte Schaltung, die Kapazitäten von unterschiedlichen Kapazitätswerten mit unterschiedlichen Anzahlen von Grundkapazitäten umfaßt, die parallel zwischen einer ersten und einer zweiten Verbindungselektrode angeschlossen sind. Die Schaltung umfaßt eine Vielzahl von Zeilen mit der gleichen Anzahl von Grundkapazitäten, und in unterschiedlichen dieser Zeilen bilden unterschiedliche Zahlen von Grundkapazitäten einen Teil der Kapazitäten, während alle restliche Grundkapazitäten der relativen Reihe Scheinkapazitäten sind.
- Die vorliegende Erfindung wurde hergestellt, um die herkömmlichen Probleme zu lösen, und um ein Kapazitäts-Verfahren zu schaffen mit den Schritten, wie sie in Anspruch 1 angegeben sind.
- Fig. 1 ist eine Draufsicht einer Ausrichtung von Einheitskapazitäten der ersten Ausführungsform gemäß der vorliegenden Erfindung,
- Fig. 2 ist eine Draufsicht auf die zweite Ausführungsform,
- Fig. 3 ist eine Draufsicht auf die Einheitskapazität in dem Anfangszustand der dritten Ausführungsform,
- Fig. 4 ist eine Draufsicht auf Einheitskapazitäten für das höchstwertige und das nächst-höchstwertige Bit einer Binärzahl,
- Fig. 5 ist eine Draufsicht auf eine Gruppe, die nach dem Zustand in Fig. 4 neu definiert ist,
- Fig. 6 ist eine Draufsicht auf eine Auswahl von Einheitskapazitäten für das dritte und vierte Bit gemäß der in Fig. 5 bestimmten Reihenfolge,
- Fig. 7 ist eine Draufsicht, die eine neue Reihenfolge und Auswahlen von Einheitskapazitäten für das fünfte Bit, das niederwertigste Bit und die Referenzkapazität gemäß der nach Auswahl der Fig. 6 definierten Reihenfolge sind, und
- Fig. 8 ist ein Schaltbild, das eine auf dem Fachgebiet vorgeschlagene Kapazitäts- Anordnung zeigt.
- Nachfolgend wird die Ausführung eines Kapazitäts-Herstellverfahrens gemäß der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben.
- Fig. 1 ist eine Draufsicht, die eine Anordnung von Einheitskapazitäten zum Erreichen eines Kapazitäts-Verhältnisses von 8 : 4 : 2 : 1 : 1 zeigt, wobei in der Anordnung die Einheitskapazitäten in einer Matrix von 4 · 4 Einheitskapazitäten ausgerichtet sind. Wenn hier eine Kapazität einer Einheitskapazität Cu beträgt, wird eine Kapazität einer Kapazitätsgruppe mit der maximalen Kapazität als 8Cu und werden Kapazitäten der nachfolgenden geringeren Kapazitäten als 4Cu, 2Cu, Cu und Cu definiert.
- In Fig. 1 sind die Einheitskapazitätswerte angeordnet, die durch Bezugszeichen "a", "b", "c", "d" und "e" bezeichnet sind. Das Bezugszeichen "a" zeigt Einheitskapazitäten für eine Kapazität oder eine Kapazitätskomponente von 8Cu (sie wird die erste Kapazität genannt). Die Einheitskapazitäten "b" sind für eine Kapazitätskomponente von 4Cu bestimmt (sie wird die zweite Kapazität genannt). Die Einheitskapazitäten "c" sind für eine Kapazitätskomponente von 2Cu bestimmt (sie wird die dritte Kapazität genannt). Die Einheitskapazitäten "d" sind für eine Kapazitätskomponente von Cu bestimmt (sie wird die vierte Kapazität genannt). Die Einheitskapazitäten "e" sind für die Kapazitätskomponente Cu bestimmt (sie wird die fünfte oder letzte Kapazität genannt). Die Einheitskapazitäten der ersten Kapazität sind in einer Schachbrett-Verteilung angeordnet. Mit anderen Worten, die Kapazitätskomponente der maximalen Kapazität besteht aus Einheitskapazitäten, die so angeordnet sind, daß die Einheitskapazitäten gleichmäßig in der ganzen Anordnung verteilt sind, ohne Auftreten benachbarter Paare in der Horizontal- oder Vertikalrichtung. Dadurch sind Dezentralisierung und Getrenntlage von Einheitskapazitäten realisiert. Einheitskapazitäten für die zweite Kapazitätskomponente sind an vier Ecken eines horizontalen Quadrats angeordnet, mit Seiten von 3 Einheitskapazitäten in guter Dezentralisierung und Fern- oder Getrennt-Aanordnung in gleicher Weise wie bei der ersten Kapazitätskomponente. Für die dritte Kapazitätskomponente sind zwei Einheitskapazitäten an Diagonalwinkeln eines horizontalen Quadrats mit Seiten von drei Einheitskapazitäten im Rest der Einheitskapazitäten so positioniert, daß sie weit voneinander entfernt sind. Es gibt nur jeweils eine Einheitskapazität für die jeweilige vierte und fünfte Kapazitätskomponente, die an anderen Diagonalwinkeln so angeordnet sind, daß die Winkel der dritten Kapazitätskomponenten in dem gleichen Quadrat wie die für die dritte Kapazität liegen.
- Wie vorstehend bemerkt, sind auch dann, wenn Kapazitätskomponenten mit großen Kapazitätsunterschieden gebildet werden, Einheitskapazitäten für die Kapazitätskomponenten äquivalent in der Positionierungsbedingung, so daß die relative Genauigkeit der Kapazität verbessert wird.
- Fig. 2 ist die zweite Ausführung einer Anordnung von Einheitskapazitäten, um ein Kapazitäts-Verhältnis von 16 : 8 : 4 : 2 : 1 : 1 zu erhalten, und die Einheitskapazitäten sind in einer Matrix von 4 · 8 Einheitskapazitäten angeordnet. Wenn hier der Kapazitätswert einer Einheitskapazität Cu ist, ist die Kapazität einer Kapazitätskomponente mit maximaler Kapazität als 16Cu, und die Kapazitätswerte der nachfolgenden Kapazitäten sind als 8Cu, 4Cu, 2Cu, Cu und Cu definiert.
- In Fig. 2 sind Einheitskapazitäten "a", "b", "c", "cl", "e" und "f' angeordnet, die nachher die ersten, zweiten, dritten, vierten, fünften und sechsten Kapazitäten genannt werden. Diese Kapazitäten sind Einheitskapazitäten für die Kapazitätskomponenten von 16Cu, 8Cu, 4Cu, 2Cu, die erste Cu und die letzte Cu. Einheitskapazitäten für den ersten Kapazitätswert sind in einer Schachbrett-Verteilung angeordnet, gleichartig wie bei der ersten Ausführungsform. Einheitskapazitäten für die zweite Kapazitätskomponente sind längs zwei horizontalen Zeilen angeordnet, wobei an jeder dieser Zeilen vier Einheitskapazitäten an jeder zweiten Einheitskapazitäts-Position sitzen. Die Zeilen sind durch eine Einheitskapazitäts- Position voneinander getrennt. Für die dritte Kapazitätskomponente sind vier Einheitskapazitäten an Ecken eines horizontalen Rechtecks angeordnet mit vertikalen Seiten von drei Einheitskapazitäten und horizontalen Seiten von fünf Einheitskapazitäten in den anderen Einheitskapazitäten, so daß sie weit verstreut sind. Die vierte Kapazitätskomponente besteht aus zwei Einheitskapazitäten, die diagonal an den Winkeln eines dem Rechteck der dritten Kapazität gleichartigen Rechtecks positioniert sind. Es gibt eine Einheitskapazität für die jeweiligen vierten und fünften Kapazitätskomponenten, die in dem gleichen Rechteck an den anderen diagonalen Winkeln als den Winkeln der vierten Kapazitätskomponenten in dem gleichen Rechteck positioniert sind, wie das für die vierte Kapazitätskomponente. Bei dieser Ausführungsform ist auch gute Dezentralisierung und gegenseitige Fernhaltung realisiert, auch für die größere Differenz der Verhältniswerte von 16 : 8 : 4 : 2 : 1 : 1 als die bei der ersten Ausführungsform.
- Nachfolgend wird die dritte Ausführung eines Kapazitäts-Herstellverfahrens gemäß der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben.
- Fig. 3 ist eine Draufsicht auf eine Anordnung von Einheitskapazitäten zum Erhalten eines Kapazitäts-Verhältnisses von 32 : 16 : 8 : 4 : 2 : 1 : 1 in Quadratbereichen von 8 · 8 Einheitskapazitäten. Wenn hier der Kapazitätswert einer Einheitskapazität Cu ist, wird der Kapazitätswert einer Kapazität mit maximalem Kapazitätswert definiert als 32Cu, und die darauffolgenden Kapazitäten sind als 16Cu, 8Cu, 4Cu, 2Cu und Cu definiert. Weiter ist ein Kapazitätswert als ein Referenz-Kapazitätswert Cu definiert. Um die Einheitskapazität zur Kapazitätswert-Definition zu benennen, werden folgende Schritte ausgeführt:
- Fig. 3 zeigt eine Anordnung von Einheitskapazitäten mit Koordinaten 'i' in der horizontalen Richtung und 'j' in der vertikalen Richtung 'j'. Wenn eine Gruppe G aller Einheitskapazitäten als G = {xij} definiert ist, können vier Teilsätze definiert werden, d. h. g1 = {xij i = gerade, j = gerade}, g2 = {xij i = gerade, j = ungerade}, g3 = {xij i = ungerade, jj = gerade}, g4 = {xij i = ungerade, j = ungerade}. Weiter wird eine Summe der Teilsätze g1 und g4 definiert als g5 und eine Summe der Teilsätze g2 und g3 als g6 definiert. Der Teilsatz g5 oder g6 wird als Einheitskapazität für die Kapazitätskomponente des höchstwertigen Bit (MSB) angegeben. Fig. 4 zeigt eine Anordnung von g5, und Einheitskapazitäten von MSB werden durch eine Referenz 'a' bezeichnet. Diese Anordnung kann eine 'Zick-Zack-Anordnung' genannt werden.
- Im Schritt 2 werden Einheitskapazitäten für das zweite Bit von MSB ausgewählt. Da g5 im Schritt 1 gewählt wurde, werden im Schritt 2 in g6 enthaltene Kapazitäten gewählt. Der Teilsatz g2 oder g3 wird gewählt. Fig. 4 zeigt eine Bedingung, daß g2 gewählt wird, und die gewählte Einheitskapazität ist durch ein Bezugszeichen b' gezeigt. Falls g6 gewählt wäre, würde g1 oder g4 gewählt.
- Im Schritt 3 sind Einheitskapazitäten ohne Bezugszeichen gezeigt, die im Schritt 2 nicht gewählt waren, wie in Fig. 4 gezeigt. Diesen Einheiten werden dann neue Koordinaten der Anordnung verliehen, und die Verarbeitung wird, wie im Schritt 1, wiederholt.
- Fig. 5 zeigt neue Koordinaten "i" (Horizontalrichtung) und "j" (Vertikalrichtung) für die nichtgewählten 16 Einheitskapazitäten, und der vorher erwähnte Teilsatz ist definiert (die gewählte Einheitskapazität ist mit x bezeichnet). Der gesamte Satz G = {xij}, und Teilsätze g1 = {xij i = gerade, j = gerade}, g2 = {xij i = gerade, j = ungerade}, g3 = {xij i = ungerade, j = gerade}, g4 = {xij i = ungerade, j = ungerade}, g5 = g1 g4 und g6 = g2 g3, wie in Fig. 3 gezeigt. Gleichartig zum Schritt 1 wird g5 oder g6 als das dritte Bit vom MSB an ausgewählt, das nun das höchstwertige unter den bisher undefinierten Bits ist. Fig. 6 zeigt eine Anordnung, wenn g5 ausgewählt ist, und Einheitskapazitäten für das dritte Bit sind durch 'a' gezeigt. In Fig. 6 sind die ausgewählten Einheitskapazitäten mit x gezeigt.
- In gleicher Weise wie bei Schritt 2 wird g2 als das vierte Bit gewählt. In Fig. 6 sind vier Einheitskapazitäten für das vierte Bit durch das Bezugszeichen 'b' gezeigt.
- Gleichartig dem Schritt 3 werden neue Koordinaten für die nicht gewählten Einheitskapazitäten verliehen, wie in Fig. 7 gezeigt.
- Vier Einheitskapazitäten sind hier übrig geblieben. Gleichartig den Schritten 1 und 4 werden neue Koordinaten definiert wie folgt: G = {x11, x12, x21, x22}, g1 = {x22}, g2 = {x21}, g3 = {x12}, g4 = {x11, g5 = {x22, x11}, g6 = {x21, x12} (gewählte Einheitskapazitäten sind mit x bezeichnet). Der Teilsatz g5 wird ausgewählt und zwei Einheitskapazitäten für das fünfte Bit werden gewählt.
- Gleichartig dem Schritt S wird g2 = {x21} als eine Einheitskapazität für das sechste Bit gewählt. Fig. 7 zeigt die Einheitskapazitäten mit Bezugszeichen 'b'.
- Nicht gewählte Einheitskapazitäten sind als Einheitskapazitäten für eine Referenzkapazität bestimmt, und damit sind die gesamten Zuordnungen vollständig.
- Wie vorstehend bemerkt, sind durch nacheinanderfolgendes Anwenden der Zick- Zack- und der Rechteck-Anordnung der Einheitskapazitäten die Einheitskapazitäten für jede Kapazität gleichmäßig verteilt. Abweichen der Kapazitätswerte infolge der Positionierungsteilung wird gelöst, und es ergibt sich eine hohe relative Genauigkeit.
- Die vorstehend genannten Schritte werden durch die folgenden Schritte G1 bis G3 verallgemeinert.
- Ein Teilsatz von nicht gewählten Einheitskapazitäten ist definiert als G = {xij} ("i" und "j" sind Koordinaten der horizontalen bzw. vertikalen Richtung), g1 = {xij i = gerade, j = gerade}, g2 = {xij i = gerade, j = ungerade}, g3 = {xij i = ungerade, j = gerade}, g4 = {xij i = ungerade, ungerade}, g5 = g1 g4 und g6 = g2 g3. Der Teilsatz g5 oder g6 wird so ausgewählt, daß er Einheitskapazitätswerte des MSB darstellt.
- Wenn g5 im Schritt 1 gewählt wird, wird g2 oder g3 so gewählt, daß es Einheitskapazitätswerte für das höchste Bit unter den Bits nach der Auswahl der Einheitskapazitätswerte für das MSB ergibt. Wenn g6 gewählt wird, wird g1 oder g4 gewählt.
- Wenn in dieser Stufe Gewichte des LSB und der Referenz nicht durch die Einheitskapazitäten definiert sind, wird die Hälfte der nicht gewählten Einheitskapazitäten dem LSB zugeordnet und die übrigen der Referenz. Sonst werden allen nicht gewählten Einheitskapazitäten neue Koordinaten verliehen, wie {xij}, und die Schritte von G1 bis G3 werden wiederholt.
- In dem Falle, daß die Gesamtanzahl der Einheitskapazitäten relativ groß ist, wird genügend relative Genauigkeit erhalten, auch wenn die erwähnten Regeln nicht auf das LSB und die Referenzkapazität angewendet werden. Erfahrungsgemäß können weniger als 10% der Gesamtheit von 128 Einheitskapazitäten unabhängig von der genannten Regel verdrahtet werden, ohne die relative Genauigkeit der Kapazitäten zu verschlechtern. Wenn die Gesamtzahl im Bereich von 256 liegt, während 10% der Einheitskapazitäten die Regel nicht befolgen, ist trotzdem eine extrem hohe relative Genauigkeit garantiert. Vorteilhafterweise werden einige Kapazitäten entsprechend der Vereinfachung oder Wirksamkeit statt nach der genannten Regel verdrahtet, wobei die Genauigkeit der Kapazität beibehalten wird.
Claims (1)
1. Kapazitätserzeugungsverfahren zum Formen von Kapazitäts-Komponenten, welche
Gewichte von Bits einer Binärzahl in einer hochintegrierten Schaltung (LSI) darstellen,
mit den Schritten:
Definieren einer Einheitskapazität mit einer vorgegebenen Form;
Definieren eines Rechtecks aus einer Vielzahl der Einheitskapazitäten mit einer zum
Erreichen der Ausbildung der gewünschten Gesamtkapazität notwendigen Zahl in einer
zweidimensionalen Fläche der hochintegrierten Schaltung;
gekennzeichnet durch die folgenden Schritte:
SCHRITT 1: Definieren von Koordinaten (i,j) längs beider Seiten des Rechtecks einer
Gruppe der gesamten Einheitskapazitäten als G = {xij}, Teilsätzen von g 1 = {xij :
gerade, j: gerade}, g2 = {xij i: gerade, j: ungerade;, g3 = {xij i: ungerade, j: gerade}
und g4 = (xij i: ungerade, jj: ungerade} und Definieren von Gruppen g5 = g1 g4
und g6 = g2 g3;
SCHRITT 2: Wählen von g5 oder g6 als eine Gruppe von Einheitskapazitäten für eine
Kapazitätskomponente, Darstellen des höchswertigsten Bits unter den Bits, für welche
die Einheitskapazitäten noch nicht zugeordnet wurden;
SCHRITT 3: wenn g5 gewählt ist, Auswählen von g 2 oder g3 für das
nächst-höchstwertigste Bit in dieser Stufe, sonst Auswählen von g1 oder g4 für das
nächst-höchstwertigste Bit in dieser Stufe; und
SCHRITT 4: wenn alle anderen Bits außer dem niederwertigsten Bit der Binärzahl
bereits durch die Einheitskapazitäten definiert sind, Zuordnen der einen Hälfte des
Restes der noch nicht zugeordneten Einheitskapazitäten zu dem niederwertigsten Bit
und der anderen zu einem Referenzkondensator, und sonst Definieren neuer
Koordinaten (i,j) für den Rest der Einheitskapazitäten, und Zurückkehren zu SCHRITT 1.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26161794A JPH08102521A (ja) | 1994-09-30 | 1994-09-30 | キャパシタンス形成方法 |
JP26162394A JP3353261B2 (ja) | 1994-09-30 | 1994-09-30 | キャパシタンス形成方法 |
JP27168794A JP3353262B2 (ja) | 1994-10-11 | 1994-10-11 | キャパシタンス形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69509851D1 DE69509851D1 (de) | 1999-07-01 |
DE69509851T2 true DE69509851T2 (de) | 1999-09-30 |
Family
ID=27335052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69509851T Expired - Fee Related DE69509851T2 (de) | 1994-09-30 | 1995-09-29 | Kapazitätserzeugungsverfahren |
Country Status (3)
Country | Link |
---|---|
US (1) | US5734583A (de) |
EP (1) | EP0704904B1 (de) |
DE (1) | DE69509851T2 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09331024A (ja) * | 1996-06-07 | 1997-12-22 | Yozan:Kk | キャパシタンス構成方法 |
JPH10142299A (ja) * | 1996-11-06 | 1998-05-29 | Yozan:Kk | 半導体集積回路装置内の素子特性測定回路 |
US5973633A (en) * | 1996-12-20 | 1999-10-26 | Texas Instruments Incorporated | Weighted capacitor array with selective grouping to form array elements |
US6330704B1 (en) | 1999-02-09 | 2001-12-11 | Coyote Systems, Inc. | Method and apparatus for three dimensional interconnect analysis |
US6383858B1 (en) * | 2000-02-16 | 2002-05-07 | Agere Systems Guardian Corp. | Interdigitated capacitor structure for use in an integrated circuit |
US6480137B2 (en) * | 2001-02-28 | 2002-11-12 | Texas Instruments Incorporated | Method of generating matched capacitor arrays |
US6694493B2 (en) * | 2001-11-14 | 2004-02-17 | Sun Microsystems, Inc. | Decoupling capacitance assignment technique with minimum leakage power |
KR100902503B1 (ko) * | 2002-08-12 | 2009-06-15 | 삼성전자주식회사 | 다층 수직 구조를 갖는 고용량 커패시터 |
US20060236343A1 (en) * | 2005-04-14 | 2006-10-19 | Sbc Knowledge Ventures, Lp | System and method of locating and providing video content via an IPTV network |
EP1863090A1 (de) * | 2006-06-01 | 2007-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58103163A (ja) * | 1981-12-16 | 1983-06-20 | Hitachi Ltd | 容量素子 |
US4694403A (en) * | 1983-08-25 | 1987-09-15 | Nec Corporation | Equalized capacitance wiring method for LSI circuits |
NL8403932A (nl) * | 1984-12-24 | 1986-07-16 | Philips Nv | Geintegreerde schakeling met kapaciteiten van verschillende kapaciteitswaarden. |
JP2746762B2 (ja) * | 1990-02-01 | 1998-05-06 | 松下電子工業株式会社 | 半導体集積回路のレイアウト方法 |
US5313090A (en) * | 1990-06-29 | 1994-05-17 | Nec Corporation | Bipolar memory cell having capacitors |
US5245543A (en) * | 1990-12-21 | 1993-09-14 | Texas Instruments Incorporated | Method and apparatus for integrated circuit design |
US5278105A (en) * | 1992-08-19 | 1994-01-11 | Intel Corporation | Semiconductor device with dummy features in active layers |
US5471090A (en) * | 1993-03-08 | 1995-11-28 | International Business Machines Corporation | Electronic structures having a joining geometry providing reduced capacitive loading |
JPH06326106A (ja) * | 1993-03-18 | 1994-11-25 | Sony Corp | ダミーパターンの形成方法 |
JPH07121860A (ja) * | 1993-10-29 | 1995-05-12 | Victor Co Of Japan Ltd | 磁気記録媒体 |
-
1995
- 1995-09-29 EP EP95115448A patent/EP0704904B1/de not_active Expired - Lifetime
- 1995-09-29 DE DE69509851T patent/DE69509851T2/de not_active Expired - Fee Related
- 1995-09-29 US US08/536,326 patent/US5734583A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0704904A1 (de) | 1996-04-03 |
US5734583A (en) | 1998-03-31 |
DE69509851D1 (de) | 1999-07-01 |
EP0704904B1 (de) | 1999-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3884282T2 (de) | Makro-Struktur und Verfahren zum Herstellen von Makros für VLSI-Halbleiterschaltungen. | |
DE69803373T2 (de) | Verdrahtung von Zellen in logischen Feldern | |
DE69526006T2 (de) | Anordnung mit einem einzigen Verdrillungsgebiet und Verfahren für gepaarte linienförmige Leiter in integrierten Schaltungen | |
DE3109705C2 (de) | ||
DE69831629T2 (de) | Gitteranordnung der Elektroden auf einer Mehrlagenleiterplatte | |
DE3852596T2 (de) | Verfahren zur Erzeugung eines diskreten Netzes zur Simulation mittels finiter Differenzen. | |
DE1957788A1 (de) | Verfahren zur Erzielung einer optischen Ausbeute bei der Herstellung von integrierten Schaltungen | |
DE69703043T2 (de) | Monolithischer dichsicht-induktor und ihrer herstellungsverfahren | |
DE69509851T2 (de) | Kapazitätserzeugungsverfahren | |
WO1990005344A1 (de) | Verfahren zur plazierung von modulen auf einem träger | |
DE1106368B (de) | Verfahren zur Herstellung einer Schaltmatrize | |
DE2857725A1 (de) | Verfahren zur herstellung einer duennfilmspule | |
DE2556273A1 (de) | Gruppenweise zu einer logischen schaltung zusammengefasste logische schaltkreise | |
DE2848508C2 (de) | Flüssigkristall-Anzeigetafel | |
DE2417824A1 (de) | Spielgeraet | |
DE3587055T2 (de) | Verfahren zur verteilung der leitungsbelastung auf einer schaltkarte oder auf einem verbindungspackage mit jeweils mehreren verdrahtungsebenen. | |
DE2840772C3 (de) | Mehrschichtige Flüssigkristall-Anzeigeeinrichtung mit Matrix-Elektrodenmuster | |
DE102008047616A1 (de) | Halbleitervorrichtung mit Speicherknoten an aktiven Regionen und Verfahren zum Herstellen derselben | |
DE69901511T2 (de) | Verfahren zur herstellung von flexibel geteilten metallischen leitungssegmenten zum gleichzeitigen flashspeicherbetrieb mit einer flexibel geteilten bankenarchitektur | |
DE68923880T2 (de) | Verfahren zur Herstellung von komplementären Mustern zur Exposition von Halbleiterkörpern mit selbsttragenden Masken. | |
DE19603084B4 (de) | Halbleiterspeichervorrichtung mit Bitleitungsabschnitten | |
DE3147932A1 (de) | "anordnung mit integrierten schaltungen hoher integrationsdichte | |
DE10126610B4 (de) | Speichermodul und Verfahren zum Testen eines Halbleiterchips | |
DE2643482A1 (de) | Halbleiterplaettchen zur herstellung hochintegrierter bausteine | |
DE4220721A1 (de) | Halbleiterwafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: YOZAN, INC., TOKIO/TOKYO, JP SHARP K.K., OSAKA, JP |
|
8339 | Ceased/non-payment of the annual fee |