DE69431892T2 - Multiplexer - Google Patents

Multiplexer

Info

Publication number
DE69431892T2
DE69431892T2 DE69431892T DE69431892T DE69431892T2 DE 69431892 T2 DE69431892 T2 DE 69431892T2 DE 69431892 T DE69431892 T DE 69431892T DE 69431892 T DE69431892 T DE 69431892T DE 69431892 T2 DE69431892 T2 DE 69431892T2
Authority
DE
Germany
Prior art keywords
bus lines
wide bus
pass gate
wide
ground path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69431892T
Other languages
English (en)
Other versions
DE69431892D1 (de
Inventor
Jerry D. Moench
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Semiconductor Corp
Original Assignee
Lattice Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lattice Semiconductor Corp filed Critical Lattice Semiconductor Corp
Application granted granted Critical
Publication of DE69431892D1 publication Critical patent/DE69431892D1/de
Publication of DE69431892T2 publication Critical patent/DE69431892T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Electronic Switches (AREA)

Description

  • Die vorliegende Erfindung betrifft Multiplexer. Insbesondere betrifft die vorliegende Erfindung Vorrichtungen und Verfahren zum Verbessern der Leistung breiter Multiplexerstrukturen.
  • Es ist in der Elektronik oftmals vorteilhaft, in der Lage zu sein, einen breiten Bus (d. h. einen mit mehr als einer Leitung) mit einem Einzelleitungsbus verbinden zu können. Ein Aufbau für eine derartige Verbindung ist in Fig. 1 dargestellt. Insbesondere zeigt Fig. 1 eine (allgemein mit 10 bezeichnete) Struktur zum Verbinden eines Bus mit "n" Leitungen mit einem Bus, der nur eine Leitung hat. Die einzelnen Leitungen des in Fig. 1 dargestellten Bus mit n Leitungen sind mit X0, X1, X2 .. Xn-1 bezeichnet. Der in der Fig. 1 dargestellte Bus mit einer Leitung ist einfach mit Y bezeichnet.
  • Wie weiter in Fig. 1 dargestellt weist die Struktur 10 n (jeweils mit 12 bezeichnete) Transistoren auf, jeweils einen für jede Leitung des Bus mit n Leitungen. In der Struktur 10 steuert ein einzelnes Datenbit jeden der n Transistoren 12. Diese Bits sind in Fig. 1 als Speicherbitboxen (die jeweils mit 14 bezeichnet sind) dargestellt, von denen jede mit dem Gate eines zugehörigen Transistors 12 verbunden ist. Jedes der Bits in den "Speicherzellen" 14 kann freigegeben werden, wodurch die Verbindung der zugehörigen X- und der Y-Leitung (beispielsweise ermöglicht das Freigeben des Speicherbits 0 die Verbindung der Leitung X0 und der Y-Leitung) und die Übertragung von Daten auf der relevanten X-Leitung auf die Y-Leitung ermöglicht wird (beispielsweise X0 auf Y bei dem vorliegenden Beispiel).
  • Die in Fig. 1 dargestellte Struktur hat jedoch gewisse Nachteile. Es ist beispielsweise möglich, daß, wenn zwei Speicherzellen aktiv sind und voneinander verschieden sind, die Leitung Y sich in einem unbekannten Zustand befindet.
  • Beispielsweise können X0 und X1 verschieden sein. Wenn in einem solchen Fall beide Speicherbits 0 und 1 freigegeben würden, wäre der Wert auf der Leitung Y unbekannt. Ferner bestünde in diesem Fall ein Starkstromweg zwischen den Leitungen X0 und X1, wenn angenommen wird, daß beide Transistoren T0 und T1 aktiv sind und die Transistoren hohe Geschwindigkeitswerte aufweisen.
  • Angesichts des Vorangehenden sollten für den Fachmann die Nachteile und die Mängel der bekannten Strukturen gemäß Fig. 1 ersichtlich sein.
  • US-A-5 086 427 sieht eine Schaltung zum Verhindern des "doppelten Ansteuerns" vor, bei dem mehr als eine Ansteuerschaltung auf dem Datenbus 60 freigegeben wird, um Daten gleichzeitig auf den Bus zu treiben oder auf diesem abzulegen. Dieses Problem wird durch Treiber überwunden, die durch einzelne Freigabelogikvorrichtungen verwaltet werden, die durch einen von einem Taktsignal getriebenen Flipflop gesteuert werden. Somit kann kein Treiber verbunden werden und Daten auf den Bus treiben, bis eine Taktperiode nach dem Deaktivieren und dem Lösen der Verbindung des zuvor verbundenen Treibers vom Bus.
  • EP-A-091265 offenbart eine Eingangsschaltung zum Verbinden mehrerer Busleitungen mit einer einzelnen Busleitung, wobei die Vorrichtung zum Überwinden der Probleme der gegenseitigen Interferenz, des Crosstalks, der inkorrekten Eingabe der Informationen und der verringerten Genauigkeit der Datenverarbeitung ausgebildet ist. Dies wird durch Verwenden dreier Transistoren in jedem Kanal erreicht, wobei jeder Transistor selektiv ein- oder ausgeschaltet ist, um die Spannung der Leiter auf einen vorbestimmten Pegel in jedem der Kanäle, außer dem gewählten Kanal, zu fixieren.
  • Es wird eine verbesserte Struktur zum Verbinden eines breiten Bus mit einem Einzelbus beschrieben, beispielsweise eine Vorrichtung und ein Verfahren, mit denen eine mögliche Konkurrenz zwischen Speicherzellen eliminiert wird.
  • Es wird eine Vorrichtung und ein Verfahren zum Verbessernder Leistung von Multiplexerstrukturen beschrieben, bei denen breite Busse mit Einzelbussen verbunden werden.
  • Es wird eine Vorrichtung und ein Verfahren beschrieben, das eine Quelle der Konkurrenz und der nachfolgenden Unsicherheit bezüglich des Buszustands in breiten Multiplexerstrukturen eliminiert.
  • Nach einem ersten Aspekt schafft die vorliegende Erfindung ein Multiplexersystem zum Verbinden mehrerer breiter Busleitungen mit einer einzelnen Busleitung, und wobei jede der mehreren breiten Busleitungen durch ein individuelles Durchlassgatter zu der einzelnen Busleitung geleitet wird, wobei das Multiplexersystem aufweist:
  • - eine Einrichtung zum Auferlegen einer geordneten Abwägung jeder der mehreren breiten Busleitungen, um zu bestimmen, ob diese mit der einzelnen Busleitung verbunden werden soll, wobei diese geordnete Abwägung unter den mehreren breiten Busleitungen eine Abfolge erzeugt; und
  • - eine Einrichtung zum Ermöglichen der Verbindung einer ersten der breiten Busleitungen mit der einzelnen Busleitung; gekennzeichnet durch,
  • - eine Einrichtung zum Deaktivieren der möglichen Verbindung jeder der mehreren breiten Busleitungen, die der ersten der mehreren breiten Busleitungen in der Abfolge nachgeordnet sind, wobei die Einrichtung ein zweites Durchlaßgatter in einem Massepfad und einen Schaltungsknotenpunkt aufweist, welcher der ersten der mehreren breiten Busleitungen zugeordnet ist, wobei der Schaltungsknotenpunkt in der Schaltung zwischen dem individuellen Durchlaßgatter und dem zweiten Durchlaßgatter im Massepfad angeordnet ist, um das zweite Durchlaßgatter zu steuern, um die mögliche Verbindung jeder der mehreren auf die erste der mehreren breiten Busleitungen folgenden breiten Busleitungen zu deaktivieren.
  • Nach einem zweiten Aspekt schafft die vorliegende Erfindung ein Verfähren zum Verbinden mehrerer breiter Busleitungen mit einer einzelnen Busleitung, wobei das Verfahren die folgenden Schritte umfaßt:
  • - Auferlegen einer geordneten Abwägung jeder der mehreren breiten Busleitungen, um zu bestimmen, ob sie mit der einzelnen Busleitung verbunden werden soll, wobei diese geordnete Abwägung eine Abfolge unter den mehreren breiten Busleitungen erzeugt;
  • - und Ermöglichen der Verbindung einer ersten der mehreren breiten Busleitungen mit der einzelnen Busleitung, gekennzeichnet durch:
  • - Deaktivieren möglicher Verbindungen jeder der mehreren breiten Busleitungen, die der ersten der mehreren Busleitungen in der Abfolge nachfolgen, durch Vorsehen eines zweiten Durchlaßgatters in einem Massepfad und eines der ersten der mehreren breiten Busleitungen zugeordneten Schaltungsknotenpunkts, wobei der Schaltungsknotenpunkt in der Schaltung zwischen dem individuellen Durchlaßgatter und dem zweiten Durchläßgatter im Massepfad angeordnet ist, wobei der Schritt des Deaktivierens der möglichen Verbindung jeder der mehreren in der Abfolge der ersten der mehreren breiten Busleitungen nachgeordneten breiten Busleitungen den Schritt des Schließens des Massepfads durch Steuern des zweiten Durchlaßgatters umfaßt.
  • Kurzbeschreibung der Zeichnungen
  • Andere Aufgaben, Vorteile und neuartige Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung der Erfindung in Zusammenhang mit den zugehörigen Zeichnungen, welche zeigen:
  • Fig. 1 ein schematisches Diagramm einer bekannten Schaltung, welche die Verbindung eines breiten Bus mit einem einzelnen Bus in einer breiten Multiplexerstruktur ermöglicht;
  • Fig. 2 ein schematisches Diagramm einer Schaltung gemäß den Lehren der vorliegenden Erfindung;
  • Fig. 3 ein schematisches Diagramm einer Schaltung zum Verstärken eines Massesignals, die in Ausführungsbeispielen dervorliegenden Erfindung Anwendung finden kann;
  • Fig. 4 ein schematisches Diagramm einer Pufferschaltung, die in Ausführungsbeispielen der vorliegenden Erfindung Anwendung finden kann;
  • Fig. 5 ein schematisches Diagramm einer Endstufenabwählschaltung, die in Ausführungsbeispielen der vorliegenden Erfindung Anwendung finden kann;
  • Fig. 6 (einschl. Fig. 6a, 6b und 6c) ein detailliertes schematisches Diagramm eines Ausführungsbeispiels der vorliegenden Erfindung;
  • Fig. 7 ein detaillierteres schematisches Diagramm eines der in Fig. 6 dargestellten Elemente;
  • Fig. 8 ein noch detaillierteres schematisches Diagramm eines der Elemente von Fig. 7;
  • Fig. 9 ein detailliertes schematisches Diagramm einer Massesignalverstärkerschaltung, die in Ausführungsbeispielen der vorliegenden Erfindung Anwendung finden kann; und
  • Fig. 10 ein detailliertes schematisches Diagramm von Pufferschemata, die in Ausführungsbeispielen dervorliegenden Erfindung Anwendung finden können.
  • Detaillierte Beschreibung der Erfindung
  • Die Erfindung wird unter Bezugnahme auf die Zeichnungen, in denen ähnliche Elemente in allen Figuren mit ähnlichen Bezugszeichen versehen sind, beschrieben und insbesondere zeigt die Fig. 2 ein schematisches Diagramm einer (allgemein mit 16 bezeichneten) Schaltung gemäß den Lehren der vorliegenden Erfindung.
  • Die Schaltung 16 weist nach Fig. 2 mehrere Speicherzellenbits 18 auf, von denen zwei in Fig. 2 dargestellt sind. In einem bevorzugten Ausführungsbeispiel dervorliegenden Erfindung sind die Speicherzellenbits 18 EE Speicherzellenbits. Die Speicherzellenbits 18 können beispielsweise EPROM Bits oder Flash- Zellenstrukturen oder einfach statische RAM-Zellen sein.
  • Dem Fachmann ist ersichtlich, daß Speicherzellenbits 18 als "ein" oder "aus" programmiert sein können. Wenn beispielsweise das am weitesten links gelegene Speicherzellenbit 18 in Fig. 2 als "ein" programmiert ist; wird der (mit 20 bezeichnete) Schaltungsknotenpunkt A nach low gezogen. Der nach low gezogene Schaltungsknotenpunkt A bewirkt, daß der Inverter 22 nach high geht, wodurch auch das (mit 24 bezeichnete) Durchlassgatter 1 ("P1") nach high gezogen wird. Das einen High-Pegel annehmende Durchlassgatter 1 24 verbindet die Leitung X0 26 mit der Leitung YOUT 28.
  • Unter Weiterführung dieses Beispiels und unter weiterer Bezugnahme auf fig. 2 ist, wenn der Schaltungsknotenpunkt A 20 low ist, das Masseleitungsdurchlassgatter 30 ebenfalls low, wodurch der Massepfad 32 zu dem am weitesten rechts gelegenen Teil der Schaltung (der zweiten "Zelle") in Fig. 2 eliminiert wird. Das Eliminieren des Massepfads 32 bewirkt, daß der Schaltungsknotenpunkt B 34 einen High-Pegel annimmt, ungeachtet des programmierten Zustands des zugehörigen Speicherzellenbits (d. h. des am weitesten rechst gelegenen Speicherzellenbits 18 von Fig. 2). Wenn der Schaltungsknotenpunkt B 34 high ist, zeiht der Inverter 2 36 das Durchlassgatter 2 ("P1") 38 nach low. Wenn das Durchlassgatter 2 38 low ist, ist eine Verbindung der Leitung X140 und der Leitung YOUT 28 nicht möglich. Daher besteht bei dem in Fig. 2 dargestellten Betrieb der Schaltung keine Möglichkeit, daß mehrere Zeilen auf YOUT ausgewählt werden.
  • Zwar sind in Fig. 2 nur zwei breite Busleitungen X0 und X1 dargestellt, jedoch ist für den Fachmann klar, daß eine beliebige Anzahl derartiger Leitungen mit zugehörigen Stufenelementen (d. h. Speicherzellenbits, Invertern, etc.) zur Bildung eines Ausführungsbeispiels der vorliegenden Erfindung verbunden werden kann. Die einzige wirkliche Begrenzung der Zahl der "Zellen" oder "Stufen", die derart "gestapelt" werden können, ist die Erfordernis, daß der Massepfad 32 einen ausreichend geringen Widerstand bietet, so daß jede nachfolgende Zelle nach low gezogen wird, wodurch die zugehörigen Durchlassgatter freigegeben werden.
  • Fig. 3 zeigt eine (allgemein mit 42 bezeichnete) Schaltung, die zum Verstärken des Massesignals in Ausführungsbeispielen der vorliegenden Erfindung verwendbar ist. Die Schaltung 42 weist einen (allgemein mit 44 bezeichneten) Vorspannmechanismus, einen Inverter 46 und ein Durchlassgatter 48 auf, die zum effektiven Verstärken des Massesignals zusammenwirken und so das Stapeln einer größeren Zahl von Zellen oder Stufen ermöglichen.
  • Basierend auf den Vorhergehenden sollte für den Fachmann nunmehr verständlich sein, daß die vorliegende Erfindung ein geordnetes Verfahren schafft, bei dem das Verbinden einer jeden der mehreren Leitungen eines breiten Busses mit einer einzelnen Busleitung erwogen wird. Das erfindungsgemäße Verfahren umfaßt den Schritt des Deaktivierens sämtlicher nachfolgender Verbindungen sobald eine Verbindung hergestellt ist. Dieser letztgenannte Schritt ermöglicht das Bilden sehr breiter Multiplexer, bei denen sicher ist, daß keine Mehrfachwahl erfolgt.
  • Ferner sollte dem Fachmann aufgrund des Vorangehenden ersichtlich sein, daß die vorliegende Erfindung ein verbessertes Multiplexersystem schafft, bei dem mehrere Leitungen eines breiten Busses mit einem Bus mit einer einzigen Leitung verbunden werden können, und bei dem jede der mehreren Leitungen des breiten Busses durch ein individuelles Durchlassgatter geleitet wird, bevor sie mit der Einzelbusleitung verbunden wird. Gemäß den Lehren der vorliegenden Erfindung weist ein derartiges verbessertes System auf: eine Struktur zum Auferlegen einer geordneten Erwägung jeder der mehreren Leitungen des breiten Busses, um zu bestimmen, ob diese mit der einzelnen Leitung des anderen Busses verbunden werden soll, eine Struktur zum Freigeben der Verbindung einer ersten der mehreren Leitungen des breiten Busses mit dem Einzelleitungsbus, und eine Struktur zum deaktivieren der möglichen Verbindung jeder der mehreren Leitungen des breiten Busses im Anschluß an die erste der mehreren Leitungen des breiten Busses. Die erfindungsgemäße Vorrichtung ist sehr einfach und daher weniger kostenaufwendig in der Herstellung und kompakter als kompliziertere Systeme, die für die selbe Funktion ausgebildet werden könnten. Das erfindungsgemäße Verfahren, das die Massesignalexpansion verwendet; kann ebenfalls vorteilhaft verwendet werden, da es ciht binär ist und jede Breite oder Anzahl von Eingangssignalen möglich ist.
  • Es wird erkannt, daß bei einer sehr breiten erfindungsgemäßen Multiplexerstruktur eine zusätzliche Pufferung die Geschwindigkeit verbessern und die Kapazitanz auf die anfänglichen Eingänge (d. h. X0, X1, etc.) senken würde. Eine derartige Pufferung könnte durch ein Schaltungsschema wie das in Fig. 4 dargestellte erreicht werden. Dieses Pufferungsschaltungsschema weist mehrere Stufen auf, die in einem Vorspannmechanismus 48, einem Dreizustandspuffer 50, einem Inverter 52 und einem Massesignaldurchlassgatter 54 enden. In diesem Schema sind der Vorspannmechanismus 48, der Inverter 52 und das Massesignaldurchlassgatter 54 sämtlich in Reihe auf der Masseleitung angeordnet; der Dreizustandspuffer 50 ist in der Schaltung auf der Ausgangsleitung verbunden, wobei der dritte Verbindungspunkt zwischen dem Vorspannmechanismus 48 und dem Inverter 52 auf der Masseleitung verbunden ist. Fig. 4 zeigt zwei solcher Stufen, die identisch bezeichnet sind. Es sei jedoch darauf hingewiesen, daß jede Anzahl solcher Stufen in einem erfindungsgemäßen Ausführungsbeispiel vorgesehen sein kann, obwohl die Gesamtschaltungsleistung umso langsamer ist, je größer die Zahl der Stufen ist.
  • Wenn eine Pufferstruktur wie in Fig. 4 dargestellt in einem erfindungsgemäßen Ausführungsbeispiel verwendet werden soll, erfordert die absolut letzte Stufe keinen Dreizustandspuffer oder einen abschließenden Masseverstärker. Es wäre jedoch weiterhin erforderlich, die letzte Stufe deselektierend auszubilden (d. h. nach high oder low ziehend). Dies ist mit dem Schaltungsschema der Fig. 5 erreichbar, das einen Puffer 56 und ein Durchlassgatter 58 aufweist, die in der Ausgangsleitung bzw. der Masseleitung angeordnet sind, wie dargestellt.
  • Zwar wird das Vorangehende als die Erfindung ausreichend beschreibend erachtet, um den Fachmann in die Lage zu versetzen, die Erfindung auszuführen, doch werden die Fig. 6-10 beigefügt, um besondere Ausführungsbeispiele der Erfindung darzustellen, die bisher konstruiert und getestet wurden und sich als sehr gut funktionierend herausgestellt haben. Die in den Fig. 6-10 dargestellten Schaltungen werden hier nur als Beispiele dargelegt und sind nicht hinsichtlich der Details der Ausführung der Erfindung als einschränkend anzusehen.
  • In Kenntnis dessen ist für den Fachmann ersichtlich, daß Fig. 6 in Form eines detaillierten Schaltungsdiagramms eine Vorrichtung gemäß den Lehren der vorliegenden Erfindung darstellt. Die Vorrichtung nach Fig. 6 ist sehr einfach und aus sehr wenigen Teilen gebildet: zwei MUXOUT-Elemente 60 praktisch identische MUXROW- und MUXROWR-Elemente 62, 64; zwei INTMATENDCAP- Elemente 66; zwei ROWPUMP-Elemente 68; und ein INTMATBUF-Element 70. Fig. 7 zeigt eine detailliertere Ansicht des MUXROW-Eleents 62, das im wesentlichen ein BITXL-Element 72 und ein BITXR-Element 74 aufweist. Das MUXROW-Element 62, das in Fig. 7 im einzelnen dargestellt ist, ist mit dem in Fig. 6 dargestellten MUXROWR-Element 64 praktisch identisch.
  • Fig. 8 zeigt ein detailliertes Schaltbild des BITXR-Elements 74 in einer Detailansicht der Fig. 7. In dem durch die gestrichelte Linie 76 in Fig. 8 dargestellten Block befindet sich ein Transistor 78, der im wesentlichen den einzigen Unterschied zwischen dem BITXR-Element 74 und dem BITXL-Element 72 bildet.
  • Fig. 9 zeigt ein detailliertes Schaltbild eines Massesignalverstärkers 42 in einer Detailansicht der Fig. 3. Fig. 10 zeigt schließlich Pufferungs- und Pufferungsabschlußschemata, die in den Fig. 4 und 5 und der zugehörigen Beschreibung zuvor gezeigt und erörtert wurden.
  • Basierend auf dem Vorhergehenden sollte der Fachmann die vorliegende Erfindung nunmehr vollständig verstehen und würdigen. Die vorliegende Erfindung schafft allgemein gesägt ein Verfahren und eine Vorrichtung zum Verbinden einer breiten Busleitung mit einer einzelnen Busleitung, wobei das Verbinden einer der breiten Busleitungen eine Einrichtung zum deaktivieren der möglichen Verbindung sämtlicher anderer breiten Busleitungen triggert. Auf diese Weise ermöglicht die vorliegende Erfindung das Erzeugen eines sehr breiten Multiplexers, bei dem sicher ist, daß eine Mehrfachwahl von breiten Busleitungen nicht auftritt.
  • Zahlreiche Modifikationen und Variationen sind in Kenntnis der genannten Lehren möglich. Die Erfindung kann daher im Rahmen der zugehörigen Ansprüche abweichend von der spezifischen Beschreibung ausgeführt werden.

Claims (15)

1. Multiplexersystem zum Verbinden mehrerer breiter Busleitungen (X0, X1, ...) mit einer einzelnen Busleitung (28), und wobei jede der mehreren breiten Busleitungen durch ein individuelles Durchlassgatter (P1, P2, ...) zu der einzelnen Busleitung geleitet wird, wobei das Multiplexersystem aufweist:
- eine Einrichtung (18) zum Auferlegen einer geordneten Abwägung jeder der mehreren breiten Busleitungen, um zu bestimmen, ob diese mit der einzelnen Busleitung verbunden werden soll, wobei diese geordnete Abwägung unter den mehreren breiten Busleitungen eine Abfolge erzeugt; und
- eine Einrichtung (22) zum Ermöglichen der Verbindung einer ersten der breiten Busleitungen mit der einzelnen Busleitung; gekennzeichnet durch
- eine Einrichtung (30) zum Deaktivieren der möglichen Verbindung jeder der mehreren breiten Busleitungen; die der ersten der mehreren breiten Busleitungen in der Abfolge nachgeordnet sind, wobei die Einrichtung ein zweites Durchlaßgatter (30) in einem Massepfad (32) und einen Schaltungsknotenpunkt (20) aufweist, welcher der ersten der mehreren breiten Busleitungen zugeordnet ist; wobei der Schaltungsknotenpunkt in der Schaltung zwischen dem individuellen Durchlaßgatter und dem zweiten Durchlaßgatter (30) im Massepfad (32) angeordnet ist, um das zweite Durchlaßgatter zu steuern, um die mögliche Verbindung jeder der mehreren auf die erste der mehreren breiten Busleitungen folgenden breiten Busleitungen zu deaktivieren.
2. Multiplexersystem nach Anspruch 1, bei dem die Einrichtung zum Ermöglichen des Verbindens einer ersten der mehreren breiten Busleitungen mit der einzelnen Busleitung eine Einrichtung (22) aufweist, welche den der ersten der mehreren breiten Busleitungen zugeordneten Schaltungsknotenpunkt veranlaßt, einen niedrigen Pegel anzunehmen.
3. Multiplexersystem nach Anspruch 2, bei dem die Einrichtung zum Ermöglichen des Verbindens einer ersten der mehreren breiten Busleitungen mit der einzelnen Busleitung ferner einen Inverter (22) aufweist, der in der Schaltung zwischen dem Schaltungsknotenpunkt (20) angeordnet ist und der ersten der mehreren breiten Busleitungen und dem individuellen Durchlaßgatter (P1), durch welches die erste der mehreren breiten Busleitungen geleitet wird, zugeordnet ist, wodurch, wenn der Schaltungspunkt einen niedrigen Pegel annimmt, der Inverter und nachfolgend das individuelle Durchlaßgatter einen höheren Pegel annehmen, wodurch die erste der mehreren breiten Busleitungen mit der einzelnen Busleitung verbunden wird.
4. Multiplexersystem nach Anspruch 3, bei dem der der ersten der mehreren breiten Busleitungen zugeordnete Schaltungsknotenpunkt direkt mit dem zweiten Durchlaßgatter (30) in dem Massepfad (30) verbunden ist,
wobei, wenn der Schaltungsknotenpunkt einen niedrigen Pegel annimmt, das zweite Durchlaßgatter einen niedrigen Pegel annimmt, wodurch der Massepfad effektiv für nachfolgende breite Busleitungen (X1, ...) geschlossen ist.
5. Multiplexersystem nach Ansprüch 1, bei dem die Einrichtung zum Auferlegen einer geordneten Abwägung jeder der mehreren breiten Busleitungen gestufte Speicherzellen (18) aufweist, von denen jede einer der mehreren breiten Busleitungen zugeordnet ist, und von denen jede ferner über ein Durchläßgatter mit dem Massepfad verbunden ist.
6. Multiplexersystem nach Anspruch 5, bei dem die Einrichtung zum Auferlegen einer geordneten Abwägung jeder der mehreren breiten Busleitungen ferner mindestens eine Einrichtung (44, 46) zum Verstärken eines Massesignals aufweist, wobei die Einrichtung im Massepfad geschaltet ist.
7. Multiplexersystem nach Anspruch 5, bei dem die Einrichtung zum Deaktivieren der möglichen Verbindung jeder der mehreren, der ersten breiten Busleitungen in der Abfolge nachfolgenden breiten Busleitungen eine Einrichtung (30) zum Schließen des Massepfads für nachfolgende Speicherzellenstufen aufweist.
8. Multiplexersystem nach Anspruch 7, bei dem die Einrichtung zum Schließen des Massepfads für nachfolgende Speicherzellenstufen eine Einrichtung (30) zum Herunterziehen des Durchlaßgatters aufweist, das der mit der einzelnen Busleitung verbundenen einen der mehreren breiten Busleitungen zugeordnet ist.
9. Multiplexersystem nach Anspruch 1, bei dem die Einrichtung zum Auferlegen einer geordneten Abwägung jeder der mehreren breiten Busleitungen gestufte Speicherzellen (18), von denen jede mit einem Massepfad verbindbar ist, und ferner mit einer Pufferschaltung (48, 50, 52, 54), welche mehrere gestufte Speicherzellen schließt.
10. Multiplexersystem nach Anspruch 9, bei dem die Pufferschaltung einen Vorspannmechanismus (48), einen Inverter (52) und ein Durchlaßgatter (54) aufweist, die seriell im Massepfad angeordnet sind, und bei dem die Pufferschaltung ferner einen Dreizustandspuffer (50) aufweist, der in der einzelnen Busleitung angeordnet ist, wobei der Dreizustandspuffer einen dritten Anschlußpunkt aufweist, der zwischen dem Vorspannmechanismus und dem Inverter im Massepfad verbunden ist.
11. Multiplexersystem nach Anspruch 9, bei dem die Pufferschaltung einen Puffer (56), der in der einzelnen Busleitung angeordnet ist, und ein in dem Massepfad angeordnetes Durchlaßgatter (58) aufweist.
12. Verfahren zum Verbinden mehrerer breiter Busleitungen (X0, X1, ...) mit einer einzelnen Busleitung (28), wobei das Verfahren die folgenden Schritte umfaßt:
- Auferlegen einer geordneten Abwägung jeder der mehreren breiten Busleitungen, um zu bestimmen, ob sie mit der einzelnen Busleitung verbunden werden soll, wobei diese geordnete Abwägung eine Abfolge unter den mehreren breiten Busleitungen erzeugt;
- und Ermöglichen der Verbindung einer ersten der mehreren breiten Busleitungen mit der einzelnen Busleitung, gekennzeichnet durch:
- Deaktivieren möglicher Verbindungen jeder der mehreren breiten Busleitungen, die der ersten der mehreren Busleitungen in der Abfolge nachfolgen, durch Vorsehen eines zweiten Durchlaßgatters (30) in einem Massepfad (32) und eines der ersten der mehreren breiten Busleitungen zugeordneten Schaltungsknotenpunkts (20), wobei der Schaltungsknotenpunkt in der Schaltung zwischen dem individuellen Durchlaßgatter und dem zweiten Durchlaßgatter (30) im Massepfad (32) angeordnet ist, wobei der Schritt des Deaktivierens der möglichen Verbindung jeder der mehreren in der Abfolge der ersten der mehreren breiten Busleitungen nachgeordneten breiten Busleitungen den Schritt des Schließens des Massepfads durch Steuern des zweiten Durchlaßgatters umfaßt.
13. Verfahren nach Anspruch 12, bei dem das Verfahren ferner den Schritt des Verstärkens eines Massesignals im Massepfad umfaßt.
14. Verfahren nach Anspruch 12, bei dem der Schritt des Auferlegens einer geordneten Abwägung jeder der mehreren breiten Busleitungen den Schritt des Bildens der gestuften Speicherzellen (18) umfaßt, wobei jeweils eine Speicherzellenstufe für jeweils eine der breiten Busleitungen vorgesehen ist.
15. Verfahren nach Anspruch 14, ferner mit dem Schritt des Pufferns mehrerer Speicherzellenstufen.
DE69431892T 1993-03-01 1994-01-26 Multiplexer Expired - Fee Related DE69431892T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/024,521 US5307352A (en) 1993-03-01 1993-03-01 Switch matrix multiplexers

Publications (2)

Publication Number Publication Date
DE69431892D1 DE69431892D1 (de) 2003-01-30
DE69431892T2 true DE69431892T2 (de) 2003-11-13

Family

ID=21821020

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69431892T Expired - Fee Related DE69431892T2 (de) 1993-03-01 1994-01-26 Multiplexer

Country Status (4)

Country Link
US (1) US5307352A (de)
EP (1) EP0614293B1 (de)
JP (1) JP3644982B2 (de)
DE (1) DE69431892T2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563730B1 (en) 2002-04-09 2003-05-13 National Semiconductor Corporation Low power static RAM architecture
US6711051B1 (en) 2002-09-05 2004-03-23 National Semiconductor Corporation Static RAM architecture with bit line partitioning

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4390988A (en) * 1981-07-14 1983-06-28 Rockwell International Corporation Efficient means for implementing many-to-one multiplexing logic in CMOS/SOS
JPS58184822A (ja) * 1982-03-31 1983-10-28 Fujitsu Ltd 入力回路
JPS6030215A (ja) * 1983-07-28 1985-02-15 Toshiba Corp Cmos論理回路
JPS61263313A (ja) * 1985-05-17 1986-11-21 Matsushita Electric Ind Co Ltd セレクタ付ラツチ回路
JPS62165788A (ja) * 1986-01-16 1987-07-22 Sharp Corp 半導体集積回路装置
US4868413A (en) * 1988-04-20 1989-09-19 International Business Machines Corporation Testable passgate logic circuits
US5001367A (en) * 1989-04-14 1991-03-19 Thunderbird Technologies, Inc. High speed complementary field effect transistor logic circuits
JPH0834395B2 (ja) * 1989-10-11 1996-03-29 株式会社東芝 スイッチ付き増幅回路
US5086427A (en) * 1990-04-09 1992-02-04 Unisys Corporation Clocked logic circuitry preventing double driving on shared data bus

Also Published As

Publication number Publication date
JP3644982B2 (ja) 2005-05-11
US5307352A (en) 1994-04-26
DE69431892D1 (de) 2003-01-30
EP0614293B1 (de) 2002-12-18
EP0614293A3 (de) 1997-03-05
JPH06324775A (ja) 1994-11-25
EP0614293A2 (de) 1994-09-07

Similar Documents

Publication Publication Date Title
DE69119511T2 (de) Schnelle Ausgangspufferschaltung mit Vorverschiebung des Ausgangsspannungspegels
DE69407749T2 (de) Schnell entscheidende Kippschaltung
DE69028386T2 (de) Auf statischem RAM basierende Zelle für ein programmierbares logisches Feld
DE3650102T2 (de) Anordnung und Verfahren zur Berechnung zyklischer redundanter Kode.
DE3689285T2 (de) CRC-Rechenmaschinen.
DE69330335T2 (de) Festwertspeicherschaltung mit virtueller Erdung
DE69802865T2 (de) Logische Domino-Schaltungen
DE69325119T2 (de) Taktsynchronisierter Halbleiterspeicheranordnung und Zugriffsverfahren
DE69430165T2 (de) Verriegelungsschaltungsgesteuerter Ausgangstreiber
DE2335785C3 (de) Schaltungsanordnung zum Prüfen einer Matrixverdrahtung
DE69413478T2 (de) Inverter mit Verzögerungselement mit variabler Impedanz
DE4326134B4 (de) Eingangswechseldetektorschaltung
DE69424523T2 (de) Inneres Taktsteuerungsverfahren und Schaltung für programmierbare Speichern
DE4041426C2 (de)
DE2707451C2 (de) Paralleladdierwerk mit durchlaufendem Übertrag zum Addieren von wenigstens zwei aus mehreren Bits bestehenden Summanden
DE3130330A1 (de) "uebertragschaltung"
DE69121157T2 (de) Schaltung zum Synchronisieren von asynchronen Zustandsmaschinen
EP0046500A1 (de) Schieberegister für Prüf- und Test-Zwecke
DE69322599T2 (de) Takttreiber für Leseverstärker
DE69430035T2 (de) CMOS-Schaltung zum Ausführen von bollescher Funktionen
DE4138102C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung
DE4018296A1 (de) Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung
DE68925361T2 (de) Direktzugriffsspeicher mit Seitenadressierungsmodus
DE2706807A1 (de) Einrichtung und verfahren zum verarbeiten von information in form digitaler signale
DE4318422A1 (de) Integrierte Schaltung mit Registerstufen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee