DE69333499T2 - Leistungsüberwachungs- und Testsystem für ein Telephonnetzwerk - Google Patents

Leistungsüberwachungs- und Testsystem für ein Telephonnetzwerk Download PDF

Info

Publication number
DE69333499T2
DE69333499T2 DE69333499T DE69333499T DE69333499T2 DE 69333499 T2 DE69333499 T2 DE 69333499T2 DE 69333499 T DE69333499 T DE 69333499T DE 69333499 T DE69333499 T DE 69333499T DE 69333499 T2 DE69333499 T2 DE 69333499T2
Authority
DE
Germany
Prior art keywords
bit
signal
channels
data
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69333499T
Other languages
English (en)
Other versions
DE69333499D1 (de
Inventor
Edward S. Carlsbad Tyburski
Thomas Engdahl
Paul Escondido Hartmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Digital Access Inc
Original Assignee
Applied Digital Access Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/157,900 external-priority patent/US5500853A/en
Priority claimed from US08/157,899 external-priority patent/US5495470A/en
Application filed by Applied Digital Access Inc filed Critical Applied Digital Access Inc
Publication of DE69333499D1 publication Critical patent/DE69333499D1/de
Application granted granted Critical
Publication of DE69333499T2 publication Critical patent/DE69333499T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0421—Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/14—Monitoring arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Telephonic Communication Services (AREA)
  • Selective Calling Equipment (AREA)
  • Alarm Systems (AREA)

Description

  • Hintergrund der Erfindung
  • Fachgebiet der Erfindung
  • Die vorliegende Erfindung betrifft Telefonnetzwerke und insbesondere ein System und ein Verfahren zum Zugreifen, Überwachen und Testen eines Telefonnetzwerks.
  • Beschreibung der verwandten Technik
  • Die Telefonindustrie hat sich seit der Zerschlagung des Bell-Systems dramatisch verändert. Heute stellen sieben regionale Bell-Betreibergesellschaften (RBOCs) und unabhängige Telefongesellschaften innerhalb von 166 lokalen Zugriffstransportbereichen (LATAs) lokale Telefondienste zur Verfügung. Diese Gesellschaften sind gezwungen, sich für die Übertragung von Anrufen von einem LATA zu einem anderen auf Fernnetzbetreiber, wie etwa AT&T, MCI und Sprint, zu verlassen. Die Verantwortung für die Qualität und Leistung der Telefonverbindung ist auf diese Weise zwischen lokalen Telefongesellschaften und Fernnetzbetreibern aufgeteilt.
  • RBOCs stehen als unabhängige Gesellschaften wegen ihrer finanziellen Leistungsfähigkeit unter Druck. Nachdem die Gebühren durch Inbetriebnahmen von Diensten begrenzt sind und angesichts steigender Kosten und neuem Wettbewerb mit Beschränkungen für die Rufübertragung über LATA-Grenzen hinaus finden sich Telefongesellschaften selbst mit der schnellen Einführung neuer Technologie, pfiffigeren Geschäftskunden und antiquierten Netzwerkwartungssystemen konfrontiert.
  • Die Nachfrage nach Informationsübertragungen nahm während der 1980er Jahre drastisch zu. Am Anfang des Jahrzehnts waren die meisten Datenübertragungssysteme über relativ langsame Modems an ein überwiegend analoges Netzwerk angeschlossen. Diejenigen, die „Hochgeschwindigkeits-"Übertragungen" wünsch ten, entschieden sich im allgemeinen für die 56 kBit/s-Geschwindigkeit des digitalen Datensystems (DDS).
  • Ein beträchtlicher Druck auf die Erhöhung derartiger Übertragungsgeschwindigkeiten kam von dem Wunsch, sich die zunehmende Leistungsfähigkeit und Rechengeschwindigkeiten von Computern und anderen Geschäftssystemen zunutze zu machen. Verbesserungen in der Übertragungstechnologie während des Jahrzehnts verstärkten die Eigendynamik der Erhöhung bei den Übertragungsgeschwindigkeiten. Die Ersetzung von Kupferleitungen durch Glasfaser erweiterte die Übertragungskapazität außerhalb von Betrieben um ein Vielfaches. Gleichzeitig führten Verbesserungen in der Elektronik und bei Codierungsalgorithmen zu Endgerätausrüstungen, die so konstruiert waren, daß sie sich die gewaltige Bandbreitenzunahme, welche den Umstieg auf Glasfaser begleitete, zunutze machten.
  • Ohne, daß ein Standard vorhanden war, wählten praktisch alle Lichtleiterlieferanten DS3 (44,736 MBit/s) als die Schnittstelle zwischen dem Lichtleiteranschluß und dem Netzwerk. 1 stellt die nordamerikanische digitale Hierarchie nach bisherigem Stand der Technik mit einer DS0-Ebene 102 (64 kBit/s), einer DS1-Ebene 104 (1,544 MBit/s), einer DS2-Ebene 106 (6,312 MBit/s) und einer DS3-Ebene 108 (44,736 MBit/s) dar. Diese Hierarchie ist durch ANSI T1.102-1987 – „Digital Hierarchy, Electrical Interfaces", The American National Standards Institute, Inc., New York, 1987, definiert. DS2 ist als eine Verbindung zwischen DS1 und DS3 wichtig. Obwohl es wenig Zuwachs in DS2 als ein Transportmedium gibt, gibt es die DS2-Ebene in jedem Muldem (Multiplexer/Demultiplexer) oder jedem anderen Netzelement, das DS1- und DS2-Signale verbinden muß. Obwohl DS0 im wesentlichen auf digitale Signale beschränkt ist, ist in 1 aufgrund der weitverbreiteten Kopplung derartiger Signale mit der DS1-Ebene der Hierarchie durch digitale Kanalumsetzer eine Referenz auf analoge Sprachfrequenzsignale enthalten.
  • Der Übergang der Telekommunikation in die 1990er findet somit statt, wobei die DS3-Geschwindigkeit fast allgemein für Schnittstellen innerhalb des Netzwerks verwendet wird. Die DS1- Übertragung zwischen Kunden und Betreibergesellschaften ist nun alltäglich, und eine immer weiter zunehmende Zahl von Kunden möchte sich mit Dienstanbietern und anderen Endanwendern mit sogar höheren Geschwindigkeiten verbinden. Die DS2-Geschwindigkeit, anscheinend ein logischer Zwischenschritt zwischen DS1 und DS3 hat sich für den Transport, abgesehen von gewissen Spezialfällen, als unwirtschaftlich erwiesen. Somit erweist sich DS3 als der eigentliche Baustein für Lichtsignale mit hoher Bandbreite.
  • 2 ist ein vereinfachtes Modell eines Lichtleiternetzwerks 120 nach bisherigem Stand der Technik, das zeigt: vier Beispiel-Netzbetreiber (Betreiber A, Betreiber B, Betreiber C und Betreiber D) und wie eine Leitung 130 der Ebene DS0, eine Leitung 132 der Ebene DS1, eine Leitung 134 der Ebene DS3 und eine (optische) Glasfaserleitung 136 verwendet werden, um einen Kunden X 140 mit einem Kunden Y 142 zu verbinden. Die Ausrüstungen in den Räumlichkeiten des Kunden oder am Ort 140 und 142 könnten zum Beispiel ein Telefon, ein Faxmodem oder ein Datenmodem sein.
  • Ein Multiplexer/Demultiplexer oder ein Kanalumsetzer 144 wird verwendet, um 24 Signale der Ebene DS0 auf der Leitung 130 in ein Signal der Ebene DS1 auf der Leitung 132 zu multiplexen. In dieser Ausführung 120 wird ein M1/3-Muldem 146 verwendet, um die 28 Signale der Ebene DS1 auf der Leitung 132 in ein Signal der Ebene DS3 auf der Leitung 134 zu multiplexen. Die Signale der Ebene DS3 auf der Leitung 134 werden von dem Betreiber A unter Verwendung eines Lichtleiter-Transportmultiplexers 122 weiter zu einem Lichtleitungssignal auf der Leitung 136 kombiniert. In dieser Ausführung 120 werden drei zentrale Vermittlungsstellen 152, 154, 156 verwendet, wobei die mittlere zentrale Vermittlungsstelle 154 unter Verwendung eines Kanalbündelumsetzers 158 drei Betreiber auf der DS3-Ebene verbunden hat.
  • Ein Ferngespräch vom Kunden X 140 zum Kunden Y 142 ist mit vielen Multiplexebenen und vielen Weiterreichungen zwischen Transportbetreibern verbunden. Der Betreiber A ist die lokale Betreibergesellschaft des Kunden X 140 und besitzt die zentra len Vermittlungsstellen 152 und 154. Der Betreiber B und der Betreiber C sind Fernnetzbetreiber, und der Betreiber D ist die lokale Betreibergesellschaft, welche die zentrale Vermittlungsstelle 156 besitzt und den Kunden Y 142 bedient.
  • Ein Anruf von dem Kunden X 140 bei dem Kunden Y 142 bezieht drei zentrale Vermittlungsstellen und drei Transportbetreiber ein. Während der Ruf das Netzwerk 120 durchquert, kann er von mehreren Netzelementen, wie etwa Kanalumsetzern 144, M1/3-Muldems 146, 128 und Lichtleiter-Transportmultiplexern 122, 126 verarbeitet werden, wobei jedes Element seine eigenen Überwachungsverfahren hat. Wartungs- und Vergebührungsprobleme sind bei diesem Zusammenspiel nicht unüblich.
  • Die meisten Netzelemente enthalten eine Art von Überwachung, Test und Steuerung der Daten, die sie verarbeiten. Keine dieser Alternativen unterstützt den kontinuierlichen Überwachungs- oder Testzugriff für DS3 und alle eingebetteten Kanäle.
  • Obwohl die Kosten für Bandbreite in einem Maße abgestürzt sind, daß Anlagenplaner sich nicht mehr wie in vorhergehenden Jahrzehnten den Kopf darüber zerbrechen, ist der Schritt zu DS3 nicht ohne verbundene Kosten. Die Hauptsache davon macht das Fehlen eines praktischen und wirtschaftlichen Testzugriffs auf Kanäle mit niedrigerer Geschwindigkeit, die in dem DS3-Bitstrom eingebettet sind, und das Fehlen eines Überwachungssystems, das so konstruiert ist, daß es die in dem DS3-formatierten Signal eingebetteten Leistungsdaten ausnutzt, aus.
  • DS3-Signale (und in einem geringeren Ausmaß DS1) befördern große Mengen an Daten pro Zeiteinheit und stellen eine beträchtliche Investition auf Seiten des Endnutzers dar, für den Bandbreite nicht so günstig ist wie sie für den Anlagenplaner der Betreibergesellschaft geworden ist. Die Betreibergesellschaft, die DS3 verwendet, riskiert im Falle einer lähmenden Schädigung oder eines Totalausfalls derartiger digitaler Hochgeschwindigkeitseinrichtungen einen beträchtlichen Ausfall. Diejenigen, welche die DS3-Einrichtungen beider Endnutzer und Dienstanbieter verwalten, sind folglich ziemlich an der Leistung ihrer digitalen Verbindungen in ihren Netzwerken interessiert. Sie sind nicht zufrieden damit, ihre Leistungsinformati on in den Bitströmen, die sie bewältigen und einfach weitergeben, eingebettet zu haben, ohne Daten zu extrahieren, die ziemlich nützlich für die Verwaltung des Netzwerks und bei der Minimierung der teuren Auswirkungen von Dienstausfällen sein können.
  • Es ist möglich, ein DS3-Signal an der Überwachungsbuchse eines DSX-3-Kanalbündelumsetzer-Bedienfelds zu erhalten und aus dem DS3 jedes gewünschte untergeordnete Signal zu demultiplexen. Derartige Signale können dann zur Analyse in tragbare Testeinrichtungen geschaltet oder an Testsysteme geleitet werden. Es gibt viele verfügbare Testgeräte, die Signale analysieren, die bei jeder Geschwindigkeit von DS0 bis DS3 extrahiert wurden. Dieses Verfahren erfordert jedoch manuellen Zugriff, um die Verbindungsschaltung zu implementieren und ermöglicht die Verwendung der Test- und/oder Überwachungseinrichtung gleichzeitig nur für einen DS3. Tragbare Testanordnungen dieser Art ermöglichen im allgemeinen nicht das Einbringen von Testsignalen oder Daten in abgehende Kanäle eines DS3-Bitstroms, ohne die anderen Dienste zu unterbrechen, die von demselben DS3 befördert werden.
  • Ein digitales Kanalbündelumsetzersystem (DCS) kann für die Verwendung als ein Testzugriffswerkzeug in dem DS3-Netzwerkwerk in Betracht gezogen werden. Die vielseitigen und technisch ausgefeilten Schaltfähigkeiten des DCS machen dies zu einem teueren Zugriff. Es gibt außerdem Beeinträchtigungen, die mit der Verwendung eines DCS zusammenhängen, die es nicht ratsam machen, solche Systeme über das Netz an allen Punkten zu verstreuen, die einen Überwachungs- oder Testzugriff erfordern. Unter den Beeinträchtigungen, die von einem DCS eingeführt werden, sind Verzögerungen, wobei ein gewisses Maß notwendig ist, um ankommende und abgehende Rahmenstrukturen zu synchronisieren, Robbed-Bit-Überschreib-Verzug, wobei die letztere Schwierigkeit nur auftritt, wenn ein Herunterschalten auf die DS0-Geschwindigkeit zur Verfügung gestellt wird.
  • Um die Dienste zu verbessern, während gleichzeitig die Kosten herabgesetzt werden, sind die RBOCs von tragbaren Testeinrichtungen in den Händen von Technikern im Feld umgeschwenkt zu dauerhaft installierten Testsystemen, welche mit einem zentralen Netzwerkverwaltungszentrum oder Betriebsunterhaltungssystem (OSS) verbunden sind, und von Reparaturtätigkeiten als Reaktion auf eine Störmeldung von Kunden zu proaktiver Netzwerkleistungsüberwachung und präventiver Wartung. Für Telefongesellschaften verfügbare vorhandene Ausrüstung stellt nur einen kleinen Teil der Funktionalität bereit, die von Telefongesellschaften benötigt wird, und ist ziemlich teuer.
  • Ein Beispiel für eine vorhandene Ausrüstung ist in der Patentanmeldung WO-A-86/05054 beschrieben, die ein Testsystem für ein zeitgemultiplextes (TDM) Signal in einem Telefonnetzwerk mit einer Zugriffseinheit für den Zugriff auf die eingebetteten Kanäle offenbart. Die Zugriffseinheit greift für Testzwecke auf die gemultiplexten Kanäle zu, so daß jeder Kanal einzeln analysiert werden kann. Dieses System mißt jedoch nicht die relative Synchronisation der eingebetteten Kanäle in dem TDM-Signal.
  • In einem Telefonnetzwerk vergleicht eine Synchronisationsüberwachungsfunktion die Taktfrequenz eines DS1-Signals, das getestet wird, mit einem Referenz-DS1-Signal. Das Referenzsignal kann jedes DS1 in dem Testsystem (eingebettet oder direkte Schnittstelle) oder eine externe DS1-basierte Referenz sein, die durch einen Anschluß des Testsystems empfangen wird.
  • Synchronisationsmessungen sind wichtig, weil Frequenzverschiebungen in dem Netzwerk zu „Gleitvorgängen" führen können, die Zusätze der Löschungen eines DS1-Subrahmens sind. Wenn alle Takte und Signalverzögerungen vollkommen stabil wären, wäre die Zeitsteuerung im Telefonnetzwerk kein Problem. Dann wäre nur eine anfängliche Eichung der Taktgeber notwendig, so daß sie alle mit der gleichen Geschwindigkeit arbeiten würden. Das Telefonnetzwerk würde unbegrenzt ohne Zeitablauffehler mit der gleichen Geschwindigkeit arbeiten. Physikalische Vorrichtungen sind jedoch nicht perfekt, und folglich werden Synchronisierungsverfahren eingesetzt. Aber selbst mit derzeit bekannten Synchronisierungsverfahren können Frequenzverschiebungen immer noch Probleme verursachen. Somit wäre es ein erheblicher Vorteil für eine Überwachungsfunktion, wenn sie das Auftreten von Gleitvorgängen in dem Netzwerk genau und schnell vorhersagen könnte.
  • Es wäre auch wünschenswert, die zwei Richtungen eines ausgewählten DS1-Signals zu vergleichen, um zu bestimmen, ob die bidirektionalen Wege untereinander oder mit der externen Referenz synchronisiert sind. Außerdem besteht eine Notwendigkeit, einen Schwellpegel für die erlaubte Anzahl von Gleitvorgängen in einer spezifizierten Zeitspanne herzustellen, und wenn die Schwelle überschritten ist, eine unabhängige Alarmmeldung an das Netzverwaltungszentrum zu senden, wo geeignete Maßnahmen ergriffen werden können.
  • Eine Leistungsüberwachung wird bei bidirektionalen oder DS3-Verbindungen oder Kanälen und allen ihren einzelnen Teilverbindungen, die gemeinhin als DS2s und DS1en bekannt sind, durchgeführt. Diese DS3-, DS2 und DS1-Verbindungen sind in dem Netzwerk in einer hierarchischen Struktur mit sieben DS2s pro DS3 und vier DS1en pro DS2 organisiert. Gemäß den Spezifikationen Bellcore TR-TSY-833 und ANSI T1M1.3 91 wird jede Verbindung bezüglich mehreren Netzwerk-Störungsbedingungen überwacht. Eine Störung kann ein Fehler, der zu einem Verlust des Dienstes führt, oder ein Defekt sein, der zu einem verschlechterten Zustand führt. Diese Störungen umfassen Signalverlust (LOS), Rahmenverlust (LOF), Alarmanzeigesignal (AIS), einen gelben Alarm und so weiter und werden typischerweise über eine 9600 Baud-Verbindung unter Verwendung des Bellcore TL1-Protokolls als unabhängige Ereignisse an das steuernde Betriebsunterhaltungssystem (OSS) ausgegeben.
  • Im Fall einer Störung auf DS3-Ebene ist die Wahrscheinlichkeit eines Fehlers einer untergeordneten oder eingebetteten Verbindung sehr hoch. In diesem Szenario hat eine erhebliche Menge an „redundanter" Information aus den eingebetteten DS2- und DS1-Verbindungen das Potential, in Form einer Flut von unabhängigen Ereignissen gen OSS erzeugt zu werden. Im Wesentlichen sind diese einzelnen Informationen von geringem Wert, da nur der höchste Fehlerpegel von Belang ist. Um das OSS mit der sachdienlichsten Information zur Identifizierung des Fehlers zu versorgen, wäre ein hierarchischer Filtermechanismus, der die Menge an redundanter Information, die im Falle eines Fehlers auf höherer Ebene (DS3 oder DS2) ausgegeben wird, verringert, von großem Nutzen.
  • Folglich besteht ein Bedarf für das DS3-Überwachen und Testen, wobei ein System verwendet wird, das im wesentlichen transparent für DS3-Leitungen und Wege im Betrieb ist, das eine nicht störende Überwachung und Leistungsüberwachung bereitstellt, das, falls erforderlich, einen störenden Testzugriff bereitstellen kann und das wirtschaftlich genug ist, um an allen Punkten installiert zu werden, die eine DS3-Überwachung oder einen Testzugriff benötigen. Es besteht auch ein Bedarf für Netzwerkverwalter, Zugriff auf umfassende in dem DS3-Format eingebettete Leistungsdaten zu haben, um informierte Entscheidungen über die Abläufe ihrer DS3-Netzwerke zu fällen.
  • Zusammenfassung der Erfindung
  • Das Zugriffssystem stellt ein integriertes Zugriffs-, Leistungsüberwachungs- und Testsystem zur Verfügung, um Gesellschaften dabei zu helfen, ihr Hochgeschwindigkeits-Telekommunikationsnetzwerk zu verwalten. Das Zugriffssystem ermöglicht Telefongesellschaften, die Leistung aller Verbindungen von ihrem Netzverwaltungszentrum aus zu überwachen und die Verschlechterung von Diensten zu erkennen, bevor ein dienstbeeinträchtigender Ausfall auftritt. Alle durch das System laufenden DS3-Signale werden nach Leistungsindikatoren überwacht, welche durch die Bellcore-Übertragungsanforderungen spezifiziert sind.
  • Das Zugriffssystem ist im wesentlichen transparent für das DS3-Netzwerk, außer es wird eine absolute Verzögerung von weniger als 10 Mikrosekunden eingefügt, es sei denn, ein Alarmsignal wird übertragen. Das System wechselwirkt mit in das DS3-Signal eingebetteten Verbindungen, indem abgehende Informationen über jede derartige Verbindung übertragen werden, ohne die Übertragung der anderen Verbindungen des DS3 zu beeinflussen.
  • Hier wird ein Wartungssystem für ein Signal mit mehreren eingebetteten Kommunikationskanälen offenbart, wobei das System Einrichtungen zum Empfangen des Signals, Einrichtungen zum gleichzeitigen Zugriff auf einen oder mehrere der Kanäle und Einrichtungen zur Leistungsüberwachung der Kanäle, auf die zugegriffen wird, aufweist.
  • Hier wird auch ein Leistungsüberwachungssystem für ein Signal mit eingebetteten Kanälen offenbart, wobei das System aufweist: eine gemeinsam genutzte Ressource, um den Zugriff auf die eingebetteten Kanäle bereitzustellen, Einrichtungen zum dauernden Überwachen eines Kanals in dem Signal, wobei der Kanal mehrere gemultiplexte Kanäle hat, und Einrichtungen zum dauernden Überwachen der gemultiplexten Kanäle gleichzeitig mit dem Kanal.
  • Nach einem Aspekt der Erfindung gibt es ein Leistungsüberwachungs- und Testsystem zum Messen der relativen Synchronisation zwischen mehreren eingebetteten Kanälen in einem oder mehreren Signalen, wobei das System aufweist: Einrichtungen zum gleichzeitigen Zugreifen auf die eingebetteten Kanäle, wobei jeder eingebettete Kanal mehrere Bits aufweist, Einrichtungen zum Zählen der Bits in den eingebetteten Kanälen, auf die zugegriffen wird, und Einrichtungen zum Vergleichen einer Bitzählung in einem der eingebetteten Kanäle mit einer Bitzählung in einem anderen der eingebetteten Kanäle.
  • Nach einem anderen Aspekt der Erfindung gibt es ein Verfahren zum Messen der Synchronisation eines Satzes von Kanälen in einem Signal in einem Leistungsüberwachungs- und Testsystem für ein Telefonnetzwerk, wobei das Verfahren die folgenden Schritte aufweist: Messen der Frequenz jedes Kanals und Vergleichen der Frequenz jedes Kanals, um eine oder mehr relative Frequenzmessung(en) zu erhalten.
  • Nach noch einem anderen Aspekt der Erfindung gibt es ein Verfahren zum adaptiven Auswählen einer internen Referenz aus einem Satz von Kanälen in einem Signal in einem Leistungsüberwachungs- und Testsystem für ein Telefonnetzwerk, wobei das Verfahren die folgenden Schritte aufweist: Auswählen eines Pools von Kanälen, Auswählen eines Referenzkanals aus dem Pool, um die Frequenzmessungsergebnisse auf allen anderen Kanälen zu normieren, und Messen der Frequenz jedes Kanals in dem Signal relativ zu dem Referenzkanal.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Diagramm der nordamerikanischen digitalen Hierarchie, die in einem Telefonnetzwerk verwendet wird, auf das die vorliegende Erfindung zugreift;
  • 2 ist ein Blockschaltbild eines beispielhaften vereinfachten Netzwerkmodells;
  • 3 ist ein Blockschaltbild eines beispielhaften vereinfachten Netzwerkmodells mit einem Satz von DS3-Signal-Zugriffssystemen der vorliegenden Erfindung, die als integrierte Transportzugriffseinheiten (ITAUs) gezeigt sind;
  • 4 ist ein funktionales Blockschaltbild der derzeit bevorzugten Zugriffssystemarchitektur gemäß der vorliegenden Erfindung;
  • 5 ist ein Systemblockschaltbild des in 4 gezeigten Zugriffssystems;
  • 6 ist ein Blockschaltbild des in 5 gezeigten DS3-Schnittstellenmoduls;
  • 7 ist ein Flußdiagramm des Betriebs des in 4 und 5 gezeigten Zugriffssystems;
  • 8 ist ein Eingabe-/Ausgabe-(I/O-)Diagramm der in 6 gezeigten Abzweig- und Wiederbelegungsschaltung (DAI);
  • 9 ist ein Blockschaltbild der in 8 gezeigten DAI-Schaltung auf hoher Ebene;
  • 10a ist ein detailliertes Blockschaltbild der in 8 gezeigten DAI-Schaltung;
  • 10b ist ein Blockschaltbild der in 10a gezeigten DAI-M23-Demultiplexer-Teilschaltung;
  • 10c ist ein Blockschaltbild der in 10a gezeigten DAI-M12-Demultiplexer-Teilschaltung;
  • 10d ist ein Blockschaltbild der in 10a gezeigten DAI-DS1-Überwachungsteilschaltung;
  • 10e ist ein Blockschaltbild der in 10a gezeigten DAI-Rekombinatorteilschaltung;
  • 10f ist ein Blockschaltbild der in 10a gezeigten DAI-Prozessorschnittstellen-Teilschaltung;
  • 11 ist ein Blockschaltbild des Pseudo-DS2-Wiederbelegungsteils des in 10e gezeigten DAI-Rekombinators;
  • 12 ist ein Diagramm eines DS3-Synchronisierformats für die in 1 gezeigte DS3-Ebene;
  • 13 ist ein Diagramm der DS3-Overhead-Bits für die in 1 gezeigte DS3-Ebene;
  • 14 ist ein Diagramm der DS3-C-Bit-Paritäts-Overhead-Bits für die in 1 gezeigte DS3-Ebene;
  • 15a ist ein Blockschaltbild des Vorgriffssynchronisierungsteils des in 10b gezeigten DAI-M23-Demultiplexers, und 15b ist ein Diagramm, das zu dem Pyramidenschieberegister von 15a gehört;
  • 16 ist ein funktionales Blockschaltbild eines Teils des in 4 gezeigten Zugriffssystems;
  • 17 ist ein Blockschaltbild der in 5 gezeigten Impulscodemodulations-Multiplexleitung (PCM);
  • 18 ist ein Zeitablauf-/Bitformatdiagramm eines Satzes von PCM-Multiplexleitungs-Zeitschlitzen;
  • 19 ist ein Zeitablauf-/Bitformatdiagramm der PCM-Multiplexleitungs-Übertragungszustand-Zeitsteuerung, die Einzelheiten von zwei in 18 gezeigten Zeitschlitzen zeigt;
  • 20 ist ein Eingabe-/Ausgabe-(I/O-)Diagramm der in 6 gezeigten asynchronen Zeitschlitzaustauschschaltung (TSI);
  • 21a ist ein Blockschaltbild der in 20 gezeigten asynchronen TSI-Schaltung auf oberster Ebene;
  • 21b ist ein Blockschaltbild der in 21a gezeigten TSI-Anlagen-Datenverbindungs-(FDL-)Teilschaltung;
  • 21c ist ein Blockschaltbild der in 21a gezeigten TSI-Frequenzzähler-Teilschaltung;
  • 21d ist ein Blockschaltbild der in 21a gezeigten TSI-Subratensteuerungsteilschaltung;
  • 22 ist ein Zeitablaufdiagramm der Schnittstelle zwischen der TSI und der DAI;
  • 23 ist ein Blockschaltbild der in 6 gezeigten Schnittstelle zwischen Anlagen-Datenverbindung (FDL) und Microcontroller;
  • 24 ist ein Blockschaltbild der in 23 gezeigten TSI-FDL-Steuerungslogik;
  • 25 ist ein Zeitablaufdiagramm des FDL-Schnittstellenzeitverlaufs unter Bezug auf 23 und 24;
  • 26 ist ein Blockschaltbild der DS3-Datenwege für ein Paar von in 5 gezeigten DS3-Schnittstellenmodulen;
  • 27 ist ein Blockschaltbild des DS3-Schutzes des Zugriffssystems einschließlich dem in 5 gezeigten DS3-Überwachungsmodul;
  • 28 ist ein Blockschaltbild des bitweisen Vergleichsteils der in 10a gezeigten DAI-Schaltung;
  • 29 ist ein Blockschaltbild des DS2-Datenwegverzögerung-Anpassungsteils der in 6 gezeigten linearen DS3-Schnittstellenschaltung (LI);
  • 30a und 30b stellen eine T1-Bitfolge vor und nach einem gesteuerten Gleitvorgang dar;
  • 31 ist ein Diagramm eines DS1-Superrahmenformats für die in 1 gezeigte DS1-Ebene;
  • 32 ist ein Systemblockschaltbild des in 4 gezeigten Zugriffssystems, das einen Referenztaktweg enthält; und
  • 33 ist ein Flußdiagramm einer automatischen Suchsequenz für eine Referenzauswahl, die von dem in 32 gezeigten Verwaltungsprozessormodul durchgeführt wird.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • Nun wird Bezug auf die Zeichnungen genommen, wobei sich gleiche Nummern durchweg auf gleiche Teile beziehen.
  • Der Einfachheit halber wird die folgende Beschreibung in den folgenden fünf Hauptabschnitten behandelt: Systemüberblick, die DS3-Abzweig- und Wiederbelegungsschaltung (DAI), die asynchrone Zeitschlitzaustauschschaltung (TSI), der Schutzweg und die relative Synchronisation.
  • I. Systemüberblick
  • Wie in 3 gezeigt, ist das DS3-Signalzugriffs-, Überwachungs- und Testsystem 170, auf das auch als eine integrierte Transportzugriffseinheit (ITAU) Bezug genommen wird, als ein integraler Teil der Glasfaser- und Mikrowellen-Funkübertragungssysteme der regionalen Bell-Betreibergesellschaften (RBOCs) und Fernnetzbetreiber installiert. Die vereinfachte Netzwerkausführung 120 von 2 ist in 3 durch das Hinzufügen des DS3-Signalzugriffssystems 170 an mehreren Beispielpositionen in der Netzwerkausführung 168 verbessert. In der zentralen Vermittlungsstelle 152 werden die DS1-Signale 132 von dem M1/3-Muldem 146 in das DS3-Signal 134 gemultiplext, welches die Eingabe für das Zugriffssystem 170a wird. Das Zugriffssystem 170 kann den Bereich von einem DS3-Signal bis zu maximal 96 DS3-Signale als Eingabe annehmen, wobei die Anzahl der DS3-Ausgangssignale gleich wie die Anzahl der Eingangssignale ist. Tatsächlich ist das Zugriffssystem 170 bidirektional und das Netzwerk selbst ist bidirektional, um Sprach- oder Datenkommunikation in zwei Richtungen zu handhaben.
  • Die Ausgaben des Zugriffssystems 170a einschließlich der Leitung 134' auf DS3-Ebene werden von dem Betreiber A unter Verwendung eines Lichtleiter-Transportmultiplexers 122 in ein Lichtleitersignal auf der Leitung 136 oder alternativ durch andere bekannte Einrichtungen in ein Mikrowellensignal kombiniert, das an die zentrale Vermittlungsstelle 154 gesendet werden soll. In der zentralen Vermittlungsstelle 154 demultiplext zum Beispiel der Betreiber A das Lichtleitersignal 136 über die Demultiplexer 122 in mehrere Signale auf DS3-Ebene, welche als Eingabe für ein anderes Zugriffssystem 170b verwendet werden. Ebenso können der Betreiber B und der Betreiber C Signale auf DS3-Ebene jeweils an die Zugriffssysteme 170c und 170d liefern. Die Ausgaben der drei Zugriffssysteme 170b, 170c und 170d sind in dem Punkt 158 miteinander verbunden. Ein letztes Zugriffssystem könnte, wie in der zentralen Vermittlungsstelle 156 gezeigt, zwischen dem Betreiber C und dem Betreiber D installiert werden.
  • Angeschlossen bei der DS3-Geschwindigkeit ist das Zugriffssystem 170 zur Regeneration von DS3-Daten fähig und liefert einen Eins-zu-eins-Schutz, wobei ein Schutzwegplan verwendet wird, um, wie hier weiter unten gezeigt wird, eine hohe Zuverlässigkeit zu garantieren. Eine Verzögerung durch das Zugriffssystem ist nominell (weniger als 10 Mikrosekunden), so daß das System, wie in 3 gezeigt, mit minimalen Auswirkungen auf die Wegverzögerung von Ende zu Ende an vielen Netzwerkstellen verwendet werden kann.
  • Das Zugriffssystem 170 stellt eine dauernde Leistungsüberwachung des DS3-Kanals 146 und aller eingebetteter DS1-Verbindungen 132 zur Verfügung. Als ein eingebettetes Wartungssystem wird Leistungsinformation, ohne Datenunterbrechungen auszulösen, überwacht und gesammelt. Das Zugriffssystem 170 stellt einen Zugriff auf jeden eingebetteten Kanal in dem DS3-Bitstrom, ohne daß Dienstunterbrechungen auf den anderen Kanälen bewirkt werden, d. h. unterbrechungsfreien Zugriff, zur Verfügung.
  • Das Zugriffssystem 170 unterstützt den gleichzeitigen, unterbrechungsfreien Zugriff auf: mehrere DS1-Signale zum Testen digitaler Dienste mit hoher Kapazität (HICAP oder HCDS); mehrere eingebettete DS0- und Subratenkanäle zum Testen und Messen der Sprachfrequenz (VF), digitaler Datendienste (DD) und Signalisierung; und eine DS1- und DS0-Schnittstelle für Techniker für den Testzugriff auf Primärmultiplexbündel-Subkanäle (TAD) und Zugriff auf Einrichtungsprimärmultiplexbündel (FAD). Subratenkanäle sind Subkanäle des-DS0-DDS-Netzwerks für Datenanwendungen, wie etwa ein Modem. Der Subraten-DS0A kann einen Subkunden haben, während der Subraten-DS0B abhängig von der verwendeten Datenrate mehrere Kunden haben kann.
  • Transportbetreiber, wie etwa die Betreiber 122, 124, 126 und 128 haben die Freiheit, das Zugriffssystem 170 irgendwo in dem Netzwerk zu plazieren. Anwendungen für das Zugriffssystem 170 umfassen den Einsatz an der Grenze zwischen zwei Betreibern, für spezielle Dienste und DDS-Hubs und an zentralen Vermittlungsstellen mit oder ohne Personal oder entfernten zentralen Vermittlungsstellen. Die Schnittstelle des Steuerungs zentrums zu dem Zugriffssystem 170 wird, wie weiter unten erklärt wird, durch Betriebsunterhaltungssystem-Kommunikationsprotokolle nach Industriestandard bereitgestellt. Das Betriebsunterhaltungssystem (OSS) ist auch als Betriebssystem (OS) bekannt.
  • 4 ist ein funktionales Blockschaltbild, das die Architektur des derzeit bevorzugten Zugriffssystems 170 zeigt. Das Zugriffssystem 170 der vorliegenden Erfindung verbindet hintereinander mit nicht weniger als 48 bidirektionalen DS3-Signalen oder 96 unidirektionalen DS3-Signalen, wie etwa zum Beispiel dem DS3-Signal, das über die Leitung 134 eingespeist wird, um zur Verfügung zu stellen: fortlaufende nicht störende Leistungsüberwachung von DS3- und eingebetteten DS1-Kanälen; nicht störende Leistungsüberwachung von DS0 und eingebetteten Kanälen nach Bedarfunterbrechungsfreien Zugriff auf gemultiplexte DS1-, DS0- und Subratenkanäle; störendes oder nicht störendes Testen von DS1-, DS0- und Subratenkanälen; und eine OS-Schnittstelle für Berichtswesen und Steuerung.
  • Im allgemeinen speichert die Leistungsüberwachungsfunktion beachtenswerte Ereignisse und berechnet Statistiken, wie etwa Fehlerraten. Unter anderem umfassen die Parameter und Ereignisse, die von dem Zugriffssystem 170 auf der DS3-Ebene überwacht werden: Rahmenformat, Schrittfehler (BPV) und Signalverlust (LOS). Statistiken der DS3-Ebene, die zum Beispiel den Rahmenformatstatus, die F-Bit-Fehlerzählung und die Rahmenparitätsfehlerzählung umfassen, werden gespeichert und an das OS berichtet. Ebenso werden die Leistungsüberwachung und die Statistiken der DS1-Ebene und die TAD-/FAD-Leistungsüberwachung von dem System 170 in dem Speicher gespeichert.
  • Das Zugriffssystem 170 stellt als Unterstützung für Tests vor dem Diensteinsatz, für die Prüfung oder Abgrenzung von Fehlern und die Prüfung von Reparaturen auch einen unterbrechungsfreien Überwachungs- oder Teilzugriff auf alle DS1-, DS0- und Subratenkanäle zur Verfügung. Ein Überwachungszugriff erlaubt dem System 170 den Kanal, auf den zugegriffen wird, „abzuhören", während er ungestört durch das System läuft. Das Einrichten oder Abbrechen eines Überwachungszugriffs verursacht keine Unterbrechung des Kanals oder anderer Bestandteile des Bitstroms. Ein Teilzugriff unterbricht den normalen Durchgangsweg des Kanals, und die von jeder Richtung empfangenen Daten haben in den abgehenden Übertragungskanälen Daten eingefügt.
  • Schließlich stellt das Zugriffssystem 170 nicht störende Testmöglichkeiten zum Extrahieren von DS1-, DS0- und Subratenkanälen aus empfangenen DS3- und DS1-Bitströmen zur Verfügung, ohne die Übertragung der gleichen Information durch das System zu beeinflussen. Störendes Testen ermöglicht das Schreiben von Informationen in abgehende DS1-, DS0- und Subratenkanäle, die in den DS3-Bitstrom eingebettet sind. Zum Beispiel umfassen störende Tests HCDS- und DDS-Umkonfigurierungsbefehle, Schleifendurchlaufbefehle, Testmuster und Sprachfrequenz-Testklänge und komplexe Wellenformen wie die für P-/AR-Tests erforderlichen.
  • Wieder Bezug nehmend auf 4 wird das auf der Leitung 134 empfangene DS3-Signal durch einen Empfänger oder Regenerator 172, der ein DS3-Signal mit der gleichen digitalen Information ausgibt, dann durch einen Koppler 174 und durch einen Sender oder Regenerator 176 eingespeist. Ein Regelweg-Relais 178, das als geschlossen gezeigt ist, ermöglicht, daß das DS3-Signal von diesem Regelweg über die Ausgangsleitung 134' ausgegeben wird. Gleichzeitig wird das ankommende DS3-Signal durch zwei Regeneratoren 172', 176' eingespeist, aber ein zweites Relais, das als das Schutzwegrelais 178' bezeichnet wird, ist offen und verhindert auf diese Weise, daß dieser Schutzweg sein DS3-Signal in die Ausgangsleitung 134' einspeist. Die Relais 178, 178' werden, wie weiter unten weiter diskutiert wird, zusammenwirkend betrieben, um das Signal nur von einem der beiden Wege an die Ausgangsleitung 134' anzulegen, wobei auf diese Weise eine ausfallsichere Übertragung des DS3-Signals durch das Zugriffssystem 170 bereitgestellt wird.
  • Die Leistungsüberwachungsfunktionen des Zugriffssystems, wie hier weiter oben diskutiert, werden in dem in 4 mit 180 bezeichneten Funktionsblock ausgeführt, welcher das DS3-Signal von dem Regelweg empfängt. Zugriffs- und Testfunktionen werden ausgeführt, indem das DS3-Signal von dem Regelweg in einen DS1-/DS0-Router 182 eingespeist wird, der eingebettete Kanaldaten selektiv zu einer oder mehreren DS1-Testressourcen 184 oder DS0-Testressourcen 186 leitet. Da DS1- und DS0-Testsysteme wohlbekannt sind, wird die Funktion der Testressourcen 184, 186 hier nicht weiter diskutiert. Eine TAD-/FAD-Schnittstellenleitung 188 zum Befördern eines DS1-Signals verbindet auch mit dem Router 182, so daß das Zugriffssystem 170 als eine Ferntesteinheit oder als eine lokale Testeinheit für Bitströme verwendet werden kann, die mit externer Testeinrichtung aus ankommenden DS3-Signalen gedemultiplext werden. Es ist zu beachten, daß Tests, die ein Überschreiben von Bits erfordern, über den Router 182 Daten an den Koppler 174 übermitteln, wobei Bits in dem DS3-Signal selektiv überschrieben werden.
  • Die Leistungsüberwachung, der Zugriff und der Test werden von einer Systemsteuerung 190 über einen HDLC-Bus (High Level Data Link Control) oder eine HDLC-Verbindung 192 gesteuert, die mit der Leistungsüberwachungsvorrichtung 180, dem DS1-/DS0-Router 182 und den DS1- und DS0-Testressourcen 184, 186 verbunden sind. Die Systemsteuerung 190 kommuniziert auch mit einem Benutzerschnittstellen-Teilsystem 194, welches für die Steuerung von entfernten Orten die Kommunikation mit einem (nicht gezeigten) OS über eine Leitung 196 bereitstellt. Die Benutzerschnittstelle decodiert Nachrichten, die in der Transaktionssprache 1 (TL1) gesendet werden, welche im allgemeinen von modernen automatisierten System verwendet wird, oder in Programmdokumentationssystemformaten (PDS). Die Mensch-Maschinen-Sprache (MML) wird verwendet, um Techniker anzubinden. Auf diese Weise kann eine lokale Telefongesellschaft, z. B. Bell South, oder ein Fernnetzbetreiber, z. B. MCI, einen sofortigen Zugriff auf den DS3 und die eingebetteten Kanäle gewinnen, indem er das Zugriffssystem 170 der vorliegenden Erfindung verwendet.
  • 5 ist ein Systemblockschaltbild des derzeit bevorzugten Zugriffssystems 170. Das Zugriffssystem 170 integriert Überwachungs-, Zugriffs- und Testfunktionen in ein System mit drei Hardwareregalen. Ein vollständig konfiguriertes Zugriffssystem 170, das 48 DS3s unterstützt, würde in zwei Ausrüstungsgestellen untergebracht, wobei jedes Gestell 5 Regale tragen würde; ein Verwaltungsregal 200, acht Hochgeschwindigkeits-Schnittstellenregale 202 und ein Testressourcenregal 204. Das Zugriffssystem 170 ist für den Betrieb in einer zentralen Vermittlungsstellenumgebung konstruiert.
  • Das Zugriffssystem 170 ist in der Konstruktion modular, wobei das Netzwerk bei der Expansion unterstützt wird und eine einfache Integration von Hardware- und Softwareleistungsmerkmalen unterstützt wird. Jedes Hardwaremodul enthält einen Prozessorkomplex, der hier weiter unten beschrieben wird, der das Sammeln von Daten, die Steuerung und die Kommunikation mit dem zentralen Verwaltungsprozessor 190 bereitstellt. Die Konstruktion des Zugriffssystems 170 basierte auf der Philosophie, daß das Hinzufügen eines Netzwerkverwaltungselements die Zuverlässigkeit des Netzwerks nicht herabsetzen sollte. Um dieses Ziel zu erreichen, überwacht das Zugriffssystem 170 seine Schaltungs- und Softwarefunktionalität sorgfältig. Das Zugriffssystem 170 ist in einem Ausmaß durch Redundanzen geschützt, welches bewirkt, daß das System Industrieziele für die Netzwerkzuverlässigkeit wesentlich übertrifft. Um die Zuverlässigkeit des Zugriffssystems 170 weiter zu verbessern, ist jeder DS3-Weg durch einen Umgehungszwischenverstärker geschützt, der eine Eins-zu-eins-Redundanz liefert, die automatisch in Betrieb geschaltet wird, wenn der normale Weg durch das Zugriffssystem 170 dabei scheitern sollte, einen von mehreren zwingenden internen Diagnosetests durchzulassen.
  • Verwaltungsregal
  • Wie in 5 gezeigt, enthält das Verwaltungsregal 200 die zentralen Rechenelemente und Speicherressourcen. Dieses Regal stellt auch die Ressourcen für die Kommunikation zwischen Regalen und die Kommunikation mit Versorgungs- und Verwaltungszentren oder Personal bereit. Die interne Kommunikation findet in mehreren seriellen Kommunikationsprotokollen „Electronic Industries Association (EIA) 232" und „EIA 423" statt. Externe Schnittstellenformate umfassen TL1, PDS und MML. Das Verwaltungsregal 200 ist die Quelle von systemerzeugten Vermittlungsstellenalarmen, die hörbare, sichtbare und telemetrische ebenso wie Anzeigen einschließen. Das Verwaltungsregal 200 enthält, wie weiter unten beschrieben, vier Hardwaremodule.
  • Das Verwaltungsprozessormodul 190 ist die zentrale Systemsteuerung. Es sorgt über die HDLC-Verbindung 192 für die Kommunikation zwischen Regalen und über das weiter unten beschriebene Kommunikationsprozessormodul 194 für die Kommunikation mit externen Schnittstellen. Es verwendet serielle Schnittstellen für die interne Systemsteuerung: eine SCSI-Schnittstelle 208 (Small Computer System Interface) zur Steuerung der Peripheriegeräte, wie etwa eines Festplattenlaufwerks (nicht gezeigt), einer VME-Datenbusschnittstelle 210 (Versa Module Eurocard), um mit anderen VME-Standardmodulen zu kommunizieren. Die SCSI-Schnittstelle 208 verbindet das Verwaltungsprozessormodul 190 mit einem peripheren Subsystem 212, und die VME-Schnittstelle verbindet das Modul 190 mit dem Kommunikationsprozessormodul 194 und einem Vermittlungsstellen-Alarmschnittstellenmodul 214.
  • Das periphere Subsystem 212 hat ein 1,44 MB-Diskettenlaufwerk, ein 105 MB-Festplattenlaufwerk, ein optionales 60 MB-Bandlaufwerk und ein peripheres Modul, von denen keines in 5 gezeigt ist. Diese Bestandteile speichern Überwachungsdaten und protokollieren Benutzeraktivitäten.
  • Das Kommunikationsprozessormodul 194 stellt die Kommunikationsschnittstelle 196 zum externen Betriebssystem (OS) oder (nicht gezeigten) Testsystemsteuerungszentren bereit. Schnittstellen sind über TL1 oder PDS. Die elektrischen Protokolle sind serielles „EIA 232" oder „EIA 423". Die Technikerschnittstelle ist MML mit einer benutzerfreundlichen Maske. Andere Kommunikation 196' außerhalb des Systems wird mit TL1 und PDS unter Verwendung serieller elektrischer Schnittstellenprotokolle auf der Basis des CCITT-Standards X.25 (Consultative Committee for International Telephony and Telegraphy) erledigt.
  • Das Vermittlungsstellen-Alarmschnittstellenmodul 214 erzeugt hörbare 216a, sichtbare 216b und telemetrische 216 Alarme für kritische, wichtige und geringfügige Vermittlungsstellenalarme. Es empfängt auch einen (nicht gezeigten) DS1-basierten BITS-Takt (Building Integrated Timing Source), der den Takt und den Rahmen für die interne Synchronisation bereitstellt. Der BITS-Takt ist eine Taktreferenz für eine gesamte zentrale Vermittlungsstelle.
  • Hochgeschwindigkeits-Schnittstellenregal
  • Jedes Hochgeschwindigkeits-Schnittstellenregal 202 unterstützt die Fähigkeit, an bis zu sechs bidirektionale DS3-Signalleitungen 134 anzuschließen. Bis zu acht Regale können vorgesehen werden, um insgesamt 48 DS3s pro System zu unterstützen. Jeder DS3-Weg 134 ist mit einem Eins-zu-eins-Schutz versehen. Eine fortlaufende Leistungsüberwachung von DS3- und DS1-Parametern bei der DS3-Geschwindigkeit, störungsfreier Zugriff auf den DS1- und alle eingebetteten DS0-Kanäle und Abzweig- und Wiederbelegung von DS1- und DS0-Kanälen in einen DS3-Datenstrom werden bereitgestellt. Eine HCDS-Testmöglichkeit für die verfügbaren proprietär formatierten DS1-Daten wird bereitgestellt. Formatierte DS0-Daten können zum Testen über eine PCM-Multiplexleitung 220 zu dem Testressourcenregal 204 transportiert werden. Das Hochgeschwindigkeits-Schnittstellenregal 202 enthält, wie weiter unten beschrieben, vier Hardwaremodule.
  • Ein Satz von DS3-Schnittstellenmodulen (zwei Module sind in 5 gezeigt) 171 und 171' schließen den digitalen DS3-Bitstrom 134 an und stellen Ressourcen bereit, um den DS3 in die einzelnen DS1-, DS0- und Subratenkanäle zu demultiplexen. Die DS3-Schnittstellenmodule 171 und 171' verbinden über die PCM-Multiplexleitung 220 mit einem Regalüberwachungsmodul 232 und einem DS3-Überwachungsmodul 224. Die DS3-Schnittstellenmodule unterstützen die DS3-Regenerationsschaltung mit Abzweigungs- und Wiederbelegungsfähigkeit auf DS1-, DS0- und digitalen Subratenebenen. Vollständige Synchronisierungs- und fortlaufende Leistungsüberwachungsinformationen werden gesammelt und auf DS3- und DS1-Ebene protokolliert. Das Modul 171 enthält DS3-Schutz- und Regenerationsschaltungen, die für einen Eins-zu-eins-Nachbarkartenschutz für den DS3-Bitstrom auf dem benachbarten Modul 171' sorgen.
  • Das Regalüberwachungsmodul 232 verbindet die DS3-Schnittstellenmodule 171 und 171', das DS3-Überwachungsmodul 224 und das DS1-Zugriffs- und Testmodul 184 unter Verwendung der HDLC-Verbindung 192 miteinander. Das Regalüberwachungsmodul 232 dient über die HDLC-Verbindung 192 als die Intraregal-Kommunikationsschnittstelle zu dem Verwaltungsprozessor 190. Das Modul 232 verbindet auch über die PCM-Multiplexleitung 220 mit einem Regalüberwachungsmodul 232' auf dem Testressourcenregal 204. Das Regalüberwachungsmodul 232 sorgt für neue Zeitablaufsteuerungen, Pufferungen und Umwandlungen von Daten- und Steuerungsleitungen von differentiell auf Masse.
  • Das DS3-Überwachungsmodul 224 verbindet jeweils über den Überwachungsbus 226 und 226' mit den DS3-Schnittstellenmodulen 171 und 171'. Das DS3-Überwachungsmodul 224 führt die Fehlerverwaltung auf den DS3-Schnittstellenmodulen 171 und 171' aus, indem es einen bitweisen Vergleich durchführt. Fehlerzustände werden unter Verwendung der HDLC-Verbindung 192 gemeldet.
  • Das DS1-Zugriffs-/Testmodul 184 verbindet über einen Pseudo-DS2-Bus 230 (PDS2) mit den DS3-Schnittstellenmodulen 171 und 171'. Das Modul 184 verbindet über den PDS2-Bus 230 (Verbindung nicht gezeigt) auch mit der DS3-Überwachung 224. Das DS1-Zugriffs-/Testmodul 184 stellt den HCDS-Test für die eingebetteten DS1en zur Verfügung. Dieses Modul unterstützt das gleichzeitige HCDS-Testen von zwei DS1-Kanälen. DS1-Kanäle können zum Testen über einen Pseudo-DS1-Bus 234 (PDS1) an das Testressourcenregal 204 geleitet werden. Es gibt ein DS1-Zugriffs-/Testmodul pro Hochgeschwindigkeits-Schnittstellenregal 202.
  • Testressourcenregal
  • Das Testressourcenregal 204 unterstützt die Testressourcenfunktionalität für DS1 und einen vollständigen Bereich von DS0- und Sub-DS0-Tests. Die TAD- 188 und FAD-Anschlüsse 188' stellen auch Schnittstellen für das Testen von DS1en und DS0en über einen DS1-Zugriff zur Verfügung. Das Testressourcenregal 204 enthält, wie weiter unten beschrieben, vier Module.
  • Ein DS1-Schnittstellenmodul 238 stellt eine Zugriffssystem-Netzwerkschnittstelle mit der DS1-Geschwindigkeit, die entweder als TAD- oder FAD-Anschluß konfiguriert werden kann, zur Verfügung. Als eine TAD-Schnittstelle 188 demultiplext das DS1-Schnittstellenmodul 238 einen ankommenden DS1-Kanal und extrahiert zum Testen ausgewählte DS0-Verbindungen. Als eine FAD-Schnittstelle 188' konfiguriert empfängt, sendet und schleift dieses Modul 238 das intakte DS1-Leistungsmerkmal durch. Leistungsüberwachung und Testzugriffsüberwachung für das HCDS-Testen von DS1en, die über den FAD eingegeben werden, werden ebenfalls bereitgestellt. Das DS1-Schnittstellenmodul 238 verbindet mit den DS1-Zugriffs- und Testmodulen 184 und 184', dem DS0-Zugriffs- und Testmodul 186 und dem Regalüberwachungsmodul 232'.
  • Das DS1-Zugriffs-/Testmodul 184' stellt das HCDS-Testen für die eingebetteten DS1en bereit. Dieses Modul unterstützt das gleichzeitige HCDS-Testen von zwei DS1-Kanälen.
  • Das DS0-Zugriffs-/Testmodul 186 hat eine digitale Signalverarbeitung (DSP) für das DDS- und VF-Testen von DS0- und Subratenkanälen, die in einen DS3- oder DS1-Bitstrom eingebettet sind, eingebaut. Jedes Modul unterstützt bis zu sechs gleichzeitige Tests.
  • Das Regalüberwachungsmodul 232' dient als die Kommunikationsschnittstelle innerhalb des Regals. Es sorgt für Zeitablaufsteuerungen, Pufferungen und Differential-Masse-Umwandlungen von Daten- und Steuerungsleitungen.
  • DS3-Schnittstellenmodul
  • 6 ist das Blockschaltbild für das DS3-Schnittstellenmodul 171, auf das auch als das DS3-Modul Bezug genommen wird, in dem Zugriffssystem 170. Jedes DS3-Modul 171 stellt eine vollständige Empfangs- und Sendeschnittstelle für ein einzelnes DS3-Signal 134 zur Verfügung. Das Zugriffssystem 170 stellt die Kapazität für bis zu 96 DS3-Module bereit, die den Dienst für 48 Durchgangs-DS3s liefern. Ein Eins-zu-eins-Schutzplan ist für jedes DS3-Modul implementiert, welches einen redundanten Weg für das benachbarte DS3-Modul des DS3-Modulpaars 171 und 171' enthält.
  • Das DS3-Modul stellt bei allen Geschwindigkeiten von DS3 bis DS0B eine Abzweigungs- und Wiederbelegungsfähigkeit zur Verfügung. Insbesondere können ohne irgendwelche Einschränkungen für die DS1en oder DS2s, von denen sie kommen, bis zu 4 DS0B-Subratenkanäle oder 24 vollständige DS0-Kanäle wiederbelegt werden. Jede Wiederbelegung ist störungsfrei, so daß, wenn die Wiederbelegung ausgelöst wird, während der Wiederbelegung oder wenn sie beendet wird, keinen anderen Kanäle beeinflußt werden.
  • Das DS3-Modul sorgt auch für die Abzweigung und Wiederbelegung von DS2-Bits. Entweder kann ein ganzer DS2-Bitstrom oder oder jede Teilmenge des Bitstroms, einschließlich einzelner DS1-Kanäle 132, überschrieben werden. Es besteht auch die Fähigkeit, die DS3-Steuerungsbits zu überschreiben. Alle Wiederbelegungen finden bei der DS3-Geschwindigkeit statt, so daß alle Bits, die nicht wiederbelegt werden, einfach unbeeinflußt durch das Modul laufen.
  • Außerdem überwacht das DS3-Modul 171 fortlaufend die Leistung des DS3-Signals 134, aller 7 eingebetteter DS2s und aller 28 eingebetteter DS1en 132. Eine Vielzahl an Rahmenformaten, einschließlich C-Bit-Parität bei der DS3-Geschwindigkeit und Superrahmen (SF), erweiteter Superrahmen (ESF), T1-Datenmultiplexer (T1DM) und SLC-96 bei der DS1-Geschwindigkeit, werden unterstützt.
  • Das DS3-Modul 171 kann in die folgenden Teilsysteme heruntergebrochen werden: eine DAI-Schaltung 250, eine TSI-Schaltung 252, eine FDL-Steuerung 254, eine DS1-Synchronisiereinrichtung 256, ein Schutzteilsystem 258, eine DS2-Steuerung 260 und einen CPU-Komplex 262 zusammen mit seinen Erweiterungen 264. Jedes dieser Teilsysteme ist weiter unten beschrieben. Für einen Überblick aller Subsysteme und Schnittstellen des DS3-Moduls wird auf 6 Bezug genommen.
  • Der DS3-Haupteingang 134 und ein DS3-Schutzeingang 268 treten an einem analogen Schnittstellenblock 270 in das DS3-Modul 170 ein. In dem analogen DS3-Schnittstellenblock 270 sind eine lineare DS3-Hauptschnittstellenschaltung 272 (LI) und eine DS3-Schutz-LI-Schaltung 272'. Die LI-Schaltungen 272 und 272' führen eine Analog-Digital-Umwandlung (TTL-Standardlogikpegel) die für Eingangssignale 134 und 268 und eine Digital-Analog-Pegelumwandlung für die Ausgangssignale 134' und 268' durch.
  • Der analoge DS3-Schnittstellenblock 270 verbindet mit der Schutzsteuerung 258, die weiter mit der Schutzsteuerung auf dem benachbarten Modul 171 verbindet. Der Block 270 hat auf der DS3-Ebene auch eine bidirektionale Verbindung zu der DAI-Schaltung 250.
  • Die DAI-Schaltung 250 verbindet auf der DS1-Ebene bidirektional mit dem DS1-Synchronisiersubsystem 256. Eine Taktquelle 274 für ein Alarmanzeigesignal (AIS) speist die DAI-Schaltung 250. Die DAI-Schaltung 250 hat auch eine bidirektionale Verbindung zu einem Block der DS2-Randlogik 276 innerhalb der DS2-Steuerung 260. Die DS2-Randlogik 276 verbindet bidirektional mit einem 7 × 7-Koppelpunktfeld 278, ebenfalls innerhalb der DS2-Steuerung 260, die weiter mit einem Puffer 280 verbindet. Der Puffer 280 stellt sieben bidirektionale DS2-Verbindungen 282 zur Verfügung, die das DS3-Modul 171 verlassen.
  • Die DS2-Randlogik 276 hat auch eine bidirektionale Verbindung zu der TSI-Schaltung 252, die dann auf einer bidirektionalen DS0-Ebene weiter mit einem Puffer 284 verbindet. Der Puffer 284 verbindet dann mit der bidirektionalen PCM-Multiplexleitung 220. Die TSI-Schaltung 252 hat eine bidirektionale Verbindung zu der FDL-Steuerung 254, die dann weiter bidirektional mit dem Standard-CPU-Komplex 262 verbindet. Die HDLC-Verbindung 192 hat ebenfalls eine bidirektionale Verbindung zu dem Komplex 262. Die CPU-Komplexerweiterungen 264 verknüpfen mit dem Komplex 262, um zusätzliche I-/O-Fähigkeiten bereitzustellen.
  • Die Funktionalität des DS3-Modul-Subsystems wird nun weiter unten beschrieben.
  • DAI-Schaltung
  • Die DAI-Schaltung 250 führt eine fortlaufende Leistungsüberwachung für DS3 ebenso wie für alle eingebetteten DS2s und DS1en durch. Außerdem sorgt die DAI über eine PDS2- Schnittstelle zu der DS2-Steuerung 260 für die Abzweigung und Wiederbelegung jedes DS2-Bits. Die DAI 250 ermöglicht auch die Abzweigung und Wiederbelegung jedes DS3-Steuerungsbits. Eine zweite DS3-Schnittstelle ist zusammen mit einem konfigurierbaren Bit für die Bitvergleichsschaltung, die weiter unten diskutiert wird, vorgesehen, was die Prüfung des richtigen DS3-Signalflusses ermöglicht. Auf der DS3-Ebene unterstützt die DAI 250 sowohl asynchrone Muldem-DS1-/DS3-(M13) als auch C-Bit-Paritätsrahmenformate, die weiter unten diskutiert werden. Eine detailliertere Beschreibung der DAI 250 wird weiter unten unter der Hauptüberschrift „Die DS3-Abzweigungs- und Wiederbelegungsschaltung (DAI)" bereitgestellt.
  • Asynchrone TSI-Schaltung
  • Die Hauptfunktionen der asynchronen TSI-Schaltung 252 sind, DS1-Signale zu multiplexen/demultiplexen und das Schalten und Routen von asynchronen DS0-Signalen durchzuführen. Die TSI 252 unterstützt die Abzweigung und Wiederbelegung von bis zu 24 DS0-Kanälen. Andere Funktionen der TSI 252 umfassen einen Frequenzzähler, eine DS0B-Subratensteuerung (4 DS0B-Kanäle), PDS2-Überschreibsteuerung für DS0s und eine Anlagendatenverbindungsteuerung (FDL) für ESF-formatierte DS1en. Die TSI 252 stellt auch eine Unterstützung für Ersatz-DDS-Kanäle bereit, indem sie die „Bit 8"-Abzweigung und Wiederbelegung auf bis zu 24 DS0s erlaubt. Eine detailliertere Beschreibung der TSI 252 wird weiter unten unter der Hauptüberschrift „Die asynchrone Zeitschlitzaustauschschaltung (TSI)" bereitgestellt.
  • Anlagendatenverbindungs-Subsystem (FDL)
  • Das DS3-Modul 171 liefert über eine dedizierte Schaltung auf der TSI 252, die in Verbindung mit einem externen Microcontroller (Siehe 23) arbeitet, eine FDL-Unterstützung. Die FDL ist ein 4 kBit/s-Datenstrom, der in ESF-formatierte DS1-Signale eingebettet ist.
  • Die TSI 252 extrahiert fortlaufend FDL-Bits aus jeder der 28 DS1en und speichert sie in einem internen Puffer. Der Puffer kann für jede DS1 bis zu sieben FDL-Bits halten. Um ei nen Pufferüberlauf zu verhindern, muß der FDL-Microcontroller (μC) 254 die TSI mit einer derartigen Frequenz abfragen, daß zwischen Abfragezyklen ein Maximum von sieben FDL-Bits gespeichert wird. Dies kann unter Verwendung eines Abfragezyklus von 1,7 ms erledigt werden, weil eine schnelle DS1 im ungünstigsten Fall in 1,7498 ms sieben FDL-Bits erzeugt.
  • Der FDL-μC 254 ist ein Industriestandard 8052 und läuft mit 20 MHz. Der 8052 hat 8 kByte ROM, 256 Byte RAM, einen Taktoszillator, 3 Zeitzähler, eine Unterbrechungssteuerung und einen seriellen 1,66 MBit/s-Anschluß. Um die Datenübertragung von der TSI zu dem FDL-μC 254 zu beginnen, bringt die FDL-μC ein FDLDIR-Signal hervor und wartet ein Minimum von 2 μs. Dies bewirkt, daß die TSI 252 die gespeicherten FDL-Bits von dem Onlinepuffer zum Ausgangspuffer bewegt. Um die Daten aus dem Ausgangspuffer der TSI 252 zu extrahieren, führt der FDL-μC 254 28 aufeinanderfolgende Byte-Leseoperationen aus dem seriellen 8052-Anschluß durch. Jedes Byte entspricht einem DS1-Kanal, der mit #1 beginnt und mit #28 endet.
  • Da alle FDL-Kanäle mit ein wenig unterschiedlichen Geschwindigkeiten laufen können, können die 28 FDL-Bytes nicht die gleiche Anzahl von gütigen FDL-Bits haben. Um die Anzahl der in jedem Byte enthaltenen gültigen FDL-Bits zu bestimmen, beginnt der FDL-μC mit dem niederwertigsten Bit und sucht die erste Bitposition, die eine null enthält. Alle restlichen Bits in dem Byte sind gültig. Wenn es zum Beispiel sieben gültige Datenbits gibt, dann ist das niederwertigste Bit (lsb) null, und die restlichen sieben Bits werden als gültige FDL-Datenbits interpretiert. Wenn das niederwertigste Bit eine eins ist und das nächste Bit eine null ist, dann gibt es sechs gültige FDL-Bits.
  • Der FDL-μC 254 interpretiert jeden 4 kBit/s-FDL-Bitstrom, den er von der TSI 252 empfängt, sowohl für geplante als auch für ungeplante Leistungsnachrichten. Für geplante Leistungsmeldungsnachrichten, die jede Sekunde stattfinden, extrahiert der FDL-μC 254 die sechzehn Informationsbits (zwei Byte), die zu der aktuellen Sekunde (t0) gehören. Die anderen dreizehn Byte der Nachricht werden verworfen. Für ungeplante Nachrichten wird nur ein gelber Alarm erkannt, alle anderen Nachrichten werden verworfen.
  • Alle zehn ms liest der DS3-Modul-68000-Prozessor (erhältlich von Motorola) innerhalb des CPU-Standardkomplexes 262 eine Sechzehnbitwort aus dem FDL-μC 254. Die Sechzehnbitwörter enthalten die extrahierten FDL-Nachrichten zusammen mit Headerinformation, um den DS1-Kanal, den Nachrichtentyp (geplant/ungeplant) und den internen 8052-Pufferstatus zu identifizieren. Der 68000 kann für zukünftige Anwendungen, die Konfigurationsdaten erfordern, auch Achtbitwerte in den FDL-μC 254 schreiben. Die Schnittstelle zwischen dem 68000 und dem 8052 ist mit zwei 8-Bit-Dreizustandspuffern und einem 8-Bit-Register implementiert.
  • Der 68000 innerhalb des CPU-Standardkomplexes 262 kann den FDL-μC 254 unter der Programmsteuerung zurücksetzen, und ein Zeitüberwachungstaktsignal mit niedriger Geschwindigkeit wird von dem μC an den 68000 gesendet, um eine Anzeige für einen gesunden Zustand zu liefern.
  • DS1-Synchronisier-Subsystem
  • Das DS3-Modul 171 stellt die Unterstützung zur Synchronisation auf allen DS1en in SF-, ESF-, T1DM- oder SLC-Formaten bereit. Die Synchronisation auf der DS1-Ebene wird von einem externen Microcontroller innerhalb des DS1-Synchronisier-Subsystems 256 durchgeführt, welches in Verbindung mit der DAI arbeitet. Die Synchronisiervorrichtung μC ist der 8052 (gleich wie FDL-μC 254), der mit 16 MHz läuft.
  • Das DS1-Synchronisier-Subsystem 256 arbeitet gleichzeitig auf einem DS1-Signal. Der ganze DS1-Datenstrom (bis zu 72 Rahmen) wird von der DAI 250 auf einen externen 16 K × 1-RAM geladen. Der Synchronisier-μC untersucht dann den RAM, um zu bestimmen, wo das Synchronisiermuster ist. Der Synchronisier-μC speist dann einen Versatz in die DAI ein, um anzuzeigen, wo das Synchronisiermuster gefunden wurde. Der RAM-Adreßgenerator der DAI umfaßt einen 18-Bit-Zähler, der zusammen mit etwas Randlo gik in einer kleinen löschbaren programmierbaren logischen Vorrichtung (EPLD), einem Intel 5C60/Altera EP 600, implementiert ist.
  • DS2-Steuerungssubsystem
  • Das DS2-Steuerungssubsystem 260 umfaßt die Schaltung, welche die Signale auf DS2-Ebene verarbeitet, die zwischen der DAI 250, der TSI 252 und der Rückwandleiterplatte fließen.
  • Die Schnittstelle zwischen der DAI 250 und der TSI 252 umfaßt Bündel von Pseudo-DS2-Signalen (PDS2). „Pseudo" bezieht sich auf die Tatsache, daß die Signale mit der DS2-Geschwindigkeit laufen, der Takt aber für Nicht-DS1-Datenbits Lücken enthält, und die ganze DS1-Synchronisierungsinformation geliefert wird. Die sieben Bündel stellen die sieben DS2s dar, die in dem DS3 eingebettet sind. Die DAI 250 speist den invertierten DS2-Datenstrom direkt in die TSI 252 ein. Die DAI 250 sendet zusammen mit einem Zyklus-„Block"-Signal auch den DS2-Takt aus, um anzuzeigen, wo die DS2-Overheadbits angeordnet sind. Eine externe Schaltung ist vorgesehen, um den Takt mit dem Blocksignal auszuschneiden, wodurch ein DS2-Lückentakt an die TSI 252 geliefert wird. Die DAI 250 liefert auch Signale, die verwendet werden, um DS1-Datenbits und Synchronisierbits in dem DS2-Datenstrom ausfindig zu machen. Ein Zweibitwert wird von der DAI 250 in die TSI 252 eingespeist, um anzuzeigen, zu welcher DS1 das aktuelle Bit auf der DS2-Datenleitung gehört. Ein DS1-Multirahmensignal wird ebenfalls an die TSI geliefert, um anzuzeigen, wann das erste F-Bit eines DS1-Multirahmens gerade auf der DS2-Datenleitung aktiv ist.
  • Die TSI 252 sendet invertierte Daten mit der DS2-Geschwindigkeit zusammen mit einem Überschreibsignal, das der DAI 250 anzeigt, welche der von der TSI 252 kommenden Bits auf dem abgehenden DS3-Datenstrom überschrieben werden sollten, zurück zu der DAI 250. Die Ausgangsdaten und Überschreibsignale der TSI 252 werden von der externen Schaltungsanordnung verarbeitet, so daß sie während DS2-Overheadbits deaktiviert werden können, bevor sie auf die DAI 250 gesendet werden.
  • Ein Kopplungspunktvermittlungsfeld 278 ist als die Schnittstelle zwischen der DAI 250 und den DS2-Verbindungen 282 auf der Rückwandleiterplatte vorgesehen. Auf diese Weise kann jedes der sieben DS2-Signale von der DAI 250 mit jeder der sieben DS2-Verbindungen 282 auf der Rückwandleiterplatte verbunden werden. Die fünf Signale, die mit jeder der sieben DS2s verknüpft sind, erfordern 7 × 7-Koppelpunktfelder 278, um die Vermittlungsfunktion bereitzustellen. Alle fünf Koppelpunktfelder 278 sind mit den gleichen aktivierten Koppelpunkten konfiguriert, weil die Signalbündel für den spezifizierten DS2 immer gemeinsam geroutet werden.
  • Nachdem sie das Koppelpunktfeld 278 passiert haben, werden die von der DAI 250 kommenden DS2-Daten durch invertierende Puffer 280 und auf die Rückwandleiterplatte hinaus geführt. Sowohl der DS2-Takt als auch die Rahmensignale, die von der DAI 250 kommen, werden durch 7 × 7-Koppelpunktfelder 278 gesendet und durch (nicht gezeigte) nicht invertierende Puffer 280' hinaus zu der Rückwandleiterplatte geleitet.
  • Die von der Rückwandleiterplatte kommenden DS2-Daten werden invertiert und durch ein 7 × 7-Koppelpunktfeld 278 gesendet, bevor sie mit den von der TSI 252 kommenden Daten „geodert" und weiter zu der DAI 250 gesendet werden. Das von der Rückwandleiterpaltte kommende begleitende DS2-Überschreibsignal wird ebenfalls durch ein 7 × 7-Koppelpunktfeld 278 gesendet, bevor es mit dem von der TSI 252 kommenden Überschreibsignal „geodert" und weiter zu der DAI 250 gesendet wird.
  • Die Koppelpunktfelder 278 sind mit analogen 8 × 8-Vermittlungsvorrichtungen (Mitel MT8809) implementiert, die für die Handhabung digitaler Signale konstruiert sind. Da die DS2-Signale in Siebenergruppen angeordnet sind, wird tatsächlich nur der 7 × 7-Teil der Vorrichtungen benutzt.
  • DS3-Schutzsubsystem
  • Das Zugriffssystem 170 stellt ein Eins-zu-eins-Schutzsystem bereit. Jeder DS3-Hauptweg 134 hat einen ihm zugeordneten Schutzweg 268 auf dem benachbarten DS3-Modul. Fehlerbedingungen auf dem Hauptweg 134 bewirken, daß das DS3-Signal auf den Schutzweg 268 geschaltet wird. Wenn die Fehlerbedingung beseitigt wird, wird das Signal zurück auf den Hauptweg 134 geschaltet.
  • Mehrere Bedingungen können eine Umschaltung auf den Schutzweg bewirken. Wenn es einen Leistungsverlust gibt oder der Ausgang der DS3-LI-Schaltung 272 keine Aktivität aufweist, wird unter der Hardwaresteuerung durch die Schutzsteuerung 258 eine Umschaltung auf den Schutzweg 268 durchgeführt. Wenn der Zeitparameter der Zeitsteuerung des 68000-CPU-Komplexes abläuft, erzwingt dies ebenfalls eine Umschaltung auf den Schutzweg. Außerdem kann die CPU unter der Softwaresteuerung eine Schutzumschaltung erzwingen. Die CPU hat auch die Fähigkeit, eine Schutzumschaltung von dem Hauptweg auf die benachbarte Baugruppe zu erzwingen. Wenn eine der Bedingungen, welche das Stattfinden der Schutzschaltung verursachte, beseitigt wird, dann wird das DS3-Signal wieder durch den Hauptweg 134 geleitet.
  • Es gibt mehrere Statussignale, die für die CPU verfügbar sind, um ihr zu helfen, zu bestimmen, wann eine softwaregesteuerte Schutzumschaltung ausgelöst werden soll. Diese Signale umfassen: Verlust der Aktivität auf dem Hauptweg, Verlust der Aktivität auf dem Schutzweg für benachbarten DS3, Signalverlust auf dem Hauptweg, Signalverlust auf dem Schutzweg für das benachbarte DS3-Signal und Signalverlust auf dem Hauptweg für die benachbarte Baugruppe.
  • Wenn eine Schutzumschaltung ausgelöst wird, werden die Signale so zeitgesteuert, daß Ereignisse in der folgenden Reihenfolge stattfinden:
    • 1. Schließen des Schutzweg-Relais
    • 2. Verzögerung von 15 ms
    • 3. Gleichzeitig Aktivieren der Schutzweg-DS3-LI 272' und Deaktivieren der Hauptweg-DS3-LI 272
    • 4. Öffnen des Hauptweg-Relais
  • Wenn das DS3-Signal zurück auf den Hauptweg geschaltet wird, finden die Ereignisse in der folgenden Reihenfolge statt:
    • 1. Schließen des Hauptweg-Relais
    • 2. Verzögerung von 15 ms
    • 3. Gleichzeitig Deaktivieren der Schutzweg-DS3-LI 272' und Aktivieren der Hauptweg-DS3-LI 272
    • 4. Öffnen des Schutzweg-Relais
  • Wenn einmal eine Schutzumschaltung ausgelöst wird, muß die CPU erzwingen, daß der Ausgang der Hauptweg-LI 272 freigegeben ist, so daß der Aktivitätsdetektor die Funktion wieder aufnehmen kann und die Rückkehr zu dem Hauptweg 134 ermöglichen kann, wenn die Aktivität wieder festgestellt wird. Wenn an dem Hauptweg-LI-Ausgang wieder Aktivität festgestellt wird, muß die CPU die Steuerung der Hauptweg-LI-Ausgangsfreigabe aufgeben (dies wird dazu führen, daß der LI-Ausgang deaktiviert ist). Damit der Aktivitätsdetektor nicht sofort einen Aktivitätsverlust markiert und um das Zurückschalten auf den Hauptweg 134 zu verhindern, muß es eine minimale Verzögerung von 30 ms in seiner Erkennungszeit für den Aktivitätsverlust geben. Dies ermöglicht genug Zeit, damit die Hauptweg-LI 272 aktiviert wird (15 ms nach Beginn des Zurückschaltens auf den Hauptweg). Damit eine Schutzumschaltung nicht sofort wieder ausgelöst wird, muß der Aktivitätsdetektor eine maximale Verzögerung von 5 ms haben, bevor das Vorliegen von Aktivität erklärt wird. Eine detailliertere Beschreibung des Schutzwegs wird weiter unten unter der Hauptüberschrift „Der Schutzweg" bereitgestellt.
  • DS3-Wegverzögerungseinstellung
  • Das DS3-Signal in dem Zugriffssystem 170 geht durch die DS3-LI 272 und die DAI 250. In dem Schutzschaltungssystem gibt es zwei parallele Wege, die von dem DS3-Signal genommen werden: den Hauptweg 134 und den Schutzweg 268. Ein Fehler auf einem Weg führt dazu, daß der DS3 über den anderen Weg geleitet wird.
  • Um stromabwärts Unterbrechungen des Netzwerks zu minimieren, stellt das Zugriffssystem 170 beim Umschalten zwischen den beiden DS3-Wegen eine störungsfreie Schaltungsfähigkeit zur Verfügung. Normale Fertigungstoleranzen führen zu möglichen Verzögerungsdifferenzen zwischen den Haupt- und den Schutzwegen, welche kein störungsfreies Schalten erlauben würden. Um dieses Problem zu beheben, wird die Verzögerung durch alle DS3- Wege auf eine absolute Referenz eingestellt, bevor die Module in Dienst genommen werden.
  • Eine Verzögerungseinstellungsschaltung 1120, die ein Teil der bevorzugten DS3-LI 272 und 272' ist, ist in 29 gezeigt. Die Schaltung 1120 enthält einen dynamischen Achtbitspeicher 1122 (eine First In, First Out oder FIFO-Struktur) in der Senderichtung. DS3-Eingangsdaten werden in dem dynamischen Speicher 1122 unter Verwendung eines wiederhergestellten Datentakts 1124 getaktet. Der wiederhergestellte Datentakt 1124 wird durch eine Signalverarbeitungsschaltung, die Stromimpulse erzeugt, die zu einem offenen 44,736 MHz-LC-Schwingkreis in einem anderen Teil der DS3-LI-Schaltung (nicht gezeigt) führen, aus dem DS3-Eingangsdatenstrom extrahiert. Ein offener Schwingkreis hat eine Induktivität und eine Kapazität und ist fähig, elektrische Energie über ein Band von Frequenzen zu speichern, die fortlaufend um eine einzige Frequenz, bei der die Schaltung als resonant oder abgestimmt gilt, verteilt sind. DS3-Ausgangsdaten werden unter Verwendung eines Ausgangstakts, der von einem spannungsgesteuerten Kristalloszillator (VCXO) 1126 erzeugt wird, ausgetaktet.
  • Die Frequenz des VCXO 1126 wird automatisch eingestellt, bis sie mit der Frequenz der ankommenden Daten abgestimmt ist, die eine Schwankung von +/– 20 ppm hat. Die automatische Frequenzeinstellung wird unter Verwendung eines Phasenvergleichers 1128 implementiert, der den Zustand des dynamischen Speichers 1122 und eines Schleifenverstärkers 1130 überwacht. Die Zustandssignale umfassen: dynamischer Speicher weniger als halb voll, dynamischer Speicher mehr als halb voll, dynamischer Speicher liest aus dem letzten Bit und dynamischer Speicher liest aus dem ersten Bit.
  • Der Phasenvergleicher 1128, der Schleifenverstärker 1130 und der VCXO 1126 werden zusammen als eine Phasenregelschleifenschaltung verwendet. Die Ausgabe des Phasenvergleichers 1128 ist ein geglättetes analoges Verzögerungsfehlersignal, das mit dem Schleifenverstärker verbunden 1130 ist. Die Ausgabe des Schleifenverstärkers ist ein Gleichstrom-Steuerungssignal, das unmittelbare Frequenz- und Phaseninforma tion an den VCXO 1126 liefert. Der Phasenvergleicher 1128 und der Schleifenverstärker 1130 stellen die Frequenz des VCXO 1126 derart ein, daß der dynamische Speicher 1122 nominell in der halb vollen Position bleibt. Außerdem wird die Phase des VCXO-Takts 1126 manuell eingestellt, bis die Verzögerung durch den ganzen DS3-Weg exakt 980 +/– 1 Nanosekunde ist. Die VCXO-Versatz-Phaseneinstellung wird von einem Potentiometer 1132 gesteuert, welches zum Zeitpunkt, wenn das DS3-Modul 171 hergestellt wird, manuell eingestellt wird, um sicherzustellen, daß die DS3-Eingangs-Ausgangsverzögerung etwa gleich der nominellen Anzahl von Bits ist, die in dem dynamischen Speicher erwünscht sind. Ein störungsfreier Schutz wird sichergestellt, indem alle DS3-Module 171 auf diese Weise eingestellt werden.
  • 68000-CPU-Komplex
  • Nun wieder Bezug nehmend auf 6 umfaßt der CPU-Komplex auf dem DS3-Modul den „CPU-Standardkomplex" 262 zusammen mit einigen zusätzlichen Schaltungen 264, die für Funktionen benötigt werden, die speziell für das DS3-Modul sind.
  • Der „CPU-Standardkomplex" 262, der in vollem Umfang auf dem DS3-Modul enthalten ist, enthält folgendes:
    • 1. 68HC000-Mikroprozessor mit Taktgenerator
    • 2. Elektrisch programmierbarer 128 kB-Nur-Lese-Speicher (EPROM)
    • 3. 256 kB Flash-Speicher
    • 4. Pseudostatischer 256 kB-RAM mit automatischer Aktualisierung
    • 5. Elektrisch löschbarer 2 kB-PROM (EEPROM)
    • 6. Wartezustandsgenerator/Busfehlergenerator
    • 7. Unterbrechungssteuerung
    • 8. Leistung auf der Rücksetzschaltung
    • 9. Zeitüberwachungszeitparameter
    • 10. Serielle HDLC-Verbindungssteuerung
    • 11. Multifunktions-I-/O-Anschluß:
    • – 4 Zähler
    • – universeller asynchroner Empfänger-Sender (UART)
    • – 8 Bit-I-/O-Anschluß
  • Es gibt vier lichtemittierende Dioden (LEDs) auf dem DS3-Modul, um die folgenden Zustände anzuzeigen:
    • 1. Ausfall der Einheit (rot)
    • 2. CPU im Betrieb (grün)
    • 3. DS3-Hauptweg online (grün)
    • 4. DS3-Schutzweg online (gelb)
  • CPU-Komplexerweiterungen
  • Das DS3-Modul erfordert zusätzliche I-/O-Fähigkeiten über die von dem CPU-Standardkomplex gelieferten hinaus. Diese zusätzlichen Fähigkeiten werden von den CPU-Komplexerweiterungen 264 bereitgestellt. Es stehen in dem CPU-Standardkomplex 262 fünf I-/O-Leitungen zur Verfügung; es werden jedoch zusätzliche I/O-Leitungen für den Synchronisier-Microcontroller (1 Status, 3 Steuerung), den FDL-Microcontroller 254 (4 Status, 1 Steuerung), die DAI 250 (2 Status), die DS3-LI-Schutzschaltung (13 Status, 11 Steuerung), die DS2-Verbindungs-Dreizustandsfreigeber (7 Steuerung) und die zwei zusätzlichen LEDs benötigt. Es gibt keine weiteren Chipauswahlanforderungen über diejenigen hinaus, die von dem CPU-Standardkomplex 262 geliefert werden.
  • Um Pins zu sparen, benötigt die DAI 250 einen gemultiplexten Adreß-/Datenbus. Eine Schaltungsanordnung wird vorgesehen, um die unteren acht Bits der 68000-Adresse und der Batenbusse zusammen zu multiplexen, bevor sie in die DAI 250 eingespeist werden.
  • DS3-Modulschnittstellen
  • Alle Schnittstellen zwischen dem DS3-Modul 171 und dem Rest des Zugriffssystems 170 werden über einen 140-Pinkantenstecker geroutet. Die Hauptschnittstellen umfassen: die DS3-Schnittstelle 134, Die PCM-Multiplexleitungsschnittstelle 220, sieben DS2-Schnittstellen 282 und die HDLC-Schnittstelle 192. Es gibt mehrere zusätzliche Schnittstellen, die hier weiter unten auch beschrieben werden.
  • Analoge DS3-Schnittstellen
  • Es gibt zwei Wege für DS3-Signale, die durch das DS3-Modul laufen: den Hauptweg 134 und den Schutzweg 268. Volle Leistungsüberwachungs- und Abzweigungs- und Wiederbelegungsmöglichkeiten bestehen für den DS3-Hauptweg 134, während der Schutzweg 268 im wesentlichen als ein Zwischenverstärker mit eingefügter Verzögerung funktioniert, um dem Hauptweg zu entsprechen.
  • Es gibt drei Arten von analogen DS3-Schnittstellen auf dem DS3-Modul: Leitungsempfänger, Leitungssender und Überwachungsausgänge. Die Leitungsempfänger nehmen die Eingabe von der DS3-Leitung 134 und wandeln sie in ein digitales TTL-Pegelsignal plus Takt um. Die Leitungssender nehmen das TTL-Signal plus Takt und wandeln es in ein analoges bipolares DS3-Signal 134' um. Die Überwachungsausgaben sind ähnlich den Senderausgaben und werden über die Rückwandleiterplatte an die Überwachungskarte gesendet.
  • PCM-Multiplexleitungsschnittstelle
  • Die PCM-Multiplexleitung 220 stellt den Mechanismus für das Routen von DS0s durch das Zugriffssystem 170 zur Verfügung. Mit 128 Zeitschlitzen unterstützt die PCM-Multiplexleitung 220 die Übertragung von bis zu 128 bidirektionalen asynchronen DS0-Kanälen. Die PCM-Multiplexleitung 220 ist einer Master-Slave-Weise eingerichtet, wobei Master, wie das DS3-Modul 171 auf vier Tx-Leitungen, von denen jede 32 Zeitschlitze unterstützt, senden und von vier Rx-Leitungen, von denen jede 32 Zeitschlitze unterstützt, empfangen.
  • Der Master steuert auch eine zusätzliche Übertragungszustandsleitung, die anzeigt, ob der zugehörige Zeitschlitz in dem aktuellen Rahmen gültige Daten oder Stopfdaten enthält oder nicht. Stopfdaten und Bitstopfen werden hier weiter unten beschrieben. PCM-Multiplexleitungs-Slavevorrichtungen, wie etwa das DSP-Modul, empfangen von den Tx-Leitungen und senden auf die RX-Leitungen, während die Übertragungszustandsleitung überwacht wird, um den DS0-Zeitverlauf zu extrahieren.
  • Die Entscheidungen der PCM-Multiplexleitung 220 werden durch Software über die richtige Zuweisung von Zeitschlitzen an die verschiedenen Master- und Slavevorrichtungen in dem System gesteuert. Ein einzelnes Takt- und Rahmensynchronisationssignal werden für die Synchronisation an alle Vorrichtungen auf der PCM-Multiplexleitung 220 zugeführt.
  • Im Normalbetrieb steuert während jedes gegebenen Zeitschlitzes nur eine Vorrichtung die PCM-Multiplexleitung 220. Aufgrund von Taktverschiebung und Differenzen zwischen Steuerungs- und Empfängerpufferverzögerungen kann jedoch für kurze Zeitspannen (~ 50 ns) in der Nähe der Zeitschlitzübergänge eine Buskonkurrenz vorliegen. Um dieses Konkurrenzthema zu lösen, werden offene Kollektorsteuerungen (wie etwa 74ALS1005/74ALS1035) verwendet, um auf der PCM-Multiplexleitung 220 zu senden. Mit offenen Kollektorpuffern ist Konkurrenz kein Problem, da die Puffer den Strom in den logischen „0"-Zustand senken und im logischen „1"-Zustand inaktiv sind. In einem Fall, in dem ein oder mehrere Steuerungen gleichzeitig aktiv sind, versuchen sie alle, die Leitung auf den gleichen logischen „0"-Pegel zu bringen, wobei keine Rücksteuerung stattfindet. Zentralisierte Pull-up-Widerstände auf der PCM-Multiplexleitung 220 sorgen standardmäßig für logische „1"-Pegel auf inaktiven Leitungen.
  • Das DS3-Modul 171 gibt auch fünf Sendefreigabesignale, eins für jede der vier Tx-Leitungen und eins für die Übertragungszustandsleitung, aus. Diese Signale zeigen an, wenn dieses bestimmte DS3-Modul 171 die zugehörige Leitung auf der PCM-Multiplexleitung 220 steuert.
  • 7 ist ein Betriebsflußdiagramm für das derzeit bevorzugte Zugriffssystem 170. Ein erster Teil der Systemsoftware ist nachrichtengesteuert und wartet so im Zustand 350 auf eine TL1-Nachricht am Kommunikationsprozessor 194 (5). Die Nachricht von dem OS (nicht gezeigt), die über die OS-Verbindung 196 gesendet wird, enthält eine Befehlsfunktion und eine Zugriffsidentifikation (AID), die im Zustand 352 validiert werden. Fortschreitend zum Zustand 352 wird die Befehlsfunktion daraufhin geprüft, ob ein Testbefehl angefordert wurde und falls ja, wird im Zustand 356 eine Entscheidung getroffen, ob der Test ein Test auf DS1- oder DS0-Ebene ist. Wenn ein Test auf DS1-Ebene angefordert wurde, wird die Testinformation an den Verwaltungsprozessor 190 weitergeleitet, der seinerseits über den HDLC-Bus 192 mit einer der DS3-Schnittstellen 171 und einer der DS1-Testressourcen 184 kommuniziert, um das Routen und die Ressourcen zuzuweisen (Zustände 358 und 360).
  • Nun ist das Zugriffssystem 170 bereit, den DS1-Test zu beginnen. Fortschreitend zu den Zuständen 362 und 364 sendet das Zugriffssystem 170 ein Freigabebyte und ein Sicherheitsbyte an die DAI-Schaltung 250, um den angeforderten DS1-Kanal aus dem von der Eingangsleitung 134 empfangenen DS3-Bitstrom zu demultiplexen. Der angeforderte DS1-Kanal wird über den Pseudo-DS1-Bus 234 zu der zugewiesenen DS1-Testressource (A-/T-Modul) 184 weitergeleitet, wo im Zustand 366 der Test durchgeführt wird. Weiter zum Zustand 368 vorrückend werden die Testergebnisse über den HDLC-Bus 192 an den Verwaltungsprozessor 190 gesendet, wo die Testergebnisse auf einer Platte in dem peripheren Subsystem 212 gespeichert werden, und im Zustand 370 wird von dem Zugriffssystem 170 eine Ausgangsnachricht, welche die Testergebnisse enthält, erzeugt.
  • Eine Abschlußfolge von Zuständen ist notwendig, um die Testergebnisse zurück zum OS weiterzuleiten. Der Verwaltungsprozessor 190 kommuniziert die unformatierte Ausgangsnachricht an den Kommunikationsprozessor 194, wo die Nachricht im TL1-Format plaziert wird (Zustand 372). Die Nachricht wird dann in die Ausgabewarteschlange eingereiht (Zustand 374), und schließlich wird sie im Zustand 376 über die OS-Verbindung 196 an das OS gesendet. Das Zugriffssystem 170 kehrt dann in den Zustand 376 zurück, um auf eine andere Befehlsnachricht zu warten.
  • Ein anderer Zweig des Flusses tritt auf, wenn die Entscheidung im Zustand 356 ist, daß die Befehlsfunktion einen Test auf DS0-Ebene anfordert. In den Zuständen 377 und 378 werden die PCM-Multiplexleitungsschlitze und DS0-Multiplexer-/Demultiplexerverbindungen durch Befehle zugewiesen, die von dem Verwaltungsprozessor 190 auf der DS3-Schnittstelle 171 an die TSI-Schaltung 252 gesendet werden. Sich zum Zustand 379 be wegend weist der Verwaltungsprozessor 190 die DS0-Subraten-Synchronisiervorrichtung in der TSI-Schaltung 252 (Zustand 380) zu, wenn ein DDS-Subratentest angefordert wurde. Dann werden die Zustände 381–386 ähnlich den Zuständen 362–370 ausgeführt, abgesehen davon, daß im Zustand 383 die DS0-Wiederbelegung in der TSI 252 freigegeben sein muß und die DS0-Testressource 186 den DS0-Kanal über die PCM-Multiplexleitung 220 empfängt. Von dem Zustand 372 werden die Ergebnisse des DS0-Tests in der gleichen Weise wie die DS1-Testergebnisse an das OS weitergeleitet.
  • In der Diskussion zum Entscheidungszustand 354 von 7 zurückkehrend bewegt sich der Kommunikationsprozessor 194, wenn die Befehlsfunktion kein Testbefehl ist, zum Zustand 387, um zu testen, ob der Befehl eine Leistungsüberwachungs-(PM-)Datenabfrage anfordert. PM-Daten werden auf einer kontinuierlichen Basis für das DS3-Signal ebenso wie alle eingebetteten DS2- und DS1-Kanäle sichergestellt. Wenn der Befehl kein PM-Befehl ist, dann werden andere Befehle geprüft und entsprechend verarbeitet (nicht gezeigt). Angenommen, daß der von dem OS empfangene Befehl zum Abfragen von PM-Statistiken ist, wird im Zustand 388 ein Test durchgeführt, um zu bestimmen, ob aktuelle oder vergangene Statistiken angefordert wurden.
  • Eine Anforderung nach aktuellen PM-Statistiken wird durch eine Anfrage von dem Verwaltungsprozessor 190 an die DS3-Schnittstelle 171 abgewickelt. Die DS3-Schnittstelle 171 empfängt dann aktuelle PM-Statistiken vom Speicher und leitet sie zurück an den Prozessor 190 (Zustand 389), wo, wie vorher vom Zustand 372 weitergehend, eine aktuelle PM-Statistiken enthaltende Ausgangsnachricht aufgebaut (Zustand 390) und zurück zu dem OS übermittelt wird.
  • Wenn andererseits vergangene PM-Statistiken angefordert wurden, dann fragt der Verwaltungsprozessor 190 die PM-Statistiken von einer Platte ab, die Teil des peripheren Subsystems 212 ist (Zustand 391). Eine Ausgangsnachricht, die vergangene PM-Statistiken enthält, wird, wie vorher vom Zustand 372 weitergehend, im Zustand 392 aufgebaut und zurück zu dem OS übermittelt.
  • Die Software für das Zugriffssystem 170 weist auch ein Leistungsüberwachungs-(PM-)Verfahren 393 auf, das in der DS3-Schnittstelle 171 regelmäßig durchgeführt wird (4). Das Verfahren 393 beginnt im Zustand 394 durch das Lesen von Leistungsüberwachungs-(PM-)Registern, die in der DAI-Schaltung 250 angeordnet sind. PM-Statistiken werden im Zustand 395 gesammelt und in dem Halbleiter-Bordspeicher gespeichert. Zum Zustand 396 rückend werden die Statistiken darauf getestet, ob irgendwelche Schwellen überschritten wurden. Wenn eine Schwelle überschritten wurde, wird im Zustand 397 eine Alarm-/Ereignismeldung erzeugt, zu dem Verwaltungsprozessor 190 weitergeleitet und, wie vorher vom Zustand 372 weitergehend, zurück an das OS gesendet. Wenn keine Schwelle erreicht wird oder die Alarm-/Ereignismeldung gesendet wurde, endet das PM-Verfahren 393. Wie durch den Zustand 398 angezeigt, wird das Verfahren 393 neu gestartet, wenn einmal ein PM-Intervall abläuft.
  • II Die DS3-Abzweigungs- und Wiederbelegungsschaltung
  • A. Schnittstellen
  • 8 ist ein Eingabe-/Ausgabediagramm für die DAI-Schaltung 250. Eine Beschreibung jeder I-/O-Pingruppe wird weiter unten gegeben.
  • DS3-Prozessorschnittstelle
  • Eine DS3-Prozessorschnittstelle 400 ist vorgesehen, um zu ermöglichen, daß die DAI 250 konfiguriert wird und damit der von der DAI erzeugte Zustand gemeldet wird.
  • DS3-Transceiverschnittstelle
  • Eine DS3-Transceiverschnittstelle 402 ist vorgesehen, um zu ermöglichen, daß die DAI 250 an die DS3-Leitungsschnittstellenvorrichtung anschließt, die den DS3-Takt rückgewinnt und das DS3-Signal 134 in der Empfangsrichtung in zweigleisige NRZ-Daten (Non-Return-to-Zero) umwandelt und die zweigleisigen NRZ-Daten und den Takt von der DAI in der Senderichtung in ein DS3-Signal 134' umwandelt.
  • Pseudo-DS2-Schnittstelle
  • Eine Pseudo-DS2-Schnittstelle 404 ist vorgesehen, um die Fähigkeit einer externen Vorrichtung, jedes Informationsbit in dem DS3-Signal 134 zu überschreiben, zu ermöglichen.
  • DS1-Synchronisierschnittstelle
  • Eine DS1-Synchronisierschnittstelle 406 ist vorgesehen, um die Fähigkeit einer externen Vorrichtung, die internen DS1-Zustandszähler der DAI 250 mit den 28 intern erzeugten einzelnen DS1-Kanälen zu synchronisieren, zu ermöglichen.
  • Alternative-DAI-Schnittstelle
  • Eine alternative DAI-Schnittstelle 408 (in 8 als Teil einer Systemschnittstelle 412 gezeigt) ist vorgesehen, um die Fähigkeit der alternativen DAI, einen Blockfehler am entfernten Ende (FEBE) in dem DS3-Signal von Ost nach West ansprechend auf einen Paritätsfehler in dem DS3-Signal von West nach Ost einzufügen, zu ermöglichen.
  • Steuerungsbitschnittstelle
  • Eine Steuerungsbitschnittstelle 410 (als Teil der Systemschnittstelle 412 gezeigt) ist vorgesehen, um die Fähigkeit einer externen Vorrichtung, jedes Steuerungsbit in dem DS3-Signal zu überschreiben, zu ermöglichen.
  • Systemschnittstelle
  • Die Systemschnittstelle 412 ist für verschiedene Signale, wie etwa Takt-, Zurücksetzungs-, Freigabe-, Leistungs-, Erdungs- oder Alarmsignale vorgesehen.
  • B. Funktionalität
  • Das Blockschaltbild der DAI-Schaltung 250 ist in 9 auf oberster Ebene gezeigt. Eine Ersatz-DS3-Eingabe von der analogen DS3-Schnittstelle 270 (6) geht durch eine feste Verzögerungseinrichtung 422 zu einem bipolaren Decoder 420 mit Drei-Null-Substitution (B3ZS) und tritt nach Codierung durch einen B3ZS-Codierer 423 aus. Eine normale DS3-Eingabe von der analogen DS3-Schnittstelle 270 geht zu einem B3ZS-Decoder 424 und durch eine feste Verzögerungseinrichtung 426, die einen anderen Wert als die Verzögerungseinrichtung 422 hat. Mit der Verzögerungseinrichtung 426 ist ein Multiplexer 428 verbunden, der weiter mit einem B3ZS-Codierer 429 verbunden ist, woraufhin das Signal die DAI-Schaltung 250 verläßt.
  • Eine Signalleitung vom Ausgang des B3ZS-Decoders 424 verbindet mit einer DS3-Leistungsüberwachungseinrichtung 430 und einem Demultiplexer 432 von DS3 auf DS2. Der DS3 : DS2-Demultiplexer 432 hat sieben Ausgangsleitungen, von denen in 9 nur die erste 433 und die letzte (siebte) 433' gezeigt sind. Die erste Ausgangsleitung 433 verbindet mit einer DS2-Leistungsüberwachungseinrichtung 43 und mit einem Demultiplexer 436 von DS2 auf DS1. Die letzte Ausgangsleitung 433' verbindet mit einer DS2-Leistungsüberwachungseinrichtung 434' und mit einem Demultiplexer 436' von DS2 auf DS1. Die DAI-Schaltung 250 hat sieben DS2-Leistungsüberwachungseinrichtungen wie die Überwachungseinrichtung 434 und sieben DS2 : DS1-Demultiplexer wie den Demultiplexer 436. Der DS2 : DS1-Demultiplexer 436 hat vier Ausgangssignale; jedes Ausgangssignal ist mit einer DS1-Überwachungseinrichtung 438a–d verbunden. Der DS2 : DS1-Demultiplexer 436' hat vier Ausgangssignale; jedes Ausgangssignal ist mit einer DS1-Überwachungseinrichtung 438e–h verbunden. Für insgesamt 28 DS1-Leistungsüberwachungseinrichtungen in der DAI-Schaltung 250 ist mit den vier Ausgangssignalen jedes der sieben DS2 : DS1-Demultiplexer 436 eine DS1-Leistungsüberwachungseinrichtung 438 verbunden.
  • Die DAI-Schaltung 250 stellt eine Leistungsüberwachung für eine einzelne Richtung eines DS3-Signals und seine einzelnen Kanäle zur Verfügung. Unterstützte Rahmenformate umfassen: asynchrones M13, C-Bitparität, SF, ESF, T1DM und SLC-96. Das asynchrone M13-Format, auch als das DS3-Rahmenformat bekannt, und das DS3-C-Bitparitätsformat werden weiter unten in Verbindung mit 12–14 beschrieben.
  • Die DAI-Schaltung 250 sorgt für die Abzweigung und Wiederbelegung jedes der 4704 Informationsbits in dem DS3-Signal über die DS2-Schnittstelle 404 (8) und jedes der 56 Steuerungsbits in dem DS3-Signal über die Steuerungsbitschnittstelle 412 (8).
  • Die DAI-Schaltung 250 stellt eine zweite digitale DS3-Schnittstelle zusammen mit einer konfigurierbaren bitweisen Vergleichsschaltung (10a, 470) bereit, die die Überprüfung des Betriebs anderer DAI-Schaltungen ermöglicht, welche identisch konfiguriert sind, oder für die Zyklensynchronisation von zwei DS3-Signalen, um eine störungsfreie Umschaltung sicherzustellen.
  • Das funktionale Blockschaltbild der DAI-Schaltung auf detaillierter Ebene ist, wie in 10a dargestellt, in sechs verschiedene Schaltungsuntergruppen getrennt:
    • – 1. DS3-Datenweg 450
    • – 2. M23-Demultiplexer 452 (10b)
    • – 3. M12-Demultiplexer 454 (10c)
    • – 4. DS1-Überwachung 456 (10d)
    • – 5. Rekombinator 458 (10e)
    • – 6. Prozessorschnittstelle 460 (10f)
  • 1. DS3-Datenweg
  • Der DS3-Datenwegabschnitt 450 der DAI-Schaltung 250 enthält zwei Schaltungsgruppen, eine für den Regelweg 462 und einen für den Ersatzweg 464. Der Regelweg 462 ist der Weg, der die Fähigkeit zum Überschreiben von DS3-Daten- und Steuerungsbits hat, während der Ersatzweg 464 keine Überschreibungsfähigkeit hat. Es gibt vier Hauptfunktionen, die in dem DS3-Datenwegabschnitt ausgeführt werden:
    • – B3ZS-Codierung/Decodierung
    • – Bitweiser Vergleich
    • – DS3-Datenverzögerung
    • – Überschreiben von DS3-Daten- und Steuerungsbits
  • a. B3ZS-Codierung/Decodierung
  • Die auf der DS3-Ebene verwendete Nullcodeunterdrückung ist das in der Telefonnetzwerktechnologie wohlbekannte B3ZS-Format (bipolar mit Drei-Null-Substitution). In dem B3ZS-Format wird jeder Block von drei aufeinanderfolgenden Nullen entfernt und durch B0V oder 00V ersetzt, wobei B einen der bipolaren Regel entsprechenden Impuls darstellt, 0 eine null (kein Impuls) ist, und V einen Impuls darstellt, der die bipolare Regel verletzt. Die Wahl von B0V oder 00V wird so getroffen, daß die Anzahl von B-Impulsen zwischen aufeinanderfolgenden V-Impulsen ungerade ist.
  • Die B3ZS-Decoder 420 und 424 nehmen die ankommenden positiven Gleisdaten und die negativen Gleisdaten und wandeln die Information in einen einzigen NRZ-Kanal um. Die B3ZS-Codierer 423 und 429 nehmen den einzelnen NRZ-Kanal und wandeln die Information in zwei NRZ-Kanäle, positives und negatives Gleis, um.
  • b. Bitweiser Vergleich
  • Eine bitweise Vergleichsschaltung 470 verbindet mit dem Ausgang der Verzögerungseinrichtung 422 und dem Eingang der Verzögerungseinrichtung 426. Die bitweise Vergleichsschaltung 470 stellt die Fähigkeit zur Verfügung, die Funktionalität der DAI 250 während des Betriebs zu überprüfen und die Synchronisation des Regelwegs 462 und des Ersatz- oder redundanten Wegs 464 zu überprüfen, bevor eine „störungsfreie" Umschaltung vorgenommen wird. Die bitweise Vergleichsschaltung 470 wird in Verbindung mit 28 weiter diskutiert.
  • c. DS3-Datenverzögerung
  • Die DS3-Datenverzögerungschaltungen 422 und 426 stellen ausreichend Verarbeitungszeit für den M23-Demultiplexer 452 und den M12-Demultiplexer 454 zur Verfügung, um die Zeiger auf die Daten in dem DS3-Strom zu berechnen, die von dem Rekombinator 458 beim Überschreiben einzelner Bits verwendet werden.
  • d. 7 : 1-Multiplexerblock
  • Die 7 : 1-Multiplexerschaltung 428 stellt die Fähigkeit für den Rekombinator 458 zur Verfügung, die DS3-Daten in dem Regelweg 468 mit Daten von jeder der sechs Quellen zu über schreiben. Die Auswahlleitung für diesen Multiplexer wird von dem Rekombinator erzeugt.
  • 2. M23-Demultiplexer
  • Nun Bezug nehmend auf 10b ist der DS3-Regeldatenweg 462 der Haupteingang zu dem DS3 : DS2-Demultiplexer 452. Der Ausgang der DS3-Leistungsüberwachungseinrichtung 430 in dem DS3 : DS2-Demultiplexer 452 verbindet mit dem Rekombinator 458 (10e), während jeder der Ausgänge des DS2-Datengenerators 432, auf den in 9 und 10 auch als der DS3 : DS2-Demultiplexer Bezug genommen wird, mit einem der sieben M12-Demultiplexer 454 verbindet (10c). Andere Ausgänge des Demultiplexers 452 verbinden, wie in 10a gezeigt, mit den DAI-I-/O-Pins.
  • Der DS3 : DS2-Demultiplexer 452 demultiplext das DS3-Signal in seine sieben einzelnen DS2-Kanäle zusammen mit ihren zugehörigen Lückentakten. Man nehme für das asynchrone M13-Rahmenformat auf 12 und 13 und für das C-Bit-Paritäts-Rahmenformat auf 14 Bezug.
  • Die vier Hauptfunktionen des DS3 : DS2-Demultiplexers umfassen:
    • – DS3-Synchronisation
    • – DS2-Takterzeugung
    • – DS2-Datenerzeugung
    • – DS3-Leistungsüberwachung
  • a. DS3-Synchronisation
  • Eine DS3-Synchronisiereinrichtung 474 synchronisiert einen DS3-Zustandszähler 472 mit dem ankommenden DS3-Signal. Der DS3-Zustandszähler 472 liefert einen Zeiger, der anzeigt, welches Bit des DS3-M-Rahmens des ankommenden DS3-Datenbits zu ihm gehört. Die DS3-Synchronisiereinrichtung 474 und der DS3-Zustandzähler 472 werden unter Bezug auf 15a und 15b weiter diskutiert.
  • b. DS2-Takterzeugung
  • Ein DS2-Taktgenerator 476 verwendet die Zeitablaufinformation von dem DS3-Zustandszähler 472, um sieben 6,312 MHz-Lückentakte zu erzeugen. Der zu einem bestimmten Datenbit gehörende Taktimpuls wird durch mehrere Bedingungen abhängig von dem Ziel des Takts gelöscht oder mit Lücken versehen.
  • c. DS2-Datenerzeugung
  • Ein DS2-Datengenerator 432 verwendet die Zeitablaufinformation von dem DS3-Zustandszähler 472, um sieben serielle 6,312 MHz-Datenströme zu erzeugen. Die DS2-Datenkanäle sind synchron mit dem zugehörigen DS2-Lückentakt. Es ist keine Bitumkehr erforderlich, wenn von DS3 auf DS2 demultiplext wird.
  • d. DS3-Leistungsüberwachung
  • Die DAI-Schaltung 250 überwacht sowohl die Leistung des asynchronen M13-Standardsignalformats, wie in Bellcore TR-TSY-000009 spezifiziert, als auch des DS3-C-Bit-Paritätssignalformats, wie in AT&T PUB 54014 spezifiziert.
  • Die DS3-Leistungsüberwachungsparameter, die von der Überwachungseinrichtung 430 dauernd überwacht werden, sind die folgenden:
    • – Bipolarverletzungszählung
    • – Signalverluststatus
    • – Verlust des Taktstatus der Leitung A
    • – Verlust des Taktstatus der Leitung B
    • – F-Bit-Fehlerzählung
    • – Rahmenfehlerzustand
    • – Änderung des Rahmensynchronisationsstatus
    • – Leitungsparitätsfehlerzählung
    • – C-Bit-Paritätsfehlerzählung
    • – Blockfehlerzählung am fernen Ende (FEBE)
    • – Ankommender C-Bit-Paritätsrahmenformatstatus
    • – Ankommender Nur-Einsenzustand
    • – Ankommender gelber Alarmzustand
    • – Erkennungszustand für ankommendes Alarmanzeigesignal (AIS)
    • – Erkennungszustand für einen ankommenden Stopffehler
    • – Ankommender Leersignalzustand
  • 3. M12-Demultiplexer
  • Es gibt sieben DS2 : DS1-Demultiplexer auf der DAI-Schaltung 250, einen pro einzelnem DS2-Kanal. Jeder DS2 : DS1-Demultiplexer ist gleich und führt die gleichen Funktionen aus. Der erste DS2 : DS1-Demultiplexer 454 und der letzte (siebte) DS2 : DS1-Demultiplexer 454' sind in 10a gezeigt. Wie weiter oben beschrieben, wird jeder DS2 : DS1-Demultiplexer von einer Ausgabe des DS2-Datengenerators 432 (10b) gesteuert. Nun Bezug nehmend auf 10c werden die Ausgaben des DS2 : DS1-Demultiplexers 454 von dem DS1-Datengenerator 436, auf den in 9 und 10 auch als der DS2 : DS1-Demultiplexer Bezug genommen wird, und einem DS1-Taktgenerator 482 gesteuert. Jeder DS1-Datengenerator 436 ist mit vier DS1-Überwachungseinrichtungen 456 (10d) verbunden und stellt auch vier Ausgänge bereit, die mit einem Multiplexer 484 (10a) verbinden. Jeder DS1-Taktgenerator 482 stellt vier Ausgänge bereit, die mit einem Multiplexer 486 (10a) verbinden und auch mit einem Multiplexer 488 verbinden. Jeder der Multiplexer 484, 486 und 488 hat achtundzwanzig Eingaben von den sieben DS2 : DS1-Demultiplexern.
  • Der DS2 : DS1-Demultiplexer 454 demultiplext den DS2-Kanal in seine vier einzelnen DS1-Kanäle gemeinsam mit deren zugehörigen Lückentakten.
  • Die vier Hauptfunktionen des DS2 : DS1-Demultiplexerabschnitts umfassen:
    • – DS2-Synchronisation
    • – DS1-Takterzeugung
    • – DS1-Datenerzeugung
    • – DS2-Leistungsüberwachung
  • a. DS2-Synchronisation
  • Eine DS2-Synchronisiereinrichtung 480 synchronisiert einen DS2-Zustandszähler 478 mit dem ankommenden DS2-Kanal. Die Rahmensynchronisation wird erzielt, indem eine Bitposition gefunden wird, in der das 010101...-Synchronisiermuster über neun aufeinanderfolgenden F-Bits beobachtet wird. Das DS2-Rahmenformat ist in Bellcore TR-TSY-000009 spezifiziert. Es gibt vier Subrahmen pro DS2-Rahmen, und jeder Subrahmen enthält sechs Blöcke oder Gruppen aus 49 Bits. Das erste Bit jeder Gruppe ist ein Steuerungsbit oder Overheadbit. Die zu den Gruppen 3 und 6 gehörigen Steuerungsbits sind F-Bits. Ein serieller Ansatz, der gleichzeitig eine Bitposition sucht, hat für das DS2-Synchronisiermuster eine maximale mittlere Neurahmenbildungszeit (MART) von etwa 6,85 ms. Die maximale mittlere Neurahmenbildungszeit ist die mittlere Zeit für die neue Synchronisation, wenn die maximale Anzahl von Bitpositionen nach dem Synchronisiermuster untersucht werden muß. Zu dieser Zeit muß man statistisch gelangen, und bei der Berechnung soll angenommen werden, daß Nicht-Synchronisierbits mit gleicher Wahrscheinlichkeit Einsen und Nullen sind. Die Anforderung für die DS2-Geschwindigkeit ist eine MART von weniger als 7,0 ms, und folglich wird der serielle Suchalgorithmus verwendet. Der verwendete Algorithmus hat eine Mart von etwa 6,85 ms.
  • Der Algorithmus nimmt anfänglich an, daß der aktuelle Zustand des Zustandszählers 478 korrekt ist, und versucht, das Synchronisiermuster in der aktuell von dem Zustandszähler als F-Bit-Lage identifizierten Bitposition zu finden. Wenn ein einziges Bit gefunden wird, das nicht dem Synchronisiermuster entspricht, dann wird der Zustand des Zustandszählers um einen Zyklus verzögert. Durch Verzögern des Zustandszählers um jeweils einen Zyklus und Prüfen der Gültigkeit der beobachteten Bits wird die DS2-Synchronisierungseinrichtung 480 schließlich mit dem Subrahmen synchronisiert.
  • Der nächste Schritt in dem Synchronisierverfahren ist, eine Multirahmensynchronisation zu erhalten. Ein (nicht gezeigtes) Schieberegister wird verwendet, um die Werte aller Steuerungsbits der vier ersten Spalten (Gruppe 1) zu speichern. Diese Steuerungsbits sind die M1-, M2-, M3- und die M4-Bits. An diesem Punkt des Synchronisierverfahrens ist jedoch nicht bekannt, welches Bit in dem Schieberegister welchem Steuerungsbit entspricht. Das Schieberegister wird nach dem 011-Muster der M-Bits durchsucht. Wenn mehrere 011-Muster gefunden werden oder kein 011-Muster vorhanden ist, beginnt das Synchronisierverfahren erneut. Wenn ein einziges 011-Muster gefunden wird, wird der Zustandszähler die richtige Anzahl von Subrahmen vorgerückt oder verzögert, um eine M-Rahmensynchronisation zu erreichen.
  • b. DS1-Takterzeugung
  • Ein DS1-Taktgenerator 482 verwendet die Zeitablaufinformation von dem DS2-Zustandszähler 478, um vier 1,544 MHz-Lückentakte zu erzeugen. Der zu einem bestimmten Datenbit gehörende Taktimpuls wird durch mehrere Bedingungen abhängig von dem Ziel des Takts gelöscht oder mit Lücken versehen.
  • c. DS1-Datenerzeugung
  • Der DS1-Datengenerator 436 verwendet die Zeitablaufinformation von dem DS2-Zustandszähler 478, um vier serielle 1,544 MHz-Datenströme zu erzeugen. Die DS1-Datenkanäle sind synchron mit dem zugehörigen DS1-Lückentakt. Die ersten und dritten DS1-Kanäle werden invertiert, während auf den Kanälen 2 und 4 keine Inversion erforderlich ist.
  • d. DS2-Leistunasüberwachung
  • Die DAI-Schaltung 250 überwacht die Leistung des DS2-Standardkanalformats, wie in Bellcore TR-TSY-000009 spezifiziert. Die DS2-Leistungsüberwachungsparameter, die von der Überwachungseinrichtung 434 fortlaufend überwacht werden sind die folgenden:
    • – Signalverluststatus
    • – F-Bit-Fehlerzählung
    • – Rahmenfehlerzustand
    • – Änderung des Rahmensynchronisationsstatus
    • – Ankommender gelber Alarmzustand
    • – Erkennungszustand für ankommendes Alarmanzeigesignal (AIS)
  • 4. DS1-Überwachung
  • Jede DS1-ÜBerwachungseinrichtung 456 (10a) ist mit einem von vier Ausgängen des DS1-Datengenerators 436 (10c) verbunden. Da es in der DAI 250 insgesamt sieben DS1-Datengeneratoren gibt, gibt es insgesamt achtundzwanzig DS1-Überwachungseinrichtungen, aber nur die erste Überwachungseinrichtung 456 und die letzte (28.) Überwachungseinrichtung 456' sind in 10a gezeigt. Bezug nehmend auf 10d werden die folgenden DS1-Überwachungsfunktionen beschrieben:
  • a. DS1-Zustandszähler
  • Ein DS1-Zustandszähler 520 steuert, wie unter Bezug auf 8 beschrieben, einen Teil der Schnittstelle 404. Der DS1-Zustandszähler 520 wird unter Verwendung des externen DS1-Synchronisier-Subsystems 256 (6) synchronisiert.
  • b. DS1-Leistungsüberwachung
  • Die DAI-Schaltung 250 überwacht die Leistung der DS1-Kanäle in dem Superrahmenformat, wie in Bellcore TR-TSY-000009 und T1C1.2/87-001R3 spezifiziert, in dem erweiterten Superrahmenformat, wie in Bellcore TR-TSY-000194 und T1C1.2/87-001R3 spezifiziert, dem T1DM-Format, wie in Bellcore TR-TSY-000278 spezifiziert, und dem SLC-96-Format, wie in Bellcore TR-TSY-000008 spezifiziert. DS1-Leistungsüberwachungsparameter, die von der Überwachungseinrichtung 438 fortlaufend überwacht werden sind die folgenden:
    • – Signalverluststatus
    • – F-Bitfehlerzählung
    • – Rahmenfehlerzustand
    • – Änderung des Rahmensynchronisationsstatus
    • – Rahmenformatstatus
    • – Ankommender gelber Alarmzustand
    • – Erkennungszustand für ankommendes Alarmanzeigesignal (AIS)
    • – Zyklische Redundanzprüfungs-Fehlerzählung
  • 5. Rekombinator
  • Nun Bezug nehmend auf 10e sorgt der Rekombinator 458 ohne Sperrung für die Wiederbelegung von Daten in dem DS3-Datenstrom oder jedem einzelnen DS2- oder DS3-Kanal. Mehrere Schnittstellen sind vorgesehen, um eine Vielzahl an Verfahren zum Überschreiben von Daten zu ermöglichen. Jede Art von Daten, die in dem DS3-Datenstrom wiederbelegt werden kann, wird über Software-Konfiguration einzeln freigegeben. Eingaben in den Rekombinator 458 kommen von den DAI-Eingangspins der Pseudo-DS2-Schnittstelle 404 (8) und von dem M23-Demultiplexer 452. Eine Pseudo-DS2-Wiederbelegungsschaltung 490, eine Steuerungsbit-Wiederbelegungsschaltung 492, eine Leitungsparitäts-Wiederbelegungsschaltung 494, eine C-Bitparitätswiederbelegungsschaltung 496, eine Schaltung 498 für Blockfehler am fernen Ende und eine Alarmanzeigesignal-Wiederbelegungsschaltung 500 stellen alle einen Ausgang bereit, der mit einem Eingang des 7 : 1-Multiplexers 428 verbindet (10a).
  • a. Pseudo-DS2-Einfügung
  • Die Pseudo-DS2-Einfügungsschaltung 490 stellt die Fähigkeit bereit, jedes gegebene DS3-Informationsbit auf einer einzelnen bitweisen Basis zu überschreiben. Anwendungen für die Verwendung dieser Fähigkeit umfassen das störungsfreie Überschreiben einzelner DS1-Kanäle, DS0-Kanäle, Subratenkanäle oder Ersatzkanäle. Der PDS2-Einfügungungsblock 490 wird in Verbindung mit 11 weiter diskutiert.
  • b. Steuerungsbit-Einfügung
  • Die Steuerungsbit-Einfügungsschaltung 492 stellt die Fähigkeit zur Verfügung, jedes der DS3-Steuerungsbits zu überschreiben.
  • c. Leitungsparitäts-Einfügung
  • Die Leitungsparitäts-Einfügungsschaltung 494 stellt die Fähigkeit zur Verfügung, die Leitungsparität zu korrigieren oder die empfangene Parität weiterzugeben.
  • d. C-Bit-Paritätseinfügung
  • Die C-Bit-Paritätseinfügungsschaltung 496 stellt die Fähigkeit zur Verfügung, die C-Bitparität im Fall, daß ein Überschreiben stattfindet, zu verändern oder die empfangene Parität weiterzugeben.
  • e. Einfügung für Blockfehler am fernen Ende
  • Die Einfügungsschaltung 498 für Blockfehler am fernen Ende (FEBE) stellt die Fähigkeit zur Verfügung, in einer Richtung des DS3 einen FEBE einzufügen, wenn in der alternativen Richtung ein Paritätsfehler detektiert wurde.
  • f. Alarmanzeigesignal-Einfügung
  • Die Alarmanzeigesignal-(AIS-)Einfügungsschaltung 500 stellt die Fähigkeit zur Verfügung, ansprechend auf gewisse Problembedingungen, die von der DS3-Testungsüberwachungsschaltungsanordnung detektiert werden, das AIS einzufügen.
  • 6. Prozessorschnittstelle
  • Nun Bezug nehmend auf 10f ermöglicht die DS3-Prozessorschnittstellenschaltung 460 die Konfiguration der DAI und die Meldung von Zustandsinformationen, die von der DAI erzeugt werden. Die Schnittstelle ist eine Allzweckkonstruktion und kann mit einer Vielzahl an verschiedenen Prozessorfamilien verwendet werden. Es existieren zwei getrennte Modi für die Prozessorschnittstelle:
    ASYNCMD: In dem asynchronen Modus erzeugt ein Peripheriegerät ein Datenübertragungs-Bestätigungssignal.
    SECMD: In dem sicheren Modus muß der Prozessor vor jedem Schreiben in die Adresse schreiben, die zu dem nächsten Schreibfreigaberegister gehört. Dieses Merkmal ermöglicht das Filtern nach ungültigen Schreibversuchen.
  • a. Konfiguration
  • Die DAI hat die Möglichkeit, über die DS3-Prozessorschnittstelle konfiguriert zu werden. Konfigurationsdaten werden in einen Satz spezifischer Konfigurationsregister 510, 512 und 514 geschrieben. Es besteht die Möglichkeit, die Daten zurück zu lesen, um zu verifizieren, daß die korrekten Daten geschrieben wurden.
  • Das Zurücksetzen der DAI 250 erzwingt die Konfiguration des Chips in den Voreinstellungsmodus, wobei alle Überschreibmöglichkeiten deaktiviert sind.
  • b. Status
  • Der von der DAI 250 intern erzeugte Status wird von dem DS3-Prozessor über eine DS3-Prozessorschnittstelle 516 gelesen. Wenn der DS3-Prozessor 262 (6) von der DAI 250 erzeugte Zustandsinformationen liest, was die Übertragung mehrerer Wörter erfordert (wie etwa mehrere Zählungen), muß zuerst das niederwertigste Wort gelesen werden, und direkt danach muß das höchstwertige Wort gelesen werden.
  • c. DS1-Synchronisierungs-Prozessor-Schnittstelle
  • Eine DS1-Synchronisierungs-Prozessor-Schnittstelle 518 verbindet mit der DS1-Synchronisierungs-Prozessorschaltung 256 (6), um die Fähigkeit bereitzustellen, die 28 internen DS1-Zustandszähler, wie etwa den Zustandszähler 520, mit den jeweiligen DS1-Kanälen zu synchronisieren. Der DS1-Synchronisierungsprozessor 256 arbeitet unabhängig, indem er periodisch durch die 28 DS1-Kanäle läuft und diejenigen synchronisiert, für die von der DAI 250 ein Rahmenfehler (OOF) identifiziert wird. Der DS3-Prozessor 262 konfiguriert die DAI 250 durch Herunterladen des Rahmenformats von allen einzelnen DS1-Kanälen über die Prozessorschnittstelle 460. Die DAI 250 überwacht fortlaufend den Synchronisationszustand aller DS1-Kanäle. Nach Detektion eines OOF-Zustands auf einem bestimmten DS1-Kanal wird ein entsprechendes Statusbit gesetzt.
  • 11 stellt dar, wie die Pseudo-DS2-Wiederbelegungsschaltung 490 (10e) mit anderen Schaltungen der DAI-Schaltung 250 verbindet. Der Mikroprozessor in dem CPU-Komplex 262 (6) verbindet mit der Mikroprozessorschnittstelle 516 der DA 250, um zu ermöglichen, daß in die Konfigurationsregister 510, 512 und 514 geschrieben wird. Die Ausgänge der Konfigurationsregister 510, 512 und 514 verbinden mit einer Vergleichsschaltung 530. Von den Teilschaltungen 452, 454 und 456 (10a) steuern jeweils die Zustandszähler 472 (10b), 478 (10c) und 520 (10d) eine Decodierungsschaltung 532. Die Ausgabe des Decoders 532 liefert die zweite Eingabe für die Vergleichsschaltung 530. Eine Ausgabe der Vergleichsschaltung verbindet mit dem 7 : 1-Multiplexer 428 (10a) als einem Auswahlleitungseingang. Zwei der Dateneingaben für den Multiplexer 428 sind die DS3-Daten von der Ausgabe der Verzögerungseinrichtung 426 (10a) und die PDS2-Daten von der PDS2-Schnittstelle 404 (8). Die Ausgabe des Multiplexers 428 sind die überschriebenen DS3-Daten, wenn irgendeine andere Eingabe als die von der Verzögerungsschaltung 426 ausgewählt wird.
  • Die Pseudo-DS2-Einfügungsschaltung 490 stellt die Fähigkeit bereit, jedes gegebene Informationsbit auf einer bitweisen Basis einzeln zu überschreiben. Anwendungen für die Verwendung dieser Fähigkeit umfassen das störungsfreie Überschreiben einzelner DS1-Kanäle, DS0-Kanäle, Subratenkanäle oder Ersatzkanäle.
  • Der Rekombinator 458 nutzt die Tatsache aus, daß der Zeitverlauf der gedemultiplexten Kanäle identisch zu dem der gemultiplexten Kanäle ist. Diese Beziehung des Zeitverlaufs beseitigt die Notwendigkeit, einen vollständigen DS1 : DS2 und DS2 : DS3-Multiplexer vorzusehen. Jeder einzelne DS2- und DS1-Kanal des DS3 hat einen Zustandszähler, der mit den gedemultiplexten Daten synchronisiert ist. Diese Zustandszähler 478 und 520 werden als Zeiger verwendet, um anzuzeigen, zu welchem DS2- und zu welchem DS1-Kanal ein gegebenes Bit in dem DS3-Datenstrom gehört. Der Mikroprozessor in dem CPU-Komplex 262 gibt die DAI-Schaltung 250 frei, um zum Beispiel einen gegebenen DS1-Kanal zu überschreiben. Die Werte der Zustandszähler werden in jedem DS3-Zyklus von dem Decodierblock 532 decodiert, um zu bestimmen, zu welchem DS1-Kanal das Bit gehört. Wenn die Decodierung der Zustandszähler mit dem über die Mikroprozessorschnittstelle 516 unter Verwendung des Vergleichsblocks 530 freigegebenen Wert übereinstimmt, wird die Auswahlleitung des Multiplexers 428 aktiv, was ermöglicht, daß die Daten von der PDS2-Schnittstelle das bestimmte DS3-Datenbit überschreiben.
  • Die DAI-Schaltung 250 liefert stellt als Ausgänge die sieben DS2-Datenkanäle mit ihren jeweiligen Lückentakten bereit. Außerdem ist ein drei Bit breiter Datenbus vorgesehen, wobei jeder DS2 den Ort der DS1-Synchronisierbits anzeigen soll und zu welchem DS1-Kanal jedes gegebene Bit in dem DS2-Datenstrom gehört. Mit dieser Information kann eine externe Schaltungsanordnung exakt bestimmen, welche Bits für eine gegebene Anwendung überschrieben werden sollen. Durch Bereitstellen von sieben Pseudo-DS2-Dateneingaben zusammen mit sieben Überschreibsignalen als Eingaben für die DAI-Schaltung 250 kann jedes Informationsbit in dem DS3-Datenstrom überschrieben werden. Die Überschreibsignale werden verwendet, um anzuzeigen, welche Bits in den Pseudo-DS2-Eingaben in den DS3-Datenstrom eingefügt werden sollen.
  • Steuerungsbit-Einfügung
  • Die Steuerungsbit-Einfügungsschaltung 492 (10e) stellt die Fähigkeit zur Verfügung, jedes der DS3-Steuerungsbits zu überschreiben. Siebzehn DS3-Zyklen nachdem ein Steuerungsbit von der DAI-Schaltung 250 über die Steuerungsbitabzweigungsschaltung ausgetaktet wurde, wird das gleiche Steuerungsbit in dem DS3-Datenstrom durch ein extern bereitgestelltes Steuerungsbit überschrieben. Dieses Überschreiben der DS3-Steuerungsbits wird über Softwarekonfiguration aktiviert.
  • Leitungsparitäts-Einfügung
  • Die Leitungsparitäts-Einfügungsschaltung 494 (10e) stellt die Fähigkeit zur Verfügung, die Leitungsparität zu korrigieren oder die empfangene Parität durchzuleiten. Es existieren drei Modi für die Leitungsparitäts-Einfügung:
    • Modus A: Die Leitungsparität wird durch die DAI-Schaltung 250 geleitet, ungeachtet dessen, ob die Parität korrekt ist oder nicht, und ungeachtet dessen, ob eine Einfügung stattfindet oder nicht.
    • Modus B: Wenn die Leitungsparität des ankommenden Signals fehlerhaft ist, dann ist die Leitungsparität des abgehenden Signals fehlerhaft, selbst wenn eine Einfügung stattfindet.
    • Modus C: Die Leitungsparität des abgehenden Signals ist korrekt, selbst wenn die ankommende Parität fehlerhaft ist und selbst wenn eine Einfügung stattfindet.
  • Jeder Modus wird über ein Zwei-Bit-Konfigurationswort aktiviert.
  • C-Bit-Paritäts-Einfügung
  • Die C-Bit-Paritäts-Einfügungsschaltung 496 (10e) stellt die Fähigkeit bereit, die C-Bit-Parität zu ändern, falls ein Überschreiben stattfindet, oder die empfangene Parität durchzuleiten. Es existieren zwei Modi für die C-Bit-Paritäts-Einfügung.
    • Modus A: Die C-Bit-Parität wird durch die DAI-Schaltung 250 geleitet, ungeachtet dessen, ob die Parität korrekt ist oder nicht, und ungeachtet dessen, ob eine Einfügung stattfindet oder nicht.
    • Modus B: Wenn eine Einfügung stattfindet und die ankommende C-Bit-Parität fehlerhaft ist, dann ist die abgehende C-Bit-Parität fehlerhaft. Wenn eine Einfügung stattfindet und die ankommende C-Bit-Parität korrekt ist, dann ist die abgehende C-Bit-Parität korrekt.
  • Der Modus wird über ein Konfigurationsbit ausgewählt.
  • Einfügung für Blockfehler am fernen Ende
  • Die Einfügungsschaltung 498 für Blockfehler am fernen Ende (FEBE) (10e) stellt die Fähigkeit bereit, in einer Richtung des DS3 einen FEBE einzufügen, wenn in der alternativen Richtung ein Paritätsfehler detektiert wurde. Ein Paritätsfehler ist entweder als ein F-Bitfehler, ein M-Bitfehler oder ein Leitungsparitätsfehler definiert. Für Einzelheiten siehe Bellcore T1X1.4/89-017. Ein FEBE wird erzeugt, indem die drei C-Bits in dem vierten Subrahmen der C-Bit-Paritäts-M-Rahmenstruktur alle auf null gesetzt werden.
  • Aufgrund der asynchronen Beziehung der DS3-Signale könnte bis zu einem ganzen M-Rahmen Latenz zwischen der Zeit, zu der ein Paritätsfehler detektiert wurde, und der Zeit, zu der ein FEBE in der Gegenrichtung eingeführt wird, liegen.
  • Alarmanzeigesignal-Einfügung
  • Die Alarmanzeigesignal-(AIS-)Einfügungsschaltung 500 (10e) stellt die Fähigkeit bereit, ansprechend auf gewisse Problembedingungen, die von der DS3-Leistungsüberwachungsschaltung detektiert werden, ein AIS einzufügen.
  • Die Erklärung eines LOS oder OOF hat die Möglichkeit, wahlweise ein Anzeigesignal für einen DS3-Stopffehleralarm (AIS) zu erzeugen. Das DS3-AIS soll nach einer Verzögerung von etwa 24 bis 25 M-Rahmen, was etwa 2,55 ms bis 2,66 ms sind, ausgelöst werden. Die Anforderung ist 1,5 bis 2 mal die maximale mittlere Neurahmenbildungszeit. Die maximale mittlere Neurahmenbildungszeit ist die mittlere Zeit für die neue Synchronisation, wenn für das Synchronisiermuster die maximale Anzahl von Bitpositionen untersucht werden muß. Zu dieser Zeit gelangt man statistisch, und in der Berechnung soll angenommen werden, daß die „Nichtrahmen-" Bits mit gleicher Wahrscheinlichkeit Einsen und Nullen sind. Die notwendige obere Grenze für die maximale mittlere Neurahmenbildungszeit für DS3 ist 1,5 ms.
  • Nach einem LOS oder einem OOF wird ein gutes DS3-Signal erklärt, wenn eine gültige Synchronisation und Leitungsparität gefunden werden und die mittlere Dichte von Einsen mindestens 33% ist. Eine Einsen-Dichte von weniger als 33% wird gemessen, indem die Anzahl von BPVs zwischen dem Auftreten von DS3-Steuerungsbits gemessen wird. Wenn die Anzahl von BPVs 8 übersteigt, dann wird die Einsen-Dichte zu weniger als 33% bestimmt. Die Zeit für die Feststellung eines guten DS3-Signals übersteigt nicht das 1,5-fache der maximalen mittleren Neurahmenbildungszeit. Nachdem ein gutes DS3-Signal identifiziert wurde, wird das AIS ohne Verzögerung deaktiviert. Es ist zu beachten, daß während eines LOS-Zustands ein gültiger DS3-Takt an die DAI 250 geliefert wird, um die richtige Funktionalität sicherzustellen. Die DS3-AIS-Taktrate wird extern erzeugt und als eine Eingabe mit einer Taktfrequenz von 44,736 MBit/s +/– 20 ppm an die DAI geliefert.
  • 12 stellt das Format eines DS3-Rahmens, das ebenso als DS3-M-Rahmen oder M13-Rahmen bekannt ist, mit sieben Subrahmen dar. Jeder Subrahmen hat acht Gruppen oder Blöcke 550, wobei jeder Block ein erstes Overheadbit (OH) 552 hat, dem 84 DS2-Informationsbits, wie etwa ein Bit 554, folgen, um einen für den DS2-Eingang 1 verwendeten Zeitschlitz darzustellen.
  • 13 ist ähnlich 12, aber stellt einen Satz spezifischer Overheadbits für jeden Subrahmen und jeden Block des Subrahmens des asynchronen DS3-Rahmenformats dar. Zum Beispiel ist das Overheadbit von Block eins 550 des ersten Subrahmens ein X-Bit 552'.
  • 14 ist ähnlich 12, aber stellt einen Satz spezifischer Overheadbits für jeden Subrahmen und jeden Block des Subrahmens des C-Bit-Paritäts-DS3-Rahmenformats dar. Zum Beispiel ist das Overheadbit von Block drei des vierten Subrahmens ein FEBE 554.
  • 15a ist ein Blockschaltbild der DS3-Synchronisiereinrichtung 474 und des DS3-Zustandszählers 472, die beide ein Teil des in 10b gezeigten M23-Demultiplexers 452 sind. Die DS3-Daten 462 verbinden mit einem Pyramidenschieberegister 594 und einem M-Bit-Schieberegister 596 in der DS3-Synchronisiereinrichtung 474. Der Ausgang des Pyramidenschieberegisters 594 verbindet mit einer Vergleichsschaltung 598. Die Gleich-Ausgabe des Vergleichs 598 verbindet mit einem Zähler 600, der mit einem M × 170-Zyklen-Verschiebungsblock 602 verbindet, welcher einen Gruppenzähler 604 in dem DS3-Zustandszähler 472 steuert. Die Ausgabe des M-Bit-Schieberegisters 596 verbindet mit einer Vergleichsschaltung 608. Die Gleich-Ausgabe des Vergleichs 608 verbindet mit einem Zähler 610, der mit einem M-Subrahmen-Gleitblock 612 verbindet, um einen Subrahmenzähler 614 in dem DS3-Zustandszähler 472 zu steuern. Die Ungleich-Ausgabe des Vergleichs 598 und des Vergleichs 608 verbinden beide mit einem Bitzähler 606 in dem DS3-Zustandszähler 472.
  • Die DS3-Synchronisierungseinrichtung 474 synchronisiert den DS3-Zustandszähler 472 auf das ankommende DS3-Signal 462. Der DS3-Zustandszähler 472 liefert den Zeiger, der anzeigt, zu welchem Bit des DS3-M-Rahmens das ankommende DS3-Datenbit gehört. Das von der DS3-Synchronisiereinrichtung 474 durchgeführte Synchronisierungsverfahren richtet den Zustandszähler 472 mit der DS3-M-Rahmenstruktur des Datenstroms aus. Für das asynchrone DS3-Rahmenformat siehe 3 und für das C-Bit-Paritäts-DS3-Rahmenformat siehe 14. Es gibt sieben Subrahmen pro DS3-Rahmen, und jeder Subrahmen enthält acht Blöcke oder Gruppen von 85 Bit. Das erste Bit jeder Gruppe ist ein Steuerungsbit oder Overheadbit. Die zu Gruppe 2 und 8 gehörenden Steuerungsbits sind F1-Bits, und die zu Gruppe 4 und 6 gehörenden sind F0-Bits. Da F1-Bits gleich 1 sind und F0-Bits gleich 0 sind, kann das Synchronisiermuster 1001... gefunden werden, indem jede 170te Bitposition beobachtet wird. Die Synchronisation auf dieses Bitmuster bildet eine Subrahmenausrichtung, die der erste Schritt in der gesamten Synchronisation auf den DS3-Strom ist.
  • Der Standardansatz für Subrahmensynchronisation ist ein serieller Ansatz. Der serielle Ansatz für die Synchronisierung beobachtet eine Bitposition, bis diese Bitposition als gültig oder nicht gültig bestimmt wird. Nach der Bestimmung, daß die Bitposition ungültig ist, wird der Zustandszähler für einen Taktzyklus konstant gehalten, was den Zustandszähler effektiv um einen Zyklus oder eine Bitposition verzögert. Die neue Bitposition, die benachbart zu der vorherigen Position ist, wird bezüglich des Synchronisiermusters beobachtet, bis es als gültig oder ungültig bestimmt wird. Dieser Zyklus wird fortgesetzt, bis die Bitposition als gültig befunden wird. Dieser serielle Ansatz, der gleichzeitig eine Bitposition durchsucht, hat für das DS3-Synchronisiermuster eine maximale mittlere Neurahmenbildungszeit (MART) von etwa 1,9 ms. Die maximale mittlere Neurahmenbildungszeit ist die mittlere Zeit für die neue Synchronisation, wenn für das Synchronisiermuster die maximale Anzahl von Bitpositionen untersucht wird. Zu dieser Zeit gelangt man statistisch, und bei der Berechnung wird angenommen, daß Nicht-Synchronisierbits mit gleicher Wahrscheinlichkeit Einsen und Nullen sind. Die Anforderung für die DS3-Geschwindigkeit ist eine MART von weniger als 1,5 ms, und folglich erfüllt der implementierte serielle Ansatz die erforderliche MART nicht.
  • Der verbesserte Ansatz für die Subrahmensynchronisation, der in der bevorzugten Ausführungsform implementiert ist, ist ein serieller Vorausschau-Ansatz. Anstatt alle 170 Bits eine einzige Bitposition zu beobachten, werden, falls benötigt, N benachbarte Bits für die zukünftige Verwendung gespeichert, während wie vorher die aktuelle Position ausgewertet wird. Durch Speichern des Werts der benachbarten Bitpositionen vor dem Zeitpunkt, zu dem sie benötigt werden, schaut die Synchronisieungseinrichtung 474 im wesentlichen voraus, was die MART verringert. Nach jedem 170. Bit wird eine Entscheidung bezüglich der Gültigkeit der aktuellen Bitposition getroffen. Wenn die aktuelle Bitposition in dem seriellen Ansatz als ungültig befunden wird, kann für mindestens 3 × 170 Bit keine andere Entscheidung getroffen werden (da 00, 01, 10 und 11 alle gültige Muster in dem Synchronisiermuster 1001... sind); in dem seriellen Vorausschau-Ansatz jedoch kann möglicherweise in 170 Bit eine andere Entscheidung getroffen werden, weil zwei vorhergehende Werte der neuen Bitposition vorher gespeichert wurden. Eine Erhöhung der Anzahl benachbarter Bits, N, die für eine zukünftige Verwendung gespeichert werden, verringert die MART, aber erhöht die Zahl von Gates der Synchronisierschaltung. N wird ausgewählt, um die Schaltung entweder bezüglich Geschwindigkeit oder Größe zu optimieren. Ein Wert von N = 3 wurde in der bevorzugten Ausführungsform implementiert und wird für die folgende Darstellung verwendet. Dieser Wert liefert eine MART, die die Spezifikation von 1,5 ms erfüllt.
  • Eine in 15b gezeigte Pyramide 580 stellt eine Form eines Schieberegisters dar, das basierend auf verschiedenen Kriterien herauf oder herunter schiebt, und ist der verwendete Mechanismus, um Werte der aktuellen Bitposition ebenso wie zur aktuellen Synchronisierposition benachbarter Bitpositionen zu speichern. Jedes Quadrat in der Pyramide stellt ein Spei cherelement dar. Zu jedem gegebenen Zeitpunkt enthält das Pyramidenschieberegister 594, das der Pyramide 580 entspricht, den Wert von drei aufeinanderfolgenden Synchronisierbits, die zu der aktuellen Synchronisation des Zustandszählers 472 mit dem DS3-Datenstrom gehören. Wenn der Zustandszähler 472 eine neue Synchronisierbitposition, d. h. 170 Zyklen seit der letzten Synchronisierbitposition, erreicht, wird P1 584 in P2 586 verschoben, P0 582 wird in P1 584 verschoben, und das neue Synchronisierbit wird in P0 582 verschoben. Die vorhergehende Synchronisierbitposition –1, die Q0 588 ist, wird in Q1 590 verschoben, und die aktuelle Synchronisierbitposition –1 wird in Q0 588 verschoben. Die aktuelle Synchronisierbitposition –2 wird in R0 592 verschoben. Zu diesem Zeitpunkt wird P0 582 mit P2 586 verglichen. Wenn sie verschieden sind, könnte die aktuelle Position immer noch eine gültige Synchronisierbitposition sein (da das Synchronisiermuster 10011001... ist). Nach weiteren 170 Zyklen wird das obige Verfahren wiederholt, bis sieben aufeinanderfolgende Vergleiche von P0 582 mit P2 586 als verschieden befunden wurden, wobei zu diesem Zeitpunkt der Zustand des Zustandszählers 472 ein Vielfaches von 170 vorgerückt oder verzögert wird, um den Zustandzähler mit den Gruppen auszurichten. Zu diesem Zeitpunkt wird die Subrahmensynchronisation erklärt, und der erste Schritt zur vollständigen Synchronisation ist komplett.
  • Wenn der Vergleich jedoch anzeigt, daß die P0- und P2-Bits den gleichen Wert haben, wird die aktuelle Bitposition als eine ungültige Synchronisierposition erklärt, und die benachbarte Bitposition wird als die neue Synchronisierposition erklärt. Die Beziehung des Zustandszählers 472 zu dem DS3-Datenstrom wird durch Verzögerung des Zustandszählers um einen Zyklus verändert. Q0 wird verwendet, um den Wert der aktuellen Synchronisierbitposition –1 zu enthalten, aber aufgrund der in dem Statuszähler 472 vorgenommenen Einstellung enthält Q0 tatsächlich den Wert der aktuellen Synchronisierbitposition. Q0 wird in P0 verschoben, Q1 wird in P1 verschoben, und R0 wird in Q0 verschoben. Wenn der Zustandszähler 472 eine neue Synchronisierbitposition, d. h. 170 Zyklen nach der letzten Synchroni sierbitposition, erreicht, wird P1 in P2 verschoben, P0 wird in P1 verschoben, und das neue Synchronisierbit wird in P0 verschoben. Die vorhergehende Synchronisierbitposition –1, die Q0 ist, wird in Q1 verschoben, und die aktuelle Synchronisierbitposition –1 wird in Q0 verschoben. Die aktuelle Synchronisierbitposition –2 wird in R0 verschoben. Zu diesem Zeitpunkt wird P0 mit P2 verglichen. Wenn sie unterschiedlich sind, könnte die aktuelle Position immer noch eine gültige Synchronisierbitposition sein. Nach weiteren 170 Zyklen wird das obige Verfahren wiederholt, bis sieben aufeinanderfolgende Vergleiche von P0 mit P2 als verschieden befunden werden, wobei zu diesem Zeitpunkt der Zustand des Zustandszählers 472 ein Vielfaches von 170 vorgerückt oder verzögert wird, um den Zustandszähler mit den Gruppen auszurichten. Zu diesem Zeitpunkt wird die Subrahmensynchronisation erklärt, und der erste Schritt zur vollständigen Synchronisation ist komplett.
  • Der zweite Schritt des Synchronisationsverfahrens ist, die Multirahmensynchronisation zu finden. Die zur Gruppe 1 des Subrahmens 5 und 7 gehörenden Steuerungsbits sind M0-Bits, und das zur Gruppe 1 des Subrahmens 6 gehörende Steuerungsbit ist ein M1-Bit. Da das M1-Bit gleich 1 ist und die M0-Bits gleich 0 sind, kann das erste Synchronisiermuster 010 durch Beobachten der ersten Steuerungsbits jedes Subrahmens gefunden werden. Die Synchronisation auf dieses Bitmuster bildet die Mutirahmenausrichtung, was der zweite und letzte Schritt in der gesamten Synchronisation auf den DS3-Strom ist. Die Multirahmenausrichtung wird durchgeführt, indem das zur Gruppe 1 gehörende Steuerungsbit jedes Subrahmens in ein M-Bit-Schieberegister 596 geschoben wird. Da es sieben Subrahmen gibt, ist das Schieberegister 596 sieben Bit lang. Wenn das zu den M-Bits gehörende Multirahmen-Synchronisiermuster 010 in zwei aufeinanderfolgenden Multirahmen als gültig befunden wird, wird der Zustand des Zustandszählers 472 um ein Vielfaches von 680 vorgerückt oder verzögert, um den Zustandszähler mit den Subrahmen auszurichten. Zu diesem Zeitpunkt wird der Zustandszähler 472 als synchronisiert erklärt, und der letzte Schritt der gesamten Synchronisation ist komplett. Wenn ein F-Bitfehler detektiert wird oder das M-Bit-Synchronisationsmuster während des Multirahmen-Ausrichtungsverfahrens als ungültig befunden wird, verzögert die Synchronisiereinrichtung 474 den Zustand des Zustandszählers 472, und das Subrahmen-Synchronisationsverfahren beginnt von neuem.
  • III. Asynchrone Zeitschlitz-Austauschschaltung (TSI)
  • 16 stellt ein funktionales Blockschaltbild einer asynchronen DS0-Vermittlung 1000 dar, um DS0-Kanäle, die in über die Leitungen 134 zugeführte DS3-Signale eingebettet sind, in DS0-Testressourcen 186 und über die Leitungen 134' hinaus zu schalten. In seiner maximalen Konfiguration hat das derzeit bevorzugte Zugriffssystem 170 über seine 96 DS3-Schnittstellenmodule 171 Zugriff auf nicht weniger als 64512 DS0s (96 × 672 = 64512). Außerdem gibt es bis zu 24 DS0-Testressourcen 186 in dem Zugriffssystem 170, die zum Testen der DS0-Kanäle, auf die zugegriffen wird, verwendet werden. Um den Zugriff auf die gemeinsam genutzten Testressourcen 186 zu ermöglichen, ist die Vermittlungsfunktion 1000 erforderlich. Die Vermittlungsarchitektur muß in der Lage sein, bidirektionale Verbindungen zwischen jedem der 64512 DS0-Kanäle, auf die zugegriffen wird, und jedem der 24 DS0-Testkanäle herzustellen.
  • Herkömmliche Vermittlungsarchitekturen, wie etwa der von AT&T implementierte Zeitschlitzaustausch, erfordern, daß alle DS0-Kanäle, auf die zugegriffen wird, zu einer gemeinsamen Referenz (z. B. Stratum-1-Takt) synchron sind. Wenn einer der DS0-Kanäle nicht synchron mit der Referenz ist, dann können Gleitvorgänge auftreten, d. h. ein Bit geht verloren, und das DS0-Signal wird verzerrt, was zum Beispiel zu einem hörbaren Klicken oder einem verlorenen Datenpaket führt. Folglich ist eine funktionale asynchrone Vermittlung 1000 in dem Zugriffssystem 170 enthalten, um asynchrone DS0-Kanäle aufzunehmen, ohne eine Verzerrung einzubringen.
  • Nun Bezug nehmend auf 17 befindet sich der Kern der asynchronen Vermittlungsfunktion in der asynchronen Zeitschlitz-Austauschschaltung (TSI) 252. Die TSI 252 kann auf alle 672 DS0-Kanäle in einem gegebenen DS3-Signal zugreifen und stellt eine Vermittlungskapazität für bis zu 24 der 672 DS0-Kanäle bereit – ohne Einschränkungen, welcher DS1- oder DS2-Kanal einen DS0-Kanal einbettet. Alle TSIs 252 in dem Zugriffssystem 170 sind zusammen mit einem digitalen Signalprozessor (DSP) 1001 in jeder DS0-Testressource 186 über das miteinander verbunden, was als PCM-Multiplexleitung oder PCM-Bus 220 bezeichnet wird. Die TSI 252 stellt die Vermittlungsfunktion und die PCM-Multiplexleitung 220 stellt die Routingeinrichtung zur Abwicklung von bis zu 128 DS0-Kanälen in dem Zugriffssystem 170 bereit.
  • Die PCM-Multiplexleitung 220 stellt den Mechanismus zum Routen von DS0-Kanälen durch das Zugriffssystem 170 bereit. Die PCM-Multiplexleitung 220 hat einen Intra-Regalteil 1002 und einen Inter-Regalteil 1004. Sie sind durch einen Satz von Puffern 1006 auf dem Regalüberwachungsmodul 232, 232' miteinander verbunden. Mit 128 Zeitschlitzen unterstützt die PCM-Multiplexleitung 220 die Übertragung von bis zu 128 bidirektionalen asynchronen DS0-Kanälen. Die PCM-Multiplexleitung 220 ist in einer Master-Slave-Weise eingerichtet, wobei Master, wie etwa die TSI 252, auf vier (nicht gezeigten) Sendeleitungen, die jeweils 32 Zeitschlitze unterstützen, senden und von vier (nicht gezeigten) Empfangsleitungen, die jeweils 32 Zeitschlitze unterstützen, empfangen.
  • 18 ist ein Zeitablauf-/Bitpositionsdiagramm, das die Beziehung zwischen den Zeitschlitzen der PCM-Multiplexleitung 220 darstellt. DAS PCM-Rahmensynchronisationssignal (PFRM) 1008 richtet die 128 Schlitze auf einen einzelnen Rahmen aus. 18 zeigt auch die 32 Sendezeitschlitze für jedes von vier Signalen TXA 1010, TXB 1012, TXC 1014 und TSD 1016, ein TXSTAT-Signal 1018 und die 32 Empfangszeitschlitze für jedes von vier Signalen RXA 1020, RXB 1022, RXC 1024 und RXD 1026. Jeder Zeitschlitz stellt die 8 Bit eines DS0 dar, die seriell übertragen werden. Um asynchrone DS0-Kanäle abzuwickeln, läuft die PCM-Multiplexleitung 220 mit einer Geschwindigkeit (bevorzugt 11,16 kHz), die höher als die Geschwindigkeit jedes ankommenden DS0-Kanals (etwa 8 kHz) ist. Da die PCM-Multiplexleitung 220 mit einer höheren Geschwindigkeit als die transportierten Daten läuft, wurde ein „Stopf-" Verfahren implementiert, um Fälle zu ermöglichen, in denen keine gültigen Daten zu senden sind, obwohl der ausgewählte Zeitschlitz auf dem Bus 220 verfügbar ist. Das Stopfverfahren wird unter Verwendung einer Übertragungszustandsleitung (durch das TXSTAT-Signal 1018 angezeigt) bewerkstelligt, die verwendet wird, um anzuzeigen, ob der zugehörige Zeitschlitz in dem aktuellen Zeitschlitz gültige Daten oder Stopfdaten enthält.
  • Die Anpassung der PCM-Multiplexleitung 220 wird durch Software über die richtige Zuweisung von Zeitschlitzen an die verschiedenen Master- oder Slaveeinrichtungen in dem Zugriffssystem 170 gesteuert. Ein einziges Takt- und Rahmensynchronisationssignal werden in alle Vorrichtungen eingespeist, um die PCM-Multiplexleitung 220 zu synchronisieren.
  • Die TSI 252 steuert die Übertragungszustandleitung (TXSTAT-Signal 1018) auf der Basis eines internen Abtastverfahrens, das weiter unten beschrieben wird. PCM-Multiplexleitungs-Slaveeinrichtungen, wie etwa der DSP 1001 in der DS0-Testressource 186 (17) empfangen von den Leitungen, auf denen die TSI 252 sendet, und senden auf den Leitungen, von denen die TSI 252 empfängt. Außerdem überwacht der DSP 1001 in der DS0-Testressource 186 das Übertragungszustandssignal 1018, um den DS0-Zeitablauf zu extrahieren.
  • Einzelheiten eines spezifischen Zeitschlitzes, einschließlich des gemeinsam genutzten PCM-Taktsignals (PCLK), das zeigt, wie die DS0-Bits zusammen mit dem Übertragungszustandssignal 1018 abgebildet werden, sind in 19 gezeigt. Es ist zu beachten, daß das TXSTAT-Signal 1018 gültige Bits und Rahmencodes in einem Zeitschlitz N – 1 1030 vor dem Zeitschlitz N 1032, welcher die markierten Datenbits enthält, liefert. Um ein Byte, wie etwa das Byte in dem Zeitschlitz N 1032, zu stopfen, wird das VA-Bit 1036 von TXSTAT 1018 im Zeitschlitz N – 1 1030 auf „1" gesetzt, um anzuzeigen, daß das Byte nicht gültig ist.
  • Die Schnittstellen zu der TSI 252 sind in dem I-/-Diagramm von 20 gezeigt. Die TSI 252 stellt die DS0-Vermittlungsfunktion in dem derzeit bevorzugten Zugriffssystem 170 bereit, das auf der DS3-Seite mit 672 DS0-Kanälen und auf der PCM-Multiplexleitung 220 mit 128 Zeitschlitzen verbindet, um eine Zeitschlitzaustauschfunktion zwischen dem DS3-Signal und der PCM-Multiplexleitung 220 zu liefern. Die TSI enthält über die DS0-Vermittlung hinaus zusätzliche Funktionen, einschließlich eines relativen Frequenzzählers, einer DS0-Subratensteuerung, Erzeugung einer zyklischen Blocksicherung, Einrichtungsdatenverbindungs-(FDL-)Steuerung, Unterstützung für den Ersatzkanal und Unterstützung für DS1-Superrahmenausrichtung.
  • Mikroprozessorschnittstelle
  • Eine Mikroprozessorschnittstelle 1027 wird verwendet, um Steuerungs- und Zustandsinformationen zwischen der TSI 252 und dem Mikroprozessor in dem CPU-Komplex 256 (6) weiterzugeben. Die Mikroprozessorschnittstelle 1027 umfaßt einen 8 Bit-Adreßbus, einen bidirektionalen 8 Bit-Datenbus, eine Chipauswahl, ein Lese-/Schreibsteuerungssignal und ein Adreßlatch-Freigabesignal. Die TSI 252 erklärt ein Datenübertragungs-Bestätigungssignal, um dem Mikroprozessor mitzuteilen, daß der Lese-/Schreibzyklus vollendet werden kann. Außerdem gibt es zwei Modussteuerungspins, um „sichere" Schreiboperationen zu ermöglichen und den Anschluß an eine große Vielfalt von Standardmikroprozessoren zu ermöglichen.
  • PCM-Mutliplexleitungsschnittstelle
  • Eine PCM-Multiplexleitungsschnittstelle 1029 wird verwendet, um die TSI 252 mit der PCM-Multiplexleitung 220 (17) zu verbinden. Es gibt vier Leitungen für empfangene Daten und vier Leitungen für Sendedaten; jedes Paar von TX-/Rx-Signalen verbindet mit einem der vier 32 Zeitschlitz-PCM-Multiplexleitungen 220. Die Übertragungszustandsleitung zeigt an, wenn gültige Daten ausgegeben werden. Jede Sendeleitung hat ein zugehöriges Sendefreigabesignal, das anzeigt, wenn die PCM-Multiplexleitung 220 gesteuert wird. Außerdem werden Takt- und Rahmensynchronisationssignale an die TSI 252 gesendet, um alle TSIs 252 und DS0-Testressourcen 186 (17) auf der PCM-Multiplexleitung 220 zu synchronisieren.
  • DAI-Schaltungsschnittstelle
  • Eine Pseudo-DS2-Busschnittstelle (PDS2) 1031 wird verwendet, um die TSI 252 mit der DAI 250 (6) zu verbinden. Die DAI 250 sendet sieben DS2-Datenströme zusammen mit den zugehörigen Takten und dem DS1-Synchronisationsstatus an die TSI 252, um die Identifikation von Bits auf der DS1-Ebene zu ermöglichen. Die TSI 252 leitet die DS2-Daten zusammen mit der Überschreibsteuerung zurück an die DAI 250. Die Überschreibsteuerung wird von der DAI 250 verwendet, um zu bestimmen, welche Bits in dem DS3 überschrieben werden sollten.
  • FDL-Microcontrollerschnittstelle
  • Eine Einrichtungsdatenverbindungs-(FDL-)Schnittstelle 1033 wird verwendet, um die TSI 252 mit einem externen Microcontroller 256 (6) zu verbinden, um die FDL-Daten zu verarbeiten. Der Microcontroller 256 steuert die Abtast- und Taktleitungen, während die TSI 252 FDL-Datenbits von jedem der 28 ESF-formatierten DS1en hinaus schiebt.
  • Systemschnittstelle
  • Eine Systemschnittstelle 1035 umfaßt verschiedene TSI 252-Signale einschließlich eines Referenztakts für DS1-Referenzzählermessungen, eines Rücksetzsignals für die TSI-Initialisierung und eines Takts für den gesamten TSI-Betrieb.
  • Testschnittstelle
  • Eine Testschnittstelle 1037 stellt die Steuerbarkeit und Beobachtbarkeit für Fehlerabdeckung zur Verfügung. Außerdem ist ein Steuerungssignal verfügbar, das verwendet werden kann, um alle TSI-Ausgänge zu deaktivieren, um Testen auf Board-Ebene zu erleichtern.
  • Leistung
  • Eine Leistungsschnittstelle 1039 umfaßt Pins, die für Leistung und Erdung verwendet werden.
  • 21a ist ein Blockschaltbild der asynchronen TSI-Schaltung 252. In der Senderichtung empfängt die TSI 252 über die Pseudo-DS2-(PDS2-)Schnittstelle DS0-Daten von der DAI-Schaltung 250 an einem Eingangsdemultiplexer 1040 und sendet DS0-Daten an einem PCM-Multiplexleitungssender 1045 auf die PCM-Multiplexleitung 220 (17) aus. In der Senderichtung ist die Gesamtfunktion der TSI 252, die ankommenden DS0-Daten, wann immer sie ankommen, in den Sendeabtastpuffer 1044 zu laden, die DS0-Daten aus dem Sendeabtastpuffer 1044 zu extrahieren und sie in einem vorher zugewiesenen Zeitschlitz auf der PCM-Multiplexleitung 220 zu plazieren.
  • DS2-Daten von der DAI 250 (6) treten durch den Eingangsdemultiplexer 1040 in die TSI 252 ein. 22 ist ein Zeitablaufdiagramm, das Einzelheiten der TSI-/DAI-PDS2-Schnittstelle zeigt. In 21a extrahiert der Eingangsdemultiplexer die 28 DS1-Datenströme aus den sieben DS2-Daten- und Taktleitungen, welche Teil der Schnittstelle 1031 (20) sind. Zwei DS1NUM-Signale (Schnittstelle 1031, 20) bilden eine binäre Zwei-Bit-Nummer, die spezifiziert, welche der vier DS1en gerade aktive Daten auf der DS2-Leitung hat. Die TSI 252 verwendet diese Signale, um den aktiven DS2 in einzelne DS1-Leitungen zu demultiplexen, und speist jedes der ankommenden DS1-Signale (28) seriell in ein DS1-Eingangsschieberegister 1041 ein.
  • Wenn die 8 Bits eines DS0-Kanalbytes einmal für einen gegebenen DS1 hereingeschoben wurden, wird das DS0-Byte in ein DS0-Halteregister 1042 geladen. Es gib 28 Halteregister 1042, eines für jeden DS1-Kanal. Die Halteregister 1042 sind 10 Bit breit: 8 Bit für das DS0-Byte, 1 Bit für den zu dem „Eltern-" DS1-Kanal gehörigen Multirahmensynchronisationsstatus und 1 Bit, das als ein Gültikeitsdatenflag verwendet wird, um anzuzeigen, daß ein neues DS0-Byte hereingekommen ist und noch nicht verarbeitet wurde.
  • Die TSI 252 hat 24 interne „Kanalschlitze" für die Verarbeitung von DS0-Kanälen verfügbar. Die Kanalschlitze stellen den Vermittlungsmechanismus zur Verfügung, um eine Verbindung zwischen einem ankommenden DS0-Kanal und einem Zeitschlitz auf der PCM-Multiplexleitung 220 herzustellen. Die externe Mikroprozessor-(μP-)Schnittstelle 1060 ist in 21a gezeigt und steuert, wie die 24 Kanalschlitze zugewiesen werden. Der μP baut eine vermittelte Verbindung auf, indem er zwei Zuweisungen zu einem gegebenen Kanalschlitz vornimmt. Die erste Zuweisung verknüpft einen Kanalschlitz mit einem PCM-Multiplexleitungs-Zeitschlitz; die zweite Zuweisung verknüpft einen Kanalschlitz mit einem spezifischen DS0-Kanal innerhalb eines spezifischen DS1-Kanals eines DS3-Signals.
  • Die PCM-Multiplexleitungs-Zeitschlitzzuordnung wird von einem μP-„Schreiben" in einen Zeitschlitz-Dualportspeicher (128 × 8) 1059 vorgenommen. Die DS0-Zuweisung wird von zwei μP-„Schreiben" in den inhaltlich adressierbaren DS0-Auswahlspeicher (CAM) 1049 vorgenommen; ein Schreiben für die DS1-Nummer (1–28) und ein Schreiben für die DS0-Nummer (1–24). Wenn einmal die richtigen Zuweisungen in dem DS0-Auswahl-CAM 1049 und dem Zeitschlitzzuweisungsspeicher 1059 vorgenommen wurden, ist keine weitere μP-Tätigkeit erforderlich; die DS0-Kanäle werden fortlaufend verarbeitet, und die Verbindung wird aufrechterhalten, bis die Konfiguration von dem μP geändert wird.
  • Nachdem die DS0-Bytes in die Halteregister 1042 geladen wurden, werden sie abgetastet, um zu bestimmen, ob sie in den Sendefreigabepuffer 1044 übertragen werden sollten. Die TSI 252 enthält einen 5-Bit-DS1-Abtastzähler 1048, der verwendet wird, um jedes der 28 Halteregister 1042 nacheinander abzutasten. Zu jedem der Halteregister 1042 gehört ein DS0-Kanalzähler, der die DS0-Nummer des DS0-Kanals speichert, der gerade in dem Halteregister 1042 ist. Wenn eine Übereinstimmung zwischen dem DS1-Abtastzähler 1048/DS0-Abtastzähler 1047 und den Inhalten des DS0-Auswahl-CAM 1049 besteht, wird eines der 24 DS0-Kanalschlitz-Übereinstimmungssignale aktiviert. Das Übereinstimmungssignal wird an dem Adreßcodierer 1050 in eine 5-Bit-Sendeabtastpufferadresse codiert. Während die Übereinstimmung aktiv ist, wird das DS0-Byte von dem Halteregister 1042 in den Sendeabtastpuffer 1044 übertragen. Wenn das DS0-Byte in dem adressierten Halteregister 1042 bereits verarbeitet wurde, würde das Gütigkeitsdatenflag, das durch den Multiplexer 1043 geliefert wird, „null" Daten anzeigen, und die Übertragung von dem Halteregister 1042 zu dem Sendeabtastpuffer 1044 findet nicht statt.
  • Auf der PCM-Multiplexleitungsseite verfolgt der Zeitschlitzzähler 1058, welcher Zeitschlitz gerade auf der PCM-Multiplexleitung 220 aktiv ist. Die Inhalte des Zeitschlitzzählers 1058 werden als eine Adresse in dem Zeitschlitzzuweisungs-(TSA-)Speicher 1059 verwendet, der einen Ort für jeden der 128 Zeitschlitze enthält. Wenn einem Zeitschlitz ein Kanalschlitz zugewiesen wurde, gibt der TSA-Speicher 1059 die Kanalschlitznummer aus, wenn dieser Zeitschlitz auftritt. Die Kanalschlitznummer wird dann als eine Adresse in die PCM-Multiplexleitungsseite des Sendeabtastpuffers 1044 verwendet, um. das ausgewählte DS0-Byte wiederzugewinnen. Wenn das zugehörige Gültikeitsdatenflag in dem Sendeabtastpuffer 1044 gültige Daten anzeigt, wird das DS0-Byte durch die PCM-Multiplexleitungs-Senderegister 1045 seriell auf die PCM-Multiplexleitung 220 ausgesendet. Das Gültigkeitsdatenflag selbst wird über eine Übertragungszustandsleitung (Schnittstelle 1029, 20) ebenfalls auf die PCM-Multiplexleitung 220 ausgesendet.
  • Immer noch Bezug nehmend auf 21a wird der DS0-Datenfluß in die Empfangsrichtung durch den Zeitablauf gesteuert, der von der Senderichtung stammt. Dies liegt an der Inline-Abzweigungs- und Wiederbelegungsarchitektur des Zugriffssystems 170. Eine spezifische TSI 252 handhabt Sende- und Empfangsdaten, die beide zu dem gleichen DS3-Signal gehören. Diese Architektur schreibt vor, daß der Zeitablauf der Empfangsseite identisch zu dem Zeitablauf der Sendeseite ist, weil die Wiederbelegung in dem gleichen DS3-Signal stattfindet, aus dem die Abzweigung stammt. Es ist nicht möglich, ein DS0-Byte mit anderem Zeitablauf wiederzubelegen, da es keine Möglichkeit gibt, den zugehörigen DS1-Zeitablauf zu ändern, wenn nur die DS0-Bits in dem DS3 wiederbelegt werden, wobei alle anderen DS3-Bits transparent hindurch gehen.
  • In der Empfangsrichtung empfängt die TSI 252 DS0-Daten von der PCM-Multiplexleitung 220 (17) und sendet über die PDS2-Schnittstelle DS0-Daten an die DAI 250 (6) aus. Die Gesamtfunktion der TSI 252 in der Empfangsrichtung ist, das ankommende DS0-Byte während seines zugewiesenen Zeitschlitzes in den Empfangsabtastpuffer 1062 zu laden, das DS0-Byte aus dem Empfangsabtastpuffer 1062 zu extrahieren und es zur gleichen Zeit an die DAI 250 zu senden, zu der das zugehörige DS0-Sendebyte in die TSI 252 geladen wird. Außerdem erzeugt die TSI 252 ein Überschreibsignal (Schnittstelle 1031, 20), wenn sie von dem (nicht gezeigten) externen Mikroprozessor so konfiguriert ist. Das Überschreibsignal wird verwendet, um der DAI 250 zu signalisieren, daß das zugehörige Datenbit auf der PDS2-Leitung in das DS3-Signal überschrieben werden sollte.
  • Der Datenfluß auf der Empfangsseite beginnt mit einer Seriell-Parallel-Umwandlung der Daten, die von der PCM-Multiplexleitung kommen und in die PCM-Multiplexleitungs-Empfängerregister 1061 gehen. Die Daten werden zur gleichen Zeit aus der PCM-Multiplexleitung genommen, zu der auf der Sendeseite Daten auf der PCM-Multiplexleitung plaziert werden. Von den PCM-Multiplexleitungs-Empfängerregistern werden die Daten an der von dem TSA-Speicher 1059 spezifizierten Stelle in den Empfangsabtastpuffer 1062 geladen, wenn sie von dem Zeitschlitzzähler 1058 adressiert wird.
  • Die DS0-Daten werden dann in die empfangsseitigen DS0-Halteregister 1063 geladen. Von den Halteregistern 1063 werden die DS0-Bytes in die DS1-Ausgangsschieberegister 1064 eingespeist, wo sie durch den Ausgangsmultiplexer 1067 gleitet werden und über einen Satz von PDS2-Empfangsdatenleitungen (Schnittstelle 1031, 20) weiter zu der DAI 250 gesendet werden.
  • Die TSI 252 umfaßt ebenfalls drei zusätzliche Teilschaltungen: eine TSI-FDL-Steuerung 1068 (21b), einen Frequenzzähler 1069 (21c) und eine Subratensteuerung 1056 (21d). Die TSI-FDL-Steuerung 1068 erhält ihre Eingabe vom Ausgang des TSI-Demultiplexers 1040 und ein Taktsignal von dem externen FDL-Microcontroller 254. Die Daten werden an den Microcontroller 254 und das TSI-Schieberegister 1041 ausgegeben. Die Frequenzzähler-Teilschaltung 1069 erhält ihre Eingabe von dem Ausgang des TSI-Demultiplexers 1040 und dem Referenztakt der TSI-Systemschnittstelle 1035. Die Subratensteuerung 1056 erhält ihre Eingabe von dem TSI-DS0-Halteregister 1042 und dem DSO-Kanalübereinstimmungssignal. Die Ausgabe der Subratensteuerung 1056 steuert eine der Eingaben an das UND-Gatter 1057.
  • DS1-Einrichtungsdatenverbindungs-(FDL-)Steuerung
  • 23 ist ein Blockschaltbild der Einrichtungsdatenverbindungs-(FDL-)Schnittstelle zwischen der FDL-Steuerungsteilschaltung 1068 der asynchronen Zeitschlitzaustausch-(TSI-)Schaltung 252 und dem FDL-Microcontroller (μC) 254 in dem derzeit bevorzugten Zugriffssystem 170. Die drei I-/O-Pins der TSI-Schnittstelle 1033 (20), die mit dem Microcontroller 254 verbindet, sind FDLDIR, FDLCLK und FDLDAT. Die FDL ist eine 4 kBit/s-Datenverbindung, die in ESF-formatierte (erweiteter Superrahmen) DS1-Signale eingebettet ist. In dem Zugriffssystem 170 stellt das DS3-Schnittstellenmodul 171 (5) die Leistungsüberwachung des DS3-Signals ebenso wie aller eingebetteter DS2- und DS1-Signale bereit. Ein Teil der Leistungsüberwachung von ESF-formatierten DS1-Kanäle bringt das Übersetzen von Nachrichten mit sich, die auf der FDL in das Zugriffssystem 170 gesendet werden. Auf einem gegebenen DS3-Schnittstellenmodul 171 können nicht weniger als 28 DS1-Kanäle durchlaufen, wobei jeder davon einen unabhängigen 4 kBit/s-FDL-Kanal enthalten kann.
  • Herkömmliche Verfahren zur Handhabung FDL-artiger Datenverbindungen (z. B. HDLC) bringen die Verwendung integrierter Schaltungen (ICs) von der Stange mit sich, welche eine Schnittstelle zwischen einem Mikroprozessor und einer oder zwei Datenverbindungen bereitstellen (z. B. USART-Chips, DLC-Chips und ähnliches). In dem derzeit bevorzugten Zugriffssystem 170 ist dieses Verfahren nicht praktikabel, weil die erforderliche Anzahl von ICs nicht auf ein einziges Board passen würde und die Kosten unerschwinglich wären.
  • Die vorliegende Erfindung umfaßt einen neuartigen Ansatz für die Handhabung mehrerer asynchroner Datenverbindungen in dem Zugriffssystem 170, um 28 4 kBit/s-Datenverbindungen auf einem einzigen DS3-Schnittstellenmodul 171 aufzunehmen, ohne übermäßige Kosten herbeizuführen. Der Ansatz bringt eine Abtast-/Packungs-Teilschaltung (die FDL-Steuerung 1068) in der TSI 252 mit sich, welche in Verbindung mit dem externen Microcontroller (μC) 254 arbeitet, um eine Hochpegel-Nachrichtenschnittstelle zu dem Board-Mikroprozessor (μP) in dem CPU-Komplex 262 (6) bereitzustellen.
  • Nun Bezug nehmend auf 21c und 24 extrahiert die FDL-Steuerungsteilschaltung 1068 der TSI 252 fortlaufend FDL-Bits aus jedem der 28 DS1-Kanäle und speichert sie in einem internen Puffer, auf den als das Eingangsschieberegister (ISR) 1070 Bezug genommen wird. Während jedes neue Bit herein geschoben wird, wird ein FDL-Bitzähler 1071 inkrementiert. Wenn der externe μC 254 das (von FDLDIR abgeleitete, 23) TRANSFER-Signal bestätigt, tastet die FDL-Flaglogik 1072 den FDL-Bitzähler 1071 ab und leitet die gültigen FDL-Bits von dem Eingangsschieberegister 1070 zu einem Ausgangsschieberegister 1073 (nur 1 von 28 gezeigt) weiter. Die Flaglogik 1072 bestimmt dann, wie weiter unten beschrieben, den Zustand von ungenutzten Bits in dem Ausgangsschieberegister 1073.
  • Da alle FDL-Kanäle mit ein wenig unterschiedlichen Geschwindigkeiten laufen können, können die 28 FDL-Bytes nicht die gleiche Anzahl gültiger FDL-Bits haben. Die Größe des Ausgangsschieberegisters 1073 ist 8 Bit, die Anzahl gültiger FDL-Datenbits ist jedoch 7 oder weniger. Auf der Basis des FDL-Bitzählers 1071 bestimmt die Flaglogik die Anzahl gültiger FDL-Bits in dem Ausgangsschieberegister 1073 und setzt das nächste Bit auf eine „0", und wenn es irgendwelche restlichen ungenutzten Bits gibt, werden sie alle auf „1" gesetzt.
  • Der externe FDL-μC 254 (23) kann dann die Anzahl in jedem Byte enthaltener gültiger FDL-Bits bestimmen, indem er bei dem niederwertigsten Bit (LSB-Bit 0) beginnt und nach der ersten Bitposition sucht, die eine null enthält. Alle restlichen Bits in dem Byte sind gültig. Wenn es zum Beispiel 7 gültige Datenbits gibt, ist das LSB (Bit 0) null, und die restlichen Bits werden als gültige FDL-Datenbits interpretiert. Wenn das niederwertigste Bit eine Eins ist und das nächste Bit (Bit 1) eine Null ist, dann gibt es 6 gültige FDL-Bits. Die Reihen folge der Ankunft der FDL-Datenbits ist von dem niederwertigsten Bit zum höchstwertigen Bit. Dies impliziert, daß das höchstwertige Bit (Bit 7) das letzte Bit, das in die TSI 252 geladen wird.
  • Die 28 Ausgangsschieberegister 1073 werden innerhalb der FDL-Steuerungsteilschaltung 1068 der TSI 252 miteinander verbunden, um ein 228 Bit (28 × 8) langes Schieberegister zu bilden. Dies ermöglicht, daß die FDL-Daten für alle 28 DS1-Kanäle über eine serielle Schnittstelle aus der TSI 252 extrahiert werden. 25 zeigt das Format der FDL-Daten, wie sie aus der TSI 252 und in den externen μC 254 (23) verschoben werden.
  • Um einen Pufferüberlauf zu verhindern, muß der FDL-μC 254 die TSI 252 mit einer derartigen Frequenz abfragen, daß zwischen den Abfragezyklen ein Maximum von 7 FDL-Bits gespeichert wird. Dies kann unter Verwendung eines nominellen Abfragezyklus von 1,7 ms erreicht werden, weil im ungünstigsten Fall ein schneller DS1 in 1,7498 ms 7 FDL-Bits erzeugt.
  • IV. Der Schutzweg
  • 26 stellt einen normalen DS3-Signalweg und einen DS3-Signal-Schutzweg in dem Zugriffssystem 170 dar. Der DS3-Kanal hat zwei Hauptanforderungen für den Schutz. Die erste betrifft den Ausfall des Zugriffssystems 170 des Wegs und die zweite betrifft eine von einem Techniker angeforderte Umschaltung. Im ersten Fall muß der DS3-Weg von der ausgefallenen Einheit auf einen Ersatzschutzweg versetzt werden. Da die Ausrüstung ausgefallen ist, wird angenommen, daß eine erhebliche Störung auf dem DS3-Kanal auftritt.
  • Die zweite Anforderung betrifft eine Schutzschaltung aufgrund der Anforderung eines Technikers. Die Schaltungsanforderung könnte erforderlich sein, um einen nicht dienstbeeinträchtigenden Fehler (wie etwa eine abgebrannte LED) auf dem DS3-Schnittstellenmodul zu korrigieren. Unter dieser Bedingung ist eine beträchtliche Störung auf dem DS3-Kanal nicht erlaubt. Es wird angenommen, daß in den stromabwärtsen Einrichtungen ein paar Bitfehler, aber kein Verlust der Synchronisation auftritt.
  • Beide diese Szenarien beschäftigen sich mit dem Schutz des DS3-Signals, das durch das Zugriffssystem 170 läuft. Der DS3-Signaleingang 134 ist sowohl mit dem normalen als auch dem Schutzwegmodul 171a, 171b verdrahtet. Wenn das DS3-Signal von dem DS3-Modul 171 gesendet wird, werden sowohl in dem normalen als auch dem Schutzausgangsweg Relais 178, 178 verwendet, um zu garantieren, daß zu jedem gegebenen Zeitpunkt nur ein DS3-Modul 171a, b die Leitung 134' steuert. Eine spezielle Abfolge für das Ein-/Ausschalten ist erforderlich, um die Anforderungen nach Störungsfreiheit zu erfüllen. Der Schutzplan für das Zugriffssystem 170 wird hier angesichts dieser Anforderungen weiter unten diskutiert.
  • Der Schutz eines DS3-Wegs wird unter Verwendung eines Schutzansatzes über die nächste Karte erreicht. Wie 26 zeigt, sind die DS3-Schnittstellenmodule 171a, b eng in funktionale Paare gekoppelt. Jedes Modul 171 hat einen Normalweg 1080a, 1080b für einen DS3-Kanal. Außerdem haben die Module 171 einen zweiten Weg 1082a, 1082b verfügbar, der verwendet wird, um ihr Partnermodul zu schützen. Mit anderen Worten hat das „1A"-Modul 171a einen Normalweg 1080a für den DS3-Kanal 1A und einen Schutzweg 1082a für den DS3-Kanal 1B. In gleicher Weise hat das „1B"-Modul 171b einen Normalweg 1080b für den DS3-Kanal 1B und einen Schutzweg 1082 für den DS3-Kanal 1A. Die gleiche Kopplung findet für jedes der anderen fünf DS3-Modulpaare 171 in einem Regal statt. Auf diese Weise ist für alle DS3-Kanäle ein alternativer Weg verfügbar. Der Unterschied zwischen den zwei Wegen 1080, 1082 fällt in zwei Kategorien: Kanalstatistiken und Überschreibfähigkeiten.
  • Der Normalweg 1080 sammelt die vollständige statistische Information über den DS3-Kanal. Es wird ein vollständiger Bereich an DS3-, DS2- und DS1-Statistiken erfaßt. Außerdem können ganze DS1- und DSO-Kanäle aus dem ankommenden DS3-Kanal extrahiert werden und in dem abgehenden Kanal ersetzt werden.
  • Andererseits ist der Schutzweg 1082 grundsätzlich ein Kanalzwischenverstärker. Das DS3-Signal wird empfangen, Verzögerungen werden mit dem Normalweg 1080 abgeglichen, und das Signal wird neu übertragen. Nur ein äußerstes Minimum an Statis tiken, wie etwa Signalverlust (LOS), wird detektiert und auf dem Schutzweg 1082 gemeldet. Keine Wiederbelegung irgendeiner Art wird durchgeführt. Der Hauptzweck des Schutzwegs 1082 ist, den DS3-Kanal im Falle eines Ausfalls in dem Modul des Normalwegs zu schützen.
  • Nun Bezug nehmend auf 27 wird ein anderes DS3-Schnittstellenmodul 171c als eine Überwachung der anderen Module 171a, b auf dem DS3-Regal 202 verwendet. Signale werden von den Überwachungseinrichtungsanschlüssen der DS3-LI-Schaltungen 272a, 272a', 272b, 272b' in die DS3-LI-Schaltungen 272c, 272c' auf dem Überwachungsmodul 171c geleitet. Die Überwachungsausgänge der LI-Schaltungen 272 sind mit einem von zwei Drähten verknüpft, die mit dem DS3-Überwachungsmodul 171c verbinden. Die DS3 RCV-MON-Leitung 1084 von den LI-Schaltungen 272a, 272b auf dem Normalweg 1080a, b (26) wird als der Eingang zu dem Normalweg des DS3-Überwachungsmoduls verwendet. Zwei Vergleiche werden unter Verwendung des Moduls 171a als ein Beispiel wie folgt durchgeführt:
    • 1. Das Eingangssignal auf der Leitung 134a mit der normalen Datenwegausgabe auf der Leitung 134';
    • 2. Das Eingangssignal auf der Leitung 134a mit der Schutzwegausgabe auf der Leitung 1082b (26).
  • Die Ereignisfolge zeigt, wie die Vergleiche stattfinden, wobei das DS3 „1A"-Modul 171a als ein Beispiel verwendet wird. Es ist zu beachten, daß der Aufbau und die Steuerung dieses Tests durch das Regalüberwachungsmodul 232 bewerkstelligt wird.
  • Folge zum Vergleich der Normalwegausgabe mit dem Überwachungsweg
    • 1. Das Regalüberwachungsmodul 232 leitet zuerst die DS0-/DS1-Wiederbelegungsparameter des DS3-Schnittstellenmoduls 171a an das DS3-Überwachungsmodul 171c.
    • 2. Das Regalüberwachungsmodul 232 befiehlt dem DS3-Schnittstellenmodul #1A 171a dann, seine Ausgabesteuerung für das DS3-RCV-MON-OUT-Signal von dem Normalweg LI 272a auf eine Leitung 1084 zu schalten. Dies gibt ein verstärktes Bild des DS3-1A-Eingangssignals auf die Leitung 1084 aus. Diese Leitung ist mit dem Normalweg LI 272c auf dem DS3-Überwachungsmodul 171c verdrahtet. Die Regalüberwachung 232 befiehlt auch allen anderen Modulen, z. B. 171b, ihre Steuerungen für die Leitung 1084 zu deaktivieren.
    • 3. Als nächstes befiehlt die Regalüberwachung 232 dem DS3-Schnittstellenmodul #1A 171a, seine Ausgangssteuerung für das DS3-XMT-MON-OUT-Signal von dem Normalweg LI 272a auf eine Leitung 1086 zu schalten. Dies gibt ein Bild des DS3-1A-Ausgangssignals auf die Leitung 1086 aus. Die Leitung 1086 ist mit dem Schutzweg LI 272c' auf dem DS3-Überwachungsmodul 171c verdrahtet. Die Regalüberwachung 232 befiehlt auch allen anderen Modulen, z. B. 171b, ihre Steuerungen für die Leitung 1086 zu deaktivieren.
    • 4. Schließlich befiehlt die Regalüberwachung 232 dem DS3-Schnittstellenmodul #1A 171a, seine Ausgangssteuerung für das FEBE-MON-OUT-Signal auf eine Leitung 1088 zu schalten. Wie in 27 zu sehen, stammt dieses Signal von einer DAI-Schaltung 250a und geht zu dem FEBE-Eingang einer DAI 250c auf dem DS3-Überwachungsmodul 171c. Die Regalüberwachung 232 befiehlt auch allen anderen Modulen, z. B. 171b, ihre Steuerungen für die Leitung 1088 zu deaktivieren.
    • 5. Nun, da die physikalische Verbindung zu dem Überwachungsmodul aufgebaut wurde, kann der Test beginnen. Das in die Normalweg-LI 272c auf dem DS3-Überwachungsmodul 171c kommende Signal ist gewissermaßen die gleiche Eingabe 134a, die von dem #1A-Modul 171a gesehen wird. Alle Leistungsdaten werden von der DAI 250c gesammelt und mit den auf dem #1A-Modul 171a gefundenen verglichen. Dieser Vergleich wird von der Regalüberwachung 232 durchgeführt. Wenn eine wesentliche Differenz (d. h. Rahmenverlust, etc.) gefunden wird, dann kann ein Fehler detektiert worden sein.
    • 6. Das DS3-Überwachungsmodul 171c muß zuerst validiert werden, um die frühere Funktion zu garantieren, indem der Test auf einem anderen Modul, z. B. 171b, durchgeführt wird. Wenn bei dem DS3-Überwachungsmodul 171c kein Problem gefunden wird, dann muß die Regalüberwachung 232 entscheiden, ob ein Fehler gefunden wurde, und dann dem #1A-Modul 171a oder #1B-Modul befehlen, eine Schutzumschaltung des normalen DS3-Wegs 1080a (26) des #1A-Moduls durchzuführen.
    • 7. Während der DS3-Verarbeitung wird von der DAI 250c ein Bitfehlersignal am fernen Ende (FEBE) erzeugt. Dieses FEBE-Signal muß mit dem verglichen werden, das von dem #1A-Modul 171a auf der Leitung 1088 empfangen wird. Wenn eine Nichtübereinstimmung auftritt, dann folgen die gleichen in Schritt 6 gezeigten Verfahren, um zu bestimmen, ob eine Umschaltung notwendig ist.
    • 8. Der nächste Schritt ist die gleiche Wiederbelegung von DS0-/DS1-Daten durchzuführen, die auf dem #1A-Modul 171a stattfindet. Wenn dies einmal erreicht wurde, ist das Datensignal in der DAI 250c auf dem Normalweg 1080 das gleiche wie das, das auf dem Schutzweg 1082 hereinkommt.
    • 9. Erinnern wir uns, daß der Schutzweg 1082 des DS3-Überwachungsmoduls 171c ein Bild der Ausgabe des #1A-Moduls 171a auf sich hat. Wenn das Signal in der DAI 250c ankommt, wurde es um eine bekannte Anzahl von Taktzyklen verzögert. In dem Normalweg 1080 der DAI 250c auf diesem Modul wird eine Einstellung vorgenommen, um diesen Zyklen zu entsprechen. Mit Abweichungen von DAI zu DAI können weitere Taktzyklen erforderlich sein. Die DAI 250c hat bis zu 3 Bit erlaubter Schwankung.
    • 10. Wenn die Verzögerungsschwankung einmal kompensiert wurde, wird in der DAI 250c ein bitweiser Vergleich für die zwei Signale (#1A-Ausgabe von der Leitung 1086 und DS3-Überwachungsausgabe) durchgeführt.
    • 11. Angenommen, daß das Modul #1A 171a keinen Alarm hat, von dem DS3-Überwachungsmodul 171c kein Leistungsfehler detektiert wurde und der Vergleich scheitert, dann ist eines der folgenden Dinge möglich. Entweder das Modul #1A 171a ist ausgefallen oder das DS3-Überwachungsmodul 171c ist ausgefallen. Um zu bestimmen, ob es das Überwachungsmodul 171c ist, läßt man den gleichen Test gegen ein anderes DS3-Schnittstellenmodul, z. B. 171b, laufen.
    • 12. Wenn in dem DS3-Überwachungsmodul 171c kein Fehler gefunden wird, dann wurde ein Fehler detektiert, und die Regalüberwachung 232 gibt einen Befehl an das Modul #1A 171a oder #1B 171b aus, eine Schutzumschaltung für den #1A-DS3-Weg 134a durchzuführen. Außerdem schaltet das #1A-DS3-Modul 171a seine Einheiten-Fehlerlampe an.
  • Folge zum Vergleichen der Schutzwegausgabe mit dem Überwachungsweg
    • 1. Die Regalüberwachung 232 befiehlt dem DS3-Schnittstellenmodul #1A 171a seine Ausgangssteuerung des DS3-RCV-MON-OUT-Signals auf der Leitung 1084 von der Normalweg-LI 272a einzuschalten. Wie vorher beschrieben, gibt dies ein verstärktes Bild des DS3-1A-Eingangssignals auf die Leitung 1084 aus. Die Leitung 1084 ist mit der Normalweg-LI 272c auf dem DS3-Überwachungsmodul 171c verdrahtet. Die Regalüberwachung 232 befiehlt auch allen anderen Modulen, z. B. 171b, ihre Steuerungen für die Leitung 1084 zu deaktivieren.
    • 2. Als nächstes befiehlt die Regalüberwachung 232 dem DS3-Schnittstellenmodul #1B 171b seine Ausgangssteuerung des DS3-XMT-MON-OUT-Signals 1086 von der Schutzweg-LI 272' einzuschalten. Dies gibt ein Bild des DS3-1A-Schutzausgangssignals auf die Leitung 1086 hinaus. Die Leitung 1086 ist mit der Schutzweg-LI 272c' auf dem DS3-Überwachungsmodul 171c verdrahtet. Die Regalüberwachung 232 befiehlt auch allen anderen Modulen, z. B. 171a, ihre Steuerungen für diese Leitung 1086 zu deaktivieren.
    • 3. Nun, da die physikalische Verbindung zu dem Überwachungsmodul 171c aufgebaut wurde, kann der Test beginnen. Wie in dem vorhergehenden Test ist das in die in die Normalweg-LI 272c auf dem DS3-Überwachungsmodul 171c kommende Signal gewissermaßen die gleiche Eingabe 134a, die von dem #1A-Modul 171a gesehen wird. Alle Leistungsdaten werden von der DAI 250c gesammelt und mit den auf dem #1A-Modul 171a gefundenen verglichen. Dieser Vergleich wird von der Regalüberwachung 232 durchgeführt. Wenn eine wesentliche Differenz (d. h. Rahmenverlust, etc.) gefunden wird, dann kann ein Fehler detektiert worden sein.
    • 4. Das DS3-Überwachungsmodul 171c muß zuerst validiert werden, um die korrekte Funktion zu garantieren, indem der gleiche Test auf einem anderen Modul, z. B. 171b, durchgeführt wird. Wenn bei dem DS3-Überwachungsmodul 171c kein Problem gefunden wird, dann entscheidet die Regalüberwachung 232, ob ein Fehler gefunden wurde, und befiehlt dann dem #1B-Modul 171b, eine Schutzumschaltung des #1A-DS3-Normalwegs 1080a (26) durchzuführen.
    • 5. Da der Schutzweg 1082b (26) keine Wiederbelegung von DS0-/DS1-Daten erlaubt, ist für diesen Test keine Wiederbelegung erforderlich. Erinnern wir uns auch, daß der Schutzweg 1082 des DS3-Überwachungsmoduls 171c ein Bild der Ausgabe des #1B-DS3-Schutzwegs 1082b auf sich hat. Dieses Signal ist ein regeneriertes #1A-DS3-Signal. Wenn das Signal in der DAI 250c ankommt, wurde es um eine bekannte Anzahl von Taktzyklen verzögert. Es wird die gleiche bereits beschriebene Zyklusanpassung durchgeführt.
    • 6. Wenn die Verzögerungsschwankung einmal kompensiert wurde, wird in der DAI 250c ein bitweiser Vergleich für die zwei Signale (#1B-Schutzausgabe von der Leitung 1086 und DS3-Überwachungsausgabe) durchgeführt.
    • 7. Angenommen, daß der #1B-Schutzweg keinen Alarm hat, von dem DS3-Überwachungsmodul 171c kein Leistungsfehler detektiert wurde und der Vergleich scheitert, dann ist eines von zwei Dingen möglich. Entweder das Modul #1B 171b ist ausgefallen oder das DS3-Überwachungsmodul 171c ist ausgefallen. Um zu bestimmen, ob es das Überwachungsmodul 171c ist, läßt man den gleichen Test gegen ein anderes DS3-Schnittstellenmodul, z. B. 171a, laufen.
    • 8. Wenn in dem DS3-Überwachungsmodul 171c kein Fehler gefunden wird, dann wurde ein Fehler in dem Schutzweg auf dem #1B-DS3-Modul 171b detektiert, und die Regalüberwachung 232 gibt einen Befehl an das Modul #1A 171a aus, eine Schutzumschaltung für den #1B-DS3-Normaleg 1080b durchzuführen. Dies ist erforderlich, um das #1B-Modul 171b zum Entfernen zu isolieren. Außerdem schaltet das #1B-DS3-Modul 171b seine Einheiten-Fehlerlampe an.
  • 28 ist das Blockschaltbild der bitweisen Vergleichsschaltung 470, die in dem DAI-Blockschaltbild (10a) gezeigt und weiter oben in Schritt 10 des Normalwegausgabetests und Schritt 6 des Schutzwegausgabetests diskutiert ist. Ein Normaldateneingang (Eingang A) verbindet mit einer Verzögerungseinrichtung 1100, die weiter mit einem Sieben-Bit-Schieberegister 1102 verbindet. Der Ausgang des Schieberegisters 1102 verbindet mit einem Vergleichsblock 1104. Ein Schutzdateneingang (Eingang B) verbindet mit einem Vier-Bit-Schieberegister 1106, das dann mit dem Vergleichsblock 1104 verbindet. Der Vergleichsblock 1104 erzeugt dann entsprechend ein Vergleichssignal, das die Ausgabe der Schaltung 470 ist.
  • Die bitweise Vergleichsschaltung 470 stellt die Fähigkeit zur Verfügung, die Funktionalität der DAI 250 während des Betriebs zu prüfen und die Synchronisation der Normal- und Schutzwege zu prüfen, bevor eine „störungsfreie" Umschaltung durchgeführt wird.
  • Um die Funktionalität der DAI 250 (26) zu prüfen, sind zwei identisch konfigurierte DAIs mit identischen Eingaben auf dem Normaleingang (Eingang A) erforderlich. Die Normalausgabe eines ersten DAI 250a (nach der Wiederbelegung) wird in den Schutzeingang (Eingang B) einer zweiten DAI 250b eingespeist. Diese Eingabe wird intern mit der Normalausgabe verglichen. Die Schaltung kann einen Vergleich ermitteln, selbst wenn zwischen den zwei Strömen bis zu 3 Zyklen Latenz ist.
  • Um die Funktionalität und relative Synchronisation zwischen dem Normalweg einer DAI 250a und dem Schutzweg der zweiten DAI 250b zu prüfen, ist, wie in 27 gezeigt, eine dritte DAI 250c erforderlich. Da auf dem Schutzweg keine Wiederbelegungsmöglichkeit besteht, ist zu beachten, daß die DAI 250a, deren Normalweg geprüft wird, derart konfiguriert ist, daß ein Überschreiben nicht erlaubt ist. Der Normalausgang der ersten DAI 250a verbindet in den Schutzweg der dritten DAI 250c, während der Schutzausgang der zweiten DAI 250b in den Normaleingang der dritten DAI 250c verbindet. Die erste und zweite DAI 250a, b müssen auf den Normaleingängen das gleiche Eingangssignal haben. Die bitweise Vergleichsschaltung 470 in der dritten DAI 250c vergleicht dann die zwei Ströme und meldet die relative Synchronisation innerhalb von 3 Bit.
  • V. Relative Synchronisation
  • DS1-Synchronisationsüberwachung
  • Die DS1-Synchronisationsüberwachung überwacht fortlaufend die Synchronisation aller (eingebetteter oder direkter Schnittstellen-) DS1-Signale in dem Zugriffssystem 170 (32). Die Synchronisationsüberwachung findet statt, indem die Taktfrequenz des getesteten DS1 mit einem Referenz-DS1-Signal verglichen wird. Die Referenz kann jeder (eingebettete oder direkte Schnittstellen-) DS1 in dem derzeit bevorzugten Zugriffssystem 170 oder eine DS1-basierte Referenz sein, die durch einen Anschluß empfangen wird, der in dem Zugriffssystem 170 auf dem Vermittlungsstellen-Alarmschnittstellenmodul 214 (32) vorgesehen ist.
  • Frequenzabweichungen von der Referenz werden bemerkt und als die Anzahl von „Gleitvorgängen" eines ganzen DS1-Subrahmens für das spezifizierte Zeitintervall gemeldet. Zum Beispiel ergibt die Verwendung einer 1,544 × 106 Hertz (Hz) Taktrate mit einer Fehlerrate von etwa 16 Bit Taktzyklen pro Sekunde bei einer Meßdauer von einer Sekunde eine Vorhersage von fünf Gleitvorgängen pro Minute. Dies ist der Fall, weil es in einer Minute geschätzte 960 Bit Frequenzfehler gibt, was somit fünf 193 Bit-Subrahmen-Gleitvorgänge erfordert. Gesteuerte Gleitvorgänge werden weiter unten in Verbindung mit 30a und 30b weiter diskutiert. Die Begriffe Taktzyklus, Taktimpuls und Bit werden verwendet, um einen einzigen T1-Taktzyklus (1/1,544 MHz oder 0,648 Mikrosekunden) zu beschreiben, was das Zeitintervall eines T1-Bits ist.
  • Der Grund für Gleitvorgänge ist die Instabilität der Taktgeber und Wegverzögerungen in der externen Ausrüstung (extern des Zugriffssystems 170), wie etwa den Endgeräten (nicht gezeigt). Endgeräte enthalten Speicherpuffer, um kleineren Frequenzversätzen Rechnung zu tragen. Diese Versätze umfassen Jitter und Wander. Jitter ist als kurzzeitige, abrupte Störschwankung in der Frequenz aufeinanderfolgender Impulse definiert und umfaßt alle Schwankungen über einer Rate von 10 Hz. Wander ist ähnlich Jitter, aber ist eine langsame Schwankung in der Frequenz aufeinanderfolgender Impulse und umfaßt alle Schwankungen unter einer Rate von 10 Hz. Es gibt in einem System kein Problem mit Jitter und Wander, solange die Schwankungen die Kapazität des Puffers nicht überschreiten. Puffer werden als Reaktion auf einen Frequenzversatz oder übermäßige Schwankung jedoch entweder überlaufen oder unterlaufen, was dann zu einem Gleitvorgang führt. Das Endgerät verwirft oder löscht während eines Überlaufs einen Block mit 192 Datenbits (d. h. einen T1-Subrahmen weniger das Synchronisierbit) in seinem Puffer, was passiert, wenn Daten schneller in den Puffer kommen als sie entfernt werden können. Der Puffer wiederholt während des Unterlaufs einen Block mit 192 Datenbits. Die externe Ausrüstung hat die Puffer und führt das tatsächliche Löschen oder die Wiederholung der Datenbits aus. Das Zugriffssystem 170 der vorliegenden Erfindung bestimmt oder sagt vorher, daß das Auftreten eines Gleitvorgangs kurz bevor steht.
  • Ein T1-gesteuertes Gleiten findet statt, wenn ein T1-Subrahmenpuffer überläuft oder unterläuft. Alle 192 Datenbits in einem T1-Subrahmen werden gelöscht (Überlauf) oder wiederholt (Unterlauf), wenn der Subrahmenpuffer gleitet. Mit anderen Worten wird während des gesteuerten Gleitens ein Byte (acht Bit) von jedem DS0-Signal gelöscht oder wiederholt.
  • 30a stellt eine T1-Bitfolge dar, bei der das Auftreten eines gesteuerten Gleiten kurz bevorsteht. Der T1-Subrahmen S1 1136 beginnt mit einem Synchronisierbit F 1137, dem 192 Datenbits 1138 folgen. Dieses Muster wird, wie weiter unten in Verbindung mit 31 erklärt, für den Rest der Subrahmen (mit F/S2, F/S3, S/S4, F/S5, ... bezeichnet) wiederholt. 30b stellt die T1-Bitfolge dar, nachdem ein Pufferüberlauf stattgefunden hat, was ein gesteuertes Gleiten bewirkt. Bei dem dargestellten gesteuerten Gleiten werden alle 192 Datenbits in dem Subrahmen S3 1139 gelöscht.
  • Bezug nehmend auf 32 ist der Mechanismus zum Melden von Gleitvorgängen über den Transaktionssprachen 1-(TL1-)Befehl „TTRV-PM-T1", wobei der überwachte Parameter vom Typ „SLIPC" verwendet wird, der von einem Techniker von dem Betriebsunterhaltungssystem (OSS) über die Schnittstelle 196 an das Zugriffssystem 170 gesendet wird. Das Kommunikationsprozessormodul 194 stellt die Kommunikationsschnittstelle 196 zu dem externen OSS oder Netzverwaltungszentrum bereit. Der TL1-Befehl „SET-TH-T1" wird von einem Techniker an dem OSS verwendet, um einen Schwellpegel für die erlaubten Gleitvorgänge in einer spezifizierten Zeitspanne einzustellen. Wenn die Schwelle überschritten ist, wird von dem Zugriffssystem 170 eine unabhängige Nachricht an das OSS ausgegeben.
  • Relative DS1-Synchronisationsüberwachung
  • Als ein Mittel, um Gleitvorgänge zu identifizieren, nutzt das Zugriffssystem 170 das DS1-Superrahmen-(SF-)Format oder das erweiterte DS1-Superrahmen-(ESF-)Format. 31 stellt das DS1-Superrahmenformat dar, das in Bellcore TR-TSY-000499 spezifiziert ist. Es gibt zwölf T1-Subrahmen pro DS1-Superrahmen, wobei jeder Subrahmen ein erstes Overhead- oder Steuerungsbit (F-Bit) hat, dem 192 DS0-Daten- oder Informationsbits folgen. Die 192 Datenbits sind in 24 Kanäle mit jeweils 8 Bit unterteilt, wobei die Bits in einem standardisierten Muster sind, um Nebensprechprobleme zu minimieren. Die Steuerungsbits in dem DS1-Superrahmenformat sind eine von zwei Arten von F-Bits. Endgerätsynchronisier-(Ft-)Bits werden verwendet, um Subrahmengrenzen zu identifizieren. Signalsynchronisierungsbits (FS) werden verwendet, um Superrahmengrenzen zu identifizieren. Das DS1-ESF-Format ist ähnlich, aber hat 24 Subrahmen statt den 12 Subrahmen des in 31 gezeigten DS1-SF-Formats.
  • In der derzeit bevorzugten Ausführungsform des Zugriffssystems 170 werden Taktimpulse eines Referenz-DS1 und eines Test-DS1 verglichen, um die Gleitrate vorauszusagen, aber in alternativen Ausführungsformen können alternative Wege verwendet werden. Die Verwendung von Taktimpulsen statt F-Bits ermöglicht dem Zugriffssystem 170, die Gleitrate 193 mal schneller vorauszusagen als bei Verwendung der F-Bits. Dies liegt daran, daß die Synchronisier-(F-Bit-)Rate gleich der Taktfrequenz geteilt durch 193 ist. Anders ausgedrückt kann das Zugriffssystem 170 durch Verwendung von Taktimpulsen, um Rahmengleitvorgänge auf der DS1-Ebene zu überwachen, in einer Sekunde die gleiche Genauigkeit erreichen wie eine andere Überwachungsfunktion, die F-Bits verwendet, in 193 Sekunden.
  • Nun zurückkehrend zu dem relativen Synchronisationskonzept kann eine von dem Zugriffssystem 170 verwendete Referenzquelle weniger stabil sein als die Takte, die verwendet werden, um das von dem System 170 empfangene DS1-Signal zu erzeugen. Wenn eine derartige Instabilität in der Referenzquelle auftritt, kann über alle DS1-Signale ein systematischer Frequenzfehler eingeführt werden. Um diesen möglichen Fehler auszuklammern, muß die Synchronisation mehrerer DS1-Signale relativ zu dem Referenzsignal untersucht werden. Die relative Synchronisations-Überwachungsfunktion der vorliegenden Erfindung kann auch von einem Techniker an dem OSS verwendet werden, um die zwei Richtungen eines ausgewählten DS1-Kanals zu vergleichen, um zu bestimmen, ob jede Richtung des bidirektionalen Wegs mit der gleichen Referenz synchronisiert ist.
  • Als ein zusätzliches Merkmal ist das Zugriffssystem 170 in der Lage, während der Verwendung der relativen Synchronisation automatisch eine Referenz zu wählen, wenn von dem Benutzer vorher keine Referenzquelle definiert wurde.
  • Unter Bezug auf 32 wird der Synchronisierungsreferenz Priorität gegeben, welche auf Leitung 1140 in das Zugriffssystem 170 eingegeben wird, aber jeder der DS1en (eingebettet oder direkte Schnittstelle, z. B. auf Leitung 134 eingebettet oder direkt auf Leitung 188) kann ausgewählt werden. Die Referenzquelle wird von einem hier weiter unten beschriebenen automatischen Suchprogramm gewählt, das auf dem Verwaltungsprozessormodul 190 läuft.
  • Fähigkeiten des Zugriffssystems
  • Nun allgemein Bezug nehmend auf 32 hat das derzeit bevorzugte Zugriffssystem 170 die Fähigkeit, jeden einzelnen DS1 (eingebettet oder direkte Schnittstelle) als eine Synchronisierungsreferenz zu verwenden. Außerdem kann eine DS1-basierte Referenz zu einer Schnittstelle eines integrierten Ge bäudezeitablaufquellentakts (BITSCLK) von dem System 170 auf Leitung 1140 empfangen werden und die Taktimpulse als das Referenzsignal verendet werden. Diese Schnittstelle ist auf dem Vermittlungsstellen-Alarmschnittstellenmodul 214 angeordnet.
  • Jedes DS3-Schnittstellenmodul 171 ist fähig, die Referenz zu empfangen und sie zu verwenden, um jeden, zu einer Zeit einen, seiner eingebetteten DS1en zu überwachen. In 21a und 21c ist die Frequenzzähler-Teilschaltung 1069 Teil der TSI-Schaltung 252 (6) auf dem DS3-Modul 171 und umfaßt einen 11-Bit-Frequenzzähler 1054 mit einem Vorzeichenbit. Der vorher ausgewählte DS1-Referenztakt inkrementiert den Frequenzzähler 1054, während der Takt des getesteten DS1, der von einer von 28 Taktschaltungen 1052 ausgewählt wird, den Zähler 1054 um eins dekrementiert. Der sich über die Zeit ergebende Wert kann in die Frequenzdifferenz umgewandelt werden. Wenn der Referenztakt zum Beispiel bei 1.544.000 Hz (T1-spezifizierte Frequenz) läuft und der getestete DS1-Takt bei 1.544.016 Hz läuft, ist die Fehlerrate oder Frequenzdifferenz 1,04 × 10–5, was fünf Gleitvorgängen pro Minute entspricht.
  • Da die derzeit bevorzugte Ausführungsform des Zugriffssystems 170 nur eine der Zählerteilschaltungen 1069 auf jedem DS3-Schnittstellenmodul 171 umfaßt, wird ein Quantisierungsalgorithmus verwendet, um alle 28 DS1-Schaltungen bezüglich Synchronisation zu überwachen. Nämlich steuert jede DS1-Schaltung periodisch den Frequenzzähler 1069 für ein ausgewähltes Zeitintervall. Dieser Ansatz erfordert ein Sammeln überwachter Intervalle für alle 28 DS1-Schaltungen, um aussagekräftige Statistiken zu erhalten, und berücksichtigt Signalverlust (LOS) bei DS1-, DS2- und DS3-Geschwindigkeiten. Eine Messung der Frequenzdifferenz für jede DS1-Schaltung wird in einer Datenbank gespeichert. Neben jedem DS3-Schnittstellenmodul 171 hat das DS1-Schnittstellenmodul 238 die Fähigkeit, eine Synchronisationsüberwachung für DS1-Signale, die es empfängt, durchzuführen.
  • Die Referenzquelle
  • Bezug nehmend auf 32 ist die Normalquelle für die Synchronisierungsreferenz der Eingang 1140 für den Aufbau einer integrierten Gebäudezeitablaufquelle (BITS) in das Vermittlungsstellen-Alarmschnittstellenmodul 214. Das BITS-Taktsignal wird an dem Modul 214 durch einen (nicht gezeigten) DS1-Schnittstellenchip empfangen, der eine eingebaute Taktphasen-/Frequenzeinrastung und Glättung hat. Ein Referenztakt (REFCLK) verbindet das Vermittlungsstellen-Alarmschnittstellenmodul 214 über eine Leitung 1142 mit dem Regalüberwachungsmodul 232, in dem eine (nichtgezeigte) REFCLK-Schnittstellenschaltung eine Zwischenverstärkerfunktion für den REFCLK ausführt. Von dem Regalüberwachungsmodul 232 wird der REFCLK auf einen REFCLK-Bus 1144 plaziert, der an alle DS3-Schnittstellenmodule (z. B. 171, 171') auf dem Hochgeschwindigkeits-Schnittstellenregal 202 gesendet wird.
  • Der Zustand der Normalquelle, d. h. des BITS-Takts (und der Ersatzquelle) wird von einem Techniker an dem OSS unter Verwendung des TL1-Befehls „RTRV-COND" mit folgenden Bedingungstypen erhalten:
    SFI Synchronisierungsfehleranzeige detektiert
    SYNC Verlust der Zeitsteuerung der Synchronisierungsverbindung
    SYNCOOS Verlust der Zeitsteuerung sowohl auf den Haupt- als auch den Ersatzsynchronisierungsverbindungen
    SYNCCPRI Synchronisationsverlust der Hauptsynchronisierungsverbindung
    SYNCSEC Synchronisationsverlust der Ersatzsynchronisierungsverbindung
  • Die Ersatzquelle der Referenz kann jeder DS1 (eingebettet oder direkte Schnittstelle) sein, auf den von dem Zugriffssystem 170 zugegriffen wird. Jede DAI-Schaltung 250 (6) auf jedem DS3-Schnittstellenmodul 171 ist, wie bereits beschrieben, fähig, über die Multiplexerschaltung 486 von 10a einen von 28 DS1-Takten (wie den REFCLK) auszuwählen. Dieser ausgewählte Takt (REFCLK) verbindet auch auf dem REFCLK-Bus 1144. Wie bereits beschrieben, wählt das Verwaltungsprozessormodul 190 entweder den BITS-Takt oder einen der Takte, die von der DAI 250 (10) erzeugt werden, als den Synchronisierungsreferenztakt aus. Zum Beispiel könnte der dritte DS1 der von dem DS3-Modul 1171 gesteuerten DS3s ausgewählt werden. Es sollte beachtet werden, daß das Signal, das auf den internen Bus gegeben wird, der DS1-Lückentakt ist, wenn ein eingebetteter DS1 als Referenz verwendet wird. Ein Lückentakt hat die richtige Anzahl von Impulsen über der Zeit, aber kann momentan keine gleichen Impulsbreiten haben. Für dieses Signal fand kein Glätten statt. Eine Glättung durch das Verwaltungsprozessormodul 190 stellt die Taktimpulsbreiten von einem Lückenzustand zurück zu einem normalen Zustand wieder her.
  • Das derzeit bevorzugte Zugriffssystem 170 umfaßt auch ein automatisches Suchmerkmal zum Finden einer Referenz, das einen speziellen Algorithmus erfordert. Das Erzeugen eines DS1- oder Kanalreferenzpools verwendet das zugrunde liegende Prinzip, daß eine Mehrheitsabstimmung mehrerer überwachter Kanäle in dem Netzwerk die beste verfügbare Referenzzeitsteuerungsquelle anzeigen wird. Alle Kanäle mit einer gegebenen Geschwindigkeit (in diesem Fall DS1) werden als Kandidaten behandelt, die als der Referenztakt verwendet werden sollen.
  • Software für das automatische Suchmerkmal ist in einer derzeit bevorzugten Ausführungsform in der Sprache „C" geschrieben. Die hier beschriebene Software wurde von dem Quellcode in einen Objektcode übersetzt, wobei ein optimierender MCC68K-„C"-Kreuzkomplierer, Version 3.3, erhältlich von Microtec Research, verwendet wurde. Nichtsdestotrotz wird ein Fachmann in dieser Technologie erkennen, daß die Schritte in dem beigefügten Flußdiagramm unter Verwendung einer Anzahl anderer Sprachen, Sprachübersetzer, Computer und Schaltungen implementiert werden können.
  • Ein Flußdiagramm einer Sequenz 1168 für die automatische Auswahl einer Kanalzeitsteuerungsreferenz ist in 33 gezeigt. Eine sequentielle DS1-Kanalabtastung beginnt im Zustand 1170. Bei einem Entscheidungszustand 1172 wird jeder po tentielle Kanal, der gemessen wird, zuerst auf seinen Betriebszustand geprüft, um sicherzustellen, daß die verbundene Einrichtung „in Betrieb" oder gültig ist. Wenn der Kanal als ein gültiger Kandidat bestimmt wird, wird im Zustand 1174 eine Messung für ein vorbestimmtes Zeitintervall ausgelöst, z. B. fünf Sekunden im Zustand 1176 und dem Entscheidungszustand 1178. Nachdem die Meßergebnisse, wie durch den Zustand 1178 bestimmt, erhalten wurden, rückt die Sequenz 1168 zu einem Entscheidungszustand 1180 vor. Die Meßergebnisse werden als Differenzbitzählungen über die Meßdauer ausgedrückt, wobei die nominelle Bitrate für einen DS1-Kanal 1,544 MBit/s ist. Im Zustand 1180 wird die Gültigkeit des Ergebnisses geprüft, d. h. ob der Kanal während der Meßdauer stabil und in Betrieb geblieben ist. Wenn während der Meßdauer ein Signalverlust detektiert wird, werden die Meßergebnisse für ungültig befunden, und die Sequenz rückt zum Zustand 1182, wählt den nächsten DS1-Kanal aus und macht beim Zustand 1172 weiter. Wenn die Ergebnisse, wie im Zustand 1180 bestimmt, gültig sind, wird ein zweites Mittel als ein Datenpunkt bei der Gültigkeitsbestimmung eines Kanals als eine Referenz verwendet. Dieses Mittelungsverfahren dient dazu, inhärente +/–1-Zählungsunsicherheiten bei Verwendung des Frequenzzählers 1069 (21) aufzulösen, um Frequenzdifferenzen zwischen zwei asynchronen Kanälen zu messen. Im Zustand 1184 wird dieses eine zweite Mittel dann zusammen mit der DS1-Kanalnummer für die spätere Nachverarbeitung in einer Datenbank gespeichert.
  • In einem Entscheidungszustand 1186 wird bestimmt, ob alle DS1-Kanäle in dem System 170 gemessen wurden. Falls nicht, schleift die Sequenz 1168 zurück zum Zustand 1182, um den nächsten Kanal auszuwählen. Diese Meßschleife wird für alle nachfolgenden DS1-Kanäle in dem System 170 wiederholt. Wenn alle Kanäle gemessen sind, wird im Zustand 1188 ein systemweites Mittel berechnet. Dann wird im Zustand 1190 jeder Kanal mit anderen Kanälen mit der gleichen Differenzzählung klassifiziert. Eine sich ergebende Verteilung oder Gewichtung wird dann für alle eindeutigen Differenzzählungsergebnisse erhalten, wobei die Anzahl der DS1-Kanäle pro Differenzzählung den Gewichtungswert bildet.
  • Die vorher erwähnte Verteilung wird auf einer differenzzählungsweisen Basis abgetastet. In einem Entscheidungszustand 1192 wird bestimmt, ob die Differenzzählung innerhalb +/–7 Zählungen der Gesamtmittelzählung ist. Aus allen Differenzzählungen, die dieses Kriterium erfüllen, wird in den Zuständen 1194 und 1196 die Differenzzählung mit der maximalen Anzahl entsprechender Kanäle als der „Normierungsstandard" gekennzeichnet. In einem Entscheidungszustand 1198 wird eine Prüfung durchgeführt, um zu bestimmen, ob alle Ergebnisse abgetastet wurden. Falls nicht, rückt die Sequenz zum Zustand 1200, wählt den nächsten DS1-Kanal und macht beim Zustand 1192 weiter.
  • Wenn alle Ergebnisse, wie durch den Zustand 1198 bestimmt, abgetastet wurden, wird im Zustand 1202 ein Referenzpool erhalten, indem alle Kanäle in den Pool aufgenommen werden, die dem Normierungsstandard entsprechen. Im Zustand 1204 werden alle DS1-Kanäle mit einer akzeptablen Abweichung (nach Notwendigkeit, wie hier weiter unten beschrieben) von dem Normierungsstandard Elemente des Referenzpools. In einem Entscheidungszustand 1206 wird bestimmt, ob es mindestens 10 Kanäle in dem Referenzpool gibt. Wenn weniger als 10 Kanäle erhalten werden, die dem Normierungsstandard entsprechen, werden die Konformitätskriterien durch Durchschleifen der Zustände 1206, 1208 und 1204 inkrementell um +/–1 Differenzzählung gegenüber dem Normierungsstandard erweitert, bis ein Minimum von 10 Kanälen in dem Pool erzielt wird. Dieser Referenzpool-Auswahlmechanismus umfaßt auch ein Auswahlfilter in den Zuständen 1210 und 1212, um zu verhindern, daß alle Kanäle in dem Pool eingebettete Kanäle des gleichen Kanals höherer Ordnung, z. B. DS3-Kanal, sind. Dieses Auswahlfilter stellt sicher, daß der Referenzpool nicht leer wird, wenn der Kanal höherer Ordnung einen Signalverlust (LOS) erleidet. Ein gültiger Referenzpool wird somit im Zustand 1214 erzielt.
  • Diese automatische Referenzpoolauswahl wird periodisch, z. B. nominell jede Stunde, wiederholt, um die langfristige Gültigkeit des Referenzpools sicherzustellen. Wenn der anfängliche Referenzpool einmal ausgewählt ist, bleiben entsprechende Kanäle in dem Referenzpool, bis eine der folgenden Situationen auftritt:
    • 1. Wenn ein Signalverlust in dem entsprechenden Kanal oder einem Kanal höherer Ordnung detektiert wird, wird der entsprechende Kanal aus dem Pool gelöscht. Wenn der Signalverlust in dem Referenzkanal detektiert wird, der aus dem Pool ausgewählt wurde, wird dieser Kanal als die Referenz entfernt, und ein beliebiger Kanal wird aus dem Referenzpool ausgewählt.
    • 2. Eine periodische Neubewertung über die vorher erwähnte Sequenz 1168 bestimmt, daß ein entsprechender Kanal nicht länger in den neuen Pool fällt. Dies dient dazu, einmalig gültige Referenzkanäle, deren Stabilität sich mit der Zeit verschlechtert oder die driften, auszufiltern.
  • Die vorliegende Ausführungsform des automatischen Referenzsuchalgorithmus liefert eine fortlaufende Synchronisationsüberwachung von DS1-Kanälen, die in die von dem Zugriffssystem 170 empfangenen DS3-Kanäle eingebettet sind. Die Referenzquelle wird in erste Linie aus der BITS-Eingabe genommen, die von dem Vermittlungsstellen-Alarmschnittstellenmodul 214 (32) empfangen wird. Wie bereits diskutiert, wird aufgrund der gemeinsamen Ressourcennutzung eines einzelnen Frequenzzählers 1069 (21) auf dem DS3-Schnittstellenmodul 171 ein Quantisierungsalgorithmus verwendet, wenngleich eine andere Ausführungsform mehrere Zähler enthalten kann. Dieser Algorithmus wird in dem CPU-Komplex 262 (6) auf jedem DS3-Schnittstellenmodul 171 ausgeführt.
  • In dem automatischen Referenzsuchalgorithmus wird ein zweitstufiger Ansatz für die Meßdauer verwendet. Die erste Stufe erfordert das Überwachen jedes der 28 DS1en für eine kurze Zeit (z. B. 1 Sekunde). Die zweite Stufe überwacht einen bestimmten DS1 für eine längere Zeitspanne. Ein zyklisches Verfahren zwischen den zwei Stufen überwacht einen bestimmten DS1 für eine längere Zeitspanne. Das zyklische Verfahren zwischen den zwei Pegeln ergibt Datenpunkte, die mit einer bestimmten Frequenzdifferenz und ferner einer Gleitrate korreliert sind.
  • Tabelle 1 zeigt die analysierte Überwachungszeit von DS1-Kanälen auf einer Basis pro Minute. Die tatsächliche Folge von Kanalnummern ist nicht wichtig, z. B. könnten die Kanalnummern über die Zeit in einer absteigenden Reihenfolge sein.
  • Tabelle 1
    Figure 00910001
  • Anmerkung 1: Die DS1-Kanäle 1 bis 28 werden während dieses Zeitintervalls jeweils für 1 Sekunde überwacht.
  • Unter Verwendung der in Tabelle 1 definierten Raten können für jeden DS1 die folgenden Überwachungszeiten garantiert werden: Tabelle 2
    Zeit Anzahl überwachter Sekunden pro DS1
    1 Minute 1 Sekunde
    15 Minuten 30 Sekunden
    1 Stunde 120 Sekunden
    1 Tag 2880 Sekunden
  • Die Bestimmung, ob diese Zeitdauern ausreichend sind, um den Synchronisationspegel des getesteten DS1-Signals zu de finieren, schließt zwei Hauptkomponenten ein. Die erste ist die erwartete Genauigkeit der DS1-Taktfrequenz. Dieser Parameter umfaßt die Verwendung von Stratum-Taktgebern als Quelle des überwachten DS1. Wie in Bell Communications Research TA-NPL-000426 (Ausgabe 1, November 1986) beschrieben, ist die Genauigkeit jeder der Stratum-Taktgeber wie folgt:
  • Tabelle 3
    Figure 00920001
  • Der zweite Parameter, der die Synchronisationspegeldefinition beeinflußt, hat mit Jitter und Zählungswertgenauigkeit zu tun. Dieser Parameter hat drei Subparameter:
    • 1. Die Zählungswertgenauigkeit hängt von der momentanen Ablesung der Zähler und der Phasen der zwei Takte ab. Aufgrund des asynchronen Wesens der Zeit, wenn der Zähler gelesen wird, gibt es immer eine Unsicherheit von ±1 Bit in dem Wert, der von dem Zähler abgenommen wird. Über die Zeit mittelt sich diese Diskrepanz auf null Bits heraus, aber die Verwendung des momentanen Werts muß die Unsicherheit erfassen.
    • 2. Aufgrund der Tatsache, daß in der Synchronisationsmessung ungeglättete DS1-Takte verwendet werden, wird ein Wartezeitjitter von ±1 Bit eingeführt. Wie bei der Zählerwertdiskrepanz mittelt sich dieser Jitter über die Zeit auf null heraus, aber die Unsicherheit muß erfaßt werden, wenn der momentane Zählerwert verwendet wird.
    • 3. Das DS1-Signal selbst darf bis zu ±5 Bit Spitze-Spitze-Jitter haben, der den momentanen Zählwert beeinflußt. Wie bei den anderen Diskrepanzen mittelt sich dieser Jitter über die Zeit auf null Bits heraus.
  • Die Aufsummierung dieser drei Unsicherheitsquellen ist:
    Zählerwertunsicherheit ±1
    Wartezeitjitter ±1
    DS1-Spitze-Spitze-Jitter ±5
    +7 Bit Unsicherheit
  • Daher müssen alle Zählungen, die im Bereich von +7 bis –7 empfangen werden, über mehrere Zeitabtastungen integriert werden, bevor eine Definition der Frequenz oder Gleitvorgänge angegeben werden kann.
  • Unter den gerade definierten Kriterien sind unter Verwendung des Quantisierungsalgorithmus die folgenden Ergebnisse möglich: Tabelle 4
    Figure 00930001
    • Anmerkung 1: Dieser Pegel kann mit begrenzter Genauigkeit vorhergesagt werden. Es ist nicht genug Zeit vergangen, um eine genaue Definition des Synchronisationspegels zu geben.
    • Anmerkung 2: Es wurden genug Sekunden überwacht, um eine genaue Definition des Synchronisationspegels zu geben.
  • Verwendung gesammelter Daten
  • Es ist aus Tabelle 4 offensichtlich, daß der einzige verfügbare Datenpunkt für die 1-Minuten-Berichtsdauer die 1-Sekundensumme ist. Um den Gleitzähler für die gegenwärtige Minute zu berechnen, wird der folgende Algorithmus verwendet: 1-Minuten-Bericht
    Figure 00940001
    • Bemerkung 1: Wenn der Bruchteil eines Gleitvorgangs weniger als 0,5 ist, dann runde ab. Wenn der Bruchteil eines Gleitvorgangs ≥ 0,5 ist, dann runde auf.
    • Bemerkung 2: Wenn die # von Gleitvorgängen < 3 ist, dann ist die # von Gleitvorgängen = 0.
    • Bemerkung 3: Verwende den Absolutbetrag der Anzahl von Zählungen, damit die berichtete Anzahl von Gleitvorgängen immer positiv ist.
    • Bemerkung 4: Die Genauigkeit der # von Gleitvorgängen hängt von der Genauigkeit der # der Zählungen ab, die innerhalb ±7 liegen.
  • Bei der Bestimmung, welche Datenpunkte für den Stundenbericht verwendet werden sollen, sind zwei Quellen verfügbar. Sowohl die 1-Sekunden-Datenpunkte als auch die 15-Sekunde-Datenpunkte haben eine Genauigkeit von ±7 Bit. Über eine Zeitdauer von einer Stunde werden sechzig 1-Sekunden-Proben genommen, und vier 15-Sekunden- (d. h. 1 Minute) Proben werden genommen. Angesichts der gleichen Überwachungsdauer für jede, tendieren die 15-Sekunden-Proben zu einer höheren Genauigkeit gegenüber den sechzig 1-Sekunden-Proben, weil der Unsicherheitsfaktor über vier Proben addiert wird. Daher folgt, daß in der 1-Stunden-Berechnung ebenso wie in der 1-Tag-Berechnung nur die 15-Sekunden-Proben verwendet werden sollten. Aufgrund des 15-Sekunden-Abtastkriteriums könnten neue Gleitvorgangszählungsergebnisse nur alle 15 Minuten berichtet werden. Die Minuten 1 bis 14 der Stunde könnten berichten, daß keine Daten verfügbar sind, oder könnten das Mittel der 1-Minuten-Proben bereichten.
  • Berichten der Synchronisation
  • Die „RTRV-PM-T1"-überwachte Parameterart, die verwendet wird ist „SLIPC". Nach dem Ausklammern der Unsicherheitswerte wird die Zählung in eine Anzahl von Gleitvorgängen pro Zeitdau er (d. h. Minute, Stunde, Tag) des DS1-Subrahmens umgewandelt. Dieser Gleitvorgangswert wird dann ansprechend auf den TL1-Befehl „RTRV-PM-T1" an den Techniker an dem OSS gemeldet.
  • Um für eine bestimmte Anzahl von Gleitvorgängen unabhängige Antworten zu bekommen, wird der TL1-Befehl „SET-TH-T1" verwendet. Der Benutzer kann für eine definierte Zeitspanne eine Schwellenanzahl von Gleitvorgängen in dem TL1- „SLIPC"-Parameter des Typs „SET-TH-T1" spezifizieren und eine unabhängige Nachrichtenausgabe erhalten, wenn die Schwelle überschritten wird.
  • VI. Zusammenfassung
  • Die hier offenbarten Ausführungsformen für das DS3-Signal-Zugriffssystem 170 können auf andere Telefon- und Kommunikationsnetzwerke ausgedehnt werden.
  • Obwohl die Erfindung unter Bezug auf spezifische Ausführungsformen beschrieben wurde, soll die Beschreibung die Erfindung veranschaulichen und soll nicht einschränkend sein. Vielfältige Veränderungen und Anwendungen können für Fachleute auf dem Gebiet auftreten, ohne den wahren Schutzbereich der Erfindung, wie in den beigefügten Patentansprüchen definiert, zu verlassen.

Claims (9)

  1. Leistungsüberwachungs- und Testsystem zur Messung der relativen Synchronisation zwischen mehreren eingebetteten Kanälen in einem zeitgemultiplexten Signal in einem Telefonnetzwerk, wobei das System aufweist: eine Einrichtung (250) zum gleichzeitigen Zugreifen auf die eingebetteten Kanäle, wobei jeder eingebettete Kanal mehrere Bits aufweist; eine Einrichtung (252) zum Zählen der Bits in den eingebetteten Kanälen, auf die zugegriffen wird; und eine Einrichtung zum Vergleichen einer Bitzählung in einem der eingebetteten Kanäle mit einer Bitzählung in einem anderen der eingebetteten Kanäle.
  2. System nach Anspruch 1, wobei die Vergleichseinrichtung in den eingebetteten Kanälen, auf die zugegriffen wird, gleichzeitig Bits zählt.
  3. System nach Anspruch 1 oder 2, wobei die Vergleichseinrichtung eine Einrichtung (214) zur Erzeugung eines Alarmsignals aufweist, wenn das Vergleichsergebnis größer als ein Schwellwert ist.
  4. System nach Anspruch 1, 2 oder 3, wobei jedes Bit einen Taktimpuls aufweist.
  5. System nach einem der Ansprüche 1 bis 4, wobei die Bits ein Synchronisierbit (1137) enthalten.
  6. Verfahren zur Messung der Synchronisation eines Satzes eingebetteter Kanäle in einem zeitgemultiplexten Signal in einem Leistungsüberwachungs- und Testsystem für ein Telefonnetzwerk, wobei das Verfahren die folgenden Schritte aufweist: Zugreifen (1170) auf die eingebetteten Kanäle; Messen (1174) der Frequenz jedes Kanals; und Vergleichen der Frequenz jedes Kanals, um eine oder mehr relative Frequenzmessung(en) zu erhalten.
  7. Verfahren nach Anspruch 6, das ferner einen Schritt zur Erzeugung eines Alarmsignals aufweist, wenn das Vergleichsergebnis größer als ein Schwellwert ist.
  8. Verfahren (1168) zum adaptiven Auswählen einer internen Referenz aus einem Satz eingebetteter Kanäle in einem zeitgemultiplexten Signal in einem Leistungsüberwachungs- und Testsystem für ein Telefonnetzwerk, wobei das Verfahren die folgenden Schritte aufweist: Zugreifen (1170) auf die eingebetteten Kanäle; Auswählen (1204) eines Pools von Kanälen aus den eingebetteten Kanälen, auf die zugegriffen wird; Wählen eines Referenzkanals aus dem Pool, um die Frequenzmessungsergebnisse auf allen anderen Kanälen zu normieren; und Messen der Frequenz jedes Kanals in dem Signal relativ zu dem Referenzkanal.
  9. Verfahren nach Anspruch 8, das den zusätzlichen Schritt des dynamischen Auswählens einer neuen Referenz aus dem Referenzpool aufweist, wenn bestimmt wird, daß der Referenzkanal keine geeignete Referenz mehr ist.
DE69333499T 1992-12-22 1993-12-17 Leistungsüberwachungs- und Testsystem für ein Telephonnetzwerk Expired - Lifetime DE69333499T2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US157899 1988-02-19
US99488392A 1992-12-22 1992-12-22
US994883 1992-12-22
US08/157,900 US5500853A (en) 1992-04-02 1993-11-23 Relative synchronization system for a telephone network
US08/157,899 US5495470A (en) 1992-04-02 1993-11-23 Alarm correlation system for a telephone network
US157900 1993-11-23

Publications (2)

Publication Number Publication Date
DE69333499D1 DE69333499D1 (de) 2004-06-03
DE69333499T2 true DE69333499T2 (de) 2005-05-04

Family

ID=27388094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69333499T Expired - Lifetime DE69333499T2 (de) 1992-12-22 1993-12-17 Leistungsüberwachungs- und Testsystem für ein Telephonnetzwerk

Country Status (5)

Country Link
EP (2) EP0676106A1 (de)
JP (1) JP3478829B2 (de)
AT (1) ATE265768T1 (de)
DE (1) DE69333499T2 (de)
WO (1) WO1994015419A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2734438B1 (fr) * 1995-05-18 1997-08-01 Optran Technologies Dispositif de transfert d'informations entre deux signaux numeriques et generateur de signaux utilisant un tel dispositif de transfert d'informations
US6519723B1 (en) 1996-09-27 2003-02-11 Applied Digital Access, Inc. Firewall performance monitoring and limited access system
WO2000072623A2 (en) * 1999-05-21 2000-11-30 Inc Integrated Network Corporation Digital loop management system with graphical user interface
US20060031473A1 (en) * 2004-07-07 2006-02-09 Wood John A System and method for high capacity fault correlation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738835C2 (de) * 1977-08-29 1979-10-31 Siemens Ag, 1000 Berlin Und 8000 Muenchen Überwachung von digitalen Signalen
GB8503924D0 (en) * 1985-02-15 1985-03-20 Hewlett Packard Ltd Testing telecommunications circuits/instruments
JPH01103039A (ja) * 1987-10-16 1989-04-20 Hitachi Ltd 多重変換装置の監視方式
US5138616A (en) * 1990-03-19 1992-08-11 The United States Of America As Represented By The Secretary Of The Army Continuous on-line link error rate detector utilizing the frame bit error rate

Also Published As

Publication number Publication date
EP0676106A1 (de) 1995-10-11
EP0912005B1 (de) 2004-04-28
DE69333499D1 (de) 2004-06-03
EP0912005A3 (de) 2000-07-19
JP3478829B2 (ja) 2003-12-15
EP0912005A2 (de) 1999-04-28
JPH08505022A (ja) 1996-05-28
WO1994015419A1 (en) 1994-07-07
ATE265768T1 (de) 2004-05-15

Similar Documents

Publication Publication Date Title
US5495470A (en) Alarm correlation system for a telephone network
US5623480A (en) System and method for accessing embedded channels
US5553056A (en) Packetized remote test system for a telephone network
DE69126359T2 (de) Ringübertragungssystem
EP0723344B1 (de) Synchrones digitales Nachrichtenübertragungssystem mit hierarchischem Synchronisierungsnetz
DE3688595T2 (de) Digitales paket-fernsprechuebertragungsverfahren mit multiplexbetrieb.
DE69025979T2 (de) Synchrones optisches Übertragungssystem
US5500853A (en) Relative synchronization system for a telephone network
DE69027379T2 (de) Synchrones Datenübertagungssystem für Datenaustauschschnittstelle mit verteilten Fasern
DE60216647T2 (de) Verfahren und System zur Erzeugung einer Zeitdifferenz hinsichtlich des Minizeitschlitz-Taktes und -Zählers in Headendvorrichgtungen
DE3812611A1 (de) Basisstation fuer ein drahtloses digitales telefonsystem
DE60103111T2 (de) Verfahren und Schaltung zur Bereitstellung von Signalen unterschiedlicher Datenrate in optischen Übertragungssystemen
DE60037957T2 (de) Transportsystem und -verfahren
DE60037393T2 (de) Nachrichtenübertragungssystem
DE102005008503B3 (de) Verfahren und Netzwerk zur Daten- und Signalübertragung
DE69333499T2 (de) Leistungsüberwachungs- und Testsystem für ein Telephonnetzwerk
EP0598455A2 (de) Übertragungssystem der synchronen digitalen Hierarchie
DE60113806T2 (de) Verfahren zur alarmanzeige in einem telekommunikationsnetzwerk
DE60305571T2 (de) Verkehrsverwaltung in einem synchronen Kommunikationsnetzwerk
DE19736823A1 (de) Störsignalfreie Taktrückgewinnung in ATM-Netzen
WO1987004035A1 (en) System for simultaneous operation of several terminals on a network terminating unit of a wide-band network
DE3937738A1 (de) Teilnehmeranschlussknoten eines digitalen nachrichtenuebertragungssystems
DE60104465T2 (de) Verfahren und Vorrichtung zur Verteilung eines Synchronisationssignales in einem Nachrichtenübertragungsnetzwerk
DE4415288A1 (de) Verfahren zur Aufbereitung und Wiedergewinnung von Daten sowie Anordnung hierzu
EP0284106A2 (de) Schaltungsanordnung zum Hinzufügen eines Dienstkanals für ein Nachrichtenübertragungssystem

Legal Events

Date Code Title Description
8364 No opposition during term of opposition