DE69330411T2 - Ausgleichschaltung zum Reduzieren des induktiven Rauschens externer Chipverbindungen - Google Patents

Ausgleichschaltung zum Reduzieren des induktiven Rauschens externer Chipverbindungen

Info

Publication number
DE69330411T2
DE69330411T2 DE69330411T DE69330411T DE69330411T2 DE 69330411 T2 DE69330411 T2 DE 69330411T2 DE 69330411 T DE69330411 T DE 69330411T DE 69330411 T DE69330411 T DE 69330411T DE 69330411 T2 DE69330411 T2 DE 69330411T2
Authority
DE
Germany
Prior art keywords
lines
signal output
output lines
signals
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69330411T
Other languages
English (en)
Other versions
DE69330411D1 (de
Inventor
Attilio Joseph Rainal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69330411D1 publication Critical patent/DE69330411D1/de
Publication of DE69330411T2 publication Critical patent/DE69330411T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

    Hintergrund der Erfindung 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft elektronische Bauelemente und insbesondere elektronische Bauelemente mit mehreren Leitungen.
    • 2. Allgemeiner Stand der Technik
  • Die Verbesserung der Bauelementdichte in integrierten Schaltungen (IS) hat einen schnellen Fortschritt erfahren. Diese Steigerung der Dichte hat eine damit einhergehende Steigerung bei der Anzahl der der IS zugeordneten Leitungen hervorgerufen. Es sind tatsächlich integrierte Schaltungen mit bis zu 256 Leitungen ohne weiteres erhältlich. Diese Leitungen sind den Chiptreibern (IS-Schaltungsausgang, der externe Verbindungen ansteuert), den Masserückleitungen, der Stromvorsorgung und den anderen Signalen zugeordnet. Diese Leitungen 10, die aus dem Siliziumchip (Fig. 1 und 2) oder Mehrchipmodulen 60 (Fig. 3) austreten und wie in Fig. 1 bei 20 gezeigt an einem Leiterrahmen oder wie in Fig. 2 und 3 gezeigt bei einer Leiterplatte 30 austreten, sind in der Regel um mindestens 100 um (0,004 Zoll) beabstandet, und ihr kleinster Durchmesser beträgt 25 um (0,001 Zoll) und ihre kleinste Länge 2,5 mm (0,10 Zoll). Diese Verbindungen von dem Silizium zu dem Leiterrahmen oder der Leiterplatte werden im allgemeinen durch Drahtbonden hergestellt, ein Prozeß, der ein kombiniertes Thermokompressions- und Ultraschallbonden der Leitungen an Bondinseln nach sich zieht. Die Längen der Leitungen, die sich wegen mechanischer Einschränkungen mit herkömmlicher Technologie, wie etwa Leitungsbonden, erzielen lassen, werden wohl kaum viel unter 1 mm (0,04 Zoll) reduziert werden können. Dennoch besteht ein starker Wunsch, die Leitungslänge zu reduzieren, da dies zu einer reduzierten LeitungsInduktivität führt.
  • Ein von einem Chiptreiber erzeugtes Wechselstromsignal, das auf einer oder mehreren Masseleitungen zurückkehrt, erzeugt an den gemeinsamen Masseleitungen eine Potentialdifferenz. (Ein Wechselstromsignal enthält digitale Signalinformationen.) Bei integrierten Schaltungen mit einer großen Anzahl von Chiptreibern, die in der gleichen Richtung schnell schalten (z.B. 16 Chiptreiber, die in 1 ns schalten, und noch bedeutsamer 32 Chiptreiber, die in 1 ns schalten), ist der kombinierte Effekte dieser induzierten Massepotentialdifferenz (die manchmal auch als Groundbounce bezeichnet wird) oder des induktiven Rauschens beträchtlich. Das heißt, zwischen der Masseebene 42 (Fig. 4), die in der integrierten Treiberschaltung 45 vorliegt, und der Masseebene, die Interconnects (d.h. Leiterplatten) zugeordnet ist, die für eine elektrische Kommunikation zwischen diesen integrierten Schaltungen sorgen, tritt eine induzierte vorübergehende Potentialdifferenz auf. Diese beträchtliche Differenz beim Potential zwischen Masseebenen führt bei der Informationsverarbeitung zu Fehlern. Das induktive Rauschen der Stromversorgungsleitungen ist weniger besorgniserregend, da zur Reduzierung von Leistungsschwankungen sehr nahe an den Chips Überbrückungskondensatoren angeschaltet werden können.
  • Die Differenz beim Massepotential ist proportional zu der Geschwindigkeit, mit der sich der Treiberstrom ändert, der Anzahl der schaltenden Chiptreiber, der Induktivität der kombinierten Masserückleitung (einschließlich Verbindungskontakt 43, Masseebene 41, Masseverbindungskontakt 70, Masseleitung 10 und Verbindungskontakt 44) und umgekehrt proportional zu der Anzahl der Masserückleitungen. (Siehe A. J. Rainal, AT&T Beil Laboratories Technical Journal, Januar 1984.) Somit wird das induzierte Massepotential größer und Fehler treten häufiger auf, wenn die Stromanstiegsgeschwindigkeit ansteigt, die wiederum zunimmt, wenn die Datenrate zunimmt oder die Anstiegszeit TT abnimmt, wenn die während der Anstiegszeit auftretende Stromdifferenz ΔI zunimmt und wenn die Anzahl der Chiptreiberleitungen Nd zunimmt. Allgemein werden bei ΔI Nd/TT-Werte über 16 mA pro ns Fehlerraten beträchtlich und für Werte über 32 mA pro ns sogar noch Besorgnis erregender. (Bei Analogsignalen ist eine entsprechende Gütezahl angebracht. Wenn die IS sowohl analoge als auch digitale Schaltungen aufweisen, dann überwiegen im allgemeinen Fehler von der digitalen Komponente.)
  • Um das induktive Rauschen (das auch als Groundbounce, Simultan-Schaltungsrauschen und Delta-I-Rauschen bezeichnet wird) zu reduzieren, ist eine Vielzahl von Ansätzen zum Einsatz gekommen. So sind beispielsweise in dem US-Patent 4,398,106 nichtlineare Schaltungen vorgeschlagen worden. Außerdem sind Lötkontakthügelleitungen vorgeschlagen worden, zumindest teilweise, um die Induktivität zu reduzieren. Bei diesem Ansatz liegen auf der integrierten Schaltung bei jedem elektrischen Verbindungspunkt kleine Lötknoten vor. Entsprechende Lötknoten (oder freie Kontaktinseln) liegen auf der Leiterplatte vor. Durch Ausrichtung und Aufschmelzen der Lötkontakthügel werden mehrere Verbindungen mit einer relativ geringen Induktivität erzeugt. Der Einsatz von Lötkontakthügeln und anderer relativ neuer Technologie ist jedoch wesentlich teurer als herkömmliches Drahtbonden und hat nicht die Zuverlässigkeit der Drahtbondtechnologie erreicht. Da es sich bei dem Drahtbonden um eine ausgereifte und zuverlässige Technologie handelt, in die viel Kapital investiert worden ist, ist es durchaus wünschenswert, das induktive Rauschen zu reduzieren und die Drahtbondtechnologie beizubehalten.
  • Ein Ansatz zur Verbesserung der Rauschfestigkeit durch Verwendung von Differenzsignalen auf einem verdrillten Leiterpaar mit einem Differenzempfänger wird in "The Art of Electronics" von P. Horowitz und W. Hill, Cambridge University Press, Cambridge 68, England, zweite Auflage 1990, Seiten 605-606, beschrieben.
    • Kurze Darstellung der Erfindung
  • Es ist möglich, wesentliche Fehler, die mit Induktivitätniveaus in analogen und vorteilhafterweise in digitalen Schaltungen verbunden sind, zu reduzieren oder sogar im wesentlichen zu eliminieren, indem für jede Chiptreiberleitung (als Primärleitung bezeichnet) zu der integrierten Schaltung eine entsprechende Leitung (als Sekundärleitung bezeichnet) hinzugefügt wird, was in den beigefügten Ansprüchen dargelegt ist. (Eine Chiptreiberleitung ist eine Leitung, die ein Ausgangssignal führt, im Gegensatz zu einer Masseleitung, nur einer Eingangssignalleitung oder einer Stromversorgungsleitung, wobei die die Leitung ansteuernde Schaltung ein Signal derart aufprägt, daß innerhalb der doppelten Signalanstiegszeit mindestens 8 anderen Leitungen ein Ausgangssignal aufgeprägt wird oder aufgeprägt worden ist. Die Zeit, während der ein Signal einer Leitung aufgeprägt wird, ist diejenige Zeit, in der sie 10% ihrer maximalen Amplitude erreicht.) Jede Sekundärleitung ist intern in der integrierten Schaltung derart angeschlossen, daß zu jedem Zeitpunkt ein eine Sekundärleitung durchquerender Strom die gleiche Amplitude, aber das entgegengesetzte Vorzeichen hat, wie Wechselstrom, der seine entsprechende Primärleitung durchquert. Jede Leitung eines Paars wird in einem geeigneten Abstand von der anderen und von Masse gehalten, so daß die resultierende Impedanz des Paars anderen Teilen der Schaltung ungefähr impedanzangepaßt ist. Diese Übereinstimmung von Paaren wird bis zu den Chipempfängern in dem zusammenschaltenden Zubehör fortgeführt, z.B. anderen IS in dem Mehrchipmodul (MCM) oder anderen IS auf der Leiterplatte.
  • Durch diese Maßnahme kehrt der Strom in der Primärleitung 51 (Fig. 5) jedes Chiptreibers auf seiner zugeordneten Sekundärleitung 52 zurück. Aus diesem Grund kehrt wenig oder kein Strom durch die gemeinsamen Masseleitungen (Verbindungskontakte und Masseebene) mit ihrer zugeordneten MasseInduktivität zurück. Da für jede Chiptreiberleitung nur eine Leitung zugefügt wird, wird die Gesamtzahl an Leitungen nicht wesentlich erhöht. Auf diese Weise werden aus induktivem Rauschen resultierende Fehler ohne wesentliche Komplikationen wesentlich reduziert, und die herkömmliche Drahtbondtechnologie kann weiterhin verwendet werden. Selbst für Gesamttreibersignale von 160 mA mit Anstiegszeiten von 100 ps werden aus induktivem Rauschen resultierende Signalfehler im Vergleich zu einem entsprechenden Bauelement mit keinen angepaßten Leitungen für jeden Chiptreiber im wesentlichen eliminiert. Durch diese Maßnahme ist es möglich, in Auslegungen mit digitaler Architektur wesentlich mehr Chiptreiber 54 mit mehr Bit pro Wort (d.h. über 32) gleichzeitig zu schalten. Durch die Erfindung wird als Nebenprodukt auch das Nebensprechen wesentlich reduziert und die Rauschfestigkeit wesentlich erhöht.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 bis 3 sind Beispiele für Konfigurationen bei der Kontaktierung zwischen Bauelementen; und
  • Fig. 4 ist ein Beispiel für Konfigurationen ohne Sekundärleitungen; und
  • Fig. 5 ist ein Beispiel für eine Ausführungsform, die an der Erfindung beteiligt ist.
    • Ausführliche Beschreibung
  • Wie erörtert werden mit der Induktivität verbundene Fehler durch den Einsatz eines Paars von Leitungen 51 und 52 für jede Chiptreiberleitung einer integrierten Schaltung wesentlich reduziert. Aus pädagogischen Gründen werden diese Leitungen als die Primärleitung und die Sekundärleitung bezeichnet. Die Primärleitungen und Sekundärleitungen werden als Ansteuersignale führende Leitungen (ansteuernde externe Verbindung im Gegensatz beispielsweise zu einer Stromversorgungsleitung, einer Masseleitung oder Nur- Eingangssignalleitungen) in einer herkömmlichen integrierten Schaltung betrachtet. Die Sekundärleitung ist derart angesteuert, daß sie immer einen komplementären Wechselstrom führt, nämlich einen Wechselstrom mit der gleichen Amplitude, aber mit dem negativen Vorzeichen desjenigen in der Primärleitung. (Der Ausdruck Wechselstrom, wie er in diesem Kontext verwendet wird, schließt digitale Signale mit ein.) Diese Übereinstimmung von Primärleitungen und Sekundärleitungen wird vorteilhafterweise von den Treiberleitungen der integrierten Schaltung durch die Interconnects zu den in anderen integrierten Schaltungen des elektronischen Systems angeordneten Chipempfängern fortgeführt.
  • Der Ansteuermechanismus zum Erzeugen eines komplementären Signals in den Sekundärleitungen ist herkömmlich. Wie in dem MECL SYSTEM DESIGN HANDBOOK, Motorola Semiconductor Products, Mai 1980, beschrieben, liegen in vielen IS bereits typische integrierte Schaltungstreiber vor, die dafür erforderlich sind, um die entsprechenden inversen Signale zu erzeugen, (z.B. symmetrische Treiber 54), sind jedoch noch nicht darauf angewendet worden, das induktive Rauschen zu reduzieren. Somit stellen diese Treiber bereits Primärausgänge und Sekundärausgänge bereit. Die Treiber erzeugen ein gepulstes Signal auf der Primärleitung und ein entsprechendes gepulstes Signal, das die gleiche Amplitude wie das Primärsignal aufweist und zu ihm um 180º aus der Phase ist, auf der Sekundärleitung.
  • Die Geometrie der Primär- und Sekundärleitungen wird im allgemeinen beibehalten, um eine Impedanz zu erhalten, die zu der des elektronischen Systems paßt. Bei gegenwärtigen Systemen sind symmetrische Impedanzen im allgemeinen auf einen Bereich von 90 bis 110 Ohm begrenzt. Die Impedanz eines Paars aus Primärleitung und Sekundärleitung hängt von dem Abstand zwischen diesen Leitungen und dem Abstand jeder Leitung relativ zu Leitern ab, die auf Massepotential gehalten werden. Bei typischen Leiterplatten wird eine Schicht 41 der Leiterplatte auf Masse gehalten, um beispielsweise eine Mikrostreifenübertragungsleitung zu bilden. Die Impedanz wird deshalb in erster Linie durch den Abstand 56 zwischen der Primärleitung und der Sekundärleitung und der Höhe über der Masseebenenschicht der Leiterplatte bestimmt. Die Impedanz wird allgemein durch folgende Formel bestimmt:
  • wobei
  • t&sub0; = Dicke der Leiter
  • W = Breite der Leiter
  • s&sub0; = Raum zwischen Primärleitern und Sekundärleitern
  • r&sub0; = W + s&sub0;
  • h = Höhe über Masseebene + t&sub0;/2
  • d = 2h
  • p = 2 (W + t&sub0;)
  • εr = relative Dielektrizitätskonstante
  • Bei W = 150 um (6 mil), t&sub0; = 127 um (0,5 mil), s&sub0; = 100 im (4 mil) und Er = 4,2 liegt die Höhe dieser Leiter über der Masseebene in der Regel im Bereich 127 bis 508 um (5 bis 20 mil) um Impedanzwerte in dem gewünschten Bereich zu erhalten.
  • Es ist nicht erforderlich, daß jede Primärtreibersignalleitung eine entsprechende Sekundärleitung aufweist oder daß das an die gegebenenfalls vorliegende Sekundärleitung angelegte Signal genau dem in der zugeordneten Primärleitung entspricht. Eine wesentliche und sinnvolle Verbesserung wird erzielt, wenn durch Verwendung einer zugeordneten Sekundärleitung mindestens 20%, bevorzugt 50%, ganz besonders bevorzugt 90% der durch potentiell Simultan-Schaltrauschen induzierten Fehler eliminiert werden. Falls beispielsweise 32 Primärleitungen und 30 Sekundärleitungen verwendet werden (was 2 unsymmetrische Treiber 57 ergibt), dann liegt eine Kompensation von 94% mit einer einhergehenden Reduktion von Fehlern vor. Falls analog 32 Primärleitungen vorliegen, die jeweils ein digitales Signal von 10 mA führen, und 32 Sekundärleitungen, die jeweils ein digitales Signal von 9 mA führen, dann wird eine Kompensation von 90% erzielt. Dementsprechend ergibt sich, wenn weniger Sekundärleitungen vorliegen als Primärleitungen, zusätzlich dazu, daß Sekundär-Wechselströme nicht präzise mit denen in den entsprechenden Primärleitungen mitlaufen, zusammen eine proportionale Reduktion der Kompensation.

Claims (7)

1. Vorrichtung die folgendes enthält: A) eine integrierte Schaltung mit mehreren elektrischen Ansteuersignalausgangsleitungen (51), B) einen elektrischen Interconnect (20, 30), der aus einem auf einem Substrat ausgebildeten elektrischen leitenden Gebiet besteht, wobei der elektrische Interconnect außerhalb der integrierten Schaltung für elektrische Kommunikation von mehreren der Signalausgangsleitungen (51) aus sorgt, C) Sekundärleitungen (52), die jeweils einer der Signalausgangsleitungen (51) zugeordnet sind, aber nicht unbedingt einer der Sekundärleitungen für jede der Signalausgangsleitungen, und D) Treiber (54), die den Sekundärleitungen (52) zugeordnet sind und ausgelegt sind, Signale, die auf den Signalausgangsleitungen (51) übertragenen Signalen entsprechen, zu invertieren und die invertierten Signale an die Sekundärleitungen (52) anzulegen, wodurch die zum Invertieren ausgelegten Treiber (54) eine Invertierung verursachen, die zu der Kompensierung von mindestens 20% des auf gleichzeitiges Schaltrauschen zurückzuführenden Potentialfehlers führt.
2. Vorrichtung nach Anspruch 1, bei der die Anzahl der Sekundärleitungen (52) der Anzahl der Signalausgangsleitungen (51) entspricht.
3. Vorrichtung nach Anspruch 1, bei der der elektrische Interconnect aus einer gedruckten Schaltung (30) oder aus einem Mehrchipmodul (60) besteht.
4. Verfahren zum Übertragen von mehreren Signalen von Signalausgangsleitungen (51) einer integrierten Schaltung durch einen elektrischen Interconnect (20, 30), der aus einem auf einem Substrat ausgebildeten elektrischen leitenden Gebiet besteht, wobei der elektrische Interconnect (20, 30) außerhalb der integrierten Schaltung angeordnet ist und mindestens 20% des auf gleichzeitiges Schaltrauschen zurückzuführenden Potentialfehlers kompensiert, wobei das Verfahren die Schritte umfaßt, Signale, die auf den Signalausgangsleitungen übertragenen Signalen entsprechen, zu invertieren und die invertierten Signale als kompensierende Signale auf einer ausreichenden Anzahl von Sekundärleitungen (52), die den Signalausgangsleitungen (51) zugeordnet sind, zu übertragen, um die Kompensierung von 20% zu erzielen.
5. Verfahren nach Anspruch 5, bei dem das Signal ein digitales Signal ist.
6. Verfahren nach Anspruch 5, bei dem die Anzahl der Sekundärleitungen (52) der Anzahl der Signalausgangsleitungen (51) entspricht.
7. Verfahren nach Anspruch 5, bei dem der elektrische Interconnect aus einer gedruckten Schaltung (30) oder aus einem Mehrchipmodul (60) besteht.
DE69330411T 1992-02-25 1993-02-17 Ausgleichschaltung zum Reduzieren des induktiven Rauschens externer Chipverbindungen Expired - Lifetime DE69330411T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84113992A 1992-02-25 1992-02-25

Publications (2)

Publication Number Publication Date
DE69330411D1 DE69330411D1 (de) 2001-08-16
DE69330411T2 true DE69330411T2 (de) 2002-05-29

Family

ID=25284121

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69330411T Expired - Lifetime DE69330411T2 (de) 1992-02-25 1993-02-17 Ausgleichschaltung zum Reduzieren des induktiven Rauschens externer Chipverbindungen

Country Status (6)

Country Link
US (1) US5329170A (de)
EP (1) EP0558226B1 (de)
JP (1) JP2591576B2 (de)
KR (1) KR100260664B1 (de)
DE (1) DE69330411T2 (de)
TW (1) TW214631B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761049A (en) * 1994-09-19 1998-06-02 Hitachi, Ltd. Inductance cancelled condenser implemented apparatus
US6452442B1 (en) 1995-12-04 2002-09-17 Intel Corporation Apparatus for obtaining noise immunity in electrical circuits
DE19927285C2 (de) 1999-06-15 2003-05-22 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement
TW200501580A (en) * 2003-06-23 2005-01-01 Mitac Technology Corp Offset circuit for constraining electromagnetic interference and operation method thereof
EP3017471B1 (de) * 2013-07-03 2020-03-11 Rosenberger Hochfrequenztechnik GmbH & Co. KG Chipverkapselung mit geringer elektromagnetischer interferenzverbindung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383618A (en) * 1966-03-10 1968-05-14 Bell Telephone Labor Inc Suppression of intermodulation distortion
US3584235A (en) * 1968-10-18 1971-06-08 Bell Telephone Labor Inc Video defect eliminator
US4398106A (en) * 1980-12-19 1983-08-09 International Business Machines Corporation On-chip Delta-I noise clamping circuit
US4920406A (en) * 1986-02-07 1990-04-24 Fujitsu Limited Semiconductor device
US4816984A (en) * 1987-02-06 1989-03-28 Siemens Aktiengesellschaft Bridge arm with transistors and recovery diodes
US5006820A (en) * 1989-07-03 1991-04-09 Motorola, Inc. Low reflection input configuration for integrated circuit packages

Also Published As

Publication number Publication date
KR100260664B1 (ko) 2000-07-01
KR930018710A (ko) 1993-09-22
TW214631B (de) 1993-10-11
JP2591576B2 (ja) 1997-03-19
EP0558226B1 (de) 2001-07-11
EP0558226A2 (de) 1993-09-01
US5329170A (en) 1994-07-12
DE69330411D1 (de) 2001-08-16
EP0558226A3 (de) 1994-03-23
JPH0613421A (ja) 1994-01-21

Similar Documents

Publication Publication Date Title
DE10043761C2 (de) HF-Verteilnetz
DE69431678T2 (de) Verbesserte Mehrschichtverpackung
DE69733115T2 (de) Millimeter-Hohlleiter und Schaltungsanordnung mit diesem Hohlleiter
DE69125703T2 (de) Packung für integrierte Mikrowellen-Schaltung
DE69128860T2 (de) Integrierte Schaltungsanordnung mit einem Leitersubstrat und Verfahren zum Verbinden logischer Schaltungen in einer integrierten Schaltungsanordnung
DE2920564C2 (de) Leiteranordnung eines elektronischen Leitungsmoduls und Verfahren zur Herstellung eines solchen
DE69321052T2 (de) Oberflächenmontierte Hybrid-Mikroschaltung
DE69413601T2 (de) Halbleiteranordnung mit einem Halbleiterelement von Flip-Chip-Typ
DE68913806T2 (de) Elektronische Packungsanordnung mit biegsamem Träger und Verfahren zu ihrer Herstellung.
DE60314868T2 (de) Verbesserte struktur gestapelter kontaktlöcher in mehrschichtigen elektronischen bauelementeträgern
DE3781370T2 (de) Integrierte schaltungspackung hoher leistung.
DE60007516T2 (de) Passive breitbandige testkarte für integrierte schaltungen
DE3879868T2 (de) Elektrooptischer Konverter.
DE3446614A1 (de) Integrierte halbleiterschaltung
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE3780915T2 (de) Biegsamer film-chiptraeger mit entkopplungskondensatoren.
DE69318771T2 (de) Multichip-Modul und Verfahren zu seiner Herstellung
DE3234668A1 (de) Ic-bauteil mit eigendaempfung fuer eine vielzahl von zuleitungen
DE112007000112T5 (de) Passive Impedanzentzerrung von seriellen Hochgeschwindigkeitsverbindungen
DE60037297T2 (de) Methode zur Verminderung der gegenseitigen Induktanz zwischen Verbindungsdrähten einer Hochfrequenzverstärkerschaltung
DE69828900T2 (de) Verbindungslochkonfigurationzurunterstützung einer gleichmässigen übertragungsleitungsstruktur
DE10032796A1 (de) Optomodul
DE69330411T2 (de) Ausgleichschaltung zum Reduzieren des induktiven Rauschens externer Chipverbindungen
DE112015007235T5 (de) Vertikale isolation durch erdungsebenen von, koaxiale isolation durch erdungsleitungen und impedanzanpassung von durch gehäusevorrichtungen geleiteten horizontalen datensignalübertragungsleitungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R071 Expiry of right

Ref document number: 558226

Country of ref document: EP