KR100260664B1 - 외부 칩 상호 접속부의 유도성 노이즈를 감소시키기 위한 평형 회로 - Google Patents

외부 칩 상호 접속부의 유도성 노이즈를 감소시키기 위한 평형 회로 Download PDF

Info

Publication number
KR100260664B1
KR100260664B1 KR1019930002428A KR930002428A KR100260664B1 KR 100260664 B1 KR100260664 B1 KR 100260664B1 KR 1019930002428 A KR1019930002428 A KR 1019930002428A KR 930002428 A KR930002428 A KR 930002428A KR 100260664 B1 KR100260664 B1 KR 100260664B1
Authority
KR
South Korea
Prior art keywords
leads
lead
signal
integrated circuit
chip
Prior art date
Application number
KR1019930002428A
Other languages
English (en)
Other versions
KR930018710A (ko
Inventor
죠세프 레이날 애틸리오
Original Assignee
죤 제이. 키세인
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죤 제이. 키세인, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 죤 제이. 키세인
Publication of KR930018710A publication Critical patent/KR930018710A/ko
Application granted granted Critical
Publication of KR100260664B1 publication Critical patent/KR100260664B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

다중 리드 집적 회로를 가진 전자 시스템에서의 리드 인덕턴스와 관련된 유도성 노이즈가 임의의 한 신호를 전달하는 각각의 칩 구동기 리드에 대해 상기 신호의 역 신호(inversesignal)를 전달하는 상보형 리드를 포함하므로써 크게 감소된다. 이들 평형 리드 사이의 통신은 집적 회로의 와이어 본드 및 리드 프레임에서 뿐만 아니라 인쇄 배선판(PWB) 또는 멀티칩모듈과 같은 어셈블리를 조합된 평형 칩 리시버에 접속시킬 때도 계속 유지된다.

Description

외부 칩 상호 접속부의 유도성 노이즈를 감소시키기 위한 평형 회로
제1도 내지 제3도는 디바이스 사이를 접촉시킴에 있어서의 배치 구조를 나타내는 도면.
제4도는 어떠한 이차 리드도 갖지 않은 배치 구조를 나타내는 도면.
제5도는 본 발명에 따른 한 실시예를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
51 및 52 : 일차 및 이차 리드 54 : 칩 구동기
57 : 비평형 구동기
본 발명은 전자 디바이스, 특히 다중 리드 전자 디바이스에 관한 것이다.
집적 회로(ICs)안에서의 디바이스 밀도 향상은 빠른 진보를 보여왔다. 상기 밀도 증가는 그와 동시에 IC와 조합된 리드 수의 증가를 초래했다. 실제로, 최고 256개의 리드를 가진 집적 회로가 이용 가능하다. 이들 리드는 칩 구동기(외부 상호 접속부를 구동하는 IC 회로 출력), 그라운드 리턴(ground retruns), 파워 및 기타 신호를 위해 제공된다. 전형적으로, 실리콘 칩(제1도 및 제2도) 또는 멀티칩 모듈(60)(제3도)로부터 시작되며 제1도에서 20으로 표시된 바와 같은 리드 프레임 또는 제2도 및 제3도에서의 회로판(30)상에서 종결되는 리드(10)는 최소 0.004인치의 간격을 두고 분리되며 최소 0.001 인치 직경 및 0.10인치 길이를 갖는다. 일반적으로, 상기 실리콘 칩으로부터 리드 프레임 또는 회로판으로의 접속은 와이어 본딩(즉, 본딩 패드에 대한 리드의 열초음파 본딩을 수반하는 프로세스)에 의해 이루어진다. 리드 본딩과 같은 종래의 기술로 얻을 수 있는 리드 길이는 기계적 압박으로 인해 0.04인치 이하로 크게 축소시키는 것이 불가능하다. 그럼에도 불구하고, 리드 길이를 축소시키는 것이 강하게 요구되는데, 왜냐하면 리드 길이가 축소되므로써 감소된 리드 인덕턴스를 얻을 수 있기 때문이다.
칩 구동기에 의해 발생되고 한 개 이상의 그라운드 리드상으로 복귀하는 A. C. 신호는 상기 공동 그라운드 리드 양단에 전위차를 발생시킨다. (A. C. 신호는 디지털 신호 정보를 포함한다). 동일한 방향으로 빠르게 스위칭하는 다수의 칩 구동기(예를들면, 1㎱로 스위칭 하는 16개의 칩 구동기 및 그보다 훨씬 많은 32개의 칩 구동기)를 가진 집적 회로에 있어서, 위에서 유도된 그라운드 전위차(종종 그라운드 바운스로 지칭됨) 또는 유도성 노이즈(inductive noise)의 결합된 효과가 중요하다. 즉, 유도된 과도 전위차가 구동기 집적 회로(45)안에 제공된 그라운드 평면(42)(제4도)과, 상기 집적 회로 사이에 전기적 통신을 제공하는 상호 접속부(예를들면, 인쇄 배선판, PWBs),와 조합된 그라운드 평면(41)사이에서 발생한다. 상기 그라운드 평면들사이의 큰 전위차는 정보 처리시 에러를 발생시킨다. 파워 리드의 유도성 노이즈는 그다지 중요하지 않은데, 왜냐하면 바이패스 캐패시터가 파워 변동을 감소시키도록 상기 칩에 매우 근접하게 인가될 수 있기 때문이다.
상기 전위차는 구동기 전류의 변화율, 칩 구동기 스위칭수, 결합된 그라운드 리턴(바이어(via)(43), 그라운드 평면(41), 그라운드 바이어(70), 그라운드 리드(10), 및 바이어(44)를 포함함) 인덕턴스에 비례하고, 그라운드 리턴 수에 반비례 한다.
(A. J. Rainal, AT&T Bell Laboratories Technical Journal, 1984년 1월호를 참조하여라.) 따라서, 데이터 속도의 증가 또는 상승 시간, Tr,의 감소, 이 상승시간에 발생된 전류차, I,의 증가, 및 칩 구동기 리드수, Nd, 의 증가에 따라 증가하는 전류 변화율에 의해 전위차가 점점 커지고 에러가 자주 발생하게 된다. 일반적으로, ㎱당 16ma이상의 INd/Tr값에 대해서도 에러율이 중요하지만 ㎱당 32ma 이상의 INd/Tr값에 대해서는 훨씬 더 중요해진다. (아날로그 신호에 대해, 비슷한 형태의 장점이 적합할 수 있다. 아날로그 및 디지털 회로를 모두 가진 IC일 경우, 일반적으로 디지털 성분의 에러가 우세하다.)
여러 접근법이 유도성 노이즈(또는 그라운드 바운스, 동시 스위칭 노이즈, 또는 델타 I 노이즈로 지칭됨)를 감소시키는데 사용되어 왔다. 예컨대, 비선형 회로가 미국 특허 제 4,398,106호에 제안되었다. 더욱이, 땜납 범프 리드가 최소한 부분적으로, 인덕턴스를 감소시키도록 제안된다. 이 접근법에서, 땜납의 소형 노드가 각각의 전기 접속점에서 집적회로상에 제공된다. 땜납의 대응 노드(또는 나 접촉 패드(bare contact pads))가 인쇄 배선판상에 제공된다. 땜납 범프의 얼라인먼트 및 리플로우는 다수의 비교적 낮은 인덕턴스 접속부를 제공한다. 그러나, 땜납 범프 및 그밖의 다른 비교적 최근의 기술은 종래의 와이어 본딩보다 훨씬 값비싸며 와이어 본드 기술의 신뢰성을 달성하지 못했다. 와이어 본딩이 큰 자본투자에 의한 잘 발달된 신뢰성 있는 기술이기 때문에, 유도성 노이즈를 감소시키고 상기 와이어 본드 기술을 유지하는 것이 매우 바람직하다.
각각의 칩 구동기 리드(일차 리드로 표시됨)에 대해, 대응하는 리이드(이차 리드로 표시됨)를 집적 회로에 부가하므로써, 아날로그 및 디지털 회로에서 인덕턴스 레벨과 관련된 많은 에러를 감소 또는 제거시키는 것이 가능하다.
(칩 구동기 리드는 출력 신호-그라운드 리드, 입력 전용 신호리드(input only signal lead) 또는 파워 리드와는 대조적으로 -를 전달하며, 이때 상기 리드를 구동하는 회로가 두배의 신호 상승 시간내에 출력 신호가 최소한 여덟 개의 다른 리드상에 부과되도록 신호를 부과한다. 임의 한 신호가 임의 한 리드상에 부과되는 시간을 상기 신호가 그것의 최대 진폭의 10%에 도달하는 시간이다). 각각의 이차 리드가 내부적으로 집적 회로에 접속되므로써 언제든지 상기 이차 리드를 통과하는 전류가 그것에 대응하는 일차 리드를 통과하는 A. C. 전류와 동일한 진폭을 갖지만 정반대 부호를 갖게된다. 각각의 리드쌍은 다른 리드 쌍과 그라은드로부터 적절한 거리에 유지되므로 상기 리드 쌍의 최종 임피던스는 회로의 다른부분에 대해 임피던스 정합된다. 상기 리드쌍의 통신은 상호 접속 수단, 예를들면 멀티칩 모듈(MCM)에서의 기차 IC 또는 PWB 상에서의 기타 IC 안의 칩 리시버에 대해 계속된다.
상기 과정을 통해, 각 칩 구동기의 일차 리드(51)안의 전류(제5도)는 그것과 조합된 이차 리드(52)상으로 복귀한다. 그러므로, 어떠한 전류도 그것과 조합된 그라운드 인덕턴스를 가진 공동 그라운드 리드(바이아스(vias) 및 그라운드 평면)을 통해 복귀하지 않다. 단지 한 개의 리드만이 각각의 칩 구동기리드에 대해 부가되기 때문에, 전체 리드는 사실상 증가되지 않는다. 따라서, 큰 혼란없이, 유도성 노이즈로부터 초래된 에러가 현저하게 감소되며, 종래의 와이어 본드 기술은 여전히 사용가능하다. 실제로, 100 ㎰의 상승 시간을 가진 160ma의 전체 구동기 신호에 대해서 조차, 유도성 노이즈로 인한 신호 에러가 각각의 칩 구동기에 대해 어떠한 정합 리드도 갖지 않는 대응 디바이스에 비교했을 때 본질적으로 제거된다. 이 과정을 통해, 워드당 비교적 높은 비트(즉, 32 이상)에 기초한 디지털 구조 설계에서 요구된 바와 같이 보다 많은 칩 구동기(54)를 동시에 스위칭하는 것이 가능하다. 부산물(byproduct)으로써, 본 발명은 또한 혼선을 크게 감소시키고 노이즈 면역성을 현저하게 증가시킨다.
앞서 논의된 바와 같이, 인덕턴스와 관련된 에러는 집적회로의 각각의 칩 구동기 리드에 대해 한쌍의 리드(51 및 52)를 사용하므로써 크게 감소된다. 교육학적인 목적을 위해, 이들 리드는 일차 리드 및 이차 리드로 지칭된다. 상기 일차 및 이차리드는 종래의 집적 회로안에서 구동된 신호를 가진 리드(예컨대, 파워 리드, 그라운드 리드, 또는 입력 전용 신호 리드와는 대조적으로 외부 상호 접속부를 구동)로 생각된다. 상기 이차 리드는 상보형 A. C. 전류-일차 리드안의 A. C. 전류와 동일한 진폭을 갖지만 반대 부호를 갖는 A. C. 전류-를 항상 전달하도록 구동된다(이와 관계해서 사용된 A. C. 전류는 디지탈 신호를 포함한다). 일차 및 이차 리드의 통신은 집적 회로의 구동기 리드로부터 상호 접속부를 통해 전자 시스템의 다른 집적 회로에 위치한 칩 리시버로 계속된다.
이차 리드에서 보상 신호를 공급하는 구동 메카니즘은 통상적인 것이다. 1980년 5월에, Motorola Semiconductor Products, MECL, SYSTEM DESIGN HANDBOOK에 기술된 바와 같이, 대응하는 역 신호를 공급하는데 필요한 전형적인 집적 회로 구동기가 이미 많은 IC(즉, 평형 구동기(54))에 제공되었지만, 유도성 노이즈를 감소시키도록 적용되지는 않았다. 따라서, 이들 구동기는 일차 및 이차 출력을 공급한다. 상기 구동기는 일차 리드상에 펄스 신호를 발생시키고 이차 리드상에 상기 일차 리드와 동일한 진폭 및 180° 위상차를 가진 대응 펄스 신호를 발생시킨다.
상기 일차 및 이차 리드의 기하학은 일반적으로 전자 시스템의 임피던스와 정합하는 임피던스를 제공하도록 유지된다.
오늘날의 시스템에 있어서, 평형 임피던스는 90 내지 110Ω 범위로 제한된다. 일차/이차 리드 쌍의 임피던스는 이들 리드 사이의 간격 및 그라운드 전위에서 유지되는 컨덕터 대한 각 리드의 간격에 따라 좌우된다. 전형적인 PWB에서, PWB의 한층(41)이, 예컨대 마이크로스트립 전송선을 형성하도록 그라운드에서 유지된다. 그러므로, 상기 임피던스는 일차 및 이차 리드사이의 간격(56)과 인새 배선판의 그라운드 평면이상의 높이에 의해 우선적으로 결정된다. 일반적으로 임피던스는 다음 공식에 의해 결정된다.
이때
to = 컨덕터의 두께
W = 컨덕터의 폭
so = 일차 및 이차 컨덕터 사이의 간격
ro = W + So
h = 그라운드 평면위의 높이 + to/2
d = 2h
p = 2(w+to)
r = 상대 유전 상수
전형적으로, w=6mils, to=0.5mils, so=4mils 및 εr=4.2에 대해, 그라운드 평면 이상의 상기 컨덕터의 높이는 원하는 범위내의 임피던스를 제공하도록 5 내지 20mils 범위안에 존재한다. 각각의 일차 구동기 신호 리드가 대응하는 이차 리드를 반드시 가질 필요도 없고 이차 리드에 인가된 신호가, 존재할 경우, 조합딘 일차 리드안의 신호에 반드시 일치할 필요도 없다. 유도성 노이즈에 의해 유도된 에러의 최소 20%, 최적 50%, 최대 90%가 조합된 이차 리드를 사용하여 제거될 때 아주 혁신적인 개선이 이루어진다. 그러므로, 예컨대, 32개의 일차 리드 및 30개의 이차 리드가 사용될 경우(그에 따라 2개의 비평형 구동기(57)를 제공함), 에러에 있어서의 감소와 동시에 94%의 보상이 이루어진다. 마찬가지로, 각각 10ma 디지털 신호를 전달하는 32개의 일차 리드와 각각 9ma디지탈 신호를 전달하는 32개의 이차 리드가 제공될 경우, 90%의 보상이 달성된다. 그에 따라 대응하는 일차 리드안의 A. C. 전류를 정확하게 트래킹하지 않는 이차 A. C. 전류에 부가하여 일차 리드보다 작은 이차 리드의 존재는 보상시 비례 감소율을 제공한다.

Claims (8)

  1. 다수의 전기 구동기 신호 출력 리드들을 가진 집적 회로와, 상기 다수의 출력 리드들로부터 전기적 통신을 제공하는 상기 집적 회로에 대한 전기적 외부 상호 접속부를 가진 장치에 있어서, 동시 스위칭 노이즈로 인한 가능 에러중 최소한 20%가, 각기 상기 출력 리드들중 하나에 대응하는 충분한 수의 조합 이차 리드들과, 이 이차 리드 상에 보상 신호를 전송하기 위한 구동기들을 제공하므로써 보상되는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 이차 리드들의 수가 상기 신호 출력 리드들의 수에 일치하는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 신호가 디지털 신호인 것을 특징으로 하는 장치.
  4. 제1항에 있어서, 상기 전기적 상호 접속부가 인쇄 배선판 또는 멀티칩 모듈(multichip module)을 포함하는 것을 특징으로 하는 장치.
  5. 한 집적 회로의 리드들로부터 다수의 신호를 상기 집적 회로에 대한 전기적 외부 상호 접속부를 통해 전송하고, 동시 스위칭 노이즈로 인한 가능 에러의 최소한 20%를 보상하는 방법에 있어서, 상기 에러의 90% 보상을 달성하기 위해 상기 신호 출력 리드돌과 조합된 충분한 수의 이차 리드 상에 보상 신호를 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 신호가 디지털 신호인 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 상기 이차 리드들의 수가 상기 신호 출력 리드 수에 일치하는 것을 특징으로 하는 방법.
  8. 제5항에 있어서, 상기 전기적 상호 접속부가 인쇄 배선판 또는 멀티칩 모듈을 구비하는 것을 특징으로 하는 방법.
KR1019930002428A 1992-02-25 1993-02-22 외부 칩 상호 접속부의 유도성 노이즈를 감소시키기 위한 평형 회로 KR100260664B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84113992A 1992-02-25 1992-02-25
US841,139 1992-02-25

Publications (2)

Publication Number Publication Date
KR930018710A KR930018710A (ko) 1993-09-22
KR100260664B1 true KR100260664B1 (ko) 2000-07-01

Family

ID=25284121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002428A KR100260664B1 (ko) 1992-02-25 1993-02-22 외부 칩 상호 접속부의 유도성 노이즈를 감소시키기 위한 평형 회로

Country Status (6)

Country Link
US (1) US5329170A (ko)
EP (1) EP0558226B1 (ko)
JP (1) JP2591576B2 (ko)
KR (1) KR100260664B1 (ko)
DE (1) DE69330411T2 (ko)
TW (1) TW214631B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761049A (en) * 1994-09-19 1998-06-02 Hitachi, Ltd. Inductance cancelled condenser implemented apparatus
US6452442B1 (en) 1995-12-04 2002-09-17 Intel Corporation Apparatus for obtaining noise immunity in electrical circuits
DE19927285C2 (de) 1999-06-15 2003-05-22 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement
TW200501580A (en) * 2003-06-23 2005-01-01 Mitac Technology Corp Offset circuit for constraining electromagnetic interference and operation method thereof
CN105474388B (zh) * 2013-07-03 2018-06-19 罗森伯格高频技术有限及两合公司 电磁干扰互连低的裸片封装体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383618A (en) * 1966-03-10 1968-05-14 Bell Telephone Labor Inc Suppression of intermodulation distortion
US3584235A (en) * 1968-10-18 1971-06-08 Bell Telephone Labor Inc Video defect eliminator
US4398106A (en) * 1980-12-19 1983-08-09 International Business Machines Corporation On-chip Delta-I noise clamping circuit
KR910002302B1 (ko) * 1986-02-07 1991-04-11 후지쓰 가부시끼가이샤 반도체 장치
US4816984A (en) * 1987-02-06 1989-03-28 Siemens Aktiengesellschaft Bridge arm with transistors and recovery diodes
US5006820A (en) * 1989-07-03 1991-04-09 Motorola, Inc. Low reflection input configuration for integrated circuit packages

Also Published As

Publication number Publication date
EP0558226A3 (ko) 1994-03-23
JPH0613421A (ja) 1994-01-21
EP0558226B1 (en) 2001-07-11
US5329170A (en) 1994-07-12
DE69330411D1 (de) 2001-08-16
KR930018710A (ko) 1993-09-22
JP2591576B2 (ja) 1997-03-19
TW214631B (ko) 1993-10-11
DE69330411T2 (de) 2002-05-29
EP0558226A2 (en) 1993-09-01

Similar Documents

Publication Publication Date Title
EP0475269B1 (en) Integrated circuit device comprising a wiring substrate and connection method for logic circuits of an integrated circuit device
US4498122A (en) High-speed, high pin-out LSI chip package
US7509615B2 (en) Circuit layout structure and method
EP1263136A3 (en) Filter structures for integrated circuit interfaces
CA2110892A1 (en) Electrical Interconnection Method and Apparatus Utilizing Raised Connecting Means
US20040001676A1 (en) Apparatus and system for providing optical bus interprocessor interconnection
EP0782191A2 (en) Multi-level stacked integrated-circuit-chip assembly
EP1394557A3 (en) Electronic apparatus
EP1438745A2 (en) Multiple die interconnect system
JPH08316377A (ja) 電子パッケージング構造
KR0123032B1 (en) Electrical components mounted pcb
US5731960A (en) Low inductance decoupling capacitor arrangement
KR100260664B1 (ko) 외부 칩 상호 접속부의 유도성 노이즈를 감소시키기 위한 평형 회로
US5761049A (en) Inductance cancelled condenser implemented apparatus
US5519353A (en) Balanced driver circuit for eliminating inductive noise
US6624718B2 (en) Signal transmission unit
EP1123565B1 (en) Embedded capacitor multi-chip modules
Yamanaka et al. Multichip 1.8-Gb/s high-speed space-division switching module using copper-polyimide multilayer substrate
US5736784A (en) Variable-width lead interconnection structure and method
US20040124004A1 (en) Decoupled signal-power substrate architecture
US7304863B1 (en) Integrated circuit including external electronic components with low insertion loss
US7772045B1 (en) Wire bond method for angularly disposed conductive pads and a device made from the method
JPH01293528A (ja) 半導体装置
JP2008078314A (ja) 高速信号回路装置
US20030222674A1 (en) Electronic circuit device and electronic device package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 13

EXPY Expiration of term