DE69327612D1 - Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung - Google Patents

Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung

Info

Publication number
DE69327612D1
DE69327612D1 DE69327612T DE69327612T DE69327612D1 DE 69327612 D1 DE69327612 D1 DE 69327612D1 DE 69327612 T DE69327612 T DE 69327612T DE 69327612 T DE69327612 T DE 69327612T DE 69327612 D1 DE69327612 D1 DE 69327612D1
Authority
DE
Germany
Prior art keywords
generating
circuit
clock signal
frequency multiplication
stable clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69327612T
Other languages
English (en)
Other versions
DE69327612T2 (de
Inventor
John K Eitrheim
Richards B Reis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via-Cyrix Inc Richardson Tex Us
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/880,550 external-priority patent/US5336939A/en
Priority claimed from US07/975,809 external-priority patent/US5359232A/en
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Application granted granted Critical
Publication of DE69327612D1 publication Critical patent/DE69327612D1/de
Publication of DE69327612T2 publication Critical patent/DE69327612T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
DE1993627612 1992-05-08 1993-05-07 Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung Expired - Lifetime DE69327612T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US88075192A 1992-05-08 1992-05-08
US07/880,550 US5336939A (en) 1992-05-08 1992-05-08 Stable internal clock generation for an integrated circuit
US07/975,809 US5359232A (en) 1992-05-08 1992-11-13 Clock multiplication circuit and method

Publications (2)

Publication Number Publication Date
DE69327612D1 true DE69327612D1 (de) 2000-02-24
DE69327612T2 DE69327612T2 (de) 2000-08-31

Family

ID=27420503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1993627612 Expired - Lifetime DE69327612T2 (de) 1992-05-08 1993-05-07 Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung

Country Status (3)

Country Link
EP (1) EP0570158B1 (de)
JP (1) JP3568215B2 (de)
DE (1) DE69327612T2 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430394A (en) * 1994-03-11 1995-07-04 Advanced Micro Devices, Inc. Configuration and method for testing a delay chain within a microprocessor clock generator
US5570294A (en) * 1994-03-11 1996-10-29 Advanced Micro Devices Circuit configuration employing a compare unit for testing variably controlled delay units
US5617563A (en) * 1994-11-04 1997-04-01 Sony Corporation Of Japan Duty cycle independent tunable clock
JP3505018B2 (ja) * 1994-11-22 2004-03-08 株式会社ルネサステクノロジ 半導体集積回路
EP0743756B1 (de) * 1995-05-05 1997-08-13 Siemens Aktiengesellschaft Konfigurierbare integrierte Schaltung
JP3442924B2 (ja) * 1996-04-01 2003-09-02 株式会社東芝 周波数逓倍回路
DE19844481C1 (de) * 1998-09-28 2000-05-25 Siemens Ag Integrierte Schaltung mit einer Kontaktierungsstelle zum Wählen einer Betriebsart der integrierten Schaltung
JP3883090B2 (ja) * 1999-02-17 2007-02-21 富士通株式会社 データ再生システムにおけるクロック調整装置
CA2270516C (en) * 1999-04-30 2009-11-17 Mosaid Technologies Incorporated Frequency-doubling delay locked loop
US6671817B1 (en) * 2000-03-15 2003-12-30 Nortel Networks Limited Method and apparatus for producing a clock signal having an initial state at reference point of incoming signal thereafter changing state after a predetermined time interval
DE10149585C2 (de) 2001-10-08 2003-11-20 Infineon Technologies Ag Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE10301239B4 (de) * 2003-01-15 2005-04-28 Infineon Technologies Ag Verfahren und Vorrichtung zur Erzeugung von verzögerten Signalen
US7126396B1 (en) * 2003-07-16 2006-10-24 National Semiconductor Corporation System for clock duty cycle stabilization
JP2006217455A (ja) * 2005-02-07 2006-08-17 Kawasaki Microelectronics Kk リングオシレータ回路
JP2008042501A (ja) * 2006-08-04 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> 電子回路装置
US7592844B2 (en) * 2007-01-19 2009-09-22 Power Integrations, Inc. Comparator with complementary differential input stages
JP2009005029A (ja) * 2007-06-20 2009-01-08 Nippon Telegr & Teleph Corp <Ntt> 電子回路装置
JP5486354B2 (ja) * 2010-03-08 2014-05-07 ラピスセミコンダクタ株式会社 データ伝送回路
JP7255790B2 (ja) * 2018-06-15 2023-04-11 三菱重工業株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217639A (en) * 1978-10-02 1980-08-12 Honeywell Information Systems Inc. Logic for generating multiple clock pulses within a single clock cycle
US4316148A (en) * 1979-09-04 1982-02-16 Sperry Corporation Variable frequency logic clock
US4638256A (en) * 1985-08-15 1987-01-20 Ncr Corporation Edge triggered clock distribution system
US5018111A (en) * 1988-12-27 1991-05-21 Intel Corporation Timing circuit for memory employing reset function

Also Published As

Publication number Publication date
DE69327612T2 (de) 2000-08-31
EP0570158B1 (de) 2000-01-19
JP3568215B2 (ja) 2004-09-22
EP0570158A3 (en) 1994-06-22
JPH06202756A (ja) 1994-07-22
EP0570158A2 (de) 1993-11-18

Similar Documents

Publication Publication Date Title
DE69327612D1 (de) Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung
DE69528234D1 (de) Schaltung und Verfahren zur Erzeugung eines Taktsignals
DE69410469D1 (de) Verfahren und Vorrichtung zur Phasenverschiebung eines Taktsignals
DE69405547D1 (de) Verfahren und vorrichtung zum generieren eines modifizierten temperaturkompensationssignals in einer temperaturkompensierten kristalloszillatorschaltung
DE69031642D1 (de) Verfahren und Gerät zur Verbesserung eines Multipliziersignals
DE69329868D1 (de) Vorrichtung und Verfahren zur Erzeugung chaotischer Signale
DE69731535D1 (de) Anordnungen und verfahren zur erzeugung eines funkfrequenzsignals
DE69616711D1 (de) Verfahren und Einrichtung zur genauer Frequenzsynthese mit GPS-Taktinformation
DE69414993D1 (de) Vorrichtung zur Erzeugung eines Anzeigetaktsignals
DE68912455D1 (de) Verfahren und Gerät zur Taktsignalsynchronisierung.
DE69030097D1 (de) Verfahren und einrichtung zur erzeugung von einem kontinuierlichen kombinations-videosignal
DE69118174D1 (de) Verfahren und vorrichtung zur vereinfachung der ortung einer untergrundformation in zusammenhang mit einer seismischen exploration
DE69516771D1 (de) Vorrichtung und verfahren zur verbesserung der synchronisationserzeugung eines taktsystems
DE69525093D1 (de) Vorrichtung und Verfahren zur Erzeugung eines phasengesteuerten Taktsignals
DE69324417D1 (de) Vorrichtung und Verfahren zur Koordinateneingabe und Oszillationsgenerator
DE69320417D1 (de) Verfahren und Gerät zur Änderung der Taktfrequenz eines Prozessors
DE69028827D1 (de) Verfahren und Vorrichtung zum Korrigieren der Phase eines Wiedergabetaktsignals
DE69131310D1 (de) Verfahren und Vorrichtung zur Taktsignalregelung in einem Synchronsystem
DE69229650D1 (de) Verfahren und Anordnung zur Datenausgabe
DE59307298D1 (de) Verfahren und Vorrichtung zur Phasenmessung
DE69128013D1 (de) Vorrichtung und Verfahren zur Frequenzteilung mit variablem Frequenzteilungverhältnis
DE69310973D1 (de) Verfahren und Gerät zur Synchronisierung von Echtzeituhren
DE69428681D1 (de) Verfahren und Gerät zur Erzeugung der Anzeige einer Hardware-Konfiguration
DE59405470D1 (de) Schaltungsanordnung zur Erzeugung eines symmetrischen Ausgangstaktsignals
DE69029974D1 (de) Gerät und Verfahren zur Erzeugung von Signalen

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: VIA-CYRIX, INC., RICHARDSON, TEX., US

8364 No opposition during term of opposition