-
Die Erfindung betrifft Ladungsübertragungsvorrichtungen oder
CCD-vorrichtungen (aus dem Englischen: "Charge Coupled
Device").
-
Ein Ladungsübertragungs-Schieberegister besteht aus einer
Abfolge von Elektroden, die über einer Halbleiteroberflächenzone
nebeneinander angeordnet sind; die Elektroden sind allgemein
durch eine sehr dünne Isolierschicht gegen diese Zone isoliert.
-
Durch Anlegen von geeigneten Potentialen an die Elektroden
können in dem Halbleiter Potentialtöpfe erzeugt werden, in denen
sich bewegliche elektrische Ladungen ansammeln können. Durch
geeignete Potentialänderungen können diese Ladungen von einem
Topf zu einem angrenzenden Topf abgeleitet werden, und zwar
synchron für alle Töpfe des Registers, so daß Ladungspakete
synchron zum Ausgang des Registers vorgeschoben werden können.
Die in den Töpfen angesammelten Ladungspakete werden entweder
über ein oberhalb liegendes Ende des Registers oder parallel in
alle Töpfe eingebracht. Diese Ladungen stellen Informationen
wie z.B. bei einem Schieberegister, das einem
photoempfindlichen Sensor zugeordnet ist, die Leuchtdichte jedes Punktes
einer Bildzeile dar.
-
Die von dem Register transportierten elektrischen Ladungspakete
können am Ausgang des Registers in elektrische Spannung
konvertiert werden; diese Spannungen werden dann von Analog- oder
Logikschaltungen verarbeitet. Dazu wird am Ausgang des Registers
eine Ladungs-/Spannungskonvertiereinrichtung angeordnet, die
auch Ladungsleseeinrichtung heißt.
-
Die Leseeinrichtung arbeitet synchron zu dem Register, so daß
jedes Ladungspaket, das die Leseeinrichtung erreicht, in eine
elektrische Spannung umgewandelt werden kann, die zu einer
abwärts angeordneten Schaltung übertragen wird (die meist aus
einer Abtast- und Halteschaltung besteht), ehe ein neues
Ladungspaket zur Leseeinrichtung gelangt.
-
Die einfachste, in Fig. 1 symbolisch dargestellte
Leseeinrichtung besteht aus:
-
- einer Kapazität C mit einer Elektrode auffestem
Potential (Z.B. Masse) und einer Elektrode mit variablem Potential,
-
- einem Transistor T zum periodischen Vorladen der
Kapazität auf ein weiteres festes Potential (Vdr),
-
- sowie einen Verstärker A mit hoher Eingangsimpedanz, der
mit der Kapazität verbunden ist, um das Potential an deren
Anschlüssen zu erfassen.
-
Die Ausgangsspannung Vs des Verstärkers stellt das
Ausgangssignal der Leseeinrichtung dar, das proportional zu der
Ladungsmenge ist, die in dem ausgelesenen Paket enthalten ist.
-
Vor Beginn einer Leseoperation wird der Transistor T leitend
gemacht, so daß die Elektrode mit variablem Potential, die mit
dem Transistor verbunden ist, auf das feste Vorladungspotential
Vdr gebracht wird. Das Vorladungspotential Vdr ist in dem
üblichen Fall positiv, wo die transportierten Ladungen negativ sind
(Elektronen).
-
Dann wird der Transistor T gesperrt, und ein Ladungspaket wird
über die letzte Elektrode des Registers R zu der Elektrode der
Kapazität mit variablem Potential abgeleitet. Das Potential
dieser Elektrode, das zunächst auf Vdr liegt, fällt um einen
Wert Vl ab, der proportional zu der Ladungsmenge des Pakets
ist. Die am Ausgang S des Verstärkrs A mit dem
Verstärkungsfaktor G erscheinende Spannung Vs = G(Vdr - Vl) ist eine lineare
Funktion des Spannungsabfalls Vl; dieser Spannungsabfall Vl ist
seinerseits gleich dem Verhältnis zwischen der in die Kapazität
c abgeleiteten Ladungsmenge Q und dem Wert dieser Kapazität C:
-
Vl = Q/C
-
Die Leseeinrichtung besitzt dann einen sogenannten
Konversionsfaktor Ks gleich qG/c, worin q für die Ladung des Elektrons
steht; dieser Konversionsfaktor stellt den Wert des
Spannungsinkrements dar, der am Ausgang S der Vorrichtung (d.h. am
Ausgang des Verstärkers A) erscheint, wenn ein Ladungsinkrement
(ein Elektron) in die Kapazität C abgeleitet wird.
-
Sollen kleine Ladungsmengen gelesen werden, z.B. solche, die
sich aus einer schwachen Beleuchtung einer Photodiode ergeben,
dann ist der Konversionsfaktor Ks nützlicherweise hoch. Dieses
Ergebnis läßt sich mit einem ausreichend hohen
Verstärkungsfaktor G und einer niedrigen Kapazität C erhalten.
-
Die technischen Zwänge von CCD-Vorrichtungen führen aber dazu,
daß der Verstärker A in der Praxis mit
Isolierschicht-Feldeffekttransistoren (MOS) hergestellt ist. Diese Verstärker
weisen am Eingang ein starkes Rauschen auf, und dieses Rauschen
wird mit dem Verstärkungsfaktor G verstärkt. Demnach ist
erwünscht, daß kein zu hoher Verstärkungsfaktor vorliegt. In der
Praxis werden sogar Folgeverstärker mit einem
Verstärkungsfaktor unter 1 verwendet. Dies ist dann der Wert der Kapazität C,
der deutlich zu verringern ist, um einen hohen
Konversionsfaktor Ks zu erhalten.
-
Zur Herstellung dieser Kapazität wird meist eine in
Sperrichtung vorgespannte Diode mit PN-Übergang verwendet. Die auf
Masse gebrachte Elektrode ist das Substrat (im Prinzip vom Typ P)
des Halbleiters, in dem das CCD-Register ausgebildet ist, und
die andere Elektrode der Diode besteht aus einer Zone des Typs
N&spplus;, die an der Oberfläche in das Substrat diffundiert und
unmittelbar neben der letzten Elektrode des Registers angeordnet
ist, so daß ein in dem Register umlaufendes Ladungspaket direkt
in die N&spplus;-diffundierte Zone abgeleitet werden kann.
-
Fig. 2 stellt das Herstellungsprinzip einer solchen
Leseeinrichtung am Ausgang eines Registers in Draufsicht (Fig. 2a) und
im Längsschnitt (Fig. 2b) dar. Das Register R weist abwechselnd
Speicherelektroden Es und Übertragungselektroden Et auf. Auf
die letzte Speicherelektrode folgt allgemein eine
Ausgangselektrode Gs mit festem Potential, auf die wiederum die Lesediode D
(N&spplus;-Diffusion) folgt, und sie grenzt unmittelbar an diese an.
Die N&spplus;-Diffusion bildet gleichzeitig den Source-Anschluß des
Vorladungstransistors und ist demnach von einer weiteren N&spplus;-
Diffusion (D'), die den Drain-Anschluß dieses Transistors
bildet, durch ein isoliertes Steuergate Gc getrennt. Der Drain-
Anschluß D' ist mit einer Spannungsquelle Vdr verbunden; die
N&spplus;-Diffusion der Diode D ist durch eine elektrischen
Oberflächenkontakt mit dem Eingang des Verstärkers A verbunden; der
Verstärker ist in Fig. 2 symbolisch dargestellt.
-
In Fig. 2 wurden die seitlichen Grenzen des Kanals CH, in dem
die Ladungen unter den Elektroden umlaufen, fett gestrichelt
dargestellt; dieser Kanal ist durch die Halbleiterzone
gebildet, über die die Elektroden des Registers hängen und die von
diesen Elektroden durch eine sehr dünne Isolierschicht getrennt
ist; der Kanal CH kann seitlich durch dickes Siliciumoxid
überdeckt sein, an dem die seitlichen Enden der Elektroden
hochsteigen. Die N&spplus;-Diffusion der Diode D liegt in der Verlängerung
dieses Kanals und ist ihrerseits ebenso wie der Drain-Anschluß
D' von einem dicken Oxid umgeben. Der Schnitt von Fig. 2b ist
längs der Achse des Kanals CH ausgeführt und läßt demnach nicht
das dicke Siliciumoxid erkennen, das den Kanal umgibt;
allerdings wurde eine dicke Oxidzone jenseits des Drainanschlusses
D' des Transistors dargestellt.
-
Im Falle von Fig. 2 grenzt die Lesediode D an die gesamte
Breite der Elektroden des Registers an (z.B. mit einer Breite von
20 bis 100 Mikrometern). Hier ist also kaum anzunehmen, daß sie
eine kleine Oberfläche aufweist, und der Konversionsfaktor der
Leseeinrichtung ist ziemlich niedrig.
-
Deshalb wurde im Stand der Technik (vgl. z.B. EP 0 242 291)
bereits eine Vorrichtung wie in Fig. 3 vorgeschlagen, bei der die
Diode tatsächlich eine kleine Oberfläche aufweist (z.B. 5
Mikrometer auf 5 Mikrometer); der Kanal CH, in dem die Ladungen
umlaufen, verengt sich fortschreitend zu dieser Diode hin.
-
Zur besseren Übertragung und Vergleichmäßigung der Ladungspfde
sind die Elektroden in Kranzsektoren in der Nähe der Diode
angeordnet.
-
So erhielt man einen Kompromiß zwischen der Notwendigkeit einer
ausreichenden Breite des Registers (zum Transport von großen
Ladungsmengen, die beispielsweise der starken Beleuchtung einer
Photodiode entsprechen) und einer geringen Größe der Lesediode
(damit schwache Ladungen mit einem korrekten Signal-Rausch-
Verhältnis gelesen werden können).
-
Es ist zu bemerken, daß bei der Vorrichtung von Fig. 3 die
Speicherelektroden Es im Prinzip eine fortschreitend
ansteigende Länge L (in Längsrichtung, d.h. in Richtung der
Ladungsübertragung) aufweisen, um trotz der fortschreitenden Verringerung
der Breite des Kanals eine in etwa konstante Speicherfläche zu
bewahren.
-
Aus Gründen, die im folgenden erläutert werden sollen, hat man
festgestellt, daß die Struktur von Fig. 3 gerade wegen der
Verengung des Kanals Nachteile aufweist.
-
In der am 16. Dezember 1986 veröffentlichten japanischen
Patentschrift JP 61 2 8 57 67 hat man ebenfalls eine Stuktur mit
ganz geradlinigen Elektroden und ohne Kanalverengung
vorgeschlagen, bei der der Kanal etwas über die seitlichen Ränder
der Lesediode übersteht. Dieses Dokument offenbart eine
Vorrichtung in Entsprechnung zum Oberbegriff von Anspruch 1.
-
Die Aufgabe der Erfindung liegt darin zu versuchen, die
Nachteile der bekannten Strukturen zu verringern und dabei den
Vorteil einer kleinen Lesekapazität zu behalten (d.h. den Vorteil
eines hohen Konversionsfaktors ohne übermäßige Verschlechterung
des Signal-Rausch-Verhältnisses bei schwachen Signalen).
-
Um dieses Ziel zu erreichen, schlägt die Erfindung vor, derart
vorzugehen, daß die Weite des letzten Gates angrenzend an eine
Lesediode mit kleiner Ausdehnung (bezüglich der Oberfläche der
Lesediode) deutlich größer als beim Stand der Technik ist. Das
Wort Weite wird hier wie in der Folge als Ausdehnungsmaß längs
einer Linie verwendet, die im wesentlichen senkrecht zu dem
Pfad der elektrischen Ladungen verläuft.
-
Dazu wird ein Ladungsübertragungs-Schieberegister
vorgeschlagen, das in einem Halbleitersubstrat gebildet ist und einen
Ladungsübertragungskanal CH und eine Ladungsleseeinrichtung an
einem Ende des Kanals aufweist, wobei die Leseeinrichtung ein
Ausgangsgate Gs enthält, das eine Endelektrode des
Schieberegisters bildet, die an eine Halbleiterzone D angrenzt, die in das
Substrat diffundiert ist und mit dem Substrat einen kapazitiven
Übergang bildet, dadurch gekennzeichnet, daß die diffundierte
Zone eine Hauptfläche und eine im Verhältnis zu dem Rest der
diffundierten Zone schmale Verlängerung aufweist, die von der
Hauptfläche zu dem Kanal vorspringt, wobei diese Verlängerung
an ihren an den Kanal angrenzenden Seiten von dem Ausgangsgate
Gs umgeben ist.
-
Bei einer ersten Ausführungsform schlägt die Erfindung ein
Ladungsübertragungs-Schieberegister vor, das in einem
Halbleitersubstrat gebildet ist, ein Ausgangsgate enthält, das die letzte
Elektrode des Schieberegisters bildet, die an eine diffundierte
Halbleiterzone angrenzt, die mit dem Substrat einen kapazitiven
Übergang bildet, und dadurch gekennzeichnet ist, daß das
Ausgangsgate an die diffundierte Zone über eine Weite angrenzt,
die wenigstens 40% des Umfangs und bevorzugt mehr als 50% des
Umfangs der diffundierten Zone beträgt.
-
Mit anderen Worten, im Stand der Technik grenzt das letzte Gate
an die Lesediode im allgemeinen höchstens entlang 25 bis 30%
des Umfangs der Diode an (im Falle von kleinen Lesedioden
jedenfalls gegenüber den Oberflächen der Speicherelektroden des
Registers, d.h. allgemein in dem Falle, wo der
Ladungsübertragungskanal des Registers sich zu einer Diode verengt, die
kleiner als die Hauptbreite des Kanals ist); hier wird
vorgeschlagen,
daß das Ausgangsgate wenn möglich die Hälfte des Umfangs
der Diode, am besten so weit wie möglich umgibt.
-
Unter schmaler Verlängerung ist hier eine Verlängerung mit
einer kleineren Breite als den Abmessungen der Hauptfläche zu
verstehen. Diese Verlängerung bewirkt eine größere Länge des
Gates, das an die Diode am Ende des Kanals angrenzt.
-
Die Länge dieser Verlängerung kann in der gleichen
Größenordnung wie die seitlichen Abmessungen der Hauptfläche der
diffundierten Zone liegen, und sie ist bevorzugt sogar größer. Die
Weite ist bevorzugt wenigstens zwei- bis dreimal kleiner als
die seitlichen Abmessungen der Hauptfläche.
-
Die Hauptfläche kann von dem Ausgangsgate umgeben sein oder
nicht.
-
Es ist zu verstehen, daß die Erfindung allgemeiner vorschlägt,
die diffundierte Zone und das sie umgebende Ausgangsgate derart
auszugestalten, daß die Weite, über die das Gate an die Diode
in dem Ladungsumlaufkanal angrenzt, d.h. auch die Weite, über
die das Ende des Kanals an die Diode angrenzt, groß ist, wobei
gleichzeitig eine kleine Diodenfläche erhalten bleibt.
-
Dies läßt sich nach einer weiteren Definition der Erfindung so
ausdrücken, daß das Ausgangsgate an die diffundierte Zone im
Inneren eines Ladungsumlaufkanals über eine Weite angrenzt, die
wenigstens das Zweifache und bevorzugt wenigstens das
Zweiemhalbfache der Quadratwurzel der Fläche der diffundierten Zone
beträgt.
-
Diese verschiedenen Formulierungen der Erfindung drücken die
folgende gemeinsame Idee aus: trotz der Breitenverengung des
Kanals zu einer Diode mit kleiner Fläche hin behält man eine
Kanalbreite oder eine Breite des letzten Gates, die für eine
gute Ladungsübertragung vom Register zu der Diode ausreichend
groß ist.
-
Durch die Erfindung kann insbesondere das Hochfrequenzverhalten
des Registers verbessert werden, wobei die Register aus dem
Stand der Technik in bestimmten Fällen an schlechter
Ladungsübertragung am Ausgang leiden, wenn die Schiebefreguenz des
Registers zunimmt. Die Erfindung ermöglicht auch einen besseren
Kompromiß zwischen einem guten Hochfrequenzbetrieb und einer
gut wirksamen Ladungsübertragung zu der Leseeinrichtung sowie
ein niedriges Restsignal für eine Null-Ladungsübertragung
(Dunkelsignal im Falle von Abbildungsvorrichtungen: das am
Ausgang der Leseeinrichtung selbst für eine Übertragung einer
Nulladungsmenge vorliegende Signal, die einem schwarzen
Bildpunkt entspricht).
-
Die Erfindung ist in dem Fall anzuwenden, in dem mehrere
Schieberegister zu ein und derselben Lesediode führen: die
Leseeinrichtung arbeitet dabei entweder bei der gleichen Frequenz wie
die Register, um die aus verschiedenen Registern stammenden
Ladungen zu addieren, oder bei einer mehrfachen Fequenz wie die
Register, um die Signale aus den verschiedenen Registern in die
Leseeinrichtung zu multiplexen. In beiden Fällen kann das
Ausgangsgate, das an die Lesediode angrenzt, den beiden Registern
gemeinsam sein, und eben diese kumulierte Breite der beiden
Teile dieses Gates wird als "Breite des letzten Gates"
angesehen. Ladungen werden nämlich aus jedem Kanal nur über die
Hälfte dieser Breite in die Diode abgeleitet; demnach ist in diesem
Fall besonders wichtig, daß der Umfang der Ladungsableitung so
groß wie möglich ist; deshalb ist es in diesem speziellen Fall
noch wichtiger, die Formen und Abmessungen für das Gate und die
Diode zu verwenden, die von der Erfindung empfohlen werden.
-
Weitere Merkmale und Vorteile der Erfindung ergeben sich bei
der Lektüre der folgenden detaillierten Beschreibung unter
Bezug auf die beigefügten Zeichnungen; darin zeigen:
-
- die bereits beschriebenen Fig. 1 bis 3 zur Erinnerung
die bekannten Prinzipien von Leseeinrichtungen für
Ladungspaketen am Ausgang eines CCD-Registers;
-
- Fig. 4 die allgemeine Struktur der Leseeinrichtung nach
der Erfindung;
-
- Fig. 5 eine vergrößerte Ansicht des letzten Gates des
Registers und der Diode;
-
- Fig. 6 ein Doppelregister mit einer gemeinsamen
Leseeinrichtung; und
-
- Fig. 7 eine praktische Ausführung im Maßstab.
-
Die Leseeinrichtung von Fig. 4, die an einem Ende des
Ladungsübertragungs-Schieberegister angeordnet ist, kann so betrachtet
werden, daß sie einerseits wenigstens die letzte Elektrode des
Registers und andererseits die kapazitive Lesediode, in die die
Ladungen abgeleitet werden, sowie die zugeordneten Schaltungen
aufweist (Vorladungstransistor T für die kapazitive Diode,
Verstärker A). Die letzte Elektrode Gs ist allgemein eine
Elektrode, die im Gegensatz zu den anderen Elektroden des Registers,
deren Potentiale zur Gewährleistung der Ladungsübertragung
abwechselnd hoch und niedrig sind, auf ein festes Potential
gebracht ist. Die Lesediode weist eine kleine Fläche auf, d.h.
eine sehr viel kleinere Fläche als die Speicherelektroden Es.
-
In Fig. 4 ist zu bemerken, was das Spezifische an der Erfindung
ausmacht, nämlich die spezielle Form der N&spplus;-diffundierten Zone,
die die Lesediode D bildet, sowie die Form des letzten Gates Gs
des Schieberegisters angrenzend an die Diode D. Die Form der
anderen Gates, die dem Gate Gs vorausgehen, leitet sich aus dem
Gate Gs ab, da aus der länglich rechteckigen Form des größeren
Teils der Schieberegisterelektroden fortschreitend zu der
speziellen Form des Gates Gs als sich erweiterendes U mit sehr
angenäherten Schenkeln am Boden des U übergegangen soll.
-
Die diffundierte Zone D des Typs N&spplus; besitzt eine massive
Hauptfläche (d.h. beispielsweise ziemlich quadratisch, mit
Querabmessungen der gleichen Größenordnung in allen Richtungen)
sowie einen schmalen Ansatz, der von dieser Hauptfläche zu dem
Ausgangsgate Gs gerichtet ist. In der Praxis springt der
schmale Ansatz bei einem Register mit axialer Längssymmetrie in der
Längssymmetrieachse des Registers vor (horizontale Achse in der
Mitte von Fig. 4).
-
Die Ausdehnungsbreite liegt bevorzugt deutlich (z.B. zwei- bis
dreimal) unter den seitlichen Abmessungen des massiven Teils
der Halbleiterzone D. Die Ansatzlänge ausgehend von diesem
massiven Teil kann in der gleichen Größenordnung wie diese
seitlichen Abmessungen liegen.
-
Als Beispiel: die seitlichen Abmessungen des massiven Teils
betragen etwa 5 x 5 Mikrometer; der Ansatz kann eine Breite von 1
bis 2 Mikrometern und eine zu dem Gate Gs vorspringende Länge
von 5 um aufweisen. Bei dem dargestellten Beispiel ist der
Ansatz durch einen sich erweiternden Teil mit der massiven
Hauptfläche verbunden, wodurch de Diffusion von Ladungen in die
Diode erleichtert wird, die von dem Register in die Ausdehnung
abgeleitet werden.
-
Es sei daran erinnert, daß der Haupterfindungsgedanke darin
liegt, den Umfangsabschnitt der Leseelektrode zu vergrößern,
der unmittelbar an das letzte Ausgangsgate angrenzt, also die
Länge des an die Diode angrenzenden Kanals CH, aber nicht die
Gesamtfläche der diffundierten Zone wesentlich zu erhöhen. Man
hat also diese Form mit einem schmalen Ansatz gewählt, aber
andere Formen können ins Auge gefaßt werden, sofern sie das
Verhältnis zwischen dem Umfangsabschnitt der an das Gate Gs
angrenzenden Diode und der Quadratwurzel der Diodenfläche
genügend erhöht. Erfindungsgemäß wird wie bei dem in Fig. 4
dargestellten Beispiel ein Verhältnis von 2 bis 2,5 und bevorzugt
noch höher vorgeschlagen.
-
Der schmale Ansatzteil der Diode ist auf alle Fälle völlig von
dem Gate Gs umgeben; der massive Flächenabschnitt kann mehr
oder weniger weit von dem Gate Gs oder ausnahmsweise überhaupt
nicht umgeben sein.
-
Der Ladungsübertragungskanal CH weist bevorzugt etwa an seinem
an der Seite der Leseeinrichtung gelegenen Ende eine Form auf,
die sich fortschreitend verengt und dann an seinem Ende über
eine viel längere Breite als die Breite der Diode abgestumpft
ist, und dadurch erhalten die einigen Endelektroden die Form
eines U, dessen Schenkel im wesentlichen längs einer Linie
senkrecht zur Längsachse des Registers enden.
-
Das Ende des Kanals könnte zu der Diode hin abgerundet sein. In
der Figur schließen sich die Ränder des Kanals CH im
wesentlichen senkrecht zu einer allgemeinen Symmetrieachse an die
diffundierte Zone D an.
-
Es sei daran erinnert, daß der Kanal CH (der in Fig. 4 dick
gestrichelt dargestellt ist) durch Zonen gebildet ist, die unter
den Elektroden des Registers mit einem dünnen Isolierstoff
überdeckt sind, im Gegensatz zu den mit einem dicken
Isolierstoff überdeckten Zonen&sub1; die den Kanal, die diffundierte Zone D
und den Vorladungstransistor (D, Gc, D') umgeben.
-
Die Form des letzten Gates Gs, also im wesentlichen als U mit
um den schmalen Ansatz der Diode stark angenäherten Schenkeln,
verändert sich für die anderen Elektroden des Registers zu Us,
die um so offener sind, je weiter man sich von dem letzten Gate
entfernt.
-
In Fig. 4 wurden zweckmäßig angrenzende Elektroden dargestellt,
die durch ein schmales Intervall getrennt sind, aber in
Wirklichkeit überlappen sich die angrenzenden Gates leicht.
-
Der Vorladungstransistor ist auf herkömmliche Weise z.B. durch
ein einfaches Steuergate Gc gebildet, das einige Mikrometer von
den Enden der Elektroden des Registers entfernt ist. Dieses
Gate trennt die N&spplus;-diffundierte Zone D von einer diffundierten
Zone D', ebenfalls vom Typ N&spplus;, die den Drain-Anschluß des
Transistors bildet.
-
Der Drain-Anschluß ist mit der Vorladungsspannungsquelle Vdr
verbunden. Die Diode D ist über einen Oberflächenkontakt mit
einem Verstärker A mit hoher Eingangsimpedanz verbunden. Der
Ausgang des Verstärkers liefert periodisch eine Spannung, die
ein Ladungspaket darstellt, das von dem Register in die
diffundierte Zone abgeleitet wird.
-
In Fig. 4 ist zu sehen, daß die Elektroden des Registers im
Hauptteil (Zone PP) des Registers eine länglich rechteckige
Form und am Ende (Zone PE) des Registers die Form eines U
aufweisen. In einer Zwischenübergangszone (Zone PT) haben sie also
eine Form, die sich fortschreitend mit den folgenden
Bedingungen ändert:
-
- die Elektroden müssen, falls möglich, quer zur
Ladungsübertragungsrichtung liegen; im Zentrum der Vorrichtung ist die
Übertragungsrichtung die Längsachse der Vorrichtung, aber an
den Rändern folgt die Übertragungsrichtung den schrägen Rändern
des Kanals; am Ende, also dort, wo der Kanal senkrecht zur
allgemeinen Längsachse abgestumpft ist, findet die Übertragung in
bestimmten Zonen des Kanals sogar fast senkrecht zur Längsachse
des Registers statt;
-
- die Elektroden dürfen keine übertrieben langen Zonen
(die Länge wird in der Übertragungsrichtung der Ladungen
genommen) an den Rändern bezüglich der Länge im Zentrum der
Vorrichtung aufweisen; eine zu große Länge verringert die Wirksamkeit
der Ladung sübertragung;
-
- die Oberfläche der Speicherelektroden muß von einem Ende
des Registers zum anderen einschließlich der Zonen PT und PE so
konstant wie möglich sein, damit die Fähigkeit zum Speichern
von starken Ladungspaketen nicht aufgrund einer zu kleinen
Elektrodenfläche auf bestimmte Stellen des Registers reduziert
wird; das Ausgangsgate Gs ist von dieser Notwendigkeit nicht
betroffen, denn hier handelt es sich nicht um eine
Speicherelektrode.
-
Diese Bedingungen erklären die aufeinanderfolgenden
Elektrodenformen, wie sie z.B. in Fig. 4 zu sehen sind.
-
Fig. 5 stellt erneut die Einheit aus dem letzten Gate Gs des
Registers und der Diode D dar. Die Grenze des Kanals CH (dick
gestrichelt) liegt senkrecht zu der allgemeinen
Symmetrielängsachse. Drei fein gestrichelte Linien sind angegeben, die
folgendes darstellen:
-
- die mittlere Länge L (in der Übertragungsrichtung der
Ladungspakete von einer Speicherelektrode Es zu der Diode D);
-
- die mittlere Breite W der Elektrode (entlang einer
unterbrochenen Linie, die an ihren verschiedenen Punkten im
wesentlichen quer zu den Pfaden der Ladungspakete liegt);
-
- die Breite Ws, über die das letzte Gate Gs an die Diode
D angrenzt oder auch der Kanal CH an die Diode D angrenzt.
-
Der Umfang der Diode D ist teilweise durch diese Breite Ws und
teilweise durch die Länge der durchgezogenen Linie gebildet,
die in der Figur mit Pe bezeichnet ist. Die Fläche der Diode
ist durch die Fläche im Inneren dieses Umfangs gebildet.
-
Aus der Tatsache, daß das Ausgangsgate Gs über einen großen
Teil des Umfangs der Diode an die Diode angrenzt, oder auch daß
die Diode mit einem schmalen Ansatz zu dem Gate Gs hin geformt
ist, ergibt sich, daß das Verhältnis W/L viel höher als bei den
Techniken ist, die im Stand der Technik bei Registern mit sehr
kleinen Dioden verwendet wurden.
-
Diese Erhöhung des Verhältnisses WIL hat folgende Konsequenzen:
-
- eine bessere Wirksamkeit der Ladungsübertragung zu der
Diode, vor allem für hohe Arbeitsfrequenzen, denn der
Übertragungsstrom ist im wesentlichen proportional zu W/L;
-
- die Länge L muß demnach nicht übertrieben verringert
werden, um ein ausreichendes Verhältnis W/L zu bewahren.
Folglich wird vermieden, daß das Gate Gs zu kurz ist (kleines L),
wodurch eine Kopplung zwischen der letzten Speicherelektrode
und der Lesediode hervorgerufen würde. Diese Kopplung zeigt
sich in einem Lesefehler und ist um so stärker, je resistiver
das Siliciumsubstrat ist.
-
- da sich die Elektroden der Übergangszone PT der U-Form
des Ausgangsgates annähern, können sie auch alle ein
ausreichendes Verhältnis W/L aufweisen, ohne daß ihre Länge L
übermäßig zunimmt; es sei daran erinnert, daß die Speicherelektroden
von einem Ende des Registers zum anderen eine im wesentlichen
konstante Fläche aufweisen müssen.
-
- schließlich wird ein Phänomen vermieden, das bei
Registern mit stark verengtem Kanal festgestellt wurde: hat das
letzte Gate eine sich verengende Breite (d.h., sie ist am
Ausgang des Gates deutlich weniger breit als am Eingang) und ist
die Breite Ws am Ausgang sehr niedrig (z.B. unter 10
Mikrometern in der üblichen Technologie des Anrnelders), dann ist eine
Abnahme des Potentials unter dem Gate zwischen dem Eingang und
dem Ausgang des Gates festzustellen, was ein unerwünschtes
Halten von Ladungen unter dem Gate nach sich zieht. Die Form des
Ausgangsgates nach der Erfindung vermeidet dieses Problem, denn
sie erhält trotz der kleinen Fläche der Diode ein Gate mit
ausreichender Breite Ws am Ausgang.
-
Die Erfindung ist auch anwendbar, wenn die Leseeinrichtung zwei
nebeneinander angeordneten Registern gemeinsam ist, ob für eine
Addierung von aus den beiden Registern abgegebenen
Ladungspaketen oder zum Multiplexen der Ladungspakete.
-
Fig. 6 stellt diesen Fall dar: die Endteile der beiden Register
sind nebeneinander angeordnet, ihre Elektroden sind getrennt
(jedenfalls zumindest bezüglich der Speicherelektroden). Das
letzte Gate Gs ist nicht notwendig zweigeteilt. Seine Form
entspricht insgesamt derjenigen von Fig. 4.
-
Werden die Register gleichzeitig betätigt, dann addiert die
Lesediode die Ladungspakete. Werden sie gegenphasig betätigt,
dann wirkt sie wie ein Multiplexer für Ladungspakete, aber die
Arbeitsfrequenz der Leseeinrichtung muß selbstverständlich
doppelt so hoch wie bei den Registern sein, damit vor jeder
Ankunft eines Ladungspakets eine Vorladung der Diode durchgeführt
wird. Die Kanäle der beiden Register sind bis zum letzten Gate
Gs getrennt.
-
Zum Abschluß dieser Beschreibung stellt Fig. 7 eine konkrete
experimentelle Ausführung von der Anmelderin maßstabsgetreu
dar. Die verschiedenen Elektroden sind in drei Schichten aus
polykristallinem Silicium hergestellt; erste Schicht für Gs,
zweite Schicht für die Speicherelektroden Es, dritte Schicht
für die Übertragungselektroden Et. Die dicken Oxidzonen sind
selbst dort gepunktelt dargestellt, wo sie von den Enden der
verschiedenen Elektroden Et, Es, Gc, Gs überdeckt sind. Bei
dieser praktischen Ausführung kann der Gesamtumfang der Diode
auf etwa 36 Mikrometer und die Fläche auf 45 Quadratmikrometer
geschätzt werden; der Umfang der Diode im Inneren des Kanals
auf 20 Mikrometer (55% des Gesamtumfangs und dreimal die
Quadratwurzel der Fläche); die Hauptfläche der Diode beträgt etwa
33 Quadratmikrometer mit seitlichen Abmessungen von etwa 4 bis
5 Mikrometern; der schmale, zu dem Gate Gs vorspringende Ansatz
hat eine Breite von etwa 1,5 Mikrometern und eine Länge von 5
Mikrometern.