DE69226306T2

DE69226306T2 - Nichtflüchtige Speicheradressierungsverfahren und Anordnung

Info

Publication number: DE69226306T2
Application number: DE69226306T
Authority: DE
Inventors: Arno Westport Connecticut 06880 Muller
Original assignee: Pitney Bowes Inc
Current assignee: Pitney Bowes Inc
Priority date: 1991-05-03
Filing date: 1992-05-04
Publication date: 1998-12-24
Anticipated expiration: 2012-05-05
Also published as: CA2067458C; EP0512454A3; EP0512454A2; CA2067458A1; EP0512454B1; DE69226306D1; US5260900A

Description

Diese Erfindung betrifft ein System zum Zugreifen auf einen Speicher, z.B. einen nicht-flüchtigen Speicher (NVM) wie im Qberbegriff des Anspruchs 1 angegeben und z.B. aus IBM TDB, Vol 30, Nr. 3, Juli 1987, Seiten 862-863 bekannt.
Bei der Speicherung von Daten in einem nicht-flüchtigen Speicher ist es häufig erforderlich&sub1; sicherzustellen, daß ein fehlerhaftes Schreiben an den Speicher nicht auftreten kann. Dies ist insbesondere von Wichtigkeit, wenn der Speicher zum Speichern von Abrechnungsdaten ausgelegt ist, wie nur als Beispiel die Geldmittel-Register einer Frankiermaschine. Bei einigen Lösungen für dieses Problem werden redundante Speicher vorgesehen, um die gleiche Information in mehr als einem Speicher zu speichern. Während diese Technik die Möglichkeit einer Erfassung des Einschreibens von fehlerhaften Daten in den Speicher erhöht, ist sie nicht vorwiegend auf das Problem einer Minimierung der Möglichkeit eines fehlerhaften Zugriffs auf die Speicher gerichtet.
In dem voranstehend erwähnten Dokument des Standes der Technik wird ein fehlerhaftes Einschreiben in einen nichtflüchtigen Speicher dadurch vermieden, daß das Einschreiben nur auf einen Empfang eines zweiten Freigabesignals hin in einer Abfolge von zwei Freigabesignalen (RD) freigegeben wird.
Eine Aufgabe der Erfindung besteht darin, eine Vorrichtung zum Minimieren der Möglichkeit eines fehlerhaften Zugriffs auf einen nicht-flüchtigen Speicher zum Einschreiben von Daten bereitzustellen.
Eine weitere Aufgabe der Erfindung besteht darin, die Sicherheit von Daten in einem nicht-flüchtigen Speicher zu erhöhen.
Gemäß der Erfindung ist ein System zum Steuern eines Schreibzugriffs auf eine Speicherschaltung vorgesehen, die eine erste Speichereinheit zum Einschreiben von Daten darin umfaßt, wobei die erste Speichereinheit einen Chipfreigabeanschluß (ICE) und einen Schreibfreigabeanschluß (IWE) aufweist, die beide aktiv sein müssen, um einen Zugriff auf die erste Speichereinheit zu erreichen; wobei das System einen Mikrocontroller mit einem R/W Anschluß, einem I/O Anschluß und einem ersten Freigabeanschluß (El) jeweils zum Anlegen von jeweiligen Signalen an das System umfaßt, der R/W Anschluß betriebsmäßig mit dem Schreibfreigabeanschluß (/WE) der Speichereinheit verbunden ist; wobei der Mikrocontroller in einer betriebsmäßigen Kommunikation mit der ersten Speichereinheit über eine Hardware-Einrichtung ist, die auf eine Abfolge von getrennten und sukzessiven I/O Signalen und ersten Freigabesignalen zum Ermöglichen eines Zugriffs auf den ersten Speicher nur nach sukzessiven Signalen der ersten Freigabesignale anspricht; wobei ein Ausgang (/Q) zu der Hardware-Einrichtung betriebsmäßig mit dem Schreibfreigabeanschluß der ersten Speichereinheit verbunden ist und das Signal von dem Ausgang (/Q) der Hardware- Einrichtung und das Signal von dem R/W Anschluß aktiv sein müssen, um einen Schreibzugriff auf die erste Speichereinheit zu ermöglichen; dadurch gekennzeichnet, daß
die Rardware-Einrichtung ein erstes Flip-Flop umfaßt;
der I/O Anschluß betriebsmäßig mit einem D Eingang des ersten Flip-Flops verbunden ist;
der erste Freigabeanschluß (El) mit einem Takteingang (CK) des Flip-Flops und dem Chipfreigabeanschluß (CE) verbunden ist; und
ein Ausgang (/Q) des ersten Flip-Flops den Ausgang der Rardware-Einrichtung bildet;
wobei das Signal von dem I/O Anschluß auf einen niedrigen Spannungspegel während eines ersten der sukzessiven ersten Freigabesignale eingestellt wird und auf einen hohen Spannungspegel während eines nachfolgenden der sukzessiven ersten Freigabesignale eingestellt wird, so daß der Schreibzugriff nur während des nachfolgenden Signals der sukzessiven ersten Freigabesignale ermöglicht wird.
Vorzugsweise umfaßt die Speicherschaltung ferner:
eine zweite Speichereinheit;
der Mikrocontroller umfaßt ferner einen zweiten Freigabeanschluß zum Anlegen von zweiten Freigabesignalen an das System;
die Hardware-Einrichtung umfaßt ferner ein zweites Flip-Flop, das auf eine Abfolge der getrennten und sukzessiven I/O Signalen und den zweiten Freigabesignalen zum Ermöglichen eines Zugriffs auf die zweite Speichereinheit anspricht;
der erste Freigabeanschluß sich in einer betriebsmäßigen Kommunikation mit einem Läscheingang des zweiten Flip-Flops befindet; und
der zweite Anschluß sich in einer betriebsmäßigen Kommunikation mit einem Löscheingang des ersten Flip-Flops befindet;
wodurch das erste Freigabesignal einen Zugriff auf die zweite Speichereinheit blockt und das zweite Freigabesignal einen Zugriff auf die erste Speichereinheit so blockt, daß nur jeweils auf eine der Speichereinheiten zugegriffen werden kann.
Damit die Erfindung deutlicher verständlich wird, wird sie nun mit näheren Einzelheiten unter Bezugnahme auf die beiliegende Zeichnung offenbart, in der die einzelne Figur -der Zeichnung ein Schaltbild einer bevorzugten Schaltung gemäß der Erfindung ist.
Bezug nehmend nun auf die Zeichnung umfaßt eine nichtflüchtige Speicherschaltung gemäß einer Ausführungsform der Erfindung redundante nicht-flüchtige Speicher 10 und 11. Diese Speicher sind vorzugsweise von verschiedenen Firmen hergestellt und können die gleichen oder unterschiedliche Schreibmoden aufweisen (z.B. einen Seiten-Schreibmodus und einen Byte-Schreibmodus). Ein Beispiel eines geeigneten Speichers mit einem Seiten-Schreibmodus ist der Seeq 28C64 und ein geeigneter Speicher mit einem Byte-Schreibmodus ist ein Atmel AT28C64. Jeder dieser Speicher weist einen /Schreibfreigabeanschluß und einen /chipfreigabeanschluß auf. Die herkömmlichen Adressierungs- und Datenleitungsverbindungen zu den Chips sind der Ubersichtlichkeit halber weggelassen.
Ein Mikrocontroller 12 wie nur z.B. ein Typ TM5370C350 weist einen Lese-Schreib-Anschluß R/W zum Anlegen von Lese/Schreibsignalen an den Rest des Systems auf.
Dieser Anschluß ist nicht direkt mit den Lese/Schreib- Leitungen des Systems verbunden, sondern wird anstelle dessen an einen Eingang eines NAND Gatters 13 mit invertiertem Eingang angelegt. Ein I/O Port-Anschluß 14 ist über einen Inverter 15 mit dem anderen Eingang des Gatters 13 und außerdem mit den D Anschlüssen eines Paars von D-Typ flankengetriggerten Flip-Flops 20, 21 wie ein Typ 74HC74 gekoppelt.
Ein weiterer Ausgangsport-Anschluß E&sub1; des Mikrocontrollers 12 ist mit dem Taktanschluß des Flip-Flops 20 und außerdem mit den Löschanschlüssen des Flip-Flops 21 und dem /Chipfreigabeanschluß des NVML 10 verbunden. Noch ein weiterer Ausgangsport-Anschluß E&sub2; des Mikrocontrollers 12 ist mit dem Taktanschluß des Flip-Flops 21 und außerdem mit dem Löschanschluß des Flip-Flops 20 und dem Chipfreigabeanschluß /CE des NVM11 verbunden.
Der Ausgang des Gatters 13, d.h. die Lese-Schreibleitung des Systems, ist mit einem Eingang eines NAND Gatters 30 mit invertiertem Eingang und außerdem mit einem Eingang des NAND Gatters 31 mit invertiertem Eingang verbunden. Die anderen Eingänge dieser Gatter werden von den /Q Ausgängen der Flip- Flops 20 bzw. 21 abgeleitet und die Ausgänge von diesen Gattern sind jeweils mit den /WE Anschlüssen der NVMs 10 und 11 verbunden.
Wenn in der dargestellten Schaltung der R/W Anschluß des Mikrocontrollers 12 auf einen niedrigen Pegel gesetzt ist, wird die Lese/Schreibleitung 40 des Systems für einen Schreibbefehl nicht nach unten gezogen werden, außer wenn der I/O Anschluß des Mikrocontrollers 12 auch auf einen hohen Pegel gebracht ist, so daß der Ausgang des Inverters 15 niedrig ist, in Hinsicht auf die Verbindung des R/W Anschlusses und des Ausgangs des Inverters 15 an das Gatter 13. Wie jedoch ersichtlich, wird selbst dann, wenn die Lese/Schreibleitung 40 auf einen niedrigen Pegel gebracht wird, ein niedriges Schreibsignal nicht entweder an die NVMs 10 oder 11 angelegt, außer wenn der Ausgang des /Q Anschlusses des jeweiligen Flip-Flops 20, 21 ebenfalls niedrig ist.
Der I/O Anschlußausgang wird normalerweise hochgehalten, so daß der Ausgang des Inverters 15 niedrig ist und somit das Gatter 13 freigegeben oder befähigt wird, normale Schreibsignale an den Rest des Systems weiterzuleiten. In diesem Zustand wird ein niedriger Pegel kontinuierlich an die D Anschlüsse der Flip-Flops angelegt, so daß dann, wenn die Anschlüsse E&sub1; oder E&sub2; zum Lesen gepulst werden, die Flip- Flops gelöscht werden und ein niedriger Pegel an den /Q Anschlüssen der NVMEer nicht auftreten würde.
Um in den NVM2 zu schreiben, ist es zunächst erforderlich, die System-Lese/Schreib-Leitung 40 davon zu blocken, irgendwelche System-Einschreibvorgänge zuzulassen. Dies wird dadurch bewirkt, daß der Pegel an dem J/O Anschluß auf einen niedrigen Pegel gebracht wird, so daß der sich ergebende hohe Ausgang des Inverters 15 das Gatter 13 blockt und einen hohen Pegel an die D Eingänge der Flip-Flops 20 und 21 anlegt. Wenn ein Freigabeimpuls nun von dem E&sub1; Anschluß ausgegeben wird, wird der hohe Pegel an dem D Eingang des Flip-Flops 20 getaktet, um einen niedrigen Pegel an dem /Q Ausgang davon bereitzustellen, um somit das Gatter 30 freizugeben. Da der Pegel der Leitung 40 zu dieser Zeit hoch ist, wird jedoch der NVM1 nicht für einen Einschreibvorgang freigegeben. Der Ausgang des I/O Anschlusses des Mikrocontrollers 12 wird nun auf einen hohen Pegel gezogen, um einen niedrigen Pegel an den Eingang des Gatters 13 anzulegen (wodurch der Durchgang von Schreibsignalen von dem R/W Anschluß dadurch zugelassen wird) und ein niedriger Pegel wird ebenfalls an die D Eingänge der Flip-Flops 20, 21 angelegt. Ein Freigabeimpuls von der Freigabeleitung E&sub1; kann nun das Flip-Flop 20 takten, um einen niedrigen Pegel an seinem /Q Ausgang an der hinteren Flanke des Impulses bereitzustellen, und ein Schreibsignal von dem R/W Anschluß kann an die Gatter 13 und 30 laufen, so daß ein /WE Signal an den /WE Anschluß des NVM1 angelegt werden kann. Wenn nun der E&sub1; Impuls auf einen niedrigen Pegel geht, wird das niedrige Signal an den Chipfreigabeanschluß /CE des NVM1 angelegt, um den NVM1 freizugeben, um Daten bei irgendeiner bestimmten Adresse zu empfangen. Während der Abschluß dieses zweiten E&sub1; Impulses ebenfalls verursacht, daß der /Q Anschluß des Flip-Flops 20 auf einen hohen Pegel gesteuert wird, wird das Gatter 30 während des Impulses offengehalten, um das Einschreiben von Daten in den NVM zu ermöglichen.
Während des Zugreifens auf jeden der NVMs unter Verwendung der Freigabeimpulse an den E&sub1; und E&sub2; Anschlüssen werden die Impulse auch an die Löschanschlüsse des Flip-Flops angelegt, das zu dem anderen NVM gehört. Infolgedessen ist es nicht möglich, in dem System auf beide NVMER gleichzeitig zuzugreifen.
Die Prozedur zum Zugreifen auf den NVM2 ist die gleiche wie die voranstehend angegebene mit der Ausnahme, daß das Freigabesignal von dem E&sub2; Anschluß des Mikrocontrollers 12 abgeleitet wird.
In dem beschriebenen System ist die Rardware, d.h. die Flip- Flops 20, 21 somit verbunden und gesteuert, um das Programm des Mikrocontrollers 12 aufzufordern, zwei Versuche zum Zugreifen auf die MVM zum Einschreiben von Daten durchzuführen. Da die Flip-Flops nach jedem Schreibvorgang zurückgesetzt werden, muß die Prozedur für jeden Schritt einer Einschreibung von Daten in die NVM wiederholt werden. Demzufolge ist die Möglichkeit eines fehlerhaften Zugriffs auf die NVM zum Einschreiben von Daten praktisch Null und die Sicherheit des Systems wird verbessert. Dies ist von großer Wichtigkeit in Systemen, die eine sichere Abrechnung benötigen, wie beispielsweise Frankiermaschinen und dergleichen, ohne darauf beschränkt zu sein.
Es ist ersichtlich, daß die Erfindung nicht auf die Verwendung der Flip-Flops beschränkt ist, so wie dies voranstehend beschrieben wurde, und daß eine andere Rardware oder simulierte Hardware-Einrichtungen oder Systeme verwendet werden können, vorausgesetzt daß die Einrichtungen gesteuert werden können, um bei wenigstens zwei Software- Zugriffsschritten zuverlässig die Durchführung einer Einschreibung an die NVM anzufordern.
Während die Erfindung speziell zum Freigeben des gesicherten Zugriffs auf Geldmitteldaten in einer Frankiermaschine ausgelegt ist, ist die Erfindung auch bei anderen Anwendungen nützlich.
Wie in der vorangehenden Beschreibung beschrieben, erfordert der Prozeß zum Einschreiben von Daten in einen NVM mehrere Schritte in dem Software-Algorithmus, wobei die Schritte die Steuerung einer Hardware, z.B. eines Flip-Flops, umfassen, was das Einschreiben in dem normalen Zustand des Systems verhindert. Infolgedessen wird das zufällige Einschreiben in die NVM in dem System, wenn eine Fehlfunktion vorhanden ist, reduziert. Zusätzlich wird die Möglichkeit eines zufälligen Schreibens von mehr als einem Byte in den NVM statistisch insignifikant.
Zum Speichern von Daten in NVM müssen diese ferner bei einem zweimaligen Zugriff entsperrt werden. Der erste Zugriff kann ein Lesevorgang oder ein Schreibvorgang sein, wobei ein Ausgang des Mikrocontrollers auf einen niedrigen Pegel gesetzt ist, um sämtliche externe Schreibvorgänge auf Einrichtungen (NVM, RAM und LATCH) in dem System zu sperren. Dieser Schritt entsperrt den adressierten NVM Speicher. Der Ausgang wird dann auf einen hohen Pegel (seinen normalen voreingestellten Pegel) für einen zweiten Schreibschritt gelegt, der bei dem entsperrten NVM effektiv ist. Jeglicher Zugriff auf einen NVM nach dem ersten Schreibvorgang, unabhängig davon, ob es ein Lese- oder Schreibvorgang ist, wird wiederum ein Einschreiben in die NVM sperren.
In dem beschriebenen System verursacht ein Hardware-Fehler in der NVM Sperrschaltung eine fatale Fehlerbedingung.
Während die Erfindung unter Bezugnahme auf eine einzelne Ausführungsform offenbart und beschrieben worden ist, ist ersichtlich, daß Veränderungen und Modifikationen darin durchgeführt werden können und es ist deshalb-beabsichtigt, in den folgenden Ansprüchen jede derartige Variation und Modifikation abzudecken, so wie sie in den Umfang der Umfang der Erfindung fallen.

Claims

1. System zum Steuern eines Schreibzugriffs auf eine Speicherschaltung mit einer ersten Speichereinheit (10) zum Einschreiben von Daten darin; wobei die erste Speichereinheit einen Chipfreigabeanschluß (/CE) und einen Schreibfreigabeanschluß (/WE) aufweist, die beide aktiv sein müssen, um einen Zugriff auf die erste Speichereinheit zu erreichen; wobei das System einen Mikrocontroller (12) mit einem R/W Anschluß, einem I/O Anschluß und einem ersten Freigabeanschluß (E1) umfaßt, die jeweils jeweilige Signale an das System anlegen, wobei der R/W Anschluß betriebsmäßig mit dem Schreibfreigabeanschluß (/WE) der Speichereinheit (10) verbunden ist; wobei der Mikrocontroller in einer betriebsmäßigen Kommunikation mit der ersten Speichereinheit (10) über eine Hardware-Einrichtung steht, die auf eine Abfolge von getrennten und sukzessiven I/O Signalen und ersten Freigabesignalen zum Ermöglichen eines Zugriffs auf den ersten Speicher nur nach sukzessiven Signalen der ersten Freigabesignale anspricht; wobei ein Ausgang (/Q) der Hardware- Einrichtung betriebsmäßig mit dem Schreibfreigabeanschluß der ersten Speichereinheit verbunden ist; und wobei das Signal von dem Ausgang (/Q) der Hardware-Einrichtung und das Signal von dem R/W Anschluß aktiv sein müssen, um einen Schreibzugriff auf die erste Speichereinheit zu ermöglichen; dadurch gekennzeichnet, daß:

die Hardware-Einrichtung ein erstes Flip-Flop (20) umfaßt;

der I/O Anschluß betriebsmäßig mit einem D Eingang des ersten Flip-Flops verbunden ist;

ein erster Freigabeanschluß (E1) mit einem Takteingang (CK) des Flip-Flops (20) und dem Chipfreigabeanschluß (CE) verbunden ist; und

ein Ausgang (/Q) des ersten Flip-Flops den Ausgang der Hardware-Einrichtung bildet;

wobei das Signal von dem I/O Anschluß auf einen niedrigen Spannungspegel während eines ersten Signals der sukzessiven ersten Freigabesignale gelegt wird und auf einen hohen Spannungspegel während eines nachfolgenden Signals der sukzessiven ersten Freigabesignale gelegt wird, so daß ein Schreibzugriff nur während des nachfolgenden Signals der sukzessiven ersten Freigabesignale ermöglicht wird.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß:

die Speicherschaltung ferner eine zweite Speichereinheit (11) umfaßt;

der Mikrocontroller ferner einen zweiten Freigabeanschluß (E2) zum Anlegen von zweiten Freigabesignalen an das System umfaßt;

die Hardware-Einrichtung ferner ein zweites Flip-Flop (21) umfaßt, das auf die Abfolge von getrennten und sukzessiven I/O Signalen und die zweiten Freigabesignale zum Ermöglichen eines Zugriffs auf die zweite Speichereinheit (11) anspricht;

der erste Freigabeanschluß (E1) in einer betriebsmäßigen Kommunikation mit einem Löscheingang des zweiten Flip- Flops (21) steht; und

der zweite Anschluß (E2) in einer betriebsmäßigen Kommunikation mit einem Löscheingang des ersten Flip- Flops (20) steht;

wodurch das erste Freigabesignal einen Zugriff auf die zweite Speichereinheit (11) blockt und das zweite Freigabesignal einen Zugriff auf die erste Speichereinheit (10) blockt, so daß jeweils nur auf eine der Speichereinheiten zugegriffen werden kann.

3. Frankiermaschine umfassend ein System gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß die oder jede Speichereinheit ein Geldmittelspeicher der Maschine ist.