-
Die Erfindung betrifft einen miniaturisierten Schaltstromversorgungsregulator und seine
Steuerschaltung, insbesondere einen, bei dem das Treiben des Ausgangsverstärkers auf einem
vorprogrammierten Pegel gesteuert wird.
-
Eine Hauptschwierigkeit bei der Miniaturisierung der Schaltstromversorgungssteuerung
besteht in der Wärmeverteilung von Verlusten innerhalb der Stromversorgungsschaltung. Diese
Verluste ergeben sich aus einer Anzahl von Faktoren. Es wurde Aufwand betrieben, um diese
zu steuern bzw. zu beherrschen. Ein wesentlicher Faktor, welcher in diesem Zusammenhang
nicht registriert wurde, betrifft den Bedarf für die Steuerung des Gatetreiberpegels der
Endausgangsstromeinheit der Schaltstromversorgung, nämlich ein Leistungs-FET. Es ist
wünschenswert, die Größe der Schaltstromversorgung auf etwa die Größe und die Form eines
Standard-ICs zu reduzieren, so daß nur ein kleiner Leiterplattenbereich benötigt wird. Darüber
hinaus sollte eine Verbindung der Schaltstromversorgung leicht mit Hilfe der Anschlüsse oder
Pins erreicht werden. Für den Zusammenbau der Stromversorgung mit anderen
Schaltkomponenten kann herkömmliche Montageausrüstung genutzt werden. Das Problem beim
Vermindern der Größe von Schaltstromversorgungen auf dieses Niveau besteht wegen
Unzulänglichkeiten der Schaltung jedoch darin, daß die Wärmeverteilung so groß ist, daß hinsichtlich der
Größe eine untere, erreichbare Grenze besteht. Überschußenergie wird insbesondere dann
verteilt, wenn das Gate über dem Punkt betrieben wird, bei dem das Drain schaltet.
-
Das Dokument JP-A 2-111 257 beschreibt eine Steuerschaltung, die mit den Basen eines
Transistorpaares verbunden ist, die einen Leistungs-FET treiben. Die Steuerschaltung reagiert
auf den Ausgang eines Fehlerverstärkers, welcher ein Fehlersignal von den Differenzen
zwischen der mittleren Ausgangsspannung der Steuerschaltung und dem momentanen Stromfluß
durch den Leistungs-FET ableitet.
-
Eine der Unzulänglichkeiten, die zu dem Wärmeüberschuß innerhalb der Schaltung beiträgt,
ist Überschußtreiben, welches auf das Gate des Endsteuer-FETs angewendet wird.
-
Es besteht deshalb Bedarf für einen Mechanismus zum Begrenzen des Gatetreibens dieser
Einheit, so daß Überschußleistungsverteilung reduziert werden kann.
-
Aufgabe der Erfindung ist es, einen Mechanismus zum Steuern des Ausgangs an das Gate des
Ausgangs-FETs einer miniaturisierten Schaltstromversorgung zu schaffen, um die
Leistungsverlustwärme innerhalb der Schaltung zu vermindern.
-
Es ist weiterhin Aufgabe der Erfindung, eine verbesserte, kleine
Schaltstromversorgungsschaltung zu schaffen, in welcher die Ausschaltzeit des Ausgangsleistungs-FETs vermindert
ist, was dazu führt, daß die Leistungsverlustwärme innerhalb der Schaltung vermindert wird.
Die Aufgaben werden mit Hilfe eines programmierbaren Gatetreibers bzw. einer
programmierbaren Gatesteuerung gemäß Anspruch 1 gelöst. Bevorzugte Ausführungsformen hiervon
sind in den Unteransprüchen offenbart.
-
Andere Ziele und Vorteile der Erfindung ergeben sich aus einem Studium der folgenden
Beschreibung und der zugehörigen Zeichnung. Hierbei zeigen:
-
Fig. 1 ein Funktionsblockdiagramm eines Schaltstromversorgungssteuerabschnitts, welcher
einen N-Kanal-FET nutzt;
-
Fig. 2 ein schematisches Schaltdiagramm eines Schaltstromversorgungssteuerabschnitts,
welcher einen P-Kanal-FET nutzt;
-
Fig. 3a und 3b ein schematisches Schaltdiagramm einer programmierbaren Gatesteuerung,
welche zum Treiben eines Gates eines N-Kanal-FETs genutzt wird, sowie ein Diagramm der
Gatespannung;
-
Fig. 4a und 4b ein schematisches Schaltungsdiagramm einer programmierbaren
Gatesteuerung zur Nutzung in Verbindung mit einem P-Kanal-FET und ein Diagramm, welches die
Gatespannung zeigt;
-
Fig. 5 ein Funktionsblockdiagramm einer Ausführungsform der Erfindung, wobei ein
Komparator und ein P-Kanal-FET genutzt werden; und
-
Fig. 6 ein schematisches Schaltdiagramm der Vorrichtung nach Fig. 5.
-
Fig. 1 zeigt ein Diagramm einer miniaturisierten Schaltstromversorgung. Die
Stromversorgung ist als eine integrierte Schaltung 9 ausgeführt, die eine Anzahl von Pins oder Anschlüssen
für den Zugriff auf Schaltungen außerhalb des ICs aufweist. Eine Quelle einer
Rückkoppelspannung ist mit einem Stift 13 und von dort mit einem Eingang eines Komparators 14
verbunden. Der andere Eingang des Komparators 14 ist mit einem Stift 15 verbunden,
welcher über einen Spike-Filter 17 und einen Widerstand 19 eine positive Rückkoppelspannung
empfängt. Die positive Rückkoppelspannung wird von einer Prüfeinheit entwickelt, welche
die Ausgangsspannung der Stromversorgung im Vergleich zu einer gewünschten
Referenzspannung prüft. Gemäß Fig. 1 ist ein Widerstand 51 mit dem Drain-Source-Stromweg eines
N-Kanal-FETs 49 in Reihe verbunden. Die über dem Widerstand 51 entwickelte Spannung ist
mit Hilfe einer Leitung 53 mit dem Eingang des Spike-Filters 17 verbunden, welcher das
Rückkoppelsignal glättet. Eine andere Stromrückkoppelschaltung kann anstelle des
Widerstandes 51 genutzt werden. Ein RS-Flip-Flop 24 ist vorgesehen. Sein Rücksetzeingang ist mit
dem Komparator 14 verbunden und sein Setzeingang ist mit dem Ausgang eines Oszillators
22 verbunden, dessen Steuereingang mit einem Stift 20 in Verbindung steht. Der Oszillator 22-
liefert Setz-Signale an den Flip-Flop 24 und ein Rampensignal, welches zu dem
Stromrückkoppelsignal addiert wird, durch einen Widerstand 21, welcher ein Summennetzwerk mit dem
Widerstand 19 bildet. Der Funktionszyklus des Flip-Flops 24 als auch die
Impulswiederholungsrate der Ausgangsimpulse von seinem Ausgang hängen von der Betriebsfrequenz des
Oszillators 22 als auch von dem Betrieb des Komparators 14 ab.
-
Der Ausgang des Flip-Flops 24 ist mit einem Eingang eines OR-Gatters 40 verbunden, dessen
anderer Eingang mit dem Ausgang des Oszillators 22 verbunden ist. Es empfängt am Stift 6
Spannung von Vcc.
-
Das OR-Gatter 40 liefert zwei invertierte Ausgänge, d. h. einen echten und einen invertierten
Ausgang, welche mit den Basen von zwei in Reihe verbundenen Transistoren 44 und 46
verbunden sind. Ein Stift 9 ist mit einem Punkt zwischen den zwei Transistoren 44-und 46
verbunden. Der Stift 9 liefert die Gatespannung an FET 49, der als die Stromsteuereinheit
arbeitet. Der FET 49 ist ein N-Kanal-FET (vgl. Fig. 1) oder ein P-Kanal-FET (vgl. Fig. 2), welcher
im folgenden detaillierter beschrieben wird. Die Transistoren 44 und 46 sind zwischen den
Stiften 5 und 7 in Reihe verbunden, wobei die Stifte 5 und 7 mit Spannungsquellen verbunden
sind. Der Stift 7 kann mit einer Massereferenzspannung oder einer anderen Quelle einer
Referenzspannung verbunden sein, die geringer als die mit dem Stift 5 verbundene ist.
-
Fig. 3a zeigt ein schematisches Diagramm einer Schaltung, die in Verbindung mit einem N-
Kanal-FET genutzt wird. Die Transistoren 44 und 46 nach Fig. 1 sind in Fig. 3 ebenfalls als
44 und 46 gezeigt. Sie sind zwischen und Referenz m Reihe gekoppelt. Die
Basissteuersignale für die zwei Transistoren entstehen aus den Verstärkern 48 bzw. 50. Die Verstärker 48
und 50 können in dem OR-Gatter 40 ausgeführt werden oder als zusätzliche Komponenten
vorgesehen sein. Eine Zener-Diode 52 ist von der Basis des Transistors 44 mit Masse
verbunden. Die gemeinsame Verbindung zwischen dem Emitter des Transistors 44 und dem
Kollektor des Transistors 46 ist mit dem Punkt 9 verbunden, um das Gatesteuersignal für den N-
Kanal-FET 49 zu liefern.
-
Die Anwesenheit der Zener-Diode 52 an der Basis des Transistors 44 verhindert ein
Ansteigen der Basisspannung des Transistors 44 über einen vorbestimmten Wert, etwa gleich der
Zener-Spannung der Zener-Diode 52. Dieses verhindert ein Ansteigen der Gatespannung am
Stift 9 über das optimale Spannungsniveau zum Steuern des Gates des N-Kanal-FETs. Dieses
vermeidet das Laden des Gates mit Überschußenergie als auch Überschußleistungsverlust in
den Transistoren 44 und 46 und dem FET 54, so daß die Leistungsverlustwärme der
Schaltung in Konsistenz mit dem optimalen Betrieb des N-Kanal-FETs auf einem Minimum
gehalten wird. Fig. 3b illustriert, daß die Gatespannung von der Referenzspannung nur auf den
Pegel VZ steigen kann.
-
Darüber hinaus existiert eine Nebenkapazität 55 zwischen dem Gate des N-Kanal-FETs und
seinem Source- und seinem Drain-Anschluß. Diese Kapazität muß während des Ein- und
Ausschaltens des FETs geladen bzw. entladen werden. Weil die Gatesteuerung begrenzt ist,
ist die Ladung in diesem Kondensator begrenzt, wodurch die für eine Ladung und Entladung
benötigte Zeit reduziert wird. Deshalb ist die Leistungsverlustwärme vermindert und die
Effizienz erhöht.
-
Es wurde herausgefunden, daß eine Zener-Diode mit einer Zener-Spannung von etwa 12 V das
Optimum für einen mittleren Leistungs-FET ist.
-
Eine Schaltung gemäß Fig. 2 ist ähnlich zu der Schaltung nach Fig. 1, mit den Ausnahmen,
daß ein P-Kanal-FET 57 angewendet wird und ein Rückkoppelwiderstand 51a zwischen den
Transistor 57 und die Quelle Vcc gekoppelt ist. Die Kreuzung zwischen dem Widerstand 51a
und dem Transistor 57 ist mittels einer Leitung 60 mit dem Eingang eines
Operationsverstärkers 62 verbunden, welcher die Basis eines NPN-Transistors 64 treibt. Der andere Eingang
des Operationsverstärkers 62 und der Kollektor des Transistors 64 sind mit Vcc und einem
Widerstand 68 verbunden. Der Emitter des Transistors 64 ist mit dem Eingang des Spike-
Filters 17 und durch einen Widerstand 66 mit einem Referenzpotential verbunden. Hierdurch
wird eine Rückkoppelspannung geeigneter Polarität für die Kooperation mit dem P-Kanal-
FET 57 erhalten.
-
Fig. 4a zeigt eine Schaltung, die zum Treiben des P-Kanals-FETs-benutzt wird. Die
Transistoren 44 und 47 sind dieselben wie die Transistoren 44 und 46 in Fig. 3a, mit der Ausnahme,
daß sie NPN- bzw. PNP-Transistoren sind. Sie werden mit Hilfe der Verstärker 48 bzw. 50
getrieben. Gemäß Fig. 3a sind der Kollektor des Transistors 44 mit Vcc und der Emitter des
Transistors 47 mit der Referenz verbunden.
-
Eine Zener-Diode 56 ist von Vcc am Kollektor des Transistors 44 mit der Basis des Transistors
47 verbunden. Gemäß Fig. 3a ist der Anschluß 9 mit dem Gate des FETs verbunden, wobei es
sich in diesem Fall um einen P-Kanal-FET 57 handelt.
-
Die Zener-Diode 56 verhindert ein Treiben der Basis des Transistors 47 über ein
vorbestimmtes Spannungsniveau, welches etwa gleich Vcc - die Zener-Spannung ist, was in
Übereinstimmung mit dem optimalen Betrieb des P-Kanal-FETs 57 ist. Dieses vermindert die
Leistungsverlustwärme in der Schaltung, wenn es genutzt wird, um einen P-Kanal-FET mit Hilfe
desselben, in Verbindung mit Fig. 3a beschriebenen Mechanismus zu treiben. Fig. 4b zeigt,
daß die Gatespannung von dem Vcc-Pegel nur auf einen Pegel Vcc - VZ fallen kann.
-
Es wurde gefunden, daß eine Zener-Diode mit einer Zener-Spannung von etwa 12 V das
Optimum für einen mittleren Leistungs-FET ist:
-
Fig. 5 zeigt eine erfindungsgemäße Schaltung zum Treiben eines P-Kanal-FETs, welcher
nicht die Nutzung des PNP-Transistors 46a verlangt. Bei der Anordnung gemäß Fig. 5 werden
die NPN-Transistoren 44 und 46 mittels Verstärkern 48 und 50 getrieben, wobei ihre
gemeinsame Verbindung mit dem Anschluß 9 verbunden ist, welcher mit dem Gate des P-Kanal-
FETs 57 verbunden ist. Der Anschluß 9 ist auch mit einem Eingang mit einem
Operationsverstärker 70 verbunden, wobei dessen Eingang durch eine Zener-Diode 56a mit Vcc verbunden
ist. Der Ausgang des Operationsverstärkers 70 erst mit der Basis eines NPN-Transistors 72
verbunden, dessen Kollektor mit dem Ausgang des Verstärkers 50 und dessen Emitter mit
einem Referenzpotential verbunden sind.
-
Der Operationsverstärker 70 liefert ein Signal an den Transistor 72, welcher den Ausgang des
Verstärkers 50 auf Masse sendet, wenn das Gate des Transistors 72 relativ zu dem
Referenzpotential hoch ist. Dieses tritt nur dann auf, wenn die Spannung am Stift 9 geringer als ein
Spannungspegel ist, der Vc vermindert um die Zener-Spannung der Zener-Diode 56a
entspricht. Auf diese Weise ist die Steuerung an Stift 9 begrenzt.
-
Fig. 6 zeigt ein schematisches Diagramm einer Schaltung mit der die Anordnung nach Fig. 5
als integrierte Schaltung konstruiert werden kann. Ein Darlington-Paar ersetzt den jeweiligen
NPN-Transistor 44 und 46. Die NPN-Transistoren 44a und 44b bilden ein Darlington-Paar,
welches den oberen Transistor 44 ersetzt. Die Transistoren 46a und 46b ersetzen den unteren
Transistor 46.
-
Die Darlington-Paare sind zwischen das Potential Vcc und das Referenzpotential in Reihe
gekoppelt. Die gemeinsame Verbindung zwischen ihnen ist über einen Widerstand 82 mit dem
Gateanschluß des P-Kanal-FETs verbunden. Ein Eingangssignal, welches an dem Anschluß 80
geliefert wird, wird mittels eines gemeinsamen Emitters, der mit dem Transistor 48a und 48b
verbunden ist, verstärkt und an den Eingang eines oberen Darlington-Paares geliefert. Ein
Eingangswiderstand 84 ist zwischen den Eingangsanschluß 80 und die Basis des Transistors
48a gekoppelt. Der Kollektor des Transistors 48a ist mit der Basis des Transistors 48b und
über einen Widerstand 86 mit der Quelle positiven Potentials verbunden. Der Kollektor des
Transistors 48 ist mit dem Eingang des Transistors 44a und über einen Widerstand 88 mit V
verbunden. Der Eingang 80 ist über einen gemeinsamen Emittertransistor 50a auch mit dem
Eingang des unteren Darlington, nämlich der Basis des Transistors 46a verbunden. Ein
Eingangswiderstand 90 verbindet den Eingangsanschluß 80 mit der Basis des Transistors 50a.
Sein Kollektor ist mit der Basis des Transistors 46a und über einen Widerstand 92 mit einer
Quelle positiven Potentials verbunden. Es ergibt sich, daß der Transistor 50a das
Eingangssignal invertiert, so daß die Steuerung auf dem unteren Darlington-Paar 46a und 46b invers zu
der Steuerung ist, die zu dem oberen Darlington-Paar 44a und 44b geliefert wird.
-
Eine Konstantstromanordnung umfaßt einen Widerstand 95 und einen Transistor 96, so daß
an die Basis des NPN-Transistors 98 ein Konstantbasisstrom geliefert wird. Der Emitter des
Transistors 98 ist mit dem Referenzpotential verbunden. Sein Kollektor ist über einen
Widerstand 100 mit der gemeinsamen Kreuzung der zwei Darlington-Paare und der Basis eines
NPN-Transistros 102 verbunden. Die Transistoren 96 und 98 und Widerstände 95 und 100
bilden einen Komparator in Form eines Stromspiegels, welcher eine Antwortzeit von etwa 10
ns. erreicht.
-
Der Kollektor des Transistors 102 ist über einen Widerstand 104 mit einer Quelle positiven
Potentials, über einen Widerstand 106 mit der Basis eines NPN-Transistors 108 und über
einen Widerstand 110 mit der Basis eines Transistors 112 verbunden. Die Emitter der
Transistoren 108 und 112 sind beide mit einem Referenzpotential verbunden. Ihre K ollektoren sind
jeweils mit den Basen der Transistoren 46a und 46b verbunden, die das untere Darlington-
Paar bilden. Im Normalbetrieb ist der Transistor 102 leitend, was das an seinem Kollektor
vorliegende Spannungsniveau absenkt, so daß die Transistoren 108 und 112 beide gesperrt
gehalten werden. Dieser Betrieb setzt sich so lange fort, bis die Gatespannung und die
Spannung an der Kreuzung des oberen und des unteren Darlington-Paares oberhalb eines
vorbestimmten Pegels sind, so daß ausreichend Strom durch den Widerstand 100 fließt, um den
Transistor 102 angeschaltet zu halten.
-
Wenn die Gatespannung jedoch unter einen vorbestimmten Pegel fällt, vermindert sich der
Strom durch den Widerstand 100 und der Transistor 102 wird gesperrt. An diesem Punkt
steigt die Spannung an seinem Kollektor, wodurch die Transistoren 108 und 112 leitend
werden. Dieses führt dazu, daß sich die Spannungspegel an den Basen der Transistoren 46a und
46b zu vermindern, wodurch eine Tendenz zum Vermindern des Stromflusses durch das
untere Darlington-Paar und deshalb eine Tendenz zum Aufrechterhalten des Spannungspegels an
dem Gateanschluß G entsteht.
-
Der Konstantbasisstrom durch den Transistor 98 setzt den Pegel, beidem der Transistor 102
leitend oder gesperrt werden kann. Dieses Basisstrom wird kraft der Zener-Diode 56 und des
Widerstands 95 gesetzt, der zwischen die Zener-Diode 56 und den Transistor 96 gekoppelt ist.
Wenn eine Diode 56 mit einer Zener-Spannung von 12 V gewählt wird, können die anderen
Schaltungswerte, beispielsweise die Widerstände 95 und 100, leicht so gewählt werden, daß
die Gatespannung am Anschluß G in der Lage ist, nur auf einen vorbestimmten
Spannungspegel zu fallen, welcher dem Gate des p-Kanal-FETs entspricht, was gleich der
Spannung ist, bei der jegliche weitere Verminderung nicht zu einer wesentlichen Änderung der
Leitfähigkeit des Drain-Source-Weges des p-Kanal-FETs führen würde.
-
Der bevorzugte Bereich der Zener-Spannung der Zener-Diode ist 7 Volt bis 15 Volt, was von
der Designspannung der Stromversorgung abhängt. Es ist wünschenswert, daß die Zener-
Spannung etwas geringer als die Designstrornversorgungsspannung ist, um einen Überlauf zu
erlauben. In einem Fall wurde eine Zener-Spannung von 7 Volt als das Optimum für eine
Ausgangsspannung von 12 Volt bestimmt. Für andere Ausgangsspannungen kann die
optimale Zener-Spannung leicht bestimmt werden.
-
Es ergibt sich, daß mit Hilfe der Nutzung der vorliegenden Erfindung eine einfache und
ökonomische Schaltung geschaffen ist, mit deren Hilfe Stromverlustwärme einer miniaturisierten
Stromversorgung vermindert wird, so daß das Volumen der Miniatur- bzw.
Kleinstromversorgung vermindert werden kann, ohne daß ein Betrieb bei einer vergrößerten Temperatur
auftritt, und so daß die Effizienz des Betriebs der Schaltung verbessert ist.