DE69125751D1 - Schaltkreis und Verfahren zur Festlegung von Verzögerungsdaten - Google Patents

Schaltkreis und Verfahren zur Festlegung von Verzögerungsdaten

Info

Publication number
DE69125751D1
DE69125751D1 DE69125751T DE69125751T DE69125751D1 DE 69125751 D1 DE69125751 D1 DE 69125751D1 DE 69125751 T DE69125751 T DE 69125751T DE 69125751 T DE69125751 T DE 69125751T DE 69125751 D1 DE69125751 D1 DE 69125751D1
Authority
DE
Germany
Prior art keywords
circuit
delay data
setting delay
setting
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69125751T
Other languages
English (en)
Other versions
DE69125751T2 (de
Inventor
Yasushi Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Application granted granted Critical
Publication of DE69125751D1 publication Critical patent/DE69125751D1/de
Publication of DE69125751T2 publication Critical patent/DE69125751T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
DE69125751T 1990-06-08 1991-06-04 Schaltkreis und Verfahren zur Festlegung von Verzögerungsdaten Expired - Fee Related DE69125751T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2150339A JP2813237B2 (ja) 1990-06-08 1990-06-08 Ｉｃ試験用クロック遅延時間の設定方法

Publications (2)

Publication Number Publication Date
DE69125751D1 true DE69125751D1 (de) 1997-05-28
DE69125751T2 DE69125751T2 (de) 1997-09-18

Family

ID=15494840

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69125751T Expired - Fee Related DE69125751T2 (de) 1990-06-08 1991-06-04 Schaltkreis und Verfahren zur Festlegung von Verzögerungsdaten

Country Status (5)

Country Link
US (1) US5305329A (de)
EP (1) EP0460603B1 (de)
JP (1) JP2813237B2 (de)
KR (1) KR960000615B1 (de)
DE (1) DE69125751T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365528A (en) * 1992-04-03 1994-11-15 At&T Bell Laboratories Method for testing delay faults in non-scan sequential circuits
JP3192278B2 (ja) * 1993-06-10 2001-07-23 富士通株式会社 プリント板配線試験処理方法
US5544175A (en) * 1994-03-15 1996-08-06 Hewlett-Packard Company Method and apparatus for the capturing and characterization of high-speed digital information
JP2889113B2 (ja) * 1994-04-26 1999-05-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム
TW343282B (en) * 1996-06-14 1998-10-21 Adoban Tesuto Kk Testing device for a semiconductor device
JPH10170603A (ja) * 1996-12-13 1998-06-26 Ando Electric Co Ltd Ｉｃテスタのキャリブレーション方法
EP1085335A1 (de) 1999-09-14 2001-03-21 Alcatel Verfahren und Vorrichtung zum Testen integrierter Schaltungen mit einer automatischen Testeinrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493079A (en) * 1982-08-18 1985-01-08 Fairchild Camera & Instrument Corp. Method and system for selectively loading test data into test data storage means of automatic digital test equipment
DE3237365A1 (de) * 1982-10-08 1984-04-12 Siemens AG, 1000 Berlin und 8000 München Anordnung zur erzeugung von mustern von pruefsignalen bei einem pruefgeraet
JPS6089774A (ja) * 1983-08-01 1985-05-20 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 最小メモリを使用した自動テスト方式における信号タイミング装置の制御
US4730318A (en) * 1986-11-24 1988-03-08 International Business Machines Corporation Modular organized storage tester
US4837521A (en) * 1987-07-02 1989-06-06 Schlumberger Systems & Services, Inc. Delay line control system for automatic test equipment

Also Published As

Publication number Publication date
EP0460603B1 (de) 1997-04-23
DE69125751T2 (de) 1997-09-18
EP0460603A2 (de) 1991-12-11
JPH0442072A (ja) 1992-02-12
US5305329A (en) 1994-04-19
EP0460603A3 (en) 1992-07-01
JP2813237B2 (ja) 1998-10-22
KR960000615B1 (ko) 1996-01-10

Similar Documents

Publication Publication Date Title
DE69127187T2 (de) Verfahren und Gerät zur Verbesserung von Bit-Bildern
DE68928468D1 (de) Vorrichtung und Verfahren zur Kühlung von Substraten
DE69028940T2 (de) Gerät und Verfahren zur Datenaufbereitung
DE69031674D1 (de) Verfahren und Schaltungsanordnung zur zweidimensionalen diskreten Transformation
DE69118073D1 (de) Verfahren und Einrichtung zur verteilten Verarbeitung von Bildschirmdaten
ATA92588A (de) Verfahren zur verwertung von zinkhaeltigen huettenstaeuben und -schlaemmen
DE69227996T2 (de) Vorrichtung und verfahren zur vermittlung von datenblöcken
DE69032346D1 (de) Verfahren und System zur Sicherung von Datenendgeräten
DE69417297D1 (de) Schaltung und Verfahren zur Unterdrückung von Störsignalen
DE69128257D1 (de) Gerät und Verfahren zur Verarbeitung von Information
DE69126500D1 (de) Verfahren und Gerät zur Auswahl von Videoinformation
DE69125751T2 (de) Schaltkreis und Verfahren zur Festlegung von Verzögerungsdaten
DE69030942T2 (de) Verfahren und Vorrichtung zur Zuweisung von Operationen
DE59105983D1 (de) Verfahren und einrichtung zur vermeidung von flugzeugkollisionen.
DE69233280D1 (de) Verfahren und Schaltungsanordnung zur Datenübertragung
DE3854073D1 (de) Verfahren und Gerät zur Wegnahme von verborgenen Flächen.
DE69422078D1 (de) Schaltung und Verfahren zum Synchronisieren von Taktsignalen
DE69027427T2 (de) Verfahren und gerät zur aufzeichnung von bildern
DE69127796D1 (de) Verfahren zur Modifizierung von Oberflächen
DE69130533T2 (de) Verfahren und schaltungsanordnung zur informationsübertragung
DE69109176D1 (de) System und Verfahren zur Orientierung von Chips.
DE3784238T2 (de) Verfahren und einrichtung zur gestaltung von kabelbaeumen.
DE69029593T2 (de) Verfahren und Gerät zur elektronischen Datenverarbeitung
DE69117306D1 (de) Verfahren zur wiederherstellung von gedruckten leiterplatten
DE58909651D1 (de) Verfahren zur Einstellung von elektronischen Schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee