DE69122647T2

DE69122647T2 - Informationssignalverarbeitungsmethode und -apparat

Info

Publication number: DE69122647T2
Application number: DE69122647T
Authority: DE
Inventors: Akihiro Shikakura; Shinichi Yamashita
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-03-20
Filing date: 1991-03-08
Publication date: 1997-02-27
Anticipated expiration: 2011-03-09
Also published as: EP0453081A1; DE69122647D1; EP0453081B1; US5303245A; JPH03272224A

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die Erfindung betrifft ein Informationssignal-Verarbeitungsverfahren und eine Informationssignal-Verarbeitungsvorrichtung und genauer ein Informationssignal-Verarbeitungsverfahren und eine Informationssignal-Verarbeitungsvorrichtung zur Erfassung eines Fehlers in einem Informationssignal.

2. Beschreibung des Stands der Technik

Ein einen zyklischen Blockprüfcode (CRCC = cyclic redundancy check code) verwendendes Fehlererfassungsverfahren ist als Verfahren zur Erfassung eines auf einem Übertragungskanal bei einer Übertragung oder bei einer Aufzeichnung bzw. Wiedergabe eines Informationssignals, insbesondere digitaler Informationsdaten, erzeugten Fehlers in Informationsdaten bekannt.
Das Prinzip der Fehlererfassung für Informationsdaten unter Verwendung des zyklischen Blockprüfcodes weist ein Teilen der Informationsdaten durch eine vorbestimmte Formel zur Erzeugung eines Polynoms und ein Verwenden des Teilungsrests als Prüfdaten auf.
Das heißt, daß, falls die übertragenen Informationsdaten, zu denen der zyklische Blockprüfcode hinzugefügt worden ist, auf der Empfangsseite geteilt werden, die Daten mit einem Rest "0" teilbar sind, wenn kein Fehler in den Informationsdaten auf dem Übertragungskanal erzeugt worden ist, und nicht mit dem Rest "0" teilbar sind, wenn in den Informationsdaten auf dem Übertragungskanal ein Fehler erzeugt worden ist. Deshalb ist durch Verwendung des Rests die Erfassung eines auf dem Übertragungskanal erzeugten Fehler in den Informationsdaten möglich.
Was die Datenfehler-Erfassungsfähigkeit des zyklischen Blockprüfcodes betrifft, kann, wenn Prüfdaten mit m (m ist eine positive Ganzzahl) Bits hinzugefügt worden sind, die Erzeugung eines Fehlerbündels mit m Bits oder weniger mit einer Wahrscheinlichkeit von 100% erfaßt werden, aber die Erzeugung eines Fehlerbündels mit (m+1) Bits oder mehr mit einer Wahrscheinlichkeit von 1/2 m nicht erfaßt werden.
Das heißt, daß unter der Annahme, daß ein Datenfehler mit einem beliebigen Muster mit jeweils der gleichen Wahrscheinlichkeit erzeugt wird, die Wahrscheinlichkeit, daß die Erfassung eines Datenfehlers unmöglich wird, als insgesamt etwa 1/2 m betrachtet werden kann.
Wie vorstehend beschrieben ist bei einer nur den zyklischen Blockprüfcode verwendenden Fehlererfassung die Erfassung eines Datenfehlers mit einer vorbestimmten Wahrscheinlichkeit nicht immer möglich.
Insbesondere ist bei Prüfdaten mit wie vorstehend beschrieben m Bits die Erfassung, ob ein Datenfehler erzeugt worden ist oder nicht, wenn ein Fehlerbündel mit einer Bitlänge von mehr als m Bit erzeugt worden ist, für etwa 1/2 m der Daten unmöglich, wodurch ein fehlerhafter Vorgang bei einer Vorrichtung auf der Empfangsseite verursacht wird, wenn es sich bei den Informationsdaten um Identifikations-Informationsdaten (ID) oder dergleichen handelt.
In der EP-A-0 176 218 ist ein Fehlerkorrektursystem offenbart, bei dem nicht verwendete Bits in dem übertragenen Wort auf einen vorbestimmten Paritätswert eingestellt und dann am Empfangsende zusätzlich zur Prüfung des Fehlererfassungs-codes überprüft werden, wobei das Paritätsbit seinen Wert entsprechend dem Inhalt der übertragenen Informationen verändert.

Zusammenfassung der Erfindung

Die Erfindung betrifft eine Informationsdaten-Verarbeitungsvorrichtung und ein Informationsdaten-Verarbeitungsverfahren gemäß den Patentansprüchen 1 und 8.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezug auf die beiliegende Zeichnung näher beschrieben. Es zeigen:
Fig. 1 eine Darstellung des schematischen Aufbaus einer Informationssignal-Verarbeitungsvorrichtung gemäß einem Ausführungsbeispiel der Erfindung,
Fig. 2 eine Darstellung des schematischen Aufbaus einer Informationssignal-Verarbeitungsvorrichtung gemäß einem anderen Ausführungsbeispiel der Erfindung und
Fig. 3 eine Darstellung eines Beispiels für den Aufbau von Informationsdaten

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Nachstehend sind Ausführungsbeispiele der Erfindung ausführlich beschrieben.
Bei der Übertragung eines digitalen Informationssignals werden Informationen entsprechende Informationsdaten und als zyklische Blockprüfcodes verwendete Prüfdaten gewöhnlicherweise in Einheiten von 4 oder 8 Bits verarbeitet, wobei die Informationsdatenlänge und die Prüfdatenlänge ebenfalls auf eine Bitanzahl einer Vielfachen von 4 oder 8 eingestellt sind.
Jedoch ist die Bitanzahl der tatsächlich als Informationsdaten oder Prüfdaten verwendeten Daten in den meisten Fällen kürzer als die eingestellte Bitanzahl. In derartigen Fällen werden Daten, die nicht als Informationsdaten oder Prüfdaten verwendet werden, auffeste Daten mit einem vorbestimmten Datenmuster eingestellt.
Selbst innerhalb von tatsächlich als Informationsdaten oder Prüfdaten verwendeten Daten sind in einigen Fällen Daten vorhanden, die als pseudo-festgelegte Daten betrachtet werden können, da ein gleichbleibendes Muster während einer langen Zeitdauer beibehalten wird.
Beispielsweise weisen Daten mit signifikanten Bits bei Adreßdaten, die Adreßinformationen darstellende Daten bilden, eine längere Zeitperiode bis zur veränderung ihrer Datenmuster als Daten mit niedrigwertigen Bits auf und können deshalb bezüglich der Daten mit niedrigwertigen Bits als pseudo-festgelegt betrachtet werden.
Deshalb kann bei einer Informationssignal-Verarbeitungsvorrichtung gemäß den vorliegenden Ausführungsbeispielen bei Beachtung der vorstehend beschriebenen nicht verwendeten und pseudo-festgelegten Daten sowie Verwendung dieser Daten zur Datenfehlererfassung die Datenfehler-Erfassungsfähigkeit der Vorrichtung gesteigert werden.
Fig. 1 zeigt eine Darstellung der schematischen Anordnung einer Informationssignal-Verarbeitungsvorrichtung gemäß einem Ausführungsbeispiel der Erfindung.
In Fig. 1 werden Informationsdaten, denen als zyklische Blockprüfcodes verwendete Prüfdaten hinzugefügt worden sind, einem Eingangsanschluß 101 über einen (nicht gezeigten) Übertragungskanal zugeführt. Die dem Eingangsanschluß 101 eingegebenen Informationsdaten werden einer (nachstehend als CRCC- Berechnungsschaltung bezeichnete) Berechnungsschaltung 102 für den zyklischen Blockprüfcode (CRCC) zugeführt, die durch ein hinreichend bekanntes Verfahren unter Verwendung der den Informationsdaten hinzugefügten Prüfdaten erfaßt, ob ein Fehler in den Informationsdaten vorhanden ist oder nicht, und das Ergebnis der Erfassung an eine Bestimmungsschaltung 107 ausgibt.
Bei der herkömmlichen Vorrichtung ist die Datenfehler-Erfassung nur unter Verwendung der Erfassung durch die CRCC-Berechnungsschaltung 102 durchgeführt worden. Bei der in Fig. 1 gezeigten Vorrichtung gemäß dem Ausführungsbeispiel der Erfindung wird jedoch durch die Fehlerdatenerfassung zusätzlich zu dem Ergebnis der CRCC-Berechnungsschaltung 102 die Fehlererfassungsfähigkeit durch das nachstehend beschriebene Verfahren vergrößert.
Das heißt, daß die dem Eingangsanschluß 101 eingegebenen Informationsdaten ebenfalls in eine Datentrennschaltung 103 eingegeben werden, die die mit den vorstehend beschriebenen nicht verwendeten Daten oder pseudo-festgelegten Daten übereinstimmenden Daten von den eingegebenen Informationsdaten trennt und die getrennten Daten einer Vergleichsschaltung 106 zuführt.
Demgegenüber werden Daten, die den nicht verwendeten oder den pseudo-festgelegten Daten entsprechen, aus einer Vergleichswert-Einstellschaltung 105 der Vergleichsschaltung 106 zugeführt, die vergleicht, ob die durch die Datentrennschaltung 103 getrennten, nicht verwendeten oder pseudo-festgelegten Daten mit den aus der Vergleichswert-Einstellschaltung 105 zugeführten Daten übereinstimmen oder nicht, und führt das Ergebnis des Vergleichs der vorstehend beschriebenen Bestimmungsschaltung 107 zu.
Die Anordnung weist die Vergleichsschaltung 106 auf, und die Vergleichswert-Einstellschaltung 105 ist nachstehen als Datenbestimmungsschaltung 104 bezeichnet. Wenn mehrere Arten von nicht verwendeten Daten oder pseudo-festgelegten Daten in den dem Eingangsanschluß 101 zugeführten Informationsdaten eingestellt sind, ist es notwendig, Datenbestimmungsschaltungen 104 in der gleichen Anzahl wie die Arten vorzusehen.
Wenn das Erfassungsergebnis, das anzeigt, daß kein Fehler in den Daten vorhanden ist, von der CRCC-Berechnungsschaltung 102 und das Erfassungsergebnis, das anzeigt, daß die durch die Datentrennschaltung 103 getrennten nicht verwendeten Daten oder pseudo-festgelegten Daten mit den von der Vergleichswert-Einstellschaltung 105 zugeführten Daten übereinstimmen, von der Datenbestimmungsschaltung 104 erhalten worden sind, bestimmt die Bestimmungsschaltung 107, daß kein Fehler in den dem Eingangsanschluß 101 zugeführten Informationsdaten erzeugt worden ist, und gibt ein das Bestimmungsergebnis darstellendes Signal aus dem Ausgangsanschluß 108 aus.
Während bei dem nur den zyklischen Blockprüfcode verwendenden Fehlererfassungsverfahren die Wahrscheinlichkeit einer Nicht- Erfassung von Datenfehlern für die Erzeugung eines Fehlerbündels mit einer größeren Länge als die Bitlänge (m Bits) der Prüfdaten etwa 1/2 m beträgt, ist es wie vorstehend beschrieben möglich, die Erfassungsrate eines Datenfehlers gemäß dem die in Fig. 1 gezeigte Anordnung verwendenden Verfahren zu steigern.
Nachstehend ist unter Bezug auf Fig. 2 und 3 ein anderes Ausführungsbeispiel der Erfindung beschrieben.
Fig. 2 zeigt eine Darstellung des schematischen Aufbaus einer Informationssignal-Verarbeitungsvorrichtung gemäß dem anderen Ausführungsbeispiel der Erfindung.
Die Informationssignal-Verarbeitungsvorrichtung gemäß Fig. 2 erfaßt die Erzeugung eines Datenfehlers in Informationsdaten gemäß Fig. 3.
Fig. 3 zeigt eine Darstellung für ein Beispiel des Aufbaus von gemäß dem vorliegenden Ausführungsbeispiel verwendeten Informationsdaten. Die in Fig. 3 gezeigten Informationsdaten weisen ID-Daten (ID0 und ID1) in einer Einheit von zwei Symbolen (ein Symbol weist 8 Bits auf) und CRCC-Prüfdaten in einer Einheit von einem Symbol auf. Bei dem htchstwertigen Bit (auf der Seite mit dem höchstwertigen Bit) in den ID1-Daten der ID-Daten handelt es sich um einen nicht verwendeten Datenwert, der auf einen "0" darstellenden Datenwert festgelegt ist.
Gemäß Fig. 2 werden die in Fig. 3 gezeigten Informationsdaten nacheinander von der Seite des höchstwertigen Bits gemäß Fig. 3 aus über einen (nicht gezeigten) Übertragungskanal einem Eingangsanschluß 201 zugeführt. Die in den Eingangsanschluß 201 eingegebenen Informationsdaten werden einer CRCC-Berechnungsschaltung 202 zugeführt, die gemäß einem hinreichend bekannten Verfahren unter Verwendung der den Informationsdaten hinzugefügten Prüfdaten erfaßt, ob ein Fehler in den Informationsdaten vorhanden ist oder nicht. Die CRCC-Berechnungsschaltung 202 gibt ein "1"-Signal (einen hohen Pegel), wenn ein Fehler in den Informationsdaten erfaßt worden ist, und ein "0"-Signal (einen niedrigen Pegel) aus, wenn kein Fehler in den Informationsdaten erfaßt worden ist.
Die in den Eingangsanschluß 201 eingegebenen Informationsdaten werden ebenfalls einer Seriell-/Parallel-Wandlerschaltung 203 zugeführt, die die seriell zugeführten Informationsdaten in acht Bit breite parallele Daten umwandelt und die umgewandelten Daten ausgibt. Die ID0-Daten, die ID1-Daten und die CRCC-Prüfdaten werden nacheinander als acht Bit breite parallele Daten aus der Seriell-/Parallel-Wandlerschaltung 203 ausgegeben.
Die Daten mit dem höchstwertigen Bit in den von der Seriell- /Parallel-Wandlerschaltung 203 ausgegebenen 8-Bit-Paralleldaten werden einer Vergleichsschaltung 206 zugeführt.
Gemäß Fig. 2 ist ein Steuersignal zur Einstellung eines Vergleichswerts aus einer (nicht gezeigten) System-Steuereinrichtung in den Eingangsanschluß 205 eingegeben worden. Eine Vergleichswert-Einstellschaltung 204 gibt einen "0" darstellenden Vergleichswert "a", wenn ein festgelegter Datenwert "0" als das höchstwertige Bit in den ID1-Daten gemäß Fig. 3 eingestellt worden ist, und einen "1" darstellenden Vergleichswert "a" an ein Exklusiv-Oder-Schaltglied 207 in der Vergleichsschaltung 206 aus, wenn ein festgelegter Datenwert "1" als höchstwertiges Bit bei den ID1-Daten eingestellt worden ist
Entsprechend dem in den Eingangsanschluß 205 eingegebenen Steuersignal gibt die Vergleichswert-Einstellschaltung 204 nur während der Ausgabe der ID1-Daten aus der Seriell-/Parallel-Wandlerschaltung 203 ein "1" darstellendes Signal "b" zur Darstellung wirksamer Daten an ein Und-Schaltglied 208 in der Vergleichsschaltung 206 und während der Ausgabe der ID0- Daten oder der CRCC-Prüfdaten aus der Seriell-/Parallel- Wandlerschaltung 203 ein "0" darstellendes Signal "b" zur Darstellung wirksamer Daten aus.
Dementsprechend gibt das Exklusiv-Oder-Schaltglied 207 in der Vergleichsschaltung 206 ein "0" darstellendes Signal aus, falls die von der Seriell-/Parallel-Wandlerschaltung 203 ausgegebenen Daten mit dem höchstwertigen Bit mit den von der Vergleichswert-Einstellschaltung 204 ausgegebenen Vergleichswert-Daten "a" übereinstimmen (das heißt, falls kein Fehler in den Daten erzeugt worden ist), und ein "1" darstellendes Signal aus, falls die zwei Daten nicht übereinstimmen (das heißt, falls ein Fehler in den Daten erzeugt worden ist), und führt das Signal dem Und-Schaltglied 208 der nachfolgenden Stufe zu.
Ein Signal "b" zur Darstellung wirksamer Daten ist aus der Vergleichswert-Einstellschaltung 204 dem Und-Schaltglied 208 in der Vergleichsschaltung 206 zugeführt worden. Das Und- Schaltglied 208 gibt ein das Ergebnis des Vergleichs zwischen den aus dem Exklusiv-Oder-Schaltglied 207 ausgegebenen Daten mit dem höchstwertigen Bit in den ID1-Daten und den Vergleichswert-Daten anzeigendes Signal an eine Zwischenspeicherschaltung 209 in der nachfolgenden Stufe nur dann aus, während das aus der Vergleichswert-Einstellschaltung 204 ausgegebene Signal "b" zur Darstellung wirksamer Daten "1" darstellt, daß heißt, während die ID1-Daten aus der Seriell- /Parallel-Wandlerschaltung 203 ausgegeben werden.
Wie vorstehend beschrieben, gibt die Vergleichsschaltung 206 ein "1" darstellendes Signal nur dann aus, falls ein Fehler in den Daten mit dem höchstwertigen Bit in den ID1-Daten erzeugt worden ist, und gibt in allen anderen Fällen ein "0" darstellendes Signal aus.
Das aus der Vergleichsschaltung 206 ausgegebene Signal wird durch die Zwischenspeicherschaltung 209 zur Einstellung von dessen Zeitverlauf bezüglich einem von der CRCC-Berechnungsschaltung 202 ausgegebenen Signal zwischengespeichert und zusammen mit dem von der CRCC-Berechnungsschaltung 202 ausgegebenen Signal einem Oder-Schaltglied zugeführt.
Das Oder-Schaltglied 210 gibt ein "0" darstellendes Signal nur dann aus, wenn beide aus der CRCC-Berechnungsschaltung 202 und der Vergleichsschaltung 206 ausgegebenen Signale "0" darstellende Signale sind, das heißt, wenn nur sowohl das CRCC-Datenfehler-Erfassungsverfahren als auch das nicht verwendete Daten nutzende Datenfehler-Erfassungsverfahren erfassen, daß in den Daten kein Fehler erzeugt worden ist, und gibt in anderen Fällen ein "1" darstellendes Signal aus, das die Erzeugung eines Fehlers in den Daten darstellt.
Wie vorstehend beschrieben kann gemäß dem Ausführungsbeispiel gemäß Fig. 2 und 3, da die CRCC-Prüfdaten 8 Bits aufweisen, ein erzeugter Fehler mit der Wahrscheinlichkeit von 1/28 = 1/256 bei dem CRCC-Fehlererfassungsverfahren nicht erfaßt werden, wenn ein Fehlerbündel mit einer größeren Länge als 8 Bit erzeugt worden ist. Jedoch ist bei zusätzlicher Verwendung des nicht verwendete Daten nutzenden Fehlererfassungsverfahrens die Wahrscheinlichkeit, daß Datenfehler nicht entdeckt werden, weniger als halb so groß wie bei dem herkömmlichen Verfahren, weshalb eine starke Erhöhung der Fehlererfassungsfähigkeit möglich ist. Eine Erhöhung des Schaltungsaufwands ist wie in Fig. 2 gezeigt sehr gering.
Gemäß dem vorstehend beschriebenen Ausführungsbeispiel gemäß Fig. 2 und 3 ist nur der Fall beschrieben worden, daß es sich bei dem höchstwertigen Bit in den ID1-Daten um einen nicht verwendeten Datenwert handelt. Falls eine Vielzahl von nicht verwendeten Daten vorhanden ist, kann eine Vergleichswert- Einstelischaltung 204 für jedes Datenbit der aus der Seriell- /Parallel-Wandlerschaltung 203 gemäß Fig. 2 ausgegebenen acht Bit breiten parallelen Daten vorgesehen werden, und jede Vergleichswert-Einstellschaltung 204 kann einen Vergleichswert "a" und ein Signal "b" zur Darstellung wirksamer Daten entsprechend einem in einen Eingangsanschluß 205 eingegebenen Steuersignal ausgeben. Eine Datenfehler-Erfassung kann durchgeführt werden, indem nur das Ergebnis eines Vergleichs durch die Vergleichsschaltung 206 für Informationsdaten wirksam gemacht wird, bei denen nicht verwendete Daten vorhanden sind.
Gemäß dem Ausführungsbeispiel gemäß Fig. 2 und Fig. 3 können, wenn es sich bei den ID-Daten beispielsweise um Bildinformationen entsprechende ID-Daten handelt, auf eine Halbbildzahl bezogene Informationen, eine Zeilenzahl und dergleichen als ID-Daten betrachtet werden. In diesem Fall weisen die ein Halbbild darstellende ID-Daten eine längere Zeitdauer bis zur Veränderung des Dateninhalts auf als die ID-Daten, die eine Zeilenzahl darstellen, und können deshalb als vorstehend beschriebene pseudo-festgelegte Daten betrachtet werden. Deshalb ist durch Steuerung der Vergleichswert-Einstellschaltung 204 durch ein von dem Eingangsanschluß 205 zugeführten Steuersignal derart, daß die Vergleichswert-Einstellschaltung 204 den pseudo-festgelegten Daten entsprechende Vergleichswerte ausgibt, die Erhöhung der Datenfehler-Erfassungsfähigkeit selbst dann möglich, wenn im Gegensatz zu den in Fig. 3 gezeigten Informationsdaten keine nicht verwendeten Daten vorhanden sind.
Wie vorstehend beschrieben ist es erfindungsgemäß möglich, ein Informationssignal-Verarbeitungsverfahren mit einer höheren Fehlererfassungsfähigkeit als bei dem herkömmlichen Verfahren zu schaffen.

Claims

1. Informationsdaten-Verarbeitungsvorrichtung mit

einer Informationsdaten-Empfangseinrichtung (101, 201) zum Empfang von Daten, denen Fehlererfassungsdaten (CRCC) hinzugefügt worden sind, durch die Übertragungsfehler erfaßt werden können, wobei die Inforrnationsdaten auch besondere Daten mit einem vorbestimmten Wert aufweisen,

einer ersten Fehlererfassungseinrichtung (102, 202), die die hinzugefügten Fehlererfassungsdaten zur Erfassung von Übertragungsfehlern der empfangenen Daten verwendet, und

zweiten Fehlererfassungseinrichtungen (103 bis 106, 203 bis 206) ebenfalls zur Erfassung von Übertragungsfehlern, dadurch gekennzeichnet, daß

die zweiten Fehlererfassungseinrichtungen Vergleichseinrichtungen (106, 206) zum Vergleich der besonderen Daten mit Prüfdaten, die einem erwarteten Wert der besonderen Daten entsprechen, und

Einrichtungen (105, 204) aufweisen, die unabhängig von den durch die Empfangseinrichtung empfangenen Daten die Prüfdaten den Vergleichseinrichtungen zuführen.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die den Vergleichseinrichtungen zugeführten Prüfdaten Daten der Informationsdaten entsprechen, die entweder zeitlich unverändert oder pseudo-festgelegte Daten sind.

3. Vorrichtung nach Anspruch 1 oder 2, gekennzeichnet durch Trenneinrichtungen (103, 203) zur Trennung der besonderen Daten von den empfangenen Informationsdaten und zur Zufuhr der getrennten besonderen Daten als ein Eingangssignal zu den Vergleichseinrichtungen.

4. Vorrichtung nach einem der Ansprüche 1 bis 3 zur Verarbeitung eines Informationsdatensignals und hinzugefügten Fehlererfassungsdaten mit dem Format von zwei Datenbytes (ID0, ID1 und Fehlererfassungsdaten (CRCC), dadurch gekennzeichnet, daß die den Vergleichseinrichtungen zugeführten besonderen Daten zumindest dem höchstwertigen Bit eines der Datenbytes entsprechen.

5. Vorrichtung nach Anspruch 4, falls dieser von Anspruch 3 abhängig ist, dadurch gekennzeichnet, daß die Trenneinrichtungen eine Seriell-/Parallel-Wandlerschaltung (203) aufweisen und die Vergleichseinrichtung (206) zumindest ein Prüfbit mit einem ausgewählten Ausgangssignal der Wandlerschaltung vergleicht.

6. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die ersten und zweiten Erfassungseinrichtungen mit einer Bestimmungseinrichtung (107) verbunden sind, die im Ansprechen auf das daran angelegte Signal anzeigt, daß kein Fehler erfaßt worden ist.

7. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß den Vergleichseinrichtungen im Betrieb mehr als ein Datensatz zugeführt werden, wobei die Datensätze einer Vielzahl von Sätzen besonderer Daten der Informationsdaten entsprechen.

8. Verfahren zur Informationsdatenverarbeitung mit

Empfangen (101, 201) von Daten, denen Fehlererfassungsdaten (CRCC) hinzugefügt worden sind, durch die Übertragungsfehler erfaßt werden können, wobei die Informationsdaten auch besondere Daten mit einem vorbestimmten Wert aufweisen,

Verwenden einer ersten Fehlererfassungseinrichtung (102, 202), die die hinzugefügten Fehlererfassungsdaten zur Erfassung von Übertragungsfehlern der empfangenen Daten verwendet, und

Verwenden von zweiten Fehlererfassungseinrichtungen (103 bis 106, 203 bis 206) zur Erfassung von Übertragungsfehlern, dadurch gekennzeichnet, daß

die zweiten Fehlererfassungseinrichtungen (106, 204) Vergleichseinrichtungen zum Vergleich der besonderen Daten mit Prüfdaten verwenden, die dem erwarteten Wert der besonderen Daten entsprechen, und

Zuführen der Prüfdaten zu den Vergleichseinrichtungen unabhängig von den durch die Empfangseinrichtung empfangenen Daten.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die den zweiten Erfassungseinrichtungen zugeführten Prüfdaten Daten der Informationsdaten entsprechen, die entweder zeitlich unverändert oder pseudo-festgelegte Daten sind.

10. Verfahren nach Anspruch 8 oder 9, gekennzeichnet durch Trennen der besonderen Daten von den empfangenen Informationsdaten und Zuführen der getrennten besonderen Daten als ein Eingangssignal zu den Vergleichseinrichtungen.

11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß es sich bei dem verarbeiteten Signal um ein Signal mit Informationsdaten und hinzugefügten Fehlererfassungsdaten mit dem Format von zwei Datenbytes (ID0, ID1) und Fehlererfassungsdaten (CRCC) handelt, und daß die den Vergleichseinrichtungen zugeführten besonderen Daten zumindest dem höchstwertigen Bit eines der Datenbytes entsprechen.

12. Verfahren nach Anspruch 11, falls dieser von Anspruch 10 abhängig ist, dadurch gekennzeichnet, daß die besonderen Daten von dem Signal durch Trenneinrichtungen getrennt werden, die eine Seriell-/Parallel-Wandlerschaltung (203) aufweisen, und daß die Vergleichseinrichtung (206) zu mindest ein Prüfbit mit einem ausgewählten Ausgangssignal der Wandlerschaltung vergleicht.

13. Verfahren nach einem der Ansprüche 8 bis 12, gekennzeichnet durch Zuführen der Ausgangssignale der ersten und zweiten Erfassungseinrichtungen zu einer Bestimmungseinrichtung (107), die im Ansprechen auf die daran angelegten Signale anzeigt, daß kein Fehler erfaßt worden ist.

14. Verfahren nach einem der Ansprüche 8 bis 13, gekennzeichnet durch Zuführen von mehr als einem Datensatz zu den Vergleichseinrichtungen, wobei die Datensätze einer Vielzahl von Sätzen besonderer Daten der Informationsdaten entsprechen.