DE69122575T2

DE69122575T2 - Datenrundungsvorrichtung

Info

Publication number: DE69122575T2
Application number: DE69122575T
Authority: DE
Inventors: Kadono Shinya; Juri Tatsuro
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-07-30
Filing date: 1991-07-29
Publication date: 1997-04-17
Anticipated expiration: 2011-07-30
Also published as: JP3199371B2; US5329475A; JPH0485621A; EP0469841B1; US5218563A; EP0469841A1; DE69122575D1

Description

Die vorliegende Erfindung bezieht sich auf eine Daten-Rundungsvorrichtung zur Verwendung bei der Reduzierung der Anzahl effektiver Daten-Bits während einer hoch effizienten Codierung von Video- oder Audio-Signalen.
Allgemein sind die Daten eines Video- oder Audio-Signals redundant und werden demzufolge durch eine hoch effiziente Codierung für eine optimale Übertragung und Aufzeichnung codiert. Die hoch effiziente Codierung wird üblicherweise unter Verwendung eines orthogonalen Transformationsverfahrens oder einer Voraussage-Codiertechnik ausgeführt. Das erstere wird durchgeführt, wobei die Daten eines digitalen Eingangssignals in Blöcke entsprechend Gruppen einer gegebenen Anzahl aus Pixeln aufgeteilt und durch eine orthogonale Transformation in jedem Block verarbeitet werden, bevor orthogonal transformierte Daten jedes Blocks codiert werden. Das letztere wird ausgeführt, wobei die Information aus einem Pixel, das übertragen werden soll, aus den benachbarten Pixeldaten abgeschätzt wird und ein sich ergebender, abgeschätzter Fehler übertragen wird. In solchen hoch effizienten Codierverfahren werden orthogonal transformierte Daten und der abgeschätzte Fehler quantisiert und ein sich ergebender, quantisierter Wert wird dann durch eine Codiertechnik mit festgelegter oder variabler Länge zur Übertragung und Aufzeichnung codiert.
Es ist bekannt, daß die Quantisierung der orthogonal transformierten Daten und des abgeschätzten Fehlers durch ein lineares Quantisierungsverfahren ausgeführt wird, bei dem die Daten, die quantisiert werden sollen, in eine gegebene Anzahl von Quantisierungssch ritten unterteilt werden, und der Wert jedes quantisierten Schritts wird zu einer Integer- bzw. ganzen Zahl konvertiert, die als der quantisierte Wert gegeben ist. In einem solchen linearen Quantisierungsverfahren erzeugt die Division einen dezimalen Bruch, der wiederum durch eine Daten-Rundungsvorrichtung zu einer ganzen Zahl gerundet wird. Eine herkömmliche Daten-Rundungsvorrichtung ist so angeordnet, um eine Aufrundung oder Abrundung durch Ersetzen der Stellen nach dem Dezimalpunkt bzw. -komma durch Nullen vorzunehmen. Und noch üblicher wird die Aufrundung durch Erhöhen der ersten Stelle um 1, wenn die Stelle in der ersten Dezimalstelle 5 oder größer ist, vorgenommen.
Allerdings tendiert, wenn eine sogenannte Mittelstufen-Quantisierung, die bei einer hoch effizienten Codierung effektiv ist, während des Aufrundungs- oder Abrundungsvorgangs verwendet wird, ein beträchtlicher Fehler eines Überspringens einer Stufe beim Maximum dazu auftreten, und ein sich ergebendes Codesignal wird eine Verschlechterung der Datenqualität zeigen. Es ist üblich, daß dann, wenn ein Bruchteil des Dezimalteils 0,5 oder mehr ist, er aufgerundet wird, und falls er es nicht ist, wird er abgerundet. Wenn der Bruchteil 0,5 ist, erzeugen sowohl das Aufrundungs- als auch das Abrundungsverfahren dieselbe Größe eines Quantisierungsfehlers. Gewöhnlicherweise können beim Codieren, je kleiner der absolute Wert eines Codes ist, umso mehr Daten reduziert werden. Demzufolge ist die Aufrundung nicht bevorzugt, wenn der Bruchteil 0,5 ist.
Die US-A 4 589 084 beschreibt ein Gerät zum Trunkieren von zwei komplementären, binären Zahlen in einer symmetrischen Art und Weise, so daß die trunkierten Werte sowohl positiver als auch negativer Zahlen zu Null hin tendieren.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Daten-Rundungsvorrichtung zu schaffen, bei der der Quantisierungsfehler unterdrückt bzw. herabgesetzt wird, die Effektivität in einer hoch effizienten Codierung verglichen mit derjenigen einer herkömmlichen Daten-Rundungsvorrichtung erhöht wird.
Die Daten-Rundungsvorrichtung gemäß der vorliegenden Erfindung ist so aufgebaut, daß ein digitales Eingangssignal einer m Bit-Form (m ist eine ganze Zahl), die arithmetisch durch eine Addition, Subtraktion, Multiplikation und Division bearbeitet ist, mit, falls sie positiv ist, einem Wert von 2(n-1)-1 (n ist eine natürliche Zahl kleiner als m), und, falls sie negativ ist, mit einem Wert von 2(n-1) summiert wird, und die höheren (m-n) Bits eines sich ergebenden Summensignals werden als der Ausgang der Daten-Rundungsvorrichtung geliefert.
Die Betriebsweise der Daten-Rundungsvorrichtung der vorliegenden Erfindung wird erläutert. Eine herkömmliche Daten-Rundungsvorrichtung zum Runden eines n Bit-Eingangssignals durch Prüfen der letzten (n-1) Bits ist so angeordnet, daß 2(n-1) zu dem Eingangssignal hinzuaddiert wird und die höheren (m-n) Bits eines sich ergebenden Summensignals als der Ausgang freigegeben werden. Demzufolge führt, wenn das Eingangssignal negativ ist, die Daten-Rundungsvorrichtung der vorliegenden Erfindung denselben Rundungsvorgang wie die herkömmliche Daten-Rundungsvorrichtung aus. Auch berechnet, wenn das Eingangssignal nicht negativ ist und die letzten n-Bits nicht gleich zu 2(n-1) sind, die Daten-Rundungsvorrichtung der vorliegenden Erfindung dasselbe. Wenn das Eingangssignal positiv ist, und seine letzten n Bits äquivalent zu 2(n-1) sind, addiert die herkömmliche Daten-Rundungsvorrichtung ein Bit von 1 zu den höheren (m-n) Bits bei der Rundung hinzu, während dies die Daten-Rundungsvorrichtung der vorliegenden Erfindung niemals vornimmt. Demgemäß beträgt der Rundungsfehler zwischen dem Eingangssignal und dem Ausgangssignal 2(n-1) mit der herkömmlichen Daten-Rundungsvorrichtung und -2(n-1) mit der Daten-Rundungsvorrichtung der vorliegenden Erfindung. Beide Rundungsfehler sind gleich in der Größe und der absolute Wert eines Ausgangs der Daten-Rundungsvorrichtung der vorliegenden Erfindung wird kleiner als derjenige der herkömmlichen Daten-Rundungsvorrichtung.
Wenn die Rundungsdaten mit einem Codierer mit variablem Längencode codiert werden, wird, je kleiner die absolute Rundung ist, desto kürzer die variable Codelänge.
Fig. 1 zeigt ein Blockdiagramm einer Daten-Rundungsvorrichtung, die eine erste Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 2 zeigt ein Blockdiagramm einer orthogonalen Transformationseinrichtung, die mit der Daten-Rundungsvorrichtung gekoppelt ist;
Fig. 3 zeigt eine graphische Darstellung, die die Beziehung zwischen einer Auftretungswahrscheinlichkeit und einem absoluten Wert von Eingangssignalen der ersten Ausführungsform darstellt;
Fig. 4 zeigt ein Blockdiagramm einer Daten-Rundungsvorrichtung, die eine zweite Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 5 zeigt ein Blockdiagramm einer Daten-Rundungsvorrichtung, die eine dritte Ausführungsform der vorliegenden Erfindung darstellt;
Fig. 6 zeigt ein Tabellendiagramm, das eine logische Operation der dritten Ausführungsform darstellt;
Fig. 7 zeigt ein Blockdiagramm einer Daten-Rundungsvorrichtung, die eine vierte Ausführungsform der vorliegenden Erfindung darstellt; und
Fig. 8 stellt ein Tabellendiagramm dar, das eine logische Operation der vierten Ausführungsform darstellt.
Fig. 1 stellt eine Daten-Rundungsvorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung dar, in der ein m Bit-Eingangssignal (m ist eine natürliche Zahl) zu (m-n) Bits (n ist eine natürliche Zahl kleiner als m) durch Weglassen der kleinsten n Bits abgerundet wird. In Fig. 1 sind ein Eingangssignal 1, ein Addierer 2, ein MSB (Most Significant Bit - signifikantestes Bit) 3 des Eingangssignals 1, ein Versetzungswert 4, eine Verschiebeeinrichtung 5 und ein Ausgangssignal 6 dargestellt.
Das Eingangssignal 1 der m Bit-Form wird mit dem Versetzungswert 4 durch den Addierer 2 aufsummiert. Der Versetzungswert ist 2(n-1)-1, ausgedrückt durch eine (n-1) Zahl von 1s in einer binären Notation. Auch wird das MSB 3 des Eingangssignals 1 zu dem Trägersignaleingang des Addierers 2 zugeführt. Der Addierer 2 ist herkömmlich für ein simultanes Addieren eines Signals aus einem Bit zu dem kleinsten signifikanten Bit zur Summierung von zwei Eingangssignalen angeordnet. Das Ein-Bit-Signal ist als Trägersignal bekannt. Wenn das Eingangssignal 1 negativ ist, ist das signifikanteste Bit 1 und demzufolge ist das Trägersignal 1. Hier ist nun die Summe des Trägersignals 3 und des Versetzungswerts 4 gleich 2(n-1). Wenn das Eingangssignal 1 negativ ist, ist ein Ausgangssignal des Addierers 2 gegeben als die Summe des Eingangssignals 1 und 2(n-1). Wenn das Eingangssignal nicht negativ ist, ist das Trägersignal 0 und das Ausgangssignal des Addierers 2 wird gleich der Summe des Eingangssignals 1 und 2(n-1)-1. Die Verschiebeeinrichtung 5 sucht die höheren (m-n) Bits von dem Summenausgang des Addierers 2 und gibt sie als Ausgangssignal 6 aus.
Durch einen Betrieb der vorstehenden Anordnung werden die kleinsten n Bits des Werts eines Eingangssignals weggelassen, wenn dessen absoluter Wert nicht mehr als 2(n-1) ist. Wenn der absolute Wert mehr als 2(n-1) ist, wird er aufgerundet. In einem herkömmlichen 0,5-Aufrundungsverfahren wird der Wert nach unten abgerundet, wenn die kleinsten n Bits des Werts geringer als 2(n-1) sind, und aufgerundet, wenn sie gleich zu oder mehr als 2(n-1) sind. Der Rundungsfehler der Daten-Rundungsvorrichtung der vorliegenden Erfindung wird gleich zu demjenigen des herkömmlichen Rundungsverfahrens mit Ausnahme dann, wenn die kleinsten n Bits gleich zu 2(n-1) sind. Wenn die kleinsten n Bits 2(n-1) darstellen, werden die zwei Rundungsfehler in dem Vorzeichen zueinander unterschiedlich, verbleiben allerdings dieselben in der Größe. Wie verständlich wird, wird der Rundungsfehler der Daten-Rundungsvorrichtung der vorliegenden Erfindung niemals größer werden als derjenige einer herkömmlichen Daten-Rundungsvorrichtung.
Für eine hoch effiziente Codierung der Ausgangssignale der Daten-Rundungsvorrichtung ist das Vorzeichen des Rundungsfehlers wesentlich. Die vorliegende Erfindung erzeugt einen solchen Rundungsfehler, daß der absolute Wert eines Signals erniedrigt wird, wenn die kleinsten n Bits äquivalent zu 2(n-1) sind. In dem üblichen Rundungsverfahren wird der absolute Wert, wenn er positiv wird, erhöht, um so einen Rundungsfehler zu produzieren. Zum Beispiel bestimmt, wenn n 1 ist und das Eingangssignal 1 auch 1 ist, das übliche Rund ungsverfahren den absoluten Wert mit 1, während die Datenrundungsvorrichtng der vorliegenden Erfindung den absoluten Wert von 0 produziert. Auch wird, wenn ein Signal negativ ist, dessen absoluter Wert durch das übliche Rundungsverfahren erniedrigt. Demzufolge sind die sich ergebenden Rundungsfehler asymmetrisch um Null. Die Daten-Rundungsvorrichtung der vorliegenden Erfindung produziert Rundungsfehler in Symmetrie um Null und demgemäß werden das Eingangssignal 1 und das Ausgangssignal 6 identisch zueinander in dem Durchschnittswert sein.
Es wird verständlich werden, daß die Daten-Rundungsvorrichtung der vorliegenden Erfindung mehr Vorteile bietet, wenn das Eingangssignal derart ist, daß, je kleiner dessen absoluter Wert ist, desto höher die Auftretungswahrscheinlichkeit wird. Zum Beispiel zeigt ein Video-Signal, das durch eine orthogonale Transformation bearbeitet ist, wie dies in Fig. 2 dargestellt ist, eine solche spezifische Wahrscheinlichkeitsverteilung. In Fig. 2 dargestellt sind ein Eingangssignal 7, eine orthogonale Transformationseinrichtung 8 und ein Ausgangssignal 9. Das Eingangssignal 7, das ein Videosignal ist, ist orthogonal zu dem Ausgangssignal 9 durch die orthogonale Transformationseinrichtung 8 transformiert. Die Auftretungswahrscheinlichkeit der Inhalte der Ausgangssignale 9, die orthogonal transformiert sind, wird in einer solchen Verteilungskurve ausgedrückt, wie sie in Fig. 3 dargestellt ist, die immer symmetrisch um Null herum ist. Wie ersichtlich ist, wird die Auftretungswahrscheinlichkeit expotentiell verringert, wenn der absolute Wert eines Signais groß wird. Demgemäß kann das Ausgangssignal 9 durch die Daten-Rundungsvorrichtung der vorliegenden Erfindung so gerundet werden, daß deren absoluter Wert ohne Erhöhung eines entsprechenden Rundungsfehler erniedrigt wird. Genauer gesagt können Signale mit hoher Auftretungswahrscheinlichkeit oder Signale mit niedrigem, absoluten Wert mit einer hohen Effizienz und einem minimalem Verlust durch einen variablen Längencode, der zu Coden kurzer Länge codiert, codiert werden. Ein Erniedrigen des absoluten Werts eines Signals, das anders als orthogonal transformierte, Gleichstromkomponenten ist, ist ähnlich zu einem Tiefpaßfilter, der so arbeitet, daß dies zu der Reproduktion einer Abbildung mit keiner Qualitätsdeklination beiträgt. Obwohl die erste Ausführungsform in Verbindung mit der Verwendung eines orthogonal transformierten Eingangssignals beschrieben ist, wird die Daten-Rundungsvorrichtung der vorliegenden Erfindung zur Bearbeitung irgendeines Eingangssignals in der Lage sein, das eine hohe Auftretungswahrscheinlichkeitsverteilung zeigt, wenn dessen absoluter Wert klein ist.
Eine zweite Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Fig. 4 beschrieben. Eine Daten-Rundungsvorrichtung der zweiten Ausführungsform, die für ein m Bit-Eingangssignal (m ist eine positive Zahl) vorgesehen ist, wird auf (m-n) Bits (n ist eine natürliche Zahl kleiner als m) durch Weglassen der letzten n Bits gerundet, die durch eine außenseitige Einrichtung variiert werden können. Es wird zur Erleichterung der Erläuterung angenommen, daß das Eingangssignal ein nicht negativer, absoluter Wert ist. Wie in Fig. 4 dargestellt ist, sind dort ein Eingangssignal 10, ein Versetzungsbzw. Offset-Wert 11, eine Verschiebezahl 12, die von der Außenseite zugeführt wird, ein Addierer 13, eine Offset-Verschiebeeinrichtung 14, eine Verschiebeeinrichtung 15 und ein Ausgangssignal 16 bezeichnet.
Der Offset-Wert 11 ist 2(k-1)-1 (wobei k eine natürliche Zahl kleiner als m, allerdings größer als n, ist), ausgedrückt durch eine Zahl (k-1) aus 1'en in einer binären Notation. Der Offset-Wert 11 kann durch die Verschiebezahl 12 mit der Offset-Verschiebeeinrichtung 14 verschoben werden. Zum Beispiel wird, wenn die Verschiebezahl 12 n ist, der Offset- Wert 11 (k-n) Bits durch die Offset-Verschiebeeinrichtung 14 verschoben und demzufolge werden deren kleinste (n-1) Bits durch 1'en ausgedrückt und die verbleibenden, höheren Stellen werden durch 0'en ausgedrückt. Das sich ergebene Bit-verschobene Offset-Signal wird dann zu dem Addierer 13 zugeführt, wo es zu dem Eingangssignal 10 hinzuaddiert wird. Ein Summenausgang des Addierers 13 wird zu der Verschiebeeinrichtung 15 zugeführt, wo die letzten Bits, die durch die Verschiebezahl 12 bestimmt sind, die gleich zu n ist, weggelassen werden . Als Folge liefert die Verschiebeeinrichtung 15 die höheren (m-n) Bits als das Ausgangssignal 16.
Gemäß der zweiten Ausführungsform kann das Eingangssignal durch Weglassen einer wahlweise bestimmten Verschiebezahl 12 aus Bits gerundet werden. Demzufolge wird eine adaptive Quantisierung, wie beispielsweise eine hoch effiziente Codierung, mit der Daten-Rund ungsvorrichtung der zweiten Ausführungsform durchführbar sein. Die vorliegende Erfindung ist nicht auf die Anordnung, die in Fig. 4 dargestellt ist, beschränkt, und eine Vielfalt anderer Anordnungen wird möglich sein. Auch kann das Eingangssignal zu der Daten-Rundungsvorrichtung anders als ein absoluter Wert sein.
Fig. 5 stellt eine Daten-Rundungsvorrichtung einer dritten Ausführungsform der vorliegenden Erfindung dar, in der ein nicht negatives 8-Bit-Eingangssignal zu einer 4-Bit-Form durch Weglassen der letzten vier Bits gerundet wird. In Fig. 5 sind ein Eingangssignal 21, ein ODER-Element 22, ein UND-Element 23, ein Addierer 24 und ein Ausgangssignal 25 bezeichnet.
Die dritte Ausführungsform sieht die Daten-Rundungsvorrichtung ohne eine Verwendung einer Verschiebeeinrichtung vor. Eine logische Summe der kleinsten 3 Bits des Eingangssignals 21 wird durch das ODER-Element 22 berechnet und zu dem UND-Element 23 überführt, wo es mit dem vierten Bit von dem kleinsten des Eingangssignals 21 zum Bilden einer logischen Summe aufsummiert wird. Die sich ergebenden Ausgänge von der logischen Operation mit ODER- und UND-Elementen 22, 23 sind in Fig. 6 aufgelistet. Es ist ersichtlich, daß der Ausgang des UND-Elements 23 0 ist, wenn die kleinsten 4 Bits nicht 2³ übersteigen, und 1, wenn sie dies übersteigen. Demgemäß wird, wenn der Ausgang zu den höheren 4 Bits des Eingangssignals 21 an dem Addierer 24 hinzuaddiert wird, das Ausgangssignal 25 gleich zu demjenigen der ersten Ausführungsform, wo n 4 ist und m 8 ist. Der Addierer 24 ist zum Addieren eines Bits zu dem Eingangssignal geeignet und demzufolge für eine Vereinfachung der Hardware-Anordnung gegenüber dem Addierer 2 der ersten Ausführungsform.
Fig. 7 zeigt ein Blockdiagramm einer vierten Ausführungsform bei der das Eingangssignal 21 in der Form eines 8-Bit-Signais aus einem Zweier-Komplement zugeführt wird. Die Anordnung der Fig. 7 ist gegenüber derjenigen der Fig. 5 durch die Tatsache unterschiedlich, daß der Eingang zu einem ODER-Element 30 eine Summe des Eingangs zu dem ODER-Element 22 und dem am stärksten signifikanten Bit (MSB) des Eingangssignals 21 ist. Die sich ergebenden Ausgänge von einer logischen Operation mit dem ODER- und UND-Element 30, 23 sind in den Fig. 8-a und 8-b aufgelistet. Fig.8-a stellt eine Tabelle der Ausgänge dar, wobei das Eingangssignal 21 nicht negativ ist, während Fig. 8-b eine entsprechende Tabelle darstellt, in der das Eingangssignal 21 negativ ist. Wie ersichtlich ist, sind die Ausgänge in Fig. 8-a identisch zu denjenigen in Fig. 6, und die Ausgänge in Fig. 8-b sind ähnlich zu denjenigen, die durch das übliche Rundungsverfahren gegeben werden. Es wird nun verständlich, daß die Anordnung, die in Fig. 7 dargestellt ist, eine Modifikation der Daten-Rundungsvorrichtung der dritten Ausführungsform bildet, in der sowohl eine nicht negative als auch eine negative Form des Eingangssignals mit gleichem Erfolg gerundet werden kann.
Wie beschrieben ist, ermöglichen die letzten zwei Ausführungsformen, daß die kleinsten vier Bits eines Eingangssignals durch eine logische Operation mit den ODER- und UND- Elementen 22 (30) und 23 bearbeitet werden können, wodurch deren Hardware-Anordnungen weniger aufwendig werden als diejenigen der ersten Ausführungsform.
Obwohl das Eingangssignal von einer 8-Bit-Form zu einer 4-Bit-Form in der dritten und vierten Ausführungsform gerundet wird, werden andere Kombinationen einer Bit-Eingabe und eines gerundeten Ausgangs auch möglich sein.

Claims

1. Datenrundungsvorrichtung zum Runden eines m Bit-Digital-Eingangssignals, das einen positiven Wert besitzt, zu einem (m-n) Bit-Digital-Signal (25), wobei m eine ganze Zahl ist und n eine natürliche Zahn kleiner als m ist, die aufweist:

eine Vergleichseinrichtung (22, 23) zum Vergleichen eines niedrigeren

n Bit-Datenwerts des digitalen m-Bit-Eingangssignals mit einem Wert von 2(n-1) und zum Ausgeben eines Werts "1", wenn der Wert des niedrigeren n Bit-Datenwerts des digitalen m Bit-Eingangssignals größer als der Wert von 2(n-1) ist, und einen Wert "0" ansonsten ausgibt; und

eine Addiereinrichtung (24) zum Addieren des Ausgangswerts der Vergleichseinrichtung mit einem oberen (m-n) Bit-Datenwert des digitalen m Bit-Eingangssignals, um dadurch ein gerundetes digitales (m-n) Bit-Digital-Signal zu erhalten.

2. Datenrundungsvorrichtung nach Anspruch 1, wobei die Vergleichseinrichtung aufweist:

eine logische ODER-Operationseinrichtung (22) zum Erzeugen einer logischen Summe niedriger (n-1) Bits des digitalen m Bit-Eingangssignals; und

eine logische UND-Operationseinrichtung (23) zum Erzeugen eines logischen Produkts der logischen Summe und eines n-ten Bits von einem kleinsten, signifikanten Bit des digitalen m Bit-Eingangssignals, wobei das logische Produkt als der Ausgangswert der Vergleichseinrichtung ausgegeben wird.

3. Datenrundungsvorrichtung nach Anspruch 1, wobei die Vergleichseinrichtung aufweist:

eine logische ODER-Operationseinrichtung (30) zum Produzieren einer logischen Summe eines am meisten signifikanten Bits und niedriger (n-1) Bits des digitalen n Bit-Eingangssignals;

eine logische UND-Operationseinrichtung (23) zum Produzieren eines logischen Produkts der logischen Summe und eines n-ten Bits von einem kleinsten, signifikanten Bit des digitalen m Bit-Eingabesignals, wobei das logische Produkt als der Ausgangswert der Vergleichseinrichtung ausgegeben wird.

4. Datenrundungsvorrichtung zum Runden eines digitalen m Bit-Eingangssignals zu einem digitalen (m-n) Bit-Signals, wobei m eine ganze Zahl ist und n eine variable, natürliche Zahl kleiner als m ist, das aufweist:

eine Einrichtung (11) zum Erzeugen eines Offset-Datenwerts, der einen Offset- Wert von 2(k-1)-1 besitzt, wobei k eine ganze Zahl größer als n und kleiner als m ist;

eine erste Verschiebeeinrichtung (14), die auf ein von außen gegebenes Signal (12) anspricht, das die Zahl n für eine Bit-Verschiebung des Offset-Datenwerts zu einer niedrigeren Bit-Richtung davon um (k-n) Bits angibt;

eine Addiereinrichtug (13) zum Addieren zu dem m Bit-Digital-Eingangssignals den Offset-Datenwert, der Bit-verschoben wurde durch die erste Verschiebeeinrichtung, um ein Summensignal zu erhalten; und

eine zweite Verschiebeeinrichtung (15), die auf das extern gegebene Signal zum Ausgeben oberer (m-n) Bits des Summensignals anspricht, um ein gerundetes (m-n) Bit-Digital-Signal zu erhalten.

5. Datenrundungsvorrichtung nach einem der Ansprüche 1-5, wobei das m Bit-Digital-Eingangssignal ein Digital-Signal ist, das einen kleinen, absoluten Wert bei einer hohen Wahrscheinlichkeit besitzt.

6. Datenrundungsvorrichtung nach einem der Ansprüche 1-5, wobei das m Bit-Eingangssignal ein digitales Signal ist, das einer orthogonalen Transformation unterworfen worden ist.