DE69120218T2

DE69120218T2 - Frequenzteilerschaltung

Info

Publication number: DE69120218T2
Application number: DE69120218T
Authority: DE
Inventors: Fumio Satoh
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-11-26
Filing date: 1991-09-20
Publication date: 1996-11-28
Anticipated expiration: 2011-09-21
Also published as: US5214681A; JP2611542B2; DE69120218D1; JPH04192721A; EP0488505A1; EP0488505B1

Description

Die vorliegende Erfindung bezieht sich auf eine Frequenzteilerschaltung zum Teilen der Frequenz eines daran angelegten Eingangssignales und genauer auf solch eine Frequenzteilerschaltung, deren Frequenzteilerfaktor variabel ist. Ein Beispiel eines solchen Frequenzteilers in einem Niederrauschend-Frequenzsynthetisierer ist in dem US-Patent 4 851 787 gezeigt, wobei der Teiler zwei Eingangsanschlüsse aufweist, einen für das zu teilende Signal und einen zweiten für ein Steuersignal, das eines von zwei Teilerverhältnissen auswählt.

HINTERGRUND DER ERFINDUNG

Ein Frequenzteiler mit einem variablen Frequenzteilerfaktor (hier im folgenden variabler Frequenzteiler) kann als Pulsschluck-Prescaler in einem PLL benutzt werden. Ein Beispiel solcher variabler Frequenzteiler, die herkömmlich benutzt worden sind, ist in Figur 1 gezeigt. Der in Figur 1 gezeigte variable Frequenzteiler ist in der Form einer integrierten Halbleiterspeicherschaltung. Der variable Frequenzteiler von Figur 1 weist schaltbare Frequenzteilerfaktoren von 64, 65, 128 und 130 auf. Ein an einen Eingangsanschluß 10 angelegtes Hochfrequenzsignal wird zu einer vorspannschaltung 12 geführt, die eine vorbestimmte vorspannung für das Hochfrequenzsignal vorsieht zum Sicherstellen von stabilen Frequenzteilertätigkeiten in einem ÷2 (Durch-2-Teilen) Frequenzteiler 19 und einem ÷64 (Durch-64-Teilen)/÷65 (Durch-65- Teilen) Frequenzteiler 18, die später beschrieben werden. Das vorgespannte Hochfrequenzsignal von der Schaltung 12 wird an einen elektronischen Schalter 14 angelegt. Der elektronische Schalter 14 weist einen bewegbaren Kontakt 14a auf, der mit einem festen Kontakt 14b verbunden ist, wenn ein Frequenzteilerfaktorschaltsignal an einem unteren (L) Pegel an einen Frequenzteilerfaktorschaltanschluß 16 angelegt ist. Der bewegbare Kontakt 14a des elektronischen Schalters 14 ist mit einem festen Kontakt 14c verbunden, wenn das an dem Anschluß 16 angelegte Frequenzteilerfaktorschaltsignal auf einem hohen (H) Pegel ist. Der Kontakt 14b ist mit dem Eingang des ÷64/÷65-Frequenzteilers 18 verbunden, während der feste Kontakt 14c mit dem ÷2-Frequenzteiler 19 verbunden ist, dessen Ausgang mit dem ÷64/÷65-Frequenzteiler 18 verbunden ist. Der ÷64/÷65-Frequenzteiler 18 teilt die Frequenz des daran angelegten Signales durch einen Faktor von 64, wenn ein Modusschaltsignal auf einem niedrigen (L) Pegel an einen Modusschaltanschluß 20 angelegt ist, während sie die Teilung durch 65 durchführt, wenn das an den Anschluß 20 angelegte Modusschaltsignal auf einem hohen (H) Pegel ist. Wenn somit das Frequenzteilerfaktorschaltsignal auf niedrigem Pegel an den Frequenzteilerfaktorschaltanschluß 16 angelegt ist und zur gleichen Zeit ein Modusschaltsignal auf einem niedrigen Pegel an den Modusschaltanschluß 20 angelegt ist, wird das Hochfrequenzsignal von der Vorspannschaltung 12 durch den elektronischen Schalter 14 an den ÷64/÷65-Frequenzteiler 18 angelegt, indem es in der Frequenz durch 64 geteilt wird und an einen Ausgangsanschluß 22 ausgegeben wird. Wenn das Modusschaltsignal auf hohem Pegel an den Anschluß 20 angelegt ist, während das Frequenzteilerfaktorschaltsignal auf niedrigem Pegel an den Anschluß 16 angelegt ist, wird das Hochfrequenzsignal von der vorspannschaltung 12 durch den Schalter 14 an den Frequenzteiler 18 angelegt, indem die Frequenz durch 65 geteilt wird. Wenn das Frequenzteilerfaktorschaltsignal auf hohem Pegel an den Frequenzteilerfaktorschaltanschluß 16 angelegt wird und das Modusschaltsignal auf niedrigem Pegel an den Modusschaltanschluß 20 angelegt wird, wird das Hochfrequenzsignal von der Vorspannschaltung 12 durch den elektronischen Schalter 14 zu dem ÷2-Frequenzteiler 19 durchgeschleift, indem es durch einen Faktor von 2 geteilt wird. Der Ausgang des ÷2-Frequenzteilers 19 wird an den ÷64/÷65-Frequenzteiler 18 angelegt, und die Frequenz wird durch 64 geteilt. In anderen Worten, das Hochfrequenzsignal von der Vorspannschaltung 12 wird schließlich in der Frequenz durch 128 geteilt. Wenn das Modusschaltsignal auf hohem Pegel an den Anschluß 16 angelegt wird, während das Frequenzteilerfaktorschaltsignal auf hohem Pegel an den Anschluß 20 angelegt wird, wird das Hochfrequenzsignal von der Vorspannschaltung 12 durch den elektronischen Schalter 14 zu dem ÷2-Frequenzteiler 19 durchgeschleift, indem es durch 2 geteilt wird. Das so in der Frequenz geteilte Signal wird dann zu dem ÷64/÷65-Frequenzteiler 18 durchgeschleift, und die Frequenz wird durch 65 geteilt. In anderen Worten, die Frequenz des Hochfrequenzsignales wird schließlich durch 130 geteilt.
Die Vorspannschaltung 12 kann einen Differentialverstärker 24 enthalten, wie in Figur 2 gezeigt ist. Der Differentialverstärker 24 enthält zwei MESFETs 26a und 26b, deren Source gemeinsam mit einem Referenzpotentialknoten 30 durch eine Konstantstromquelle 28 verbunden ist, ihre Drains sind durch zugehörige Widerstände 32a und 32b mit einer Spannungsversorgungsleitung 34 verbunden und an ihren Gates ist durch entsprechende Widerstände 36a und 36b des gleichen Widerstandswertes eine Vorspannung angelegt, die von einer Vorspannungserzeugungsschaltung 38 erzeugt ist. Die Vorspannungserzeugungsschaltung 38 enthält eine Reihenkombination eines Widerstandes 40, von Dioden 42, 43, 44 und 45 und eines Widerstandes 46, die in der angegebenen Reihenfolge von der Spannungsversorgungsleitung 34 zu dem Referenzpotentialknoten 30 verbunden sind. Eine an der Verbindung zwischen der Diode 43 und 44 entstehende Spannung wird durch die entsprechenden Widerstände 36a und 36b an die Gates der MESFETs 26a und 26b als ihre Vorspannung angelegt. Das Gate des MESFET 26a ist mit dem Eingangsanschluß 10 verbunden, an den das Hochfrequenzsignal durch einen Kondensator 48 angelegt wird, der außerhalb der Frequenzteilerschaltung ist. Das Gate des MESFET 26b ist mit einem AC-Masseanschluß 50 verbunden, der durch einen Kondensator 52 außerhalb der Frequenzteilerschaltung auf Masse liegt. Die Drain des MESFETs 26b ist mit einem Ausgangsanschluß der Vorspannungsschaltung 24 verbunden, deren Anschluß 54 mit dem bewegbaren Kontakt 14a des elektronischen Schalters 14 verbunden ist.
In der Vorspannschaltung 12 wird die vorbestimmte Vorspannung an die Gates der MESFETs 26a und 26b von der Vorspannungserzeugungsschaltung 38 angelegt, und gleiche Drainströme fließen von den Drains zu den Sources der entsprechenden MESFETs 26a und 26b. Eine Konstantspannung, die gleich der Spannung auf der Spannungsversorgungsleitung 34 minus einem Spannungsabfall über den Widerstand 32b ist, wird an dem Ausgangsanschluß 54 entwickelt. Das Gate des MESFET 26b wird AC-leitend durch den Kondensator 52 auf Masse gelegt, während das durch den Kondensator 48 DC- blockierte Hochfrequenzsignal an das Gate des MESFET 26a angelegt wird. Wenn das Hochfrequenzsignal positiv ist, erhöht sich der Drainstrom des MESFET 26a und der Drainstrom des MESFET 26b verringert sich, so daß der Spannungsabfall über den Widerstand 32b verringert wird, was in einer Erhöhung der Spannung an dem Anschluß 54 resultiert. Wenn auf der anderen Seite das Hochfrequenzsignal negativ ist, nimmt der Drainstrom des MESFET 26a ab, und der Drainstrom des MESFET 26b nimmt zu. Dann nimmt der Spannungsabfall über den Widerstand 32b zu, so daß die Spannung an dem Ausgangsanschluß 54 abnimmt. Somit wird ein Hochfrequenzsignal, das um die oben angegebene Konstantspannung variiert, an dem Ausgangsanschluß erzeugt.
Die oben beschriebene Frequenzteilerschaltung benötigt zwei Anschlüsse, nämlich den Frequenzteilerfaktorschaltanschluß 16 und den Modusschaltanschluß 20 zum Schalten des Frequenzteilerfaktors. Zusätzlich benötigt die Vorspannschaltung 12 den AC-Masseanschluß 50. Kürzlich ist versucht worden, die Abmesssungen von integrierten Halbleiterschaltungspackungen für solche Frequenzteilerschaltungen zu verringern, und folglich ist es wünschenswert, die Zahl der Anschlüsse so weit wie möglich zu verringern.
Eine Aufgabe der vorliegenden Erfindung ist es, eine Frequenzteilerschaltung mit einem schaltbaren Frequenzteilerfaktor vorzusehen, ohne daß Anschlüsse entsprechend dem Frequenzteilerfaktorschaltanschluß 16 und dem AC-Masseanschluß 50 der Vorspannschaltung 12 vorgesehen sind.

ZUSAMMENFASSUNG DER ERFINDUNG

Damit die oben beschriebene Aufgabe gelöst wird, weist eine Frequenzteilerschaltung gemäß einem ersten Aspekt der vorliegenden Erfindung einen einzelnen Eingangsanschluß auf, an den ein erstes alternierendes Eingangssignal, das um einen ersten Referenzpegel alt erniert, oder ein zweites alternierendes Eingangssignal, das um einen zweiten Referenzpegel alterniert, der sich von dem ersten Referenzpegel unterscheidet, angelegt wird. Ein Beurteilungsmittel ist vorgesehen, das, wenn das erste alternierende Eingangssignal an den Eingangsanschluß angelegt wird, ein erstes alternierendes Ausgangssignal an einem ersten Ausgangsknoten, ein erstes Gattersteuersignal an einem zweiten Ausgangsknoten und ein Frequenzteilungssteuersignal auf einem ersten Pegel an einem dritten Ausgangsknoten erzeugt, und wenn das zweite alternierende Eingangssignal an den Eingangsanschluß angelegt wird, ein zweites alternierendes Ausgangssignal an dem zweiten Ausgangsknoten und das Frequenzteilungssteuersignal auf einem zweiten Pegel an dem dritten Ausgangsknoten erzeugt. Ein Frequenzteilermittel teilt die Frequenz des ersten alternierenden Ausgangssignales an dem ersten Ausgangsknoten um einen vorbestimmten Faktor zum Vorsehen eines frequenzgeteilten Signales, wenn das Frequenzteilungssteuersignal von dem Beurteilungsmittel daran angelegt ist, und erzeugt ein zweites Gattersteuersignal, wenn das Frequenzteilungssteuersignal daran von dem Beurteilungsmittel angelegt ist. Der Ausgang des Frequenzteilermittels und der Ausgang von dem zweiten Ausgangsknoten des Beurteilungsmittels sind an ein Gattermittel angelegt. Wenn der Ausgang von dem Frequenzteilermittel das frequenzgeteilte Signal ist und der Ausgang von dem zweiten Ausgangsknoten des Beurteilungsmittels das erste Gattersteuersignal ist, ermöglicht das Gattermittel, daß das frequenzgeteilte Signal dahindurchgeht, und wenn der Ausgang des Frequenzteilermittels das zweite Gattersteuersignal ist, und der Ausgang von dem zweiten Ausgangsknoten des Beurteilungsmittels das zweite alternierende Ausgangssignal ist, ermöglicht das Gattermittel, daß das zweite alternierende Ausgangssignal dahindurchgeht.
Gemäß einem anderen Aspekt der vorliegenden Erfindung ist die Frequenzteilerschaltung weiter mit einem Steueranschluß, an den ein alternierendes Frequenzteilersignal auf einem ersten oder zweiten Pegel angelegt wird, und einem Frequenzteilermittel mit einem variablen Frequenzteilerfaktor, d.h. einem variablen Frequenzteilermittel, an das der Ausgang des Gattermittels angelegt wird, versehen. Das variable Frequenzteilermittel teilt die Frequenz des Ausganges des Gattermittels durch einen ersten Faktor, wenn das alternierende Frequenzteilerfaktorsignal auf dem ersten Pegel an dem Steueranschluß angelegt ist, und teilt die Frequenz des Ausganges des Gattermittels durch einen zweiten Faktor, wenn das alternierende Frequenzteilerfaktorsignal auf dem zweiten Pegel daran angelegt ist.
Gemäß einem noch anderen Aspekt der vorliegenden Erfindung ist die Frequenzteilerschaltung in einer integrierten Halbleiterschaltungsform hergestellt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Figur 1 ist ein Blockschaltbild einer herkömmlichen variablen Frequenzteilerschaltung;
Figur 2 ist ein Schaltdiagramm einer Vorspannschaltung zur Benutzung in der variablen Frequenzteilerschaltung von Figur 1;
Figur 3 ist ein Blockschaltbild einer variablen Frequenzteilerschaltung gemäß einer Ausführungsform der vorliegenden Erfindung;
Figur 4 ist ein Schaltdiagramm einer ersten von Vorspannschaltungen, die in der variablen Frequenzteilerschaltung von Figur 3 benutzt werden;
Figuren 5(a) und 5(b) zeigen Signalformen, die beim Erläutern des Betriebes der Vorspannschaltung von Figur 4 nützlich sind, wenn ein erstes alternierendes Eingangssignal daran angelegt wird;
Figuren 6(a) und 6(b) zeigen Signalformen, die beim Erläutern der Vorspannschaltung von Figur 4 nützlich sind, wenn ein zweites alternierendes Eingangssignal daran angelegt wird;
Figur 7 zeigt eine zweite der Vorspannschaltungen, die in der variablen Frequenzteilerschaltung von Figur 3 benutzt werden;
Figuren 8(a) und 8(b) zeigen Signalformen, die beim Erläutern des Betriebes der Vorspannschaltung von Figur 7 nützlich sind, wenn ein erstes alternierendes Eingangssignal daran angelegt wird;
Figuren 9(a) und 9(b) zeigen Signalformen, die beim Erläutern des Betriebes der Vorspannschaltung von Figur 7 nützlich sind, wenn ein zweites alternierendes Eingangssignal daran angelegt wird;
Figur 10 ist ein Schaltdiagramm einer dritten der Vorspannschaltungen, die in der variablen Frequenzteilerschaltung von Figur 3 benutzt werden;
Figuren 11(a) und 11(b) zeigen Signalformen, die beim Erläutern des Betriebes der Vorspannschaltung von Figur 10 nützlich sind, wenn ein erstes alternierendes Eingangssignal daran angelegt wird;
Figuren 12(a) und 12(b) zeigen Signalformen, die beim Erläutern des Betriebes der Vorspannschaltung von Figur 10 nützlich sind, wenn ein zweites alternierendes Eingangssignal daran angelegt wird;
Figuren 13(a) bis 13(g) zeigen verschiedene Signalformen, die beim Erläutern des Betriebes der variablen Frequenzteilerschaltung von Figur 3 nützlich sind, wenn ein erstes alternierendes Eingangssignal daran angelegt wird;
Figuren 14(a) bis 14(g) zeigen verschiedene Signalformen, die beim Erläutern des Betriebes der variablen Frequenzteilerschaltung von Figur 3 nützlich sind, wenn das zweite alternierende Eingangssignal daran angelegt wird;
Figur 15 ist einblockschaltbild eines ÷64/÷65-Frequenzteilers, der in der variablen Frequenzteilerschaltung von Figur 3 benutzt werden kann;
Figuren 16(a) bis 16(h) zeigen verschiedene Signalformen, die beim Erläutern der ÷64-Frequenzteilertätigkeit des ÷64/÷65- Frequenzteilers von Figur 15 nützlich sind; und
Figuren 17(a) bis 17(j) zeigen verschiedene Signalformen, die beim Erläutern der ÷65-Frequenzteilertätigkeit des ÷64/÷65- Frequenzteilers von Figur 15 nützlich sind.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Es wird Bezug genommen auf Figur 3, eine variable Frequenzteilerschaltung gemäß einer Ausführungsform der vorliegenden Erfindung ist gezeigt. Die variable Frequenzteilerschaltung gemäß der vorliegenden Erfindung enthält einen Eingangsanschluß 100. Der Eingangsanschluß 100 ist mit einem Beurteilungsmittel 102 verbunden, das drei Vorspannschaltungen 104, 106 und 108 und Inverter 112 und 114 enthält.
Wenn ein erstes alternierendes Eingangssignal, das zum Beispiel in Figur 5(a) gezeigt ist, das um einen ersten Referenzpegel von zum Beispiel 4 V zwischen einem maximalen Wert von zum Beispiel 5 V und einem minimalen Wert von zum Beispiel 3 V alterniert, an den Eingangsanschluß 100 angelegt wird, erzeugt die Vorspannschaltung 104 an ihrem Ausgang (erster Ausgangsknoten) ein erstes alternierendes Ausgangssignal, das in Figur 5(b) gezeigt ist, das einen maximalen Wert von zum Beispiel 5 V und einen minimalen Wert von zum Beispiel 3 V aufweist.
Wenn der Eingangsanschluß 100 ein zweites alternierendes Eingangssignal empfängt, das zum Beispiel in Figur 6(a) gezeigt ist, das um einen zweiten Referenzpegel von zum Beispiel 1 V zwischen einem maximalen und einem minimalen Wert von zum Beispiel 2 V bzw. 0 V alterniert&sub1; die beide kleiner als der erste Referenzpegel sind, und das die gleiche Frequenz wie das erste alternierende Eingangssignal aufweist, erzeugt die Vorspannschaltung 104 ein Signal auf einem konstanten Pegel (L-Pegel) von zum Beispiel 3 V an ihrem Ausgang, wie in Figur 6(b) gezeigt ist.
Die Vorspannschaltung 106 erzeugt ein zweites alternierendes Ausgangssignal, wie es in Figur 8(b) gezeigt ist, mit einem maximalen Wert von zum Beispiel 5 V und einem minimalen Wert von zum Beispiel 3 V, wenn das zweite alternierende Eingangssignal an den Eingangsanschluß 100 angelegt wird. Wenn das erste alternierende Eingangssignal, das in Figur 9(a) gezeigt ist, angelegt wird, erzeugt die Vorspannschaltung 106 ein Gattersteuersignal auf einem ersten Pegel von zum Beispiel 5 V (H-Pegel), wie in Figur 9(b) gezeigt ist.
Die Vorspannschaltung 108 erzeugt ein Frequenzteilungssteuersignal auf einem ersten Pegel (H-Pegel) von zum Beispiel 5 V, wie in Figur 11(b) gezeigt ist, wenn das erste alternierende Eingangssignal, wie in Figur 11(a) gezeigt ist, an den Eingangsanschluß 100 angelegt wird. Es soll angemerkt werden, daß der maximale und minimale Wert des ersten alternierenden Eingangssignales höher als ein dritter Referenzpegel von zum Beispiel 2,5 V sind. Die Vorspannschaltung 108 sieht das Frequenzteilungssteuersignal auf einem zweiten Pegel (L-Pegel) von zum Beispiel 3 V vor, wie in Figur 12(b) gezeigt ist, wenn das zweite alternierende Eingangssignal, dessen maximaler und minimaler Wert niedriger als der dritte Referenzpegel ist, wie in Figur 12(a) gezeigt ist, an den Eingangsanschluß 100 angelegt wird.
Der erste, zweite und dritte Referenzpegel und die Schaltungskonfigurationen der Vorspannschaltungen 104, 106 und 108 werden später im einzelnen beschrieben.
Wie in Figur 3 gezeigt ist, ist der Ausgang der Vorspannschaltung 104 mit einem T-Eingangsanschluß eines D-Flip-Flop 111 verbunden, der ein Frequenzteilermittel, zum Beispiel einen Durch-2-Teilen (÷2)-Frequenzteiler vorsieht. Das Ausgangssignal der Vorspannschaltung 108 wird durch einen Inverter 112 invertiert. Das Ausgangssignal des Inverters 112 wird an seinem Ausgangsanschluß (d.h. dritter Ausgangsknoten) erzeugt und an einen -Eingangsanschluß des D-Flip-Flop 111 angelegt. Das Ausgangssignal der Vorspannschaltung 106 wird durch den Inverter 114 invertiert, und das Ausgangssignal des Inverters 114 an seinem Ausgang (d.h. zweiter Ausgangsknoten) wird an den Eingang eines Gattermittels, zum Beispiel eines Dual-Eingangs-NOR-Gatters 116 angelegt.
Ein D-Flip-Flop mit einem - und einem -Eingangsanschluß ist wohlbekannt, aber der D-Flip-Flop 111 hat keine Rücksetzfunktion. Wenn eine Eingangsspannung höher als zum Beispiel 2,5 V an den - Eingangsanschluß angelegt wird, behandelt der D-Flip-Flop 111 diese Spannung als ein H-Pegelsignal, und wenn eine Eingangsspannung niedriger als 2,5 V angelegt wird, behandelt es diese Spannung als ein L-Pegelsignal. Wenn der S-Eingangsanschluß des D-Flip-Flop 111 auf dem H-Pegel ist, werden seine Q und -Ausgangsanschlüsse auf einen L-Pegel (0 V) bzw. einen H-Pegel (5 V) unabhängig von den Signalen an dem D- und dem T-Eingangsanschluß gesetzt. Das Flip-Flop 111 funktioniert als ein normales D-Flip- Flop, wenn der -Eingangsanschluß auf dem L-Pegel liegt. Genauer, in dem Moment, in dem zum Beispiel ein an den T-Eingangsanschluß angelegtes Signal steigt, wird ein an den D-Eingangsanschluß angelegtes Signal als der Q-Ausgang vorgesehen. Der -Ausgang des Flip-Flop 111 ist mit dem D-Eingangsanschluß verbunden. Somit funktioniert das D-Flip-Flop als ein ÷2-Frequenzteiler, der ein in der Frequenz durch 2 geteiltes Signal (im folgenden als ein ÷2-frequenzgeteiltes Signal bezeichnet) an dem Q-Ausgang erzeugt. Die oben beschriebene Verbindung des D-Flip-Flop 111 zum Ermöglichen, daß es als ÷2-Frequenzteiler wirkt, ist bekannt.
Somit ist der Q-Ausgang des D-Flip-Flop 111 das Gatesteuersignal, wenn der -Eingangsanschluß auf dem H-Pegel ist, und er ist das ÷2-frequenzgeteilte Signal, wenn der -Eingangsanschluß auf dem L-Pegel ist. Der Q-Ausgang des D-Flip-Flop 111 ist mit dem anderen Eingang des Dual-Eingangs-NOR-Gatters 116 verbunden. Das Dual-Eingangs-NOR-Gatter 116 behandelt eine Spannung höher als zum Beispiel 2,5 V, die daran angelegt ist, als ein H-Pegel- Eingangssignal und behandelt eine Spannung niedriger als 2,5 V, die daran angelegt ist, als ein L-Pegel-Eingangssignal. Der Ausgang des Dual-Eingangs-NOR-Gatters 116 ist an das variable Frequenzteilermittel (Frequenzteiler mit einen variablen Frequenzteilerfaktor), zum Beispiel einen Teilen-durch-64/Teilendurch-65-Frequenzteiler (÷64/÷65-Frequenzteiler) 118 angelegt. Der ÷64/÷65-Frequenzteiler 118 funktioniert zum Teilen der Frequenz eines daran angelegten Eingangssignales durch 64, wenn das H-Pegelsignal an einen Steueranschluß (120 der Frequenzteilerschaltung angelegt ist, während sie die Frequenz des Eingangssignales durch 65 teilt, wenn das L-Pegelsignal an den Steueranschluß 120 angelegt ist. Das frequenzgeteilte Signal wird an einem Ausgangsanschluß 122 der Frequenzteilerschaltung vorgesehen.
Es sei nun angenommen, daß das erste alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist. In diesen Fall sieht die Vorspannschaltung 104 das erste alternierende Ausgangssignal vor, wie in Figur 13(a) gezeigt ist, das an den T-Eingangsanschluß des D-Flip-Flop 111 angelegt wird. Die Vorspannschaltung 108 sieht das H-Pegel-Frequenzteilungssteuersignal vor, wie in Figur 13(b) gezeigt ist, das an den Inverter 112 angelegt wird, so daß es das L-Pegelsignal wird, wie in Figur 13(c) gezeigt ist. Dieses L-Pegelsignal wird an den S-Eingangsanschluß des D-Flip- Flop 111 angelegt. Folglich ist das D-Flip-Flop 111 als gewöhnliches D-Flip-Flop tätig. Das erste alternierende Signal (Figur 13(a)), das an seinen T-Eingangsanschluß angelegt ist, wird durch 2 geteilt, wie in Figur 13(d) gezeigt ist. Das frequenzgeteilte Signal wird an das Dual-Eingangs-NOR-Gatter 116 angelegt. Der Inverter 112 ist so ausgelegt, daß er ein H-Pegel-(5 V)-Signal erzeugt, wenn das L-Pegel-(3 V)-Signal an ihn von der Vorspannschaltung 108 angelegt ist, und zum Erzeugen eines L-Pegel-(0 V)- Signales, wenn der H-Pegel an ihn von der Vorspannschaltung 108 angelegt ist. Die Schaltungskonfiguration des Inverters 112 wird im einzelnen später beschrieben.
Da das erste alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist, erzeugt die Vorspannschaltung 106 das H-Pegel- Gattersteuersignal, das in Figur 13(e) gezeigt ist. Dieses Gattersteuersignal wird durch den Inverter 114 auf ein L-Pegelsignal invertiert, wie in Figur 13(f) gezeigt ist, das dann an das Dual- Eingangs-NOR-Gatter 116 angelegt wird. Der Inverter 114 sieht ein H-Pegel-(5 V)-Signal vor, wenn ein L-Pegel-(3 V)-Signal daran von der Vorspannschaltung 106 angelegt ist, und er sieht ein L-Pegel(0 V)-Signal vor, wenn ein H-Pegel-(5 V)-Signal daran von der Vorspannschaltung 106 angelegt ist. Die Einzelheiten des Inverters 114 werden später beschrieben.
Es ist bekannt, daß das Dual-Eingangs-NOR-Gatter 116 ein Signal an einem Eingang davon invertiert und das so invertierte Signal als seinen Ausgang vorsieht, wenn ein Signal an dem anderen Eingang auf einem L-Pegel ist. Folglich sieht, wie in Figur 13(g) gezeigt ist, das Dual-Eingangs-NOR-Gatter 116 als seinen Ausgang eine invertierte Version des Signales an dem Q-Ausgangsanschluß des D-Flip-Flop 111 vor, d.h. eine invertierte Version des ersten alternierenden Eingangssignales, das durch Zwei in der Frequenz geteilt wurde, und das so invertierte Q-Ausgangssignal von dem Dual-Eingangs-NOR-Gatter 116 wird an den ÷64/÷65-Frequenzteiler 118 angelegt.
Der ÷64/÷65-Frequenzteiler 118 führt eine ÷64-(Dividieren-durch- 64)-Frequenzdivision an einem angelegten Eingangssignal durch, wenn das Frequenzteilerfaktoränderungssignal auf dem H-Pegel an dem Steueranschluß 120 angelegt ist. Wenn das L-Pegelsignal an den Steueranschluß 120 angelegt ist, führt der ÷64/÷65-Frequenzteiler 118 die ÷65-Frequenzteilungstätigkeit durch. Wenn somit das erste alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist und das Änderungssignal für den Frequenzteilerfaktor auf dem H-Pegel an den Steueranschluß 120 angelegt ist, ist das erste alternierende Eingangssignal, dessen Frequenz durch 128 geteilt ist, an dem Ausgangsanschluß 122 zur Verfügung. Wenn andererseits das Änderungssignal für den Frequenzteilerfaktor auf dem L-Pegel an den Steueranschluß 120 angelegt ist, wobei das erste alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist, wird das erste alternierende Eingangssignal in der Frequenz durch 130 geteilt, und das so frequenzgeteilte Signal wird an dem Ausgangsanschluß 122 zur Verfügung gestellt.
Wenn das zweite alternierende Eingangssignal an den Eingangsanschluß 100 angelegt wird, ist der Ausgang der Vorspannschaltung 104 niedrig, wie in Figur 14(a) gezeigt ist, das Frequenzteilungssteuersignal von der Vorspannschaltung 108 ist ebenfalls auf dem L-Pegel, wie in Figur 14(b) gezeigt ist. Dieses Frequenzteilungssteuersignal wird durch den Inverter 112 in ein H-Pegelsignal invertiert, wie in Figur 14(c) gezeigt ist, das an den - Eingangsanschluß des D-Flip-Flop 111 angelegt wird. Somit stellt das D-Flip-Flop 111 ein L-Pegelsignal, wie in Figur 14(d) gezeigt ist, an dem Q-Ausgangsanschluß zur Verfügung. Dieses L-Pegelsignal wird an das Dual-Eingangs-NOR-Gatter 116 als das Frequenzteilungssteuersignal angelegt.
Da das zweite alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist, erzeugt die Vorspannschaltung 106 das zweite alternierende Ausgangssignal, das in Figur 14(e) gezeigt ist, das von dem Inverter 114 invertiert wird, wie in Figur 14(f) gezeigt ist, und es wird an das Dual-Eingangs-NOR-Gatter 116 angelegt. Wie oben ausgeführt wurde, invertiert das Dual-Eingangs- NOR-Gatter ein Eingangssignal an einem Eingang davon und sieht die invertierte Version als seinen Ausgang vor, wenn ein Eingangssignal, das an den anderen Eingang des Dual-Eingangs-NOR- Gatters 116 angelegt wird, auf dem L-Pegel ist. Folglich entwickelt sich von dem Dual-Eingangs-NOR-Gatter 116 eine invertierte Version des Ausganges des Inverters 114, d.h. des zweiten alternierenden Ausgangssignales, wie in Figur 14(g) gezeigt ist, das dann an den ÷64/÷65-Frequenzteiler 118 angelegt wird.
Wenn in diesem Zustand das H-Pegelsignal an den Steueranschluß 120 angelegt ist, wirkt der ÷64/÷65-Frequenzteiler 118 als der Frequenzteiler zum Teilen durch 64. Wenn andererseits das L- Pegelsignal an den Steueranschluß 120 angelegt ist, wirkt der ÷64/÷65-Frequenzteiler 118 als der Frequenzteiler zum Teilen durch 65. Wenn somit das zweite alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist und wenn das H-Pegelsignal an den Steueranschluß 120 angelegt ist, wird das zweite alternierende Eingangssignal, das durch 64 in der Frequenz geteilt ist, an dem Ausgangsanschluß 122 zur Verfügung gestellt, während das zweite alternierende Eingangssignal, das durch 65 in der Frequenz geteilt ist, an dem Ausgangsanschluß 122 zur Verfügung gestellt wird, wenn das L-Pegelsignal an den Steueranschluß 120 angelegt ist, während das zweite alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist.
Ob das D-Flip-Flop 111 als durch 2 teilender (÷2) Frequenzteiler oder nicht tätig ist, hängt, wie oben beschrieben ist, gemäß der vorliegenden Erfindung davon ab, ob das an den Eingangsanschluß 100 der variablen Frequenzteilerschaltung angelegte Signal das erste alternierende Eingangssignal oder das zweite alternierende Eingangssignal ist. Daher ist keine Notwendigkeit, einen Anschluß vorzusehen, der sonst nötig wäre zum Anlegen eines Signales zum Bestimmen, ob oder ob nicht die variable Frequenzteilerschaltung zum Teilen der Frequenz eines Eingangssignales durch Zwei tätig sein sollte.
Figur 4 zeigt ein Beispiel der Vorspannschaltung 104. Die Vorspannschaltung 104 enthält zwei MESFETs 200 und 201, deren Drains durch Widerstände 202 bzw. 203 mit einer positiven Spannungsversorgungsleitung 204 verbunden sind. Die Sources dieser Transistoren 200 und 201 sind mit einem Referenzpotentialknoten 206 durch eine Konstantstromquelle 205 verbunden; Das Gate des MESFET 200 ist mit dem Eingangsanschluß 100 der variablen Frequenzteilerschaltung verbunden, und das Gate des MESFET 201 ist mit einer Referenzspannungserzeugerschaltung 208 verbunden. Somit ist die Vorspannschaltung 104 als ein Differentialverstärker ausgelegt.
Die Referenzspannungserzeugerschaltung 208 enthält eine Reihenkombination eines Widerstandes 210, von Dioden 212, 214, 216, 218 und 220 sowie eines Widerstandes 222, die in der angegebenen Reihenfolge zwischen der Spannungsversorgungsleitung 204 und dem Referenzpotentialknoten 206 geschaltet sind, wobei der Widerstand 210 mit der Spannungsversorgungsleitung 204 und der Widerstand 222 mit dem Referenzpotentialknoten 206 verbunden ist. Die Verbindung zwischen den Dioden 212 und 214 ist mit dem Gate des MESFET 201 verbünden. Die Spannung zwischen dieser Verbindung und dem Referenzpotentialknoten 206 ist der erste Referenzpegel (4 V). Wenn die Spannung zwischen der Spannungsversorgungsleitung 204 und dem Referenzpotentialknoten 206 gleich V ist, beträgt der Spannungsabfall über jede der Dioden 212 bis 220 gerade V&sub1;, der Widerstandswert des Widerstandes 210 beträgt r1 und der Widerstandswert des Widerstandes 222 beträgt r2, dann ist der Strom I, der durch die Referenzspannungserzeugerschaltung 208 fließt, gleich
I = (V - 5V&sub1;)/(r1 + r2),
und der erste Referenzpegel Vref1 beträgt
Vref1 = V - I.r1 - V&sub1;.
Somit sind die Widerstandswerte r1 und r2 so bestimmt, daß der erste Referenzpegel Vref1 von 4 Volt erhalten wird.
Die Drain des MESFET 201 ist mit einem Ausgangsknoten 224 verbunden, der wiederum mit dem T-Eingangsanschluß des D-Flip-Flop 111 (Figur 3) verbunden ist. Die Spannung an dem Ausgangsknoten 224 ist gleich der Spannung V minus dem Spannungsabfall V&sub2; über den Widerstand 203.
Der Wert des von der Konstantstromquelle 205 vorgesehenen Stromes und die Widerstandswerte der Widerstände 202 und 203 sind so bestimmt, daß, wenn die Spannung an dem Eingangsanschluß 100 gleich 5 V ist, was höher als der erste Referenzpegel ist, der MESFET 200 gesättigt ist und der MESFET 201 abgeschaltet ist, und wenn die Spannung an dem Eingangsanschluß 100 gleich 3 V oder weniger ist, was niedriger als der erste Referenzpegel ist, der MESFET 200 abgeschaltet ist und der MESFET 201 gesättigt ist.
Somit kann durch Wählen geeigneter Werte für die Konstantstromquelle 205 und die Widerstände 202 und 203 die Vorspannschaltung 104 das erste alternierende Ausgangssignal an dem Ausgangsknoten 224 erzeugen, wenn das erste alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist, und sie kann ein Signal auf einem konstanten Pegel von 3 V erzeugen, wenn das zweite alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist.
Figur 7 zeigt ein Beispiel der vorspannschaltung 106. Die Vorspannschaltung 106 von Figur 7 weist eine ähnliche Konfiguration auf wie die Vorspannschaltung 104 mit der Ausnahme der Struktur der Referenzspannungserzeugerschaltung. Die gleichen Bezugszeichen wie die in Figur 4 benutzten stellen die gleichen Komponenten oder Funktionen dar, und Bezugszeichen mit einem Buchstaben "a" stellen Komponenten oder Funktionen dar, die den in Figur 4 mit den gleichen Bezugszeichen ohne "a" entsprechen. Die Erläuterung dieser Komponenten wird nicht gegeben mit der Ausnahme der Referenzspannungserzeugerschaltung 208a. Die Referenzspannungserzeugerschaltung 208a enthält eine Reihenkombination von einem Widerstand 226, von Dioden 228, 230, 232, 234 und 236 und einem Widerstand 238, die in der genannten Reihenfolge zwischen der Spannungsversorgungsleitung 204 und dem Referenzpotentialknoten 206 verbunden sind, wobei der Widerstand 226 mit der Spannungsversorgungsleitung 204 verbunden ist und der Widerstand 238 mit dem Referenzpotentialknoten 206 verbunden ist. Die Verbindung zwischen den Dioden 234 und 236 ist mit dem Gate eines MESFET 201a verbunden. Wie bei der Spannungserzeugerschaltung 208 der vorspannschaltung 104 sind die Werte der Widerstände 226 und 238 so gewählt, daß sie eine Spannung von 1 V zwischen der Verbindung der Dioden 234 und 236 und dem Referenzpotentialknoten 206 vorsehen. Diese Spannung ist der zweite Referenzpegel. Die Drain des MESFET 201a ist mit einem Ausgabeknoten 240 verbunden, der wiederum mit dem Inverter 114 (Figur 3) verbunden ist.
Die Widerstandswerte der Widerstände 202a und 203a und der Stromwert der Konstantstromquelle 204a sind geeignet so gewählt, daß das zweite alternierende Ausgangssignal an dem Ausgangsknoten 240 entsteht, wenn das zweite alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist, und daß eine Konstantspannung von 5 V an dem Ausgangsknoten 240 entsteht, wenn das erste alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist.
Figur 10 zeigt ein Beispiel der Vorspannschaltung 108. Die Vorspannschaltung 108 ist ähnlich zu der Vbrspannschaltung 104 mit der Ausnahme der Konfiguration ihrer Referenzspannungserzeugerschaltung. Die gleichen Bezugszeichen wie jene, die in Figur 4 benutzt sind, stellen die gleichen Komponenten oder Funktionen dar, und Bezugszeichen mit einem Buchstaben "b" stellen entsprechende Komponenten oder Funktionen wie jene in Figur 4 dar, die die gleichen Bezugszeichen ohne "b" aufweisen, und eine Erläuterung wird von ihnen nicht gegeben mit Ausnahme der Referenzspannungserzeugerschaltung 208b. Die Referenzspannungserzeugerschaltung 208b enthält eine Reihenkombination eines Widerstandes 242, von Dioden 244, 246, 248 und 250 und eines Widerstandes 252, die in der angegebenen Reihenfolge zwischen der Spannungsversorgungsleitung 204 und dem Referenzpotentialknoten 206 verbunden sind, wobei der Widerstand 242 mit der Spannungsversorgungsleitung 204 verbunden ist und der Widerstand 252 mit dem Referenzpotentialknoten 206 verbunden ist. Die Verbindung der Dioden 246 und 248 ist mit dem Gate eines MESFET 221b verbunden. Die Werte der Widerstände 242 und 252 sind derart gewählt, daß die Spannung zwischen der Verbindung der Dioden 246 und 248 und dem Referenzpotentialknoten 206 gleich 2,5 V ist, was der dritte Referenzpegel ist. Die Drain des MESFET 201b ist mit einem Ausgangsknoten 254 verbunden, der wiederum mit dem Inverter 112 (Figur 3) verbunden ist.
Die Widerstandswerte der Widerstände 202b und 203b und der Stromwert der Konstantstromquelle 205b sind derart gewählt, daß eine Spannung von 5 V an dem Ausgangsknoten 254 entsteht, wenn das erste alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist, und eine Spannung von 0 V an dem Ausgangsknoten 254 entsteht, wenn das zweite alternierende Eingangssignal an den Eingangsanschluß 100 angelegt ist.
Wie aus den obigen Beschreibungen zu sehen ist, benötigt keine der Vorspannschaltungen 104, 106 und 108 einen AC-Masseanschluß.
Jeder der Inverter 112 und 114 weist eine Konfiguration ähnlich zu der in Figur 4 gezeigten Vorspannschaltung 104 mit der Ausnahme auf, daß ein dem Ausgangsknoten 224 entsprechender Ausgangsknoten mit der Drain eines MESFET entsprechend dem MESFET 200 verbunden ist, damit ein invertiertes Ausgangssignal vorgesehen wird. Eine Referenzspannungserzeugerschaltung entsprechend der Schaltung 208 ist zum Vorsehen einer Referenzspannung von 4 V angeordnet. Die Widerstandswerte der Widerstände, die den Widerständen 202 und 203 entsprechen, und der Stromwert der Konstantstromquelle, die der Konstantstromquelle 205 entspricht, sind derart gewählt, daß eine Spannung von 0 V an dem Ausgangsknoten auftritt, wenn eine Spannung von 5 V, die höher als die Referenzspannung ist, an den Eingangsanschluß dieses Inverters angelegt ist, und folglich sind die MESFETs entsprechend den MESFETs 200 und 201 gesättigt bzw. abgeschaltet, und daß eine Spannung von 5 V an dem Ausgangsknoten erscheint, wenn eine Spannung von 3 V, die kleiner als die Referenzspannung ist, an den Eingangsanschluß angelegt ist, so daß die MESFETs entsprechend den MESFETs 200 und 201 ausgeschaltet bzw. gesattigt sind.
Figur 15 zeigt ein Beispiel des ÷64/÷65-Frequenzteilers 118. Dieser Frequenzteiler enthält einen quaternären Johnson-Zähler 306, der D-Flip-Flops 300 und 302 und ein OR-Gatter 304 enthält. Der Q-Ausgangsanschluß des D-Flip-Flop 300 ist mit dem D-Eingangsanschluß des D-Flip-Flop 302 verbunden. Der -Ausgangsanschluß des D-Flip-Flop 302 ist mit dem D-Eingangsanschluß des Flip-Flop 300 durch das OR-Gatter 304 verbunden. Der Ausgang des NOR-Gatters 116 (Figur 3) ist mit den T-Eingangsanschlüssen der entsprechenden D-Flip-Flops 300 und 302 verbunden.
Der Frequenzteiler 118 enthält weiter einen asynchronen hexadezimalen Abwärtszähler 316, der vier T-Flip-Flops 308, 310, 312 und 314 aufweist. Die letzte Stufe des Johnson-Zählers 306, d.h. der Q-Ausgangsanschluß des D-Flip-Flop 302 ist mit der ersten Stufe des Abwärtszählers 316 verbunden, d.h. dem T-Eingangsanschluß des T-Flip-Flop 308. Der Q-Ausgangsanschluß des T-Flip- Flop 314 ist über einen Puffer 317 mit dem Ausgangsanschluß 122 der variablen Frequenzteilerschaltung verbunden.
Der Q-Ausgang des D-Flip-Flop 302 ist dürch ein OR-Gatter 318 mit dem D-Eingangsanschluß eines D-Flip-Flop 320 verbunden, dessen - Ausgang durch das OR-Gatter 304 mit dem D-Eingangsanschluß des D- Flip-Flop 300 verbunden ist. Die Q-Ausgangsanschlüsse der D-Flip- Flops 308 und 310 sind durch ein OR-Gatter 322 und das OR-Gatter 318 mit dem D-Eingangsanschluß des D-Flip-Flop 320 verbunden. Die Q-Ausgangsanschlüsse der T-Flip-Flops 312 und 314 sind ebenfalls durch ein OR-Gatter 324 und die OR-Gatter 322 und 318 mit dem D- Eingangsanschluß des D-Flip-Flop 320 verbunden. Das Anderungssignal für den Frequenzteilerfaktor von dem Steueranschluß 120 wird durch einen Puffer 326 und die OR-Gatter 324, 322 und 318 auf den D-Eingang des D-Flip-Flop 320 gegeben.
Der Signalzeitablauf für den Frequenzteiler 118, wenn er als Frequenzteiler zum Teilen durch 64 (÷64) tätig ist, ist in Figur 16 gezeigt. Da das Änderungssignal für den Frequenzteilerfaktor auf dem H-Pegel durch den Steueranschluß 120 zu dem D-Eingangsanschluß des D-Flip-Flop 320 gekoppelt wird, ist der -Ausgang des D-Flip-Flop 320 auf dem L-Pegel, wie in Figur 16(d) gezeigt ist, und daher beeinflußt er nicht die Tatigkeit des Johnson- Zählers 306. Es sei angenommen, daß anfänglich der Q-Ausgang des D-Flip-Flop 300 auf dem L-Pegel ist, wie in Figur 16(b) gezeigt ist, und daß die Q- und -Ausgänge des D-Flip-Flop 302 auf dem L- Pegel bzw. auf dem H-Pegel sind, wie in Figur 16(c) zu sehen ist. Dann fällt, wie aus Figuren 16(a) bis 16(c) zu sehen ist, der Q- Ausgang des D-Flip-Flop 302 des Johnson-Zählers 306 bei jedem vierten Ausgangspuls, der von dem NOR-Gatter 116 auftritt. Der Betrieb des Johnson-Zählers 306 ist bekannt und wird nicht weiter erläutert.
Als Reaktion auf die fallende Kante des Q-Ausganges des D-Flip- Flop 302 zählt der hexadezimale Abwärtszähler 316 herunter, wie in den Figuren 16(e) bis 16(h) gezeigt ist. Da das Herabzählen bekannt ist, wird eine detaillierte Erläuterung nicht gegeben. Wenn somit das NOR-Gatter 116 den vierundsechzigsten Ausgangspuls vorsieht, geht der Q-Ausgang des T-Flip-Flop 314 auf den L-Pegel. Somit wird das Ausgangssignal von dem NOR-Gatter 116 durch 64 frequenzgeteilt.
Figur 17 zeigt den Signalzeitablauf, wenn der Frequenzteiler 118 als Frequenzteiler zum Teilen durch 65 tätig ist. In diesem Fall ist das Änderungssignal für den Frequenzteilerfaktor, das an den Steueranschluß 120 angelegt ist, auf dem L-Pegel. Es sei angenommen, daß der Q-Ausgang des D-Flip-Flop 300 auf dem L-Pegel ist, wie in Figur 17(b) gezeigt ist, daß der Q-Ausgang des D- Flip-Flop 302 auf dem L-Pegel ist, wie in Figur 17(c) gezeigt ist, daß der Q-Ausgang des D-Flip-Flop 302 auf dem H-Pegel ist, wie in Figür 17(d) gezeigt ist, daß der Q-Ausgang des D-Flip-Flop 320 auf dem H-Pegel ist, wie in Figur 17(e) gezeigt ist, daß der -Ausgang des D-Flip-Flop 320 auf dem L-Pegel ist, wie in Figur 17(f) gezeigt ist und daß die Q-Ausgänge der entsprechenden T- Flip-Flops 308, 310, 312 und 314 auf dem L-Pegel sind, wie in Figuren 17(g) bis 17(j) gezeigt ist.
Wenn unter diesen Bedingungen der erste Ausgangspuls von dem NOR- Gatter 116 erzeugt wird, wie in Figur 17(a) gezeigt ist, geht der Q-Ausgang des D-Flip-Flop 300 auf den H-Pegel, da der -Ausgang des D-Flip-Flop 302 auf dem H-Pegel ist. Andererseits bleiben der Q- und -Ausgang des D-Flip-Flop 302 niedrig bzw. hoch, da der Q- Ausgang des D-Flip-Flop 300 unmittelbar vor dem Auftreten des ersten Ausgangspulses von dem NOR-Gatter 116 auf dem L-Pegel ist. Ebenfalls ändern sich der Q- und -Ausgang des D-Flip-Flop 320 entsprechend auf den L-Pegel und den H-Pegel, da der Q-Ausgang des D-Flip-Flop 302 unmittelbar vor dem Auftreten des ersten Ausgangspulses von dem NOR-Gatter 116 auf dem L-Pegel ist.
Nach dem Auftreten des zweiten Ausgangspulses von dem NOR-Gatter 116 bleibt der Q-Ausgang des D-Flip-Flop 300 auf dem H-Pegel, da die -Ausgänge der beiden D-Flip-Flops 302 und 320 unmittelbar vor dem Auftreten des zweiten Ausgangspulses von dem NOR-Gatter 116 auf dem H-Pegel sind. Der Q- und -Ausgang des Flip-Flop 302 ändert sich auf den H-Pegel bzw. den L-Pegel, da der Q-Ausgang des Flip-Flop 300 unmittelbar vor dem zweiten Ausgangspuls von dem NOR-Gatter 116 auf dem H-Pegel ist. Weiterhin ändern sich der Q- und der -Ausgang des Flip-Flop 320 zu dem L-Pegel bzw. dem H- Pegel, da der Q-Ausgang des D-Flip-Flop 302 unmittelbar vor dem Auftreten des zweiten Ausgangspulses von dem NOR-Gatter 116 auf dem L-Pegel ist.
Nach dem Auftreten des dritten Ausgangspulses von dem NOR-Gatter 116 bleibt der Q-Ausgang des D-Flip-Flop 300 auf dem H-Pegel, da der -Ausgang des D-Flip-Flop 320 unmittelbar vor dem Auftreten des dritten Ausgangspulses auf dem H-Pegel ist. Da der Q-Ausgang des Flip-Flop 300 unmittelbar vor dem Auftreten des dritten Ausgangspulses auf dem H-Pegel ist, bleiben der Q- und -Ausgang des Flip-Flop 302 auf dem H-Pegel bzw. dem L-Pegel. Da weiter der Q- Ausgang des Flip-Flop 302 unmittelbar vor dem Auftreten des dritten Ausgangspulses von dem NOR-Gatter 116 auf dem H-Pegel ist, ändern sich der Q- und -Ausgang des Flip-Flop 302 auf den H-Pegel bzw. den L-Pegel.
Wenn das NOR-Gatter 116 den vierten Ausgangspuls erzeugt, ändert sich der Q-Ausgang des Flip-Flop 300 auf den L-Pegel, da der - Ausgang des Flip-Flop 302 und 320 beide auf dem L-Pegel sind. Der Q- und -Ausgang des Flip-Flop 302 bleiben auf dem H-Pegel bzw. dem L-Pegel, da der Q-Ausgang des Flip-Flop 300 unmittelbar vor dem Auftreten des vierten Ausgangspulses auf dem H-Pegel ist. Unmittelbar bevor der vierte Ausgangspuls von dem NOR-Gatter 116 vorgesehen wird, ist der Q-Ausgang des Flip-Flop 302 auf dem H- Pegel, und wenn folglich der vierte Ausgangspuls auftritt, bleiben der Q- und -Ausgang des D-Flip-Flop 320 auf dem H-Pegel bzw. dem L-Pegel.
Wenn der fünfte Ausgangspuls von dem NOR-Gatter 116 vorgesehen wird, bleibt der Q-Ausgang des Flip-Flop 300 auf dem L-Pegel, da der -Ausgang des Flip-Flop 302 und 320 beide auf dem L-Pegel sind. Auf der anderen Seite ändern sich der Q- und -Ausgang des Flip-Flop 302 auf dem L-Pegel bzw. H-Pegel, da der Q-Ausgang des Flip-Flop 300 unmittelbar vor dem Auftreten des fünften Ausgangspulses auf dem L-Pegel ist. In anderen Worten, der Q-Ausgang des D-Flip-Flop 302 fällt auf den L-Pegel, wenn das NOR-Gatter 116 den fünften Ausgangspuls vorsieht. Da weiterhin der Q-Ausgang des Flip-Flop 302 unmittelbar vor dem Auftreten des fünften Ausgangspulses auf dem H-Pegel ist, bleiben der Q- und -Ausgang des Flip-Flop 320 auf dem H-Pegel bzw. dem L-Pegel. Wegen des Fallens des Q-Ausganges des Flip-Flop 302 auf den L-Pegel ändert sich der Q-Ausgang des T-Flip-Flop 308 auf den H-Pegel, wie in Figur 17(g) gezeigt ist.
Der Q-Ausgang auf dem H-Pegel des T-Flip-Flop 308 wird durch die OR-Gatter 322 und 318 auf den D-Eingangsanschluß des D-Flip-Flop 320 gekoppelt. Folglich bleiben der Q- und -Ausgang des Flip- Flop 320 auf dem H-Pegel bzw. dem L-Pegel während eines Zeitintervalles, in dem der Q-Ausgang des T-Flip-Flop 308 auf dem H- Pegel ist, und sie beeinflussen nicht die Tätigkeit der D-Flip- Flops 300 und 302. Als Konsequenz sind die D-Flip-Flops 300 und 302 als bekannte quaternäre Johnson-Zähler 306 tätig. Somit fällt der Q-Ausgang des D-Flip-Flop 302 auf den L-Pegel, wenn der vierte Puls von dem fünften Puls, d.h der neunte Ausgangspuls durch das NOR-Gatter 116 vorgesehen wird. Als Reaktion auf das Fallen des Q-Ausganges des D-Flip-Flop 302 fällt der Q-Ausgang des T-Flip-Flop 308, wie in Figur 17(g) gezeigt ist, und der Q- Ausgang des T-Flip-Flop 310 steigt auf den H-Pegel, wie in Figur 17(h) gezeigt ist.
Der Q-Ausgang auf dem H-Pegel des T-Flip-Flop 310 wird durch die OR-Gatter 322 und 318 an den D-Eingangsanschluß des D-Flip-Flop 320 angelegt, wodurch der Q- und -Ausgang des Flip-Flop 320 in solch einem Zustand gehalten werden, der nicht die Tätigkeit des D-Flip-Flop 302 beeinflußt. Somit stellt das Ansteigen der Q- Ausgänge der T-Flip-Flops 308 und 310 sicher, daß die D-Flip- Flops 300 und 302 als ein Johnson-Zähler tätig sind. Danach wird die Tätigkeit der D-Flip-Flops 300 und 302 als Johnson-Zähler durch das Steigen der Q-Ausgänge der T-Flip-Flops 312 und 314 sichergestellt.
Somit senkt der D-Flip-Flop 302 seinen Ausgangspegel nur, wenn das NOR-Gatter 116 den fünften Ausgangspuls erzeugt, und danach senkt es seinen Ausgangspegel bei jedem vierten Ausgangspuls von dem NOR-Gatter 116. Der Q-Ausgang des D-Flip-Flop 302 wird durch den hexadezimalen Abwärtszähler 316 gezählt, und folglich fällt der Q-Ausgang des T-Flip-Flop 314 auf den L-Pegel nach dem Auftreten des vierundsechzigsten Ausgangspulses von dem NOR-Gatter 116. Das bedeutet, daß die Schaltung 118 den Ausgangspuls von dem NOR-Gatter 116 durch 65 in der Frequenz geteilt hat.
Die vorliegende Erfindung ist nicht auf die oben beschriebene Ausführungsform begrenzt, es können verschiedene Modifikationen überlegt werden. Zum Beispiel kann anstelle des NOR-Gatters 116 ein EXNOR-Gatter oder ein EXOR-Gatter benutzt werden. Ein D-Flip- Flop mit einer R-Funktion kann anstelle des D-Flip-Flop 111 mit einer 5-Funktion benutzt werden. In diesem Fall ist der Q-Ausgang des D-Flip-Flop 111 auf dem H-Pegel, und daher wird ein AND- Gatter anstelle des NOR-Gatters 116 benutzt und der Inverter 114 entfernt. Weiterhin ist bei der oben beschriebenen Ausführungsform der Ausgang der Vorspannschaltung 104 zu dem T-Eingangsanschluß des D-Flip-Flop 111 gekoppelt, und der Ausgang der Vorspannschaltung 106 ist an den Inverter 114 gekoppelt, diese Verbindung kann umgekehrt werden. Das heißt, der Ausgang der Vorspannschaltung 104 kann an den Inverter 114 angelegt werden, während der Ausgang der Vorspannschaltung 106 an den T-Eingangsanschluß des D-Flip-Flop 111 angelegt wird.

Claims

1. Frequenzteilerschaltung mit:

einem einzelnen Eingangsanschluß (100);

einem Beurteilungsmittel (104, 106, 108), das mit dem Eingangsanschluß (100) verbunden ist, das einen ersten, zweiten und dritten Ausgangsknoten aufweist, wobei das Beurteilungsmittel (104, 106, 108) so ausgelegt ist, daß es ein erstes alternierendes Ausgangssignal an dem ersten Ausgangsknoten erzeugt, ein erstes Gattersteuersignal an dem zweiten Ausgangsknoten erzeugt und ein Frequenzteilungssteuersignal auf einem ersten Logikpegel an dem dritten Ausgangsknoten erzeugt, wenn ein erstes alternierendes Signal, das um einen ersten Referenzpegel alterniert, an den einzelnen Eingangsanschluß (100) angelegt wird, und daß es ein zweites alternierendes Ausgangssignal an dem zweiten Ausgangsknoten erzeugt und das Frequenzteilungssteuersignal auf einem zweiten Logikpegel an dem dritten Ausgangsknoten erzeugt, wenn ein zweites alternierendes Eingangssignal, das um einen zweiten Referenzpegel, der sich von dem ersten Referenzpegel unterscheidet, alterniert, an dem einzelnen Eingangsanschluß (100) angelegt wird;

einem Frequenzteilermittel (111) zum Erzeugen eines frequenzgeteilten Signales durch Frequenzteilen des ersten alternierenden Ausgangssignales an dem ersten Ausgangsknoten durch einen vorbestimmten Faktor, wenn das Frequenzteilungssteuersignal auf dem ersten Logikpegel von dem dritten Ausgangsknoten davon angelegt wird, zum Erzeugen eines zweiten Gattersteuersignales, wenn das Frequenzteilungssteuersignal auf dem zweiten Logikpegel von dem dritten Ausgangsknoten davon angelegt wird; und

einem Gattermittel (116) zum Empfangen eines Ausgangssignales von dem Frequenzteilermittel (111) und eines Ausgangssignales von dem zweiten Ausgangsknoten des Beurteilungsmittels (104, 106, 108) zum Ermöglichen, daß das frequenzgeteilte Signal dahindurch geht, wenn das Ausgangssignal von dem Frequenzteilermittel (111) das frequenzgeteilte ist und das Ausgangssignal von dem zweiten Ausgangsknoten des Beurteilungsmittels (104, 106, 108) das erste Gattersteuersignal ist, und zum Ermöglichen, daß das zweite alternierende Ausgangssignal dahindurch geht, wenn das Ausgangssignal von dem Frequenzteilermittel (111) das zweite Gattersteuersignal ist und das Ausgangssignal von dem zweiten Ausgangsknoten des Beurteilungsmittels (104, 106, 108) das zweite alternierende Ausgangssignal ist.

2. Frequenzteilerschaltung nach Anspruch 1, weiter mit: einem Steueranschluß (120), an das Schaltsignale des Frequenzteilerfaktors auf einem ersten und zweiten Logikpegel selektiv angelegt werden; und

einem Frequenzteilermittel (118) mit einem variablen Frequenzteilerfaktor, an das das Ausgangssignal von dem Gattermittel (116) und ein Schaltsignal des Frequenzteilerfaktors von dem Steueranschluß (120) angelegt werden, wobei das Frequenzteilermittel (118) mit einem variablen Frequenzteilerfaktor das Ausgangssignal von dem Gattermittel (116) durch einen ersten Frequenzteilerfaktor frequenzteilt, wenn das Schaltsignal des Frequenzteilerfaktors auf dem ersten Logikpegel daran angelegt wird, und das Ausgangssignal von dem Gattermittel (116) durch einen zweiten Frequenzteilerfaktor frequenzteilt, wenn das Schaltsignal des Frequenzteilerfaktors auf dem zweiten Logikpegel daran angelegt wird.

3. Frequenzteilerschaltung nach einem der vorhergehenden Ansprüche,

bei dem das Beurteilungsmittel (104, 106, 108) aufweist:

ein erstes Mittel (104) zum Erzeugen des ersten alternierenden Ausgangssignales an dem ersten Ausgangsknoten, wenn das erste alternierende Eingangssignal an den Eingangsanschluß (100) angelegt ist, und zum Erzeugen eines Signales auf einem konstanten Logikpegel an dem ersten Ausgangsknoten, wenn das zweite alternierende Eingangssignal an den Eingangsanschluß (100) angelegt ist;

ein zweites Mittel (106) zum Erzeugen des ersten Gattersteuersignales an dem zweiten Ausgangsknoten, wenn das erste alternierende Eingangssignal an den Eingangsanschluß (100) angelegt ist, und zum Erzeugen des zweiten alternierenden Ausgangssignales an dem zweiten Ausgangsknoten, wenn das zweite älternierende Eingangssignal an den Eingangsanschluß (100) angelegt ist; und ein drittes Mittel (108) zum Erzeugen des Frequenzteilungssteuersignales auf dem ersten Logikpegel an dem dritten Ausgangsknoten, wenn das erste alternierende Eingangssignal an den Eingangsanschluß (100) angelegt ist, und zum Erzeugen des Frequenzteilungssteuersignales auf dem zweiten Logikpegel an dem dritten Ausgangsknoten, wenn das zweite alternierende Eingangssignal an den Eingangsanschluß (100) angelegt ist.

4. Frequenzteilerschaltung nach einem der vorhergehenden Ansprüche, bei dem jedes des ersten (104), des zweiten (106) und des dritten (108) Mittels des Beurteilungsmittels (104, 106, 108) ein Differentialverstärkermittel mit einem ersten (100) und einem zweiten (208, 208a, 208b) Eingang und einem Ausgang (224, 240, 254) aufweist;

wobei der erste Eingang des Differentialverstärkermitteis des ersten, zweiten und dritten Mittels mit dem Eingangsanschluß (100) der Frequenzteilerschaltung verbunden ist;

der zweite Eingang (208) des Differentialverstärkermittels des ersten Mittels (104) mit seinem zugehörigen Referenzsignalerzeugermittel verbunden ist, das den ersten Referenzpegel vorsieht, und der Ausgang mit dem ersten Ausgangsknoten (224) verbunden ist;

der zweite Eingang (208a) des Differentialverstärkermittels des zweiten Mittels (106) mit seinem zugehörigen Referenzsignalerzeugermittel verknüpft ist, das den zweiten Referenzpegel vorsieht, und sein Ausgang mit dem zweiten Ausgangsknoten (240) verbunden ist; und

der zweite Eingang (208b) des Differentialverstärkermittels des dritten Mittels (108) mit seinem zugehörigen Referenzsignalerzeugermittel verbunden ist, das einen dritten Referenzpegel vorsieht, der zwischen dem ersten und zweiten Referenzpegel angeordnet ist, und sein Ausgang mit dem dritten Ausgangsknoten (254) verbunden ist.

5. Frequenzteilerschaltung nach einem der vorhergehenden Ansprüche, bei dem die Schaltung in einer integrierten Schaltungsform konstruiert ist.