DE69107354T2 - Logikschaltung einer identitätskodenverarbeitenden SCSI-Busschnittstelle. - Google Patents

Logikschaltung einer identitätskodenverarbeitenden SCSI-Busschnittstelle.

Info

Publication number
DE69107354T2
DE69107354T2 DE69107354T DE69107354T DE69107354T2 DE 69107354 T2 DE69107354 T2 DE 69107354T2 DE 69107354 T DE69107354 T DE 69107354T DE 69107354 T DE69107354 T DE 69107354T DE 69107354 T2 DE69107354 T2 DE 69107354T2
Authority
DE
Germany
Prior art keywords
signal
self
priority
output
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69107354T
Other languages
English (en)
Other versions
DE69107354D1 (de
Inventor
Jae Boo Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
Gold Star Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gold Star Co Ltd filed Critical Gold Star Co Ltd
Publication of DE69107354D1 publication Critical patent/DE69107354D1/de
Application granted granted Critical
Publication of DE69107354T2 publication Critical patent/DE69107354T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Description

  • Die vorliegende Erfindung betrifft allgemein eine Logikschaltung für die Schnittstelle eines kleinen Computersystems (SCSI), genauer gesagt eine Identifikations (ID)-Verarbeitungs-SCSI-Busschnittstellenlogikschaltung zur Durchführung einer Idenfikationsverarbeitung (Prozeßerkennung) und einer Fehlerdetektion in bezug auf IDs durch Vergleich der ID mit höchster Prioritat mit einer anderen ID auf einem Bus zwischen einem Wirt-Computer und Zielvorrichtungen.
  • Normalerweise findet eine SCSI-Schnittstelle ftir eine periphere LSI eines Mikrocomputers zur Zusammenwirkung mit einer SCSI-Steuereinheit Verwendung, um auf einem Bus zwischen einem Wirt-Computer und Zielvorrichtungen oder Hilfsspeichern, wie beispielsweise einer flexiblen Magnetplatte, einer Hartplatte, einer optischen Platte etc., Prozesse in bezug auf einen direkten Speicherzugriff (DMA) oder einen Eingangs/Ausgangs-Zugriff über ein Programm oder eine Unterbrechung für eine CPU, eine Steuerung der Übertragungsverarbeitung von Daten, die auf den Bus übertragen werden, u. ä. durchzuführen.
  • Figur 1 zeigt ein Blockdiagramm eines herkömmlich ausgebildeten SCSI-Schnittstellenchips (IC) des vorstehend erwähnten Typs. Dieser herkömmliche SCSI-Schnittstellenchip ist eine IC, Modell NCR 5380, die von der Firma NCR Co. Ltd. vertrieben wird. Die SCSI- IC ist zwischen die CPU- Schnittstelle eines Wirt-Computers (HCI) und einen SCSI-Bus geschaltet, der auch an Zielvorrichtungen (nicht gezeigt) angeschlossen ist. Die SCSI-IC umfasst Register zum zeitweisen Speichern einer Vielzahl von Informationen, eine DMA-Steuerlogik, eine Paritätsüberprüfungslogik, eine Busphasenvergleichslogik, eine ID-Vergleichslogik etc.. Die von diesen Steuereinheiten durchgeführten Aufgaben sind aus der Veröffentlichung CT Magazin für Computertechnik, Heft 11, 1989, Seiten 136-144, B. Reimann et al : "Peripherie denkt mit, SCSI-ein bidirektionales Bussystem" bekannt.
  • Eine SCSI-Busschnittstelle, die hiernach als SDI bezeichnet wird, ist zwischen die SCSI-IC und die Zielvorrichtungen geschaltet und ist eine IC, die üblicherweise an die Benutzung, Funktionsoptionen und etc. des Mikrocomputers angepasst ist. Bei der vorstehend erwähnten SBI handelt es sich um eine IC, beispielsweise das von der Firma FUJITSU, Co., Ltd. erhältliche Modell MB 89352 oder das von der Firma NEC Co., Ltd. erhältliche Modell UPD 9309 BF.
  • Ziel der vorliegenden Erfindung ist es, eine ID-Verarbeitungs-SCSI- Busschnittstellenlogikschaltung zur Durchführung einer Identifikationsverarbeitung und einer Fehlerdetektion in bezug auf IDs für u. a. Hilfsspeicher, wie beispielsweise flexible Magnetplatten, Hartplatten, optische Platten etc., zu schaffen und eine SCSI- Steuereinheits-IC in Verbindung mit einer vorhandenen SCSI-Steuerlogik und einer vorhandenen DMA-Logik rasch zur Verfügung zu stellen.
  • Ein weiteres Ziel der vorliegenden Erfindung besteht in der Schaffung einer ID-Verarbeitungs-SCSI-Busschnittstellenlogikschaltung zur Durchführung einer Identifikationsverarbeitung und einer Fehlerdetektion in bezug auf IDs zum willkürlichen Vergleichen der ID- Daten mit der höchsten Priorität auf einem SBI-Bus mit anderen ID-Daten auf einem Bus zwischen einem Wirt-Computer und Zielvorrichtungen.
  • Erfindungsgemaß werden diese Ziele durch eine ID-Verarbeitungs-SCSI- Busschnittstellenlogikschaltung mit den Merkmalen des Patentanspruchs erreicht.
  • Die vorstehend wiedergegebenen und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung gehen deutlich aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen hervor. Es zeigen:
  • Figur 1 ein Blockdiagramm eines herkömmlich ausgebildeten SCSI- Schnittstellenchips; und
  • Figur 2 ein Blockdiagramm einer ID- Verarbeitungs-SCSI-Busschnittstellenlogikschaltung der vorliegenden Erfindung.
  • Figur 2 zeigt ein Blockdiagramm einer ID-Verarbeitungs-SCSI- Busschnittstellenlogikschaltung der vorliegenden Erfindung. Wie man der Figur entnehmen kann, umfasst die dargestellte ID-Verarbeitungs-SCSI- Busschnittstellenlogikschaltung eine 3x8 Self-ID-Dekodiereinrichtung 11 zum Dekodieren eines 3 Bit-Self-ID-Eingangssignales IDi zur Ausgabe von 8 Bit- Daten, eine 8x3 Prioritätskodiereinrichtung 19 zum Kodieren von Prioritätsdaten von 8 Bit-Daten auf einem SBI-Datenbus zur Ausgabe von 3 Bit-Daten, einen Multiplexer 12 zum Muliplexen der 3 Bit-Ausgangsdaten von der 8x3 Prioritätskodiereinrichtung 19 und eines 3 Bit-Ziel-ID- Eingangssignales TIDi, eine Ziel-ID-Dekodiereinrichtung 13 zum Dekodieren des Ausgangssignales vom Multiplexer 12 zur Ausgabe von 8 Bit-Daten, ein NOR-Gatter 14 zur Durchführung einer NOR-Verknüpfung der 8 Bit- Ausgangsdaten und der 3x8 Self-ID-Dekodiereinrichtung 11 und der 8 Bit- Ausgangsdaten von der Ziel-ID-Dekodiereinrichtung 13 für jedes Bit, einen Treiber 17 zum willkürlichen Festsetzen der ausgewählten Self-ID und ID, d. h. des Ausgangssignales vom NOR-Gatter 14 zum SBI-Datenbus, einen IDOK- Komparator 16 zum Vergleichen des Ausgangssignales vom NOR-Gatter 14 mit Daten auf dem SBI-Datenbus, um ein Signal-IDOK abzugeben, einen ID-Win- Komparator 18 zum Vergleichen des 3 Bit-Self-ID-Eingangssignales IDi mit den 3 Bit-Ausgangsdaten von der 8x3 Prioritätskodiereinrichtung 19 zur Ausgabe eines ID-Win-Signales IDw und eine Verriegelung IE 15 zur Verriegelung der 3 Bit Ausgangsdaten von der 8x3 Prioritätskodiereinrichtung 19 in Abhängigkeit von einem ID-Verriegelungstakt HIDc von einem Wirt-Computer, um ein Ziel-ID-Wählsignal TiDs abzugeben.
  • Es wird nunmehr die Funktionsweise der erfindungsgemäßen ID- Verarbeitungs-SCSI-Busschnittstellenlogikschaltung mit der vorstehend erwähnten Konstruktion im einzelnen erläutert.
  • Der Prozeß in bezug auf die ID im SCSI-Schnittstellensystem enthält eine Operation zur willkürlichen Festsetzung, eine Selektionsoperation und eine Reselektionsoperation sowie eine von der Selektion und Reselektion abhängige Operation.
  • Bei dem auf die ID im SCSI-Schnittstellensystem bezogenen Vorgang zur willkürlichen Festsetzung führt die ID-Verarbeitungs-SCSI- Busschnittstellenlogikschaltung der vorliegenden Erfindung die nachfolgende Operation durch.
  • Nach Empfang des 3 Bit-Self-ID-Eingangssignales IDi dekodiert die Self-ID- Dekodiereinrichtung 11 das 3 Bit-Self-ID-Eingangssignal IDi und gibt 8 Bit- Daten ab. Dann werden diese 8 Bit-Ausgangsdaten von der Self-ID- Dekodiereinrichtung 11 auf dem SBI-Datenbus über das NOR-Gatter 14 und den Offenkollektor-Treiber 17, der durch ein Steuersignal C3 aktiviert worden ist, weitergegeben. Zu diesem Zeitpunkt legt die SCSI-Steuereinheit ein Steuersignal C2 an, das die Ziel-ID-Dekodiereinrichtung 13 deaktiviert, so daß auf diese Weise die Ziel-ID-Dekodiereinrichtung 13 in ihrem deaktivierten Zustand gehalten wird.
  • Nach dem Empfang der 8 Bit-ID mit der höchsten Priorität auf dem SBI- Datenbus kodiert die Prioritätskodiereinrichtung 19 die 8 Bit-ID mit der höchsten Priorität und gibt 3 Bit Daten ab. Dann werden diese 3 Bit- Ausgangsdaten von der Prioritätskodiereinrichtung 19 zusammen mit dem 3 Bit- Self-ID-Einganssignal IDi an den ID-Win-Komparator 18 gelegt. Nach dem Empfang der 3 Bit-Ausgangsdaten von der Prioritätskodiereinrichtung 19 und des 3 Bit-Self ID-Eingangssignales IDi vergleicht der ID-Win-Komparator 18 diese Daten miteinander. Wenn die 3 Bit-Ausgangsdaten von der Prioritätskodiereinrichtung 19 und das 3 Bit-Self-ID-Eingangssignal IDi übereinstimmen, gibt der ID-Win-Komparator 18 das ID-Win- Signal IDw ab, und die ID-Verarbeitungs-SCSI-Busschnittstellenlogikschaltung erkennt, daß die Self-ID die ID mit der höchsten Priorität ist und führt somit den Festsetzungsvorgang in bezug auf die ID durch.
  • Bei der Selektions- und Reselektionsoperation wird das 3 Bit-Ziel-ID- Eingangssignal TIDi vom Multiplexer 12 in Abhängigkeit von einem Steuersignal Cl ausgewählt und abgegeben. Da die Ziel-ID- Dekodiereinrichtung 13 durch das Steuersignal C2 aktiviert worden ist, dekodiert sie das Ausgangssignal vom Multiplexer 12 und gibt 8 Bit-Daten ab.
  • Danach führt das NOR-Gatter 14 eine NOR-Verknüpfung der 8 Bit-Ausgangsdaten von der Self-ID-Dekodiereinrichtung 11 und der 8 Bit-Ausgangsdaten von der Ziel-ID-Dekodiereinrichtung 13 für jedes Bit durch. Dieses NOR-verknüpfte Ausgangssignal vom NOR-Gatter 14 wird über den Treiber 17 in Abhängigkeit vom Steuersignal C3 an den SBI-Datenbus abgegeben. Folglich werden die auszuwählende Self-ID und ID an den SBI-Datenbus abgegeben.
  • Bei der von der Selektion und Reselektion abhängigen Operation werden die 3 Bit-Daten der 8 Bit-Daten auf dem SBI-Datenbus, die die Prioritätskodiereinrichtung 19 passiert haben, über den Multiplexer 12 in die Ziel-ID-Dekodiereinrichtung 13 eingegeben. Die Prioritätskodiereinrichtung 19 kontrolliert die höhere und niedrigere Priorität der Daten in Abhängigkeit davon, ob das System Ziel oder Wirt ist, und zwar in Abhängigkeit von einem Steuersignal C4. Somit werden die 8 Bit-Ausgangsdaten von der Ziel-ID-Dekodiereinrichtung 13 mit den 8 Bit- Ausgangsdaten von der Self-ID-Dekodiereinrichtung 11 durch das NOR-Gatter 14 NOR-verknüpft. Mit anderen Worten, die Priorität aufweisende Self-ID und ID werden summiert. Dann vergleicht der IDOK-Komparator 16 das NOR- verknüpfte Ausgangssignal vom NOR-Gatter 14 mit den Daten auf dem SBI-Datenbus. Wenn das NOR-verknüpfte Ausgangssignal vom NOR-Gatter 14 und die Daten auf dem SBI-Datenbus übereinstimmen, gibt der IDOK-Komparator 16 das Signal IDOK ab. Zu diesem Zeitpunkt befindet sich der Treiber 17 in seinem deaktivierten Zustand.
  • Wenn andererseits der vom IDOK-Komparator 16 verglichene Datenwert in den ID-Daten auf dem SBI-Datenbus vorhanden ist, liegen nur zwei IDs vor, die die Self-ID umfassen, so daß auf diese Weise ein ID-Fehler überprüft werden kann. Zu diesem Zeitpunkt können die ID-Daten erkannt werden, die von einem anderen System abgerufen worden sind.
  • Auch die Wirt-ID kann über den Wirt-ID-Verriegelungstakt HIDc festgestellt werden.
  • Es wird nunmehr die Funktionsweise der ID-Verarbeitungs-SCSI- Busschnittstellenlogikschaltung der vorliegenden Erfindung in Ansprache auf die Selektionsoperation in Einzelheiten erläutert.
  • Es wird angenommen, daß die von der Zielvorrichtung im normalen Wählansprechbetrieb abgegebenen ID-Daten, wenn 2 Bit der Ziel-ID-Bd und der Self-ID-AID alle einer logischen 0 entsprechen und alle normal sind, durch das nachfolgende Bit-Format (1) repräsentiert werden:
  • Diese IDs werden alle vom A-Teil aufgenommen, dann durch die Prioritätskodiereinrichtung 19 geleitet, so daß daher Bits von nur 0 0 1 B, die der ID des B-Teiles entsprechen, erzeugt werden. Diese Bits passieren den Multiplexer 12 und die Ziel-ID-Dekodiereinrichtung 13, so daß daher Bits des nachfolgenden Formates (2) erzeugt werden:
  • 0 0 0 0 0 0 1 0 B-----(2)
  • Wenn die Self-ID-Dekodiereinrichtung 11 Bits 1 1 0 B dekodiert, werden Bits mit dem nachfolgenden Format (3) erzeugt
  • 0 1 0 0 0 0 0 0 B-----(3)
  • Wenn diese Bits der zwei Formate über das NOR-Gatter 14 NOR-verknüpft werden, werden Bits mit dem nachfolgendend Format (4) erzeugt:
  • (2) + (3) T 1 0 1 1 1 1 0 1 B-----(4)
  • Dann vergleicht der IDOK-Komparator 16 die Bits mit dem Format (1) mit den Bits des Formates (4). Wenn die Bits übereinstimmen, gibt der IDOK- Komparator 16 das Signal IDOK ab. Daher können die ID-Daten ohne jeglichen Fehler, der selbst vom System gewählt wurde, festgestellt werden.
  • Wenn zu diesem Zeitpunkt ein der Self-ID-AID entsprechendes Bit im B-Teil nicht einer logischen 0 entspricht oder zwei oder mehr IDs in Folge von diversen Fehlern einer logischen 0 entsprechen, stimmen die Bit-Formate (4) und (1) nicht überein, so daß das Signal IDOK nicht vom IDOK- Komparator 16 erzeugt wird.
  • Auch wenn die 3 Bit-Ausgangsdaten von der Prioritätskodiereinrichtung 19 von der Verriegelung IE 15 verriegelt worden sind, wenn das Signal IDOK vom IDOK-Komparator 16 erzeugt wurde, kann die ID der sich selbst wählenden Zielvorrichtung erkannt werden.
  • Wie vorstehend beschrieben, wird somit erfindungsgemäß eine ID- Verarbeitungs-SCSI-Busschnittstellenlogikschaltung geschaffen, die dadurch neuartig und einfach ausgebildet ist, daß die SBI des SCSI-Systems, die den Wirt-Computer mit Zielvorrichtungen oder Hilfsspeichern, beispielsweise flexiblen Magnetplatten, Hartplatten, optischen Platten etc., verbindet, sämtliche Verarbeitungen in bezug auf IDs sowie eine ID-Fehlerdetektion durchführt. Daher kann die erfindungsgemäße ID-Verarbeitungs-SCSI- Busschnittstellenlogikschaltung in Verbindung mit einer SCSI-Steuerlogik und einer vorhandenen DMA-Logik sehr rasch eine SCSI-Steuerung durchführen.
  • Für Offenbarungszwecke wurden bevorzugte Ausführungsformen der Erfindung erläutert. Es versteht sich jedoch für den Fachmann, daß diverse Modifikationen, Ergänzungen und Substitutionen möglich sind.

Claims (1)

  1. Identfikations (ID)-Verarbeitungslogikschaltung für SCSI- Controller, gekennzeichet durch
    Self-ID-Dekodiereinrichtungen (11) zum Dekodieren eines Self-ID-Eingangssignales (IDi);
    Prioritätskodiereinrichtungen (19) zum Kodieren der ID mit der höchsten Priorität auf einem Datenbus während einer willkürlichen Festlegung (arbitration) und zum Kodieren der ID mit der höchsten bzw. niedrigsten Priorität auf einem Datenbus während Operationen in Antwort auf eine Selektion und eine Reselektion in Abhängigkeit davon, ob die Schaltung zu einem Ziel oder einem Wirt gehört;
    ID-Win-Vergleichseinrichtungen (18) zum Vergleichen des Self-ID- Eingangssignales mit einem Ausgangssignal von den Prioritätskodiereinrichtungen (19), um ein ID-Win-Signal (IDw) zu erzeugen; Multiplexeinrichtungen (12) zum Multiplexen des Ausgangssignales von den Prioritätskodiereinrichtungen (19) und eines Ziel-ID-Eingangssignales (TIDi);
    Ziel-ID-Dekodiereinrichtungen (13) zum Dekodieren eines Ausgangssignales von den Multiplexeinrichtungen (12);
    NOR-Gatter-Einrichtungen (14) zum NOR-Verknüpfen von Ausgangssignalen von den Self-ID-Dekodiereinrichtungen (11) und von den Ziel-ID- Dekodiereinrichtungen (13) für jedes Bit;
    Treibereinrichtungen (17) zum willkürlichen Festsetzen eines Ausgangssignales von den NOR-Gatter-Einrichtungen (14) auf den SBI- Datenbus;
    IDOK-Vergleichseinrichtungen (16) zum Überprüfen von ID-Fehlern auf dem Datenbus durch Vergleichen des Ausgangssignales von den NOR-Gatter- Einrichtungen (14) mit der ID auf dem SBI-Datenbus, um ein vorgegebenes Signal (IDOK) zu erzeugen; und
    Verriegelungseinrichtungen (15) zum Verriegeln des Ausgangssignales von den Prioritätskodiereinrichtungen (19) in Abhängigkeit von einem ID- Verriegelungstakt von einem Wirt-Computer, um ein Ziel-ID-Wählsignal (TIDs) abzugeben.
DE69107354T 1990-06-30 1991-06-29 Logikschaltung einer identitätskodenverarbeitenden SCSI-Busschnittstelle. Expired - Fee Related DE69107354T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009799A KR920001351A (ko) 1990-06-30 1990-06-30 Id 처리전용 scsi 버스 인터페이스 로직

Publications (2)

Publication Number Publication Date
DE69107354D1 DE69107354D1 (de) 1995-03-23
DE69107354T2 true DE69107354T2 (de) 1995-06-14

Family

ID=19300667

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69107354T Expired - Fee Related DE69107354T2 (de) 1990-06-30 1991-06-29 Logikschaltung einer identitätskodenverarbeitenden SCSI-Busschnittstelle.

Country Status (4)

Country Link
US (1) US5247622A (de)
EP (1) EP0464729B1 (de)
KR (1) KR920001351A (de)
DE (1) DE69107354T2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05265947A (ja) * 1992-02-19 1993-10-15 Nec Corp Scsiコントローラ
US5611056A (en) * 1994-08-31 1997-03-11 Unisys Corporation Method for controlling the expansion of connections to a SCSI bus
DE69426625T2 (de) * 1994-09-28 2001-09-06 St Microelectronics Srl Steuerungseinheit für Unterbrechungskanäle in einem Mikrokontroller
US5548788A (en) * 1994-10-27 1996-08-20 Emc Corporation Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory
US5613076A (en) * 1994-11-30 1997-03-18 Unisys Corporation System and method for providing uniform access to a SCSI bus by altering the arbitration phase associated with the SCSI bus
EP0717362A1 (de) * 1994-12-13 1996-06-19 BULL HN INFORMATION SYSTEMS ITALIA S.p.A. Ein Zugriffsarbiter vor einen MCA-Kanal für mehrere Steuerungseinheiten mit zentralisierter Arbitrierung-Prozessorschnittstelle, insbesondere (LAN und SCSI) Steuerungseinheiten
US7343430B2 (en) * 2004-04-29 2008-03-11 Hitachi Global Storage Technologies Netherlands B.V. Methods and apparatus for improving data integrity for small computer system interface (SCSI) devices
US10146608B2 (en) 2015-04-06 2018-12-04 Rambus Inc. Memory module register access

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237534A (en) * 1978-11-13 1980-12-02 Motorola, Inc. Bus arbiter
FR2490434B1 (fr) * 1980-09-12 1988-03-18 Quinquis Jean Paul Dispositif de resolution des conflits d'acces et d'allocation d'une liaison de type bus interconnectant un ensemble de processeurs non hierarchises
US4402040A (en) * 1980-09-24 1983-08-30 Raytheon Company Distributed bus arbitration method and apparatus
US4814974A (en) * 1982-07-02 1989-03-21 American Telephone And Telegraph Company, At&T Bell Laboratories Programmable memory-based arbitration system for implementing fixed and flexible priority arrangements
EP0120172B1 (de) * 1983-03-29 1988-02-03 International Business Machines Corporation Businterfacevorrichtung für ein Datenverarbeitungssystem
US5083261A (en) * 1983-11-03 1992-01-21 Motorola, Inc. Dynamically alterable interrupt priority circuit
US4941086A (en) * 1984-02-02 1990-07-10 International Business Machines Corporation Program controlled bus arbitration for a distributed array processing system
US4975829A (en) * 1986-09-22 1990-12-04 At&T Bell Laboratories Communication interface protocol
US5072420A (en) * 1989-03-16 1991-12-10 Western Digital Corporation FIFO control architecture and method for buffer memory access arbitration
JPH03137757A (ja) * 1989-10-24 1991-06-12 Mitsubishi Electric Corp 優先順位制御方式
US5081578A (en) * 1989-11-03 1992-01-14 Ncr Corporation Arbitration apparatus for a parallel bus

Also Published As

Publication number Publication date
DE69107354D1 (de) 1995-03-23
EP0464729A2 (de) 1992-01-08
EP0464729A3 (en) 1992-08-19
KR920001351A (ko) 1992-01-30
EP0464729B1 (de) 1995-02-15
US5247622A (en) 1993-09-21

Similar Documents

Publication Publication Date Title
US4405952A (en) Apparatus for detecting faulty sectors and for allocating replacement sectors in a magnetic disc memory
DE4114410C2 (de)
DE3687724T2 (de) Digitalprozessorsteuerung.
DE3789418T2 (de) Ausfallerkennung von Fehlerprüfungs- und -korrekturschaltung.
DE69116463T2 (de) Verfahren und Mittel zur Erzeugung von Indexpulsen in einem Datenspeicherungssystem
DE3783370T2 (de) Schaltung zur blockierungsverhinderung von hochprioritaetsanforderungen an eine systemsteuerung.
DE69107354T2 (de) Logikschaltung einer identitätskodenverarbeitenden SCSI-Busschnittstelle.
DE2703394A1 (de) Datenverarbeitungssystem
EP0182044A2 (de) Einleitungsapparat für eine Datenverarbeitungsanlage mit mehreren Ein- und Ausgängen und ein mit einer gemeinsamen Sammelleitung verbundenes Speichersteuergerät
DE2524046A1 (de) Elektronische datenverarbeitungsanlage
DE2833265A1 (de) Bidirektionale schnittstellenschaltung mit nur-lese-speicher, decoder und multiplexer
DE102019123510A1 (de) Nichtflüchtige Speichervorrichtung und Speichersystem, das die nichtflüchtige Speichervorrichtung umfasst
DE2064473C3 (de) Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenden, gesuchten Information
EP1652190A1 (de) Hub-baustein zum anschliessen von einem oder mehreren speich erbausteinen
EP0182126A2 (de) Speicheranforderungsverwaltung während der Master-Betriebsart
DE68924082T2 (de) Datenverarbeitungseinheit mit einem Umgehungsmechanismus.
DE19755708A1 (de) Stabiles Datenschreibverfahren durch Verfolgung der Kopfgeschwindigkeit in einem Festplattenlaufwerk
DE19940611A1 (de) Verfahren und Vorrichtung zum zuverlässigen Anzeigen von Testergebnissen während einer Selbstprüfung
DE3685976T2 (de) Pufferspeichersteuerungsanordnung.
DE2951766C2 (de)
DE3851041T2 (de) Sicheres Datenverarbeitungssystem, das Artikelbausteine benutzt.
DE202005012068U1 (de) Gerät für den Zugang zu den Daten für die Identifizierung von Fingerabdrücken
DE4120864A1 (de) Computer-schutzsystem
DE4206112A1 (de) Mustererkennungsvorrichtung
DE69014665T2 (de) Mikroprozessor mit verbessertem funktionellen Redundanzüberwachungsmodus.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee