DE69026072T2 - Anschlussrahmen für Harz-Halbleiterverpackungen - Google Patents

Anschlussrahmen für Harz-Halbleiterverpackungen

Info

Publication number
DE69026072T2
DE69026072T2 DE69026072T DE69026072T DE69026072T2 DE 69026072 T2 DE69026072 T2 DE 69026072T2 DE 69026072 T DE69026072 T DE 69026072T DE 69026072 T DE69026072 T DE 69026072T DE 69026072 T2 DE69026072 T2 DE 69026072T2
Authority
DE
Germany
Prior art keywords
lead frame
chip
thermal expansion
metal foil
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69026072T
Other languages
English (en)
Other versions
DE69026072D1 (de
Inventor
Yasuyuki Nakamura
Shin Nemoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Sumitomo Special Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2092554A external-priority patent/JPH03290957A/ja
Priority claimed from JP2092553A external-priority patent/JPH03290956A/ja
Application filed by Sumitomo Special Metals Co Ltd filed Critical Sumitomo Special Metals Co Ltd
Application granted granted Critical
Publication of DE69026072D1 publication Critical patent/DE69026072D1/de
Publication of DE69026072T2 publication Critical patent/DE69026072T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft in Harz eingekapseite Halbleiterpackungen in Kombination mit Anschlußrahmen auf Cu-Basis.
  • Die Anschlußrahmen für aus Kunstharzmaterial hergestellte Halbleiterpackungen werden im allgemeinen aus Kupferlegierungen mit guter thermischer Leitfähigkeit hergestellt im Hinblick auf die Erfordernisse der wärmeableitungskapazität. Für Anwendungen jedoch, welche eine hohe zuverlässigkeit erfordern, sind Kupferlegierungen nicht so günstig, da sie an den thermischen Ausdehnungskoeffizienten der Chips nicht angepaßt sind und daher die Gefahr eines Abschälens an der verbindenden übergangsfläche zwischen dem Chip und der Insel des Anschlußrahmens oder eines Reißens des Chips besteht.
  • Entsprechend ist eine Kombination aus einer Halblei terpackung und einem Anschlußrahmen vorgeschlagen worden, die für den Anschlußrahmen eine Legierung mit geringem thermischem Ausdehnungskoeffizienten aus der Ni-Fe-Reihe verwendet, wie beispielsweise eine 42%- Ni-Fe-Legierung, im Hinblick auf die übereinstimmung ihres thermischen Ausdehnungskoeffizienten mit demjenigen des Chips. Da jedoch die Legierung aus der Ni- Fe-Reihe eine geringe thermische Leitfähigkeit besitzt, ergibt sich mit ihr keine befriedigende Wärmeableitung. Zusätzlich ist der Unterschied in der thermischen Ausdehnung zwischen dem Chip und dem einkapselnden Harz äußerst groß. Entsprechend entsteht sogar dann, wenn die thermischen Ausdehnungskoeffizienten des Anschlußrahmens und des Chips aneinander angepaßt sind, eine Fehlanpassung zwischen dem Anschlußrahmen und dem Harz, so daß es schwierig ist, ein Reißen in dem einkapselnden Harz vollständig zu verhindern.
  • Die Chips eines integrierten Schaltkreises (im folgenden als "Chips" bezeichnet) einer Halbleiterpackung und insbesondere LSI- oder VLSI-Chips für Großrechner erreichen einen hohen Integrationsgrad und eine erhöhte operationsgeschwindigkeit. Der Anteil an Wärme, der durch den Betrieb der Vorrichtungen erzeugt wird, ist daher wegen des hohen Anteils an im Betrieb verbrauchter elektrischer Leistung äußerst hoch geworden.
  • Die Folge ist, daß, wenn der thermische Ausdehnungskoeffizient des Substratmaterials erheblich verschieden von demjenigen des Chipmaterials (der aus Silizium oder Gallium-Arsen hergestellt ist) ist, das Problem auftritt, daß der chip vom Substrat abschälen oder abreißen kann.
  • Im Hinblick auf das obengesagte wird bei der Konstruktion von Halbleiterpackungen eine hohe Wärmeableitungskapazität gefordert. Um dies zu erreichen, muß das chiptragende Substrat eine hohe Wärmeableitungskapazität besitzen und somit wird für das Substratmaterial eine hohe thermische Leitfähigkeit gefordert.
  • Die Hauptaufgabe der vorliegenden Erfindung besteht darin, einen Anschlußrahmen zu schaffen, der eine hohe Wärmeleitfähigkeit besitzt, aber nur einem geringen oder gar keinem Abschälen oder Abreißen von dem an ihm befestigten und in Harz eingekapselten Chip unterworfen ist.
  • Demgemäß schafft die vorliegende Erfindung eine Kombination aus einer in Harz eingekapselten Halbleiterpackung und einem Anschlußrahmen, welche einen auf dern Anschlußrahmen montierten und auf ihm in der besagten Packung in Harz eingekapselten Halbleiterchip aufweist, wobei der besagte Anschlußrahmen aus einem Streifen aus Kupfer- oder Kupferlegierungsblech besteht und der besagte Chip auf einem Inselabschnitt des besagten Anschlußrahmens montiert ist und an dem besagten Inselabschnitt nur an der Seite des Inselabschnitts, die von der Seite abgewandt ist, an der der Chip montiert ist, eine Metallfolie befestigt ist, die einen thermischen Ausdehnungskoeffizienten aufweist, der klein im Hinblick auf denjenigen von Kupfer oder der besagten Kupferlegierung ist.
  • Es wird Bezug genommen auf vorausgehende Vorschläge in der älteren Patentanmeldung EP-A-0 392 109; die Patentauszüge aus Japan 10(121), (E-401); und die DE-A-3 144 759). In diesen früheren Dokumenten wird vorgeschlagen, als Substrate zum Montieren von Halbleiterchips geeignete Zusammensetzungen einzusetzen, wobei die Substrate ein Blech mit hoher thermischer Ausdehnung, beispielsweise aus Cu aufweisen, welches auf ein Blech mit niedriger thermischer Ausdehnung, beispielsweise aus Kovar, lamelliert ist. Bei diesen früheren Vorschlägen jedoch wurde das Blech mit niedriger thermischer Ausdehnung an der gleichen Seite wie der Chip montiert, und dies löste das Problem des Abschälens und Reißens nicht.
  • Die vorliegende Erfindung ergibt sich aus verschiedenen Studien, die die Erfinder über das Biegen von Inselabschnitten während des Aufheizens mit daran befestigten Chips durchgeführt haben. Der Zweck dieser Studien bestand darin, die thermische Bindungsfähigkeit zwischen einem Kupfer- oder Kupferlegierungsblech mit ausgezeichneter Wärmeableitung und einem Chip von hoher Kapazität zu verbessern. Es wurde herausgefunden, daß das Verwerfen usw. während des Aufheizens auf der Seite des Substrats, an welcher der Chip befestigt ist, reduziert und damit eine Beschädigung des Chips, wie Abschälen oder Einreißen, verhindert werden kann, indem Metallfolien mit niedriger thermischer Ausdehnung in einem punktweisen Muster auf das Legierungsblech an der Seite aufkaschiert werden, die von derjenigen, an welcher der Halbleiterchip befestigt werden soll, abgewandt ist.
  • Dies hat zu unserer Entwicklung eines Anschlußrahmenmaterials geführt, das aus einem Streifen aus Kupferoder Kupferlegierungsblech besteht zur Verwendung in Harzpackungen, in welchen Halbleiterchips auf Inselabschnitten von Anschlußrahmen befestigt und in Harz eingekapselt sind, die durch Stanzen usw. aus einem Streifen des Substratmaterials hergestellt werden, wobei das Anschlußrahmenmaterial ein punktkaschiertes Material umfaßt, auf dem Metallfolien mit niedriger thermischer Ausdehnung walzplattiert aufgebracht und entlang des Substrats an Stellen angeordnet sind, die zu Inselabschnitten ausgebildet werden sollen, und zwar an der Seite, die von derjenigen abgewandt ist, an welcher die Halbleiterchips befestigt werden sollen.
  • Verschiedene Ausführungsformen der Erfindung und die Art ihrer Herstellung werden nun beispielsweise unter Bezugnahme auf die Zeichnungen beschrieben. In den Zeichnungen zeigen:
  • Fig. 1 einen Streifen von einseitigen Anschlußrahmen;
  • die Fig. 2a, b und c Längsschnitte durch drei Variationen von einseitigen Anschlußrahmen; die Fig. 3a, b und c drei vollständig in Harz verpackte Chips auf einseitigen Anschlußrahmen;
  • Fig. 4a die Beziehung zwischen dem Verhältnis der Dicke eines Substratmaterials zur Dicke einer aufkaschierten Metallfolie und dem Biegekoeffizienten;
  • Fig. 4b einen Prüf-Schichtkörper;
  • Fig. 5 die Beziehung zwischen der Temperatur und dern Verhältnis der Dicke der aufkaschierten Metallfolie zur Dicke des Substratmaterials; und,
  • Fig. 6 eine Ansicht einer üblichen Harzpackung im Längsschnitt
  • Fig. 6 zeigt eine bekannte Form einer in Harz eingekapselten Halbleiterpackung. Bei dieser dient der Anschlußrahmen nicht nur als Leiterbahn zum elektrischen Anschluß eines Chips nach außen, sondern er spielt auch eine wichtige Rolle als Bahn für die Abführung der vom Chip erzeugten Wärme.
  • Genauer gesagt ist in der Kunststoffpackung ein Chip 2 auf einer Insel 1&sub1; montiert, die vom Mittelabschnitt eines Anschlußrahmens 1 gebildet wird und ist auf dieser mit einem Hartlotmaterial, einem Kleber oder einem Lötmittel befestigt. Der Chip 2 ist außerdem mittels eines Kontaktierungsdrahts 3 mit einem inneren Anschluß 1&sub2; verbunden und die Baugruppe ist mittels einer Harzeinkapselung 4 abgedichtet.
  • Die vom Chip 2 erzeugte Wärme erreicht einen äußeren Anschluß 13 des Anschlußrahmens 1 über einen Weg, der die Insel 1&sub1;, das Harz 4 und den inneren Anschluß 1&sub2; umfaßt, und wird dann durch die äußere Oberfläche des Harzes 4 nach außen abgeführt.
  • Daher ist es wünschenswert, daß der Anschlußrahmen 1 aus einem Material hergestellt ist, welches eine hohe thermische Leitfähigkeit besitzt, so daß die vom Chip erzeugte Wärme in wirksamer Weise zur Außenseite der Halbleiterpackung hin abgeführt werden kann.
  • Andererseits wird aufgrund des Unterschieds zwischen dem thermischen Ausdehnungskoeffizienten des Chips 2 einerseits und des einkapselnden Harzes 4 und des Anschlußrahmens 1 andererseits ein Abschälen des Chips 2 von der Insel 1&sub1;, das in der verbindenden Grenzfläche zwischen ihnen auftritt&sub1; und ein Einreißen des Harzes 4 bewirkt. Um eine derartige Beschädigung zu verhindern, ist eine übereinstimmung des thermischen Ausdehnungskoeffizienten des Chips 2 mit demjenigen des Harzes 4 und des Anschlußrahmens 1 wünschenswert.
  • Wie in Fig. 1 dargestellt, umfaßt das Anschlußrahmenmaterial ein punktkaschiertes Material, bei dem Metallfolien 11 mit niedriger thermischer Ausdehnung, die jeweils eine vorgegebene Größe aufweisen, auf der erforderlichen Seite eines Streifens in vorgegebenen Abständen angeordnet und befestigt sind, der aus einem Substratmaterial 10 der Cu-Reihe besteht und aus Kupfer oder einer Kupferlegierung hergestellt ist.
  • Genauer gesagt wird der Streifen aus dem Substratmaterial 10 aus der Cu-Reihe durch Stanzen zu einer Vielzahl von Anschlußrahmen eines gewünschten Musters ausgestaltet. Die Metallfolien 11 mit niedriger thermischer Ausdehnung, die jeweils eine vorgegebene Größe besitzen, werden walzplattiert und in vorgegebenen Abständen entlang der Länge des Streifens 10 angeordnet, so daß auf der Seite, die von derjenigen abgewandt ist, an welcher die Halbleiterchips befestigt werden sollen, Inselabschnitte gebildet werden.
  • Wie weiter unten beschrieben, wird bei jeder der Metallfolien 11 mit niedriger thermischer Ausdehnung die Dicke und Größe in bezug auf die Dicke des Substratmatenais 10 aus der Cu-Reihe, die Größe des zu montierenden Chips usw. ausgewählt.
  • Die Metallfolien 11 mit niedriger thermischer Ausdehnung können auf die Oberfläche des Substratmaterials aus der Cu-Reihe durch Walzplattieren aufgebracht werden oder teilweise oder ganz in das Substratmate rial eingebettet sein, wie in den Fig. 2a, b und c dargestellt.
  • Weiterhin kann die Metallfolie 11 mit niedriger thermischer Ausdehnung aus einem gestanzten Metaliblech bestehen, das mit unterschiedlich ausgestalteten Öffnungen versehen ist. Da das Substratmaterial aus der Cu-Reihe in die Öffnungen eindringt, liegt in diesem Falle der wirksame thermische Ausdehnungskoeffizient zwischen dem Kupfer oder der Kupferlegierung und dem Metall mit niedriger thermischer Ausdehnung in Übereinstimmung mit dem Volumenverhältnis zwischen dem Kupfer oder der Kupferlegierung und dem Metall mit niedriger thermischer Ausdehnung.
  • Als Substratmaterial 10 aus der Cu-Reihe kann zusätzlich zu reinem Cu jede bekannte Cu-Legierung, wie beispielsweise Cu-Sn, Cu-Fe, Cu-Zn, Cu-Co, Cu-Ni, Cu- Zr verwendet werden sowie Legierungen aus der Cu- Reihe, die weiterhin P, Cr usw. enthalten, die in Abhängigkeit vom Anwendungsfall der erforderlichen Funktion usw. ausgewählt werden können.
  • Als Material für die Metallfolie 11 mit niedriger thermischer Ausdehnung können zusätzlich zu Legierun gen der Ni-Fe-Reihe unterschiedlicher Zusammensetzungen, wie beispielsweise 36Ni-Fe-Legierung, 3-Ni-4Co- Fe-Legierung, 42 Ni-Fe-Legierung, jedes bekannte Metall mit niedriger thermischer Ausdehnung, wie beispielsweise die sogenannte Kovar-Legierung, Mo, Fe- Cr-Legierung usw."verwendet werden.
  • Wie in den Fig. 2a, b und c dargestellt, können unterschiedliche Arten von Anschlußrahmenkonstruktionen verwendet werden. Eine Mehrzahl von Anschlußrahmen des gewünschten Musters werden beispielsweise durch Stanzen in Längsrichtung angeordnet und aus den erhaltenen Anschlußrahmen werden Harzpackungen hergestellt. Hierfür wird ein Chip 2 auf einer Insel 1&sub1; angeordnet, die, wie in den Fig. 4a, b und c darge stellt, im Mittelabschnitt des Anschlußrahmens 1 ausgebildet ist. Der Chip wird mittels Hartlotmaterial, einem Kleber oder einem Lötmittel befestigt und mittels eines Kontaktierungsdrahts 3 mit einem inneren Anschluß 1&sub2; verbunden und dann rundherum in ein Harz 4 eingekapselt.
  • Bei der in Fig. 3a dargestellten Ausführungsform ist eine Metallfolie 11 mit niedriger thermischer Ausdehnung auf eine Insel 1&sub1; an der Seite, die von derjenigen abgewandt ist, an welcher ein Chip befestigt werden soll, durch Walzplattieren aufgebracht. Gemäß Fig. 3b ist eine Metallfolie 11 mit niedriger thermischer Ausdehnung ganz in die Oberfläche einer Insel 1&sub1; eingebettet, um die gleiche Dicke wie in anderen Abschnitten des Anschlusses zu erhalten. Gemäß Fig. 3c ist eine Metallfolie 11 mit niedriger thermischer Ausdehnung, die als gestanztes Metaliblech ausgebildet ist, in die Oberfläche einer Insel 1&sub1; eingebettet.
  • Bei den in den Fig. 3a, b und c dargestellten Packungen fließt die vom Chip 2 erzeugte Wärme über einen Weg, der die Insel 1&sub1;, das Harz 4 und den inneren Anschluß 1.2 umfaßt, zum Anschluß 1.3 des Anschlußrahmens 1 und wird dann nach außen abegeführt. Da der gesamte Weg aus dem Substratmaterial aus der Cu-Reihe besteht, ist die Wärmeableitungskapazität äußerst gut.
  • Da weiterhin die Metallfolie 11 mit einer geforderten niedrigen thermischen Ausdehnung auf die Oberfläche der Insel 1&sub1; an der dern chip 2 gegenüberliegenden Seite durch Walzplattieren aufgebracht oder in diese eingebettet ist, erfährt der Anschlußrahmen beim Erwärmen fast keine Verwerfung. Somit wird ein Abschälen usw. in der verbindenden Grenzfläche zwischen dem Chip 2 und der Insel 1&sub1; verhindert und es ergibt sich eine hochzuverlässige Harzpackung.
  • Der Anschlußrahmen nach der Erfindung umfaßt, wie in Fig. 1 dargestellt, ein punktkaschiertes Material, in welchem Metallfolien 11 mit niedriger thermischer Ausdehnung an einem Streifen aus einem Substratmaterial 10 aus der Cu-Reihe, das aus Kupfer oder Kupferlegierung besteht, angeordnet und in vorgegebenen Abständen walzplattiert oder aufgewalzt sind. Die Dicke des Materials und die Größe der Metallfolie 11 sind unter Berücksichtigung der Dicke des Substrats 10 aus der Cu-Serie und der Größe des zu montierenden Chips ausgewählt. Die spezifische Dicke und Größe der Metallfolie 11 mit niedriger thermischer Ausdehnung werden hauptsächlich in der Weise ausgewählt, daß sie innerhalb eines tatsächlichen Einbautests bestätigt werden.
  • Als allgemeiner Standard können folgende Mittel angenommen werden:
  • Der Inselabschnitt des Anschlußrahmens, auf welchem der Chip befestigt werden soll, wird als zusammengesetztes Material behandelt, das den Chip umfaßt und die Parameter und Bedingungen für den Anschlußrahrnen (Substrat + Metallfolien mit niedriger thermischer Ausdehnung) werden so festgelegt, daß das zusammengesetzte Material nicht verbogen wird. Das bedeutet, daß die Bedingungen so festgelegt werden, daß die Beträge der Biegung beim Erwärmen mittels eines Temperaturanstiegs ΔT für das Material mit niedriger thermischer Ausdehnung auf den beiden Oberflächen des Substrats entgegengesetzt und gleich sind.
  • Da im Falle des zusammengesetzten Materials der Betrag der Biegung dem Biegekoeffizient proportional ist, können die Bedingungen, unter denen die Biegekoeffizienten identisch werden, bestimmt werden.
  • Entsprechend kann die optimale Dicke der Metallfolien mit niedriger thermischer Ausdehnung in Abhängigkeit von dem zu montierenden Chip und der Dicke des Substrats aus der Cu-Reihe bestimmt werden, in-dem die Beziehung zwischen den Biegekoeffizienten für die Kombinationen aus Chip und Substrat und aus Substrat und Metallfolie mit niedriger thermischer Ausdehnung und dem Dickenverhältnis der Platten betrachtet wird.
  • Die relevanten Formeln sind folgende:
  • Biegekoeffizient K:
  • Biegebetrag D:
  • D = KΔTL²/t
  • thermischer Ausdehnungskoeffizient α: αLCU = Kupfer
  • αM = Metall mit niedriger thermischer Ausdehnung
  • Plattendickenverhältnis m: m = SM/SCu
  • Elastizitätsmodulverhältnis n: n = EM/ECu
  • ECu = Kupfer EM = Metall mit niedriger thermischer Ausdehnung
  • Länge des zusammengesetzten Materials L,
  • Dicke des zusammengesetzten Materials = t.
  • So zeigt beispielsweise in Fig. 4 a die Kurve (1) den Biegekoeffizienten eines Silizium-Chips (thermischer Ausdehnungskoeffizient: 4 X 10&supmin;&sup6;) mit einem Substrat aus der Cu-Reihe, Kurve (2) zeigt den Biegekoeffizient eines Substrats aus der Cu-Reihe + 36Ni-Fe und die Kurven (3), (4) zeigen die Biegekoeffizienten für ein Substrat aus der Cu-Reihe + Kovar (thermischer Ausdehnungskoeffizient: 7-8x10&supmin;&sup6;).
  • Es kann erkannt werden, daß für einen Silizium-Chip einer Dicke von 0,4 mm und einem Cu-Substrat einer Dicke von 0,1 mm wie im Beispiel dargestellt, die Dicke des 36Ni-Fe-Materials vorzugsweise 0,34 mm oder 0,04 mm und die Dicke des Kovar vorzugsweise etwa 0,1 mm beträgt.
  • Wie oben beschrieben, werden die Metallfolien mit niedriger thermischer Ausdehnung des Materials sowie ihre Dicke und Größe im Hinblick auf die Art und die Dicke des Substrats aus der Cu-Reihe, die Größe des zu montierenden Chips usw. ausgewählt. Diese Folien werden auf das Substrat aus der Cu-Reihe aufgebracht, walzplattiert und gewalzt, bis das gewünschte Dickenverhältnis erreicht ist. Die Metallfolie mit niedriger thermischer Ausdehnung wird in einem punktweisen Muster entlang der Längsrichtung des Substratmaterials aus der Cu-Reihe aufkaschiert. Größe und Abstandsmaß sollten bei der Verarbeitung zu einem Anschlußrahmen eine hohe Genauigkeit aufweisen.
  • Ein punktweise kaschiertes Material, das eine Größe und ein Abstandsrnaß von hoher Genauigkeit besitzt, kann beispielsweise durch folgendes Verfahren erhalten werden: (1) Abwickeln und absatzweises Zuführen einer Metallfolie und eines Substratmaterials aus der Cu-Reihe jeweils in einer vorgegebenen Länge; (2) Anwendung eines kontinuierlichen Ultraschallschweißens auf Folie und Substrat in vorgegebenen Abständen; (3) Schneiden der Metallfolie in vorgegebenen Abständen mittels eines Paares rotierender Schneidwerkzeuge mit Entfernung loser Metallfolienstücke; (4) Ergreifen und Schneiden einer Metallfolie, die absatzweise in vorgegebenen Längen zugeführt wird, mittels eines Stanzwerkzeugs und, gleichzeitig, ihre Befestigung mittels Punktschweißens auf einem Substratmaterial aus der Cu-Reihe, das ebenfalls absatzweise in vorgegebenen Längen zugeführt wird, unter Verwendung einer in das Stanzwerkzeug integrierten Elektrode oder durch ihr vorläufiges Befestigen mittels Ultraschall schweißung unter Verwendung einer in ein Stanzwerkzeug integrierten Ultraschallschwingungsplatte; und (5) Walzplattieren und Walzen.
  • Alternativ kann das punktweise kaschierte Material auch erhalten werden durch: (1) vorläufiges Befestigen einer Metallfolie und eines Substratmaterials aus der Cu-Reihe aneinander, die jeweils absatzweise und in vorgegebenen Längen zugeführt werden, mittels kontinuierlichem Laserschweißen in vorgegebenen Abständen; (2) Entfernen von Metallfolienstücken, die nicht in dieser Weise befestigt sind, durch Schneiden der Metallfolie in vorgegebenen Abständen mittels einer Drehschneidvorrichtung oder durch Ergreifen und Schneiden der absatzweise in vorgegebenen Längen zugeführten Metallfolie und ihrer vorläufigen Befestigung auf dem Substratmaterial aus der Cu-Reihe, das ebenfalls absatzweise in vorgegebenen Längen zugeführt wird, mittels Laserschweißen, während es mittels des Stanzwerkzeugs festgehalten wird und dann (3) deren Walzplattieren und Walzen. In diesem Falle kann eine hohe Genauigkeit der Abstandssteuerung erzielt werden durch Abstützen von Stützwalzen an einem Paar von Arbeitswalzen eines Walzwerks und Vorsehen einer Vorrichtung zur Erfassung der Walzlast beim Unterdrucksetzen des abgewickelten Substratmaterials aus der Cu-Reihe und einer plattenförmigen dicken Schablone und Anwendung einer konstanten Walzlaststeuerung durch eine Walzlaststeuervorrichtung. Es kann eine quantitative Beziehung zwischen den Änderungen der Walzlast, den Änderungen des Abstandsmaßes und der absoluten Lage bestimmt werden, die auf dem gemessenen Wert für die absolute Lage der Metallfolie in bezug auf einen geforderten Originalpunkt und einem Steuermodell basiert und durch Berechnung eines Zielwertes für die Walziast (es wird Bezug genommen auf die japanische Patentanmeldung Hei 1-216759 und Hei 1-216760). Zusätzlich zum Herstellungsverfahren unter Verwendung des Walzplattierens und des oben beschriebenen Walzwerkes können die Metallfolienstücke auch mittels einer Kompressionsmaschine auf dem Substratmaterial aus der au-Reihe angeordnet und in dieses eingebettet werden.
  • In einem Falle, in dem die Metallfolie 11 mit niedriger thermischer Ausdehnung an das Substratmaterial 10 aus der Cu-Reihe durch Anheften gebunden wird, kann ein ähnlicher Effekt zur Verhinderung des Verbiegens erreicht werden. Weiterhin kann in einem Fall, in dem die Metallfolie 11 mit niedriger thermischer Ausdehnung in die Oberfläche des Substratmaterials 10 aus der Cu-Reihe an der Seite eingebettet wird, die von dem Bereich abgewandt ist, der, wie in Fig. 2b dargestellt, mit einer Insel versehen werden soll, der die Verbiegung verhindernde Effekt in ähnlicher Weise erreicht werden, indem die Metallfolie 11 nur an ihren Enden oder Kanten befestigt wird.
  • Ag oder Au können in Form eines Streifens oder als punktweises Muster an vorgegebenen Stellen auf die Oberfläche des Anschlußrahrnensmaterial an der Seite, an der die Chips befestigt werden, auspiattiert werden; d.h. an der Oberfläche die den Kontaktierungsbereich des Anschlußrahmens enthält.
  • In der gleichen Weise können Folien aus Ag, Au, Al, Cu usw. walzplattiert oder zu einem Streifen gewalzt an vorgegebenen Stellen auf dem Anschlußrahmenmaterial an der Seite, an der die Chips befestigt sind, aufgebracht werden in einem Muster, das von der Art des Kontaktierungsdrahts abhängt. Das Verfahren kann übernommen werden, indem Walzplattieren und Walzen angewendet wird, nachdem die Folie in Folienstücke zerschnitten wurde und dann diese vorläufig fixiert wurden.
  • Weiterhin können, wenn einer oder mehrere Streifen aus reiner Kupferfohe mit einem Reinheitsgrad von 99,9% oder höher, kalt oder warm, in eine Dicke von 2 bis 50µm auf Stellen an der Oberfläche des Anschlußrahmens aufgewalzt sind, welche den Kontaktierungsbereich enthalten, Cu-Drähte zum Kontaktieren verwendet werden. Der Kontaktierungsvorgang kann leicht und zuverlässig in der Baugruppe an dem Anschlußrahmenmaterial aus der Cu-Legierung mit ausgezeichneter Wärmeableitung durchgeführt werden, ohne daß ein teueres Au- oder Ag-Punktplattieren erforderlich ist.
  • Ein bevorzugtes Walzplattierungsverfahren umfaßt das Reinigen der Oberfläche mit einer weichgemachten Drahtbürste, das Kaltanheften unter Druck, das Anwenden von Diffusionsglühen und dann das Auswalzen zu einer geforderten Dicke. Eine Dicke von mehr als 10µm ist vorzuziehen im Hinblick auf die Tatsache, daß die Oberfläche aus reiner Cu-Folie die Eigenschaft von reinem Cu mit einem Reinheitsgrad von 99,9% oder höher aufrechterhalten kann und eine befriedigende Bindungseigenschaft und große mechanische Festigkeit besitzen kann.
    • BEISPIELE Beispiel 1
  • Ein Anschlußrahmenmaterial entsprechend der ersten Ausführungsform der Erfindung mit einem Substratmaterial aus reinem Cu der Größe von 0,2 x 36,5 x 230 mm (t x w x l) wurde zum Ausstanzen von 8 Anschlußrahmen zur Verwendung in Harzpackungen einer 26-Stift-Anordnung hergestellt, die zur Montierung eines Chips der Größe 15,6 x 6,24 x 0,4 (Dicke) mm geeignet war.
  • Beim Aufbau einer Konstruktion, wie sie in Fig. 3a dargestellt ist, bei der eine Metallfolie 11 mit ge ringer thermischer Ausdehnung auf die rückseitige Oberfläche einer Insel 1&sub1; durch Walzplattieren aufgebracht wird, kann, da m-SSi/SCu = 2 aus Fig. 3a erkannt werden, daß K = 9,5, SM/SCu = m = 0,8, n = 1,33, α = 4 X 10&sup6; und E = 15000. Entsprechend ist 36Ni-Fe-Material mit einer Dicke von 0,16 mm oder 3,4 mm optimal als Metallfolie mit niedrigem therrnischem Ausdehnungskoeffizient.
  • Dementsprechend wurde 36Ni-Fe-Material Walzplattiert und aufgewalzt, um das oben erwähnte Dickenverhältnis an 8 Positionen auf dem Substratmaterial aus reinem Cu zu erhalten, um Anschlußrahmenmaterial herzustellen, bei dem Metallfolien mit niedriger Wärmeausdehnung jeweils mit einer Größe von 14,5 x 5,4 mm und einer Dicke von 0,16 mm oder 3,4 mm punktweise angeordnet waren.
    • Beispiel 2
  • Zum Erhalten einer Konstruktion wie dargestellt, die ähnlich derjenigen gemäß Beispiel 1 ist, aber bei der eine Metallfolie 11 mit niedrigem Ausdehnungskoeffizienten an der Innenseite der in Fig. 3b dargestellten Insel 1&sub1; eingebettet ist, so daß der gesamte Anschlußabschnitt die gleiche Dicke aufweist, wählt man m SSi/SCu = 4 und die Dicke des Substratmaterials aus reinem Cu zu 0,1 mm. Da k =7,5 und entsprechend da die Dicke für die Insel 1&sub1; 0,2 mm beträgt, kann aus Fig. 5a erkannt werden, daß SM/SCu = m = 1, n = 1,33, α = 7 X 10&sup6; und E = 15000 und das für die Metalifohe mit geringer thermischer Ausdehnung ein Kovar-Material von 0,1 mm Dicke optimal ist.
  • Kovar von geeigneter Dicke wurde walzplattiert und aufgewalzt, um das oben erwähnte Dickenverhältnis an 8 Positionen auf dem Substratmaterial aus reinem Cu zu erhalten zur Herstellung eines Anschlußrahmenmatenais, bei dem Metallfolien von geringer Wärmeausdehnung mit jeweils 14,4 x 5,2 x 0,1 mm Dicke in punktartiger Weise aufgebracht wurden.
    • Beispiel 3
  • Kovar-Material wurde als gestanztes Metallblech ausgebildet und wurde walzplattiert und an 8 Positionen auf das Substratmaterial aus reinem Cu aufgewalzt derart, daß es wie in Beispiel 2 in einer Dicke von 0,1 mm eingebettet wurde. Da das Cu-Substratmaterial in die eingestanzten Öffnungen des Kovar-Materials beim Walzplattieren eindrang, war die Plattengestalt nach dem Walzplattieren äußerst zufriedenstellend.
    • Ergebnisse
  • Nach dem für jedes der obengenannten Beispiele 50 Harzpackungen unter Verwendung des oben erwähnten Anschlußrahmenmaterials hergestellt und einem Montagetest unterworfen wurden, wurde keine Beschädigung der Chips, beispielsweise durch Abschälen oder Einreißen beobachtet.
  • Die oben beschriebenen Anschlußrahmenkonstruktionen besitzen Metallfolien mit geringer thermischer Ausdehnung, die in einem punktartigen Muster aufkaschiert sind, wobei das Anschlußrahmenmaterial aus der Cu-Reihe eine ausgezeichnete Wärmeableitung ver leiht. Mit den Metallfolien der geforderten geringen thermischen Ausdehnung, die walzplattiert und auf den Inselabschnitten montiert oder in sie eingebettet sind, an denen die chips befestigt werden sollen, erfährt das Material beim Erwärmen eine geringe oder keine Verwerfung. Das Abschälen an den verbindenden Grenzflächen zwischen dem Chip und der Insel usw. wird somit wirksam verhindert, was der Harzpackung eine hohe Zuverlässigkeit verleiht.

Claims (9)

1. Die Kombination aus einer in Harz eingekapselten Halbleiterpackung und einem Anschlußrahmen, welche einen auf dem Anschlußrahmen montierten und auf ihm in der besagten Packung in Harz eingekapselten Halbleiterchip aufweist, wobei der besagte Anschlußrahmen aus einem Streifen aus Kupfer- oder Kupferlegierungsblech besteht und der besagte chip auf einem Inselabschnitt des besagten Anschlußrahmens montiert ist und an dem besagten Inselabschnitt nur an der Seite des Inselabschnitts, die von der Seite abgewandt ist, an der der Chip montiert ist, eine Metallfolie befestigt ist, die einen thermischen Ausdehnungskoeffizenten aufweist, der klein im Hinblick auf denjenigen von Kupfer oder der besagten Kupferlegierung ist.
2. Die Kombination nach Anspruch 1, dadurch gekennzeichnet, daß die Metallfolie ein gestanztes Metallblech ist.
3. Die Kombination nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Metallfolie aus einer Legierung aus der Ni-Fe-Reihe besteht.
4. Die Kombination nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Metallfolie aus einer Kovar-Legierung besteht.
5. Die Kombination nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Metallfolie aus einem Metallblech besteht, das mehrere Durchgangslöcher besitzt.
6. Die Kombination nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Material des Anschlußrahmens reines Cu umfaßt.
7. Die Kombination nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Kupfer- oder Kupferlegierungsblech an der Seite, an welcher der Halbleiterchip montiert ist, mit Ag oder Au plattiert ist.
8. Die Kombination nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Kupfer- oder Kupferlegierungsblech eine Folie aus Ag, Au, Al oder Cu aufweist, die an der Seite befestigt ist, auf welcher der Halbleiterchip montiert ist.
9. Die Kombination nach Anspruch 8, dadurch gekennzeichnet, daß die befestigte Folie aus Cu mit einem Reinheitsgrad von 99,9% und einer Dicke von 2-50µm besteht.
DE69026072T 1990-04-06 1990-09-10 Anschlussrahmen für Harz-Halbleiterverpackungen Expired - Lifetime DE69026072T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2092554A JPH03290957A (ja) 1990-04-06 1990-04-06 プラスチックスパッケージ用リードフレーム材料
JP2092553A JPH03290956A (ja) 1990-04-06 1990-04-06 プラスチックスパッケージ用リードフレーム材料

Publications (2)

Publication Number Publication Date
DE69026072D1 DE69026072D1 (de) 1996-04-25
DE69026072T2 true DE69026072T2 (de) 1996-09-19

Family

ID=26433957

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69026072T Expired - Lifetime DE69026072T2 (de) 1990-04-06 1990-09-10 Anschlussrahmen für Harz-Halbleiterverpackungen

Country Status (3)

Country Link
EP (1) EP0450223B1 (de)
KR (1) KR940010910B1 (de)
DE (1) DE69026072T2 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5430406B2 (ja) * 2007-12-21 2014-02-26 三菱電機株式会社 レーザ光源モジュール
KR101028473B1 (ko) * 2009-03-26 2011-04-14 한국생산기술연구원 발광다이오드용 리드프레임 및 이를 제조하는 방법
EP3185291B1 (de) * 2015-12-21 2020-09-23 Nexperia B.V. Leitrahmen und verfahren zur herstellung eines leiterrahmens
DE102016110847B4 (de) 2016-06-14 2022-02-17 Auto-Kabel Management Gmbh Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters
CN112582353A (zh) * 2020-12-30 2021-03-30 品捷电子(苏州)有限公司 一种反折弯内绝缘产品的封装结构
CN113909494B (zh) * 2021-09-22 2023-10-31 寰采星科技(宁波)有限公司 用于金属掩膜板的金属箔材及金属掩膜板的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4427993A (en) * 1980-11-21 1984-01-24 General Electric Company Thermal stress relieving bimetallic plate
JPH02231751A (ja) * 1989-03-03 1990-09-13 Sumitomo Special Metals Co Ltd リードフレーム用材料

Also Published As

Publication number Publication date
EP0450223B1 (de) 1996-03-20
KR940010910B1 (ko) 1994-11-19
DE69026072D1 (de) 1996-04-25
KR910019189A (ko) 1991-11-30
EP0450223A1 (de) 1991-10-09

Similar Documents

Publication Publication Date Title
DE102005036996B4 (de) Halbleitervorrichtung
DE3204231C2 (de) Laminat mit einem Metall-Faser-Verbundmaterial und dessen Verwendung
DE3221199C2 (de)
DE102004002030B4 (de) Verbundmaterial und Verfahren zu dessen Herstellung
DE69217810T2 (de) Verfahren zur Herstellung eines warmleitenden Materials
DE69033226T2 (de) Wärmeleitendes Mischmaterial
DE68929251T2 (de) Halbleiteranordnung mit Leiterrahmen
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE10335622B4 (de) Harzversiegelte Halbleiterbaugruppe
DE112006001048T5 (de) Schaltungsteil, Herstellungsverfahren für Schaltungsteile, Halbleiterbauelement, und Oberflächenlaminatanordnung für ein Schaltungsteil
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
EP3425665B1 (de) Verfahren zur herstellung eines bonddrahtes
DE112018005713T5 (de) Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit
EP0193127A1 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
DE69119946T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Lotanschlussdrähten aus unterschiedlichen Materialien
DE69015385T2 (de) Herstellung von beheizten Fenstern.
DE69128464T2 (de) Halbleiteranordnung und ihr herstellungsverfahren
DE69026072T2 (de) Anschlussrahmen für Harz-Halbleiterverpackungen
EP0477600A1 (de) Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat
DE19618976A1 (de) Mit Harz abgedichtete Halbleitervorrichtung
DE1279201B (de) Halbleiteranordnung
DE112006003664T5 (de) Herstellung eines QFN-Gehäuses für eine integrierte Schaltung
DE69430648T2 (de) Halbleiteranordnung bestehend aus einem X-förmiger Montierungsrahmen und dessen Herstellungsverfahren
DE3837458C2 (de) Verfahren zur Herstellung einer Schmelzsicherung durch Bonden sowie Schmelzsicherung
EP2092806B1 (de) Verfahren zur herstellung einer leiterplatte mit additiven und integrierten und mittels ultraschall kontaktierten kupferelementen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: FEDER WALTER EBERT PATENTANWAELTE, 40237 DUESSELDO