DE69010103T2

DE69010103T2 - Vorrichtung zur Umwandlung einer Zeilenabtastung in eine streifenweise Vertikalsägezahnabtastung.

Info

Publication number: DE69010103T2
Application number: DE69010103T
Authority: DE
Inventors: Alain Artieri
Original assignee: SGS Thomson Microelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1989-07-27
Filing date: 1990-07-23
Publication date: 1995-01-26
Anticipated expiration: 2010-07-24
Also published as: EP0410909B1; FR2650462A1; US5151976A; KR910003997A; JPH03206769A; DE69010103D1; JP3041901B2; EP0410909A1; FR2650462B1

Description

Bei verschiedenen Anwendungen der Bildverarbeitung oder allgemeiner der Datenverarbeitung will man ein Bild, das aus einer horizontalen Abtastung Zeile für Zeile resultiert, in ein Bild umwandeln, das in vertikaler Sägezahnform über Streifen abgetastet wird. Dementsprechend will man, wie dies die Figur 1 illustriert, ausgehend von einem Bild, welches aufeinanderfolgende Zeilen von N Bildelementen (Pixeln) umfaßt, von denen jedes einem Datenwort entspricht, das Auslesen in einer Sägezahnform über Streifen von M Zeilen in der in Fig. 1 illustrierten Art bewirken.
Die am meisten verbreitete Methode, um eine solche Umwandlung zu realisieren, besteht darin, zwei RAM-Speicher zu verwenden, von denen jeder die Größe eines Streifens von M N Daten besitzt. Die Daten, welche der ersten Zeilenabtastung entsprechen, werden in dem ersten Speicher gespeichert und werden dann in der gewünschten Ordnung des Sägezahns-Abtastens über Streifen gelesen, während die Daten des folgenden Bandes in den anderen Speicher geschrieben werden, und die zwei Speicher werden in derselben Weise im folgenden alternativ gelesen und beschrieben.
Dieses Vorgehen hat den offensichtlichen Nachteil, daß es zwei Speicher zusammen mit ihren unabhängigen Adreßsystemen benötigt.
Die vorliegende Erfindung schlägt vor, einen einzigen Speicher mit einer Kapazität von M N Wörtern zu verwenden, um diese Operation auszuführen, und schlägt gleichfalls eine Schaltung vor, die es gestattet, automatisch Adressen zu liefern, unter denen man Daten in ausgewählte Speicherzellen simultan einund ausliest.
Um diese Aufgaben zu lösen, sieht die vorliegende Erfindung eine Vorrichtung zum Umwandeln einer Zeilenabtastung von aufeinander folgenden Zeilen mit N Daten in eine Sägezahnabtastung über Streifen mit einer Höhe von M Zeilen vor, welche alle Daten dieser M Zeilen abdeckt, die einen Speicher für M N Wörter, in welchen sequentiell die ersten M N Daten eingeschrieben werden und in den danach die folgenden Daten sequentiell eingeschrieben werden, während die vorhandenen Daten bei denselben aufeinanderfolgenden Adressen Aij gelesen werden, wobei i eine Ordnungszahl für die Daten in dem Speicher (0 < i < M N - 1) und j eine Streifennummer (1 < j < n) bezeichnet, und einen Adressengenerator umfaßt, welcher die Adressen Ai,j derart liefert, daß Ai+1,j = (Aj,j + xj) modulo(M N - 1) ist, wobei xj eine derartige Zahl ist, daß xj+1 = N xj modulo(M N - 1) und x&sub1; = 1.
Gemäß einer Ausführungsform der vorliegenden Erfindung umfaßt der Adressengenerator: ein erstes Register für den Wert xj, ein zweites Register für den Wert einer Adresse (Ai,j), einen Addierer, welcher den Ausgang des ersten Registers und den Ausgang des zweiten Registers addiert (xj + Ai,j), eine Einrichtung (S2, SEL1) zum Übertragen des kleineren der positiven Werte (xj + Ai,j) und [xj + Ai,j - (M N) - 1] in das zweite Register und eine Einrichtung, um bei jedem Wechsel des Streifens den Wert (xj+1) in das erste Register (xj) zu übertragen und den Inhalt des zweiten Registers (A0,j) auf Null zu setzen.
Die vorliegende Erfindung wird genauer im Rahmen einer besonderen Ausführungsform mit Bezug auf die beigefügten Zeichnungen beschrieben, in denen
Fig. 1 schematisch das durch die vorliegende Erfindung zu erreichende Ziel darstellt, nämlich eine Umwandlung einer Zeilenabtastung in eine Sägezahn-Abtastung über Streifen,
Fig. 2 bis Fig. 5 aufeinanderfolgende Belegungen des Speichers gemäß der vorliegenden Erfindung zeigen,
Fig. 6 eine Schaltung darstellt, die es gestattet, die gesuchten aufeinanderfolgenden Adressen zum Adressieren des Speichers zu erhalten.
Das Ziel der vorliegenden Erfindung wird mit Bezug auf die Figuren 2 bis 5 erläutert, welche die aufeinanderfolgenden Inhalte eines einzigen RAM-Speichers zeigen. Man geht im dargestellten Beispiel davon aus, daß dieser Speicher einem Streifen entspricht, welcher drei (M = 3) Zeilen aus 7 (N = 7) Wörtern enthält, wobei die Speicherzellen von 0 bis 20 numeriert sind. Zu Beginn werden, wie dies die Figur 2 darstellt, die sequentiellen Daten in die entsprechenden Zellen eingelesen.
Sobald der Speicher gefüllt ist, wird er in Sägezahnform ausgelesen, d.h. in der Reihenfolge:
0 7 14 1 8 15 2 9 16 3 10 17 4 11 18 5 12 19 6 13 20.
Bei jedem Lesen einer Zelle wird jeder einlaufende Datensatz in die Zelle eingelesen, welche gerade gelesen wurde. Die Zellen werden also mit sequentiellen Daten in der in Figur 3 angedeuteten Form aufgefüllt.
Danach muß man wieder von neuem die Daten 0, 7, 14 ... suchen. Man stellt anhand von Fig. 3 fest, dar sie sich bei den folgenden Adressen befinden:
0 9 18 7 16 5 14 3 12 1 10 19 8 17 6 15 4 13 2 11 20.
Die Figur 4 zeigt die sequentiellen Daten, welche in die entsprechenden Zellen eingeschrieben wurden, d. h. daß der Datensatz 0 sich in der Zelle 0 befindet, der Datensatz 1 in der Zelle 9, in der sich der Datensatz 7 befand, der Datensatz 2 in der Zelle 18, in der sich der Datensatz 14 befand, usw.
Wenn man den Inhalt des Speichers der Fig. 4 in der Reihenfolge der Datensätze 0, 7, 14, ... lesen will, muß man die Speicherzellen in der Reihenfolge:
0 3 6 9 12 15 18 1 4 7 10 13 16 19 2 5 8 11 14 17 20
lesen und man schreibt erneut in den Speicher bei jedem Lesen eines einlaufenden Datensatzes. Die entsprechende Belegung ist in Fig. 5 gezeigt. Man sieht, daß man, wenn man die Daten der Fig. 5 in der Reihenfolge 0, 7, 14, ... lesen will, wieder zu einer mit derjenigen der Fig. 2 identischen Belegung gelangt und der Zyklus sich wiederholt, bis alle Streifen des Bildes gelesen sind.
Die aufeinanderfolgenden Adressieradressen des RAM-Speichers können in ROM-Speichern gespeichert werden; dies wurde jedoch eine sehr bedeutende Speicherkapazität erfordern, die zumindest gleich derjenigen des zweiten RAM-Speichers wäre, der im Rahmen der vorangehend erwähnten Ausführungsform mit zwei RAM vorhanden ist.
Daher sieht die vorliegende Erfindung eine Schaltung vor, die es gestattet, aufeinanderfolgende Adressen Ai,j zu erzeugen, wobei i die Adresse einer Speicherzelle bezeichnet (eine Adresse, die zwischen 0 und 20 bei dem vorangehend beschriebenen Beispiel variiert) und wobei j einer Streifennummer entspricht. Dementsprechend liegt i zwischen 0 und M N - 1, wobei N die Zahl der Wörter in einer Zeile ist und M die Zahl der Zeilen in einem Streifen und j eine Streifennummer ist, die um eine Einheit erhöht wird, wenn man von einem Streifen zum folgenden übergeht.
Eine Ausführungsform der Schaltung gemäß der vorliegenden Erfindung ist in Fig. 6 illustriert. Sie umfaßt ein erstes Speicherregister R1 für einen Wert xj, wobei dieses Register zu Beginn mit dem Wert 1 belegt wird. Ein zweites Register R2 enthält den Wert der aktuellen Adresse Ai,j. Die Ausgänge der Register R1 und R2 werden einem ersten Addierer S1 zugeführt, dessen Ausgang einerseits zu einer Auswahlschaltung SEL1 und andererseits zu einem zweiten Addierer S2 gesendet wird, der von dem Ausgang von S1 den Wert (M N - 1) abzieht. Der Addierer S2 umfaßt einen Validierungsausgang V1, der anzeigt, ob das Resultat der Operation strikt positiv ist. Dieser Ausgang wird zu dem Selektor SEL1 geschickt, der als zweiten Eingang den Ausgang des Addierers S2 empfängt. Dementsprechend wählt der Selektor SEL1, wenn das Signal V1 anzeigt, daß das Resultat von S2 positiv ist, den Ausgang von S2; wenn nicht, wählt er den Ausgang von S1, um ihn in das Register R2 zu schicken und einen neuen Wert Ai,j zu erzeugen. Die Gruppe der Schaltungen S1, S2, SEL1 R2 wird im Rhythmus der Adressensequenz (Datentakt) betätigt, und liefert Adressen Ai,j für aufeinanderfolgende Werte von i.
Wenn man von dem einen Streifen zu dem anderen übergeht, d.h., wenn der Wert j sich erhöht, setzt ein Synchronisationssignal SYNC den Wert der Adresse in dem Register R2 auf 0 und setzt einen folgenden Wert (xj+1) in das Register R1 für den Wert xj.
Diesen Wert xj+1 kann man in der in oberen Teil der Figur dargestellten Weise erhalten. Der Ausgang eines Registers R3, der anfänglich dem Inhalt des Registers R1 entspricht, wird an eine Auswahlschaltung SEL2 nach Multiplikation mit dem Wert N angelegt. Der Ausgang der Schaltung SEL2 wird zu dem Register R3, das dafür vorgesehen ist, den Wert xj+1 zu speichern, zumindest bei jedem Auftreten des Signals SYNC geschickt, welches ein Signal ist, das alle M N Pulse des Datentakts bei jeder Änderung des Streifens auftritt (Streifentakt). Der Ausgang des Registers R3 wird gleichfalls zu einem Addierer S3 geschickt, der von dem Wert, den es enthält, den Wert M N - 1 abzieht. Wie der Addierer S2 umfaßt der Addierer S3 einen Validierungsausgang V2, der anzeigt, ob das Resultat der Operation strikt positiv ist. Der Ausgang des Addierers S3 wird zu einem zweiten Eingang der Auswahlschaltung SEL2 geschickt und ersetzt seinen vorangehenden Ausgangswert. Wenn das Resultat strikt positiv ist, hat das über ein ODER-Gatter zu dem Register R3 geschickte Signal V2 die Übertragung des Ausgangswerts des Selektors in dieses Register R3 zur Folge. Wenn es negativ oder Null ist, wird der Inhalt des Registers nicht geändert.
Anhand der Funktionsweise der Addierer S2 und S3 und der Selektoren SEL1 und SEL2 stellt man fest, daß man erhält:
xj+1 = N xj modulo(M N - 1) und
Ai+1,j = (Ai,j + xj) modulo(M N - 1).
Man definiert hier die Operation A modulo(M N - 1) durch
A modulo(M N - 1) = A, wenn A < M N - 1,
A modulo(M N - 1) = M N - 1 wenn A = M N - 1, und
A modulo(M N - 1) = A - (M N - 1) solange A ≥ M N - 1.
Wenn man Beispiele für numerische Werte, wie die der Figuren 2 bis 5, nimmt, erkennt man, daß diese Operationen zum Auffüllen der Tafeln in der vorangehend beschriebenen Weise führen.
Die Schaltung gemäß der vorliegenden Erfindung ist besonders einfach und beansprucht im allgemeinen wesentlich weniger Platz auf einem Siliziumchip als ROM-Speicher, welche die aufeinanderfolgenden Adressen enthalten, mit denen man die aufeinanderfolgende Belegung von Speicherblöcken, die einen Bildstreifen enthalten, beeinflussen muß.
Weiterhin wird man bei der vorangehend beschriebenen Schaltung feststellen, daß der Wert xj+1 nur alle M N Pulse des Datentaktes beim Auftreten des Signals SYNC verfügbar sein muß, d.h., daß die Schaltung des oberen Teils der Figur 6 relativ langsam arbeiten kann und daß daher der Mulitplizierer zum Multiplizieren mit N nicht ein hochentwickelter schneller Multiplizierer sein muß.
Tatsächlich empfängt, wenn man sich in den Zeitpunkt unmittelbar nach dem Auftreten eines SYNC-Signals versetzt, während das Register R3 den Wert xj enthielt, den es gerade in das Register R1 übertragen hat, dieses Register R3 den Wert N xj, der im Verlauf des vorangehenden Taktzyklus berechnet wurde. Die Schleife S3, SEL2, R3 gestattet es, in einigen Datentaktzyklen, diesen Wert N xj durch N xj modulo(M N - 1) zu ersetzen, welches der neue Wert xj+1 ist. Der Multiplizierer verwendet dann den gesamten Rest des Streifentaktzyklus darauf, den Wert N xj+1 zu berechnen, der zu dem Selektor SEL2 beim Auftreten des Signals SYNC übertragen wird.
Um das Warten auf eine anfängliche Multiplikationszeit zu vermeiden, sieht man Initialisierungseingänge INIT zu dem Register R3 und dem Selektor SEL2 vor, um zum Beispiel die anfänglichen Werte 1 in R3 und N in SEL2 im ersten Zyklus einzusetzen.
Im übrigen stellt man fest, daß die Schaltung gemäß der vorliegenden Erfindung es umgekehrt gestattet, die Umwandlung einer Sägezahnabtastung über Streifen in eine Zeilenabtastung zu realisieren, indem einfach in dem Multiplizierer die Konstante N mit der Konstanten M geändert wird.
Gemäß einem Aspekt der vorliegenden Erfindung stellt man fest, daß die Werte von xj sich regelmäßig in einem Zyklus wiederholen, der von der Abmessung des betreffenden Streifens abhängt. Dieser Zyklus war bei dem Beispiel der Figuren 2 bis 5 ein Viererzyklus. Eine Rechnung zeigt, daß für Streifen mit acht Zeilen der Zyklus ist:
844 für Zeilen mit 720 Daten
39 für Zeilen mit 721 Daten
20 für Zeilen mit 722 Daten
13 für Zeilen mit 1024 Daten
182 für Zeilen mit 1025 Daten
1316 für Zeilen mit 1026 Daten.
Diese besonderen Beispiele werden gegeben, weil die Zeilen mit 720 und mit 1024 Daten möglichen Fällen für das digitale Fernsehen entsprechen. Man stellt fest, daß für bestimmte Streifenabmessungen nur eine kleine Anzahl von Werten xj auftritt (20 für 8 Zeilen mit 722 Daten und 13 für acht Zeilen mit 1024 Daten). Dementsprechend kann man gemäß einer Abwandlung der vorliegenden Erfindung im Fall einer für eine bestimmte Anwendung bestimmten Schaltung die Schaltungen zum Ermitteln der Werte xj, die im oberen Teil der Figur 6 auftreten, durch ein ROM ersetzen, das die wenigen besonderen Werte von xj speichert.
Man stellt weiterhin fest, daß man, wenn man bei einer besonderen Anwendung auf eine große Zahl von Werten xj stößt (der vorangehend genannte Fall mit 720 Daten), fiktiverweise eine höhere Zahl (722 Daten) wählen kann, um zu einer geringen Zahl von Werten von xj zu gelangen, wobei die überschüssigen Daten beseitigt werden (im Fall einer Anwendung für das Fernsehen erscheinen sie während der Dauer des Zeilenrücklaufs).
Um eine inverse Umwandlung eines Sägezahns in eine Zeilenabtastung zu bewirken, reicht es aus, die in dem ROM gespeicherten Daten umgekehrt zu der Reihenfolge auszulesen, die anfänglich für die Umwandlung einer Zeilenabtastung in eine Sägezahn-Abtastung vorgesehen war.

Claims

1. Vorrichtung zum Umwandeln einer Zeilenabtastung von aufeinanderfolgenden Zeilen mit N Daten in eine Sägezahn- Abtastung über Streifen mit einer Höhe von M Zeilen, welche alle Daten dieser M Zeilen abdeckt, dadurch gekennzeichnet, daß sie umfaßt:

- einen Speicher mit M N Wörtern, in welchen sequentiell die ersten M N Daten eingeschrieben werden, in welchen danach die nachfolgenden Daten, während die vorhandenen Daten gelesen werden, bei denselben aufeinanderfolgenden Adressen Ai,j sequentiell geschrieben werden, wobei i eine Ordnungszahl für die Daten in dem Speicher (0< i< M N-1) und j eine Streifennummer (1< j< n) bezeichnet, und

- einen Adressengenerator, welcher die Adressen Ai,j derart liefert, daß Ai+1,j = (Ai,j + xj) modulo(M N-1), wobei xj eine derartige Zahl ist, daß xj+1 = N xj nodulo(M N-1) und x1 = 1.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Adressengenerator umfaßt:

- ein erstes Register (R1) für den Wert xj,

- ein zweites Register (R2) für den Wert einer Adresse (Ai,j),

- einen Addierer (S1), weicher den Ausgang des ersten Registers und den Ausgang des zweiten Registers addiert (xj + Ai,j),

- eine Einrichtung (S2, SEL1) zum Übertragen des kleineren der positiven Werte (xj + Ai,j) und [xj + Ai,j - (M N-1)] in das zweite Register.

- eine Einrichtung, um bei jedem Wechsel des Streifens den Wert (xj+1) in das erste Register (xj) zu übertragen und den Inhalt des zweiten Registers (A0,j) auf Null zu setzen.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die xj-Werte vorgespeichert sind.

4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die xj-Werte durch eine Schaltung geliefert werden, welche umfaßt:

- eine Einrichtung zum Multiplizieren mit N, welche den Wert xj empfängt und N xj liefert,

- ein drittes Register (R3), welches den kleineren der beiden positiven Werte N xj und N xj modulo(M N-1) empfängt.