DE68923201T2 - Verstärker zur Regenerierung eines rahmenmultiplexierten Signals. - Google Patents

Verstärker zur Regenerierung eines rahmenmultiplexierten Signals.

Info

Publication number
DE68923201T2
DE68923201T2 DE68923201T DE68923201T DE68923201T2 DE 68923201 T2 DE68923201 T2 DE 68923201T2 DE 68923201 T DE68923201 T DE 68923201T DE 68923201 T DE68923201 T DE 68923201T DE 68923201 T2 DE68923201 T2 DE 68923201T2
Authority
DE
Germany
Prior art keywords
clock
frame synchronization
timing
frame
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68923201T
Other languages
English (en)
Other versions
DE68923201D1 (de
Inventor
Eiji Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE68923201D1 publication Critical patent/DE68923201D1/de
Application granted granted Critical
Publication of DE68923201T2 publication Critical patent/DE68923201T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

    Hintergrund der Erfindung (1) Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft einen Zwischenverstärker (im folgenden als Repeater bezeichnet) zum Empfangen und Regenerieren eines Rahmen-multiplexierten Signals, wobei ein Zeitsteuersignal, d.h. ein Takt aus dem empfangenen Signal extrahiert wird, eine Zeitgabe einer Rahmensynchronisation in dem empfangenen Signal detektiert wird und Daten, die in dem empfangenen Signal enthalten sind, wieder in ein regeneriertes Rahmen-multiplexiertes Signal eingebaut und erneut gesendet werden.
  • (2) Beschreibung des Standes der Technik
  • Figur 1 zeigt einen Teil des Aufbaus eines herkömmlichen Repeaters, auf den sich die vorliegende Erfindung bezieht.
  • Tn Figur 1 bezeichnet ein Bezugszeichen 11 eine Rahmensynchronisationsschaltung, 12 bezeichnet einen Haupttaktgenerator (im folgenden als Master-Taktgenerator bezeichnet), 13 bezeichnet einen Wählerschalter, 15 bezeichnet eine Rahmenregenerationsschaltung und 18 bezeichnet ein UND-Gatter.
  • Ein Rahmen-multiplexiertes Signal, welches auf eine (nicht dargestellte) Übertragungsleitung oder auf einen Funkkanal gesendet worden ist, entlang der der Repeater aus Figur 1 angeordnet ist, wird in einem (nicht gezeigten) Demodulator demoduliert und ein Zeitsteuersignal (im folgenden als ein Empfangstakt bezeichnet) wird aus dem demodulierten Signal in einer (nicht dargestellten) Zeitsteuerungs- (Extraktions-) Schaltung extrahiert. Das demodulierte (Daten-) Signal ist mit DATENi bezeichnet und der Empfangstakt ist mit CLKi bezeichnet.
  • Die Rahmensynchronisationsschaltung 11 detektiert eine Zeitgabe einer Rahmensynchronisation für jeden Rahmen, beispielsweise durch Erfassung eines vorgegebenen Rahmensynchronisationsmusters in jedem Rahmen. Durch die Rahmensynchronisation werden das vorgegebene Rahmensynchronisationsmuster und ein Hilfssignal AUX&sub0;, welches beispielsweise Statusse (einschließlich eines Alarms) des Repeaters und der Übertragungsleitung sendet, getrennt. Die übrigen Daten nach dem Hilfssignal AUX&sub0; und das vorgegebene Rahmensynchronisationsmuster werden getrennt, d.h. reale Daten, die durch die Übertragungsleitung gesendet sind und mit DATA bezeichnet sind, werden der Rahmenregenerationsschaltung 15 eingegeben.
  • Die Zeitgabe einer Rahmensynchronisation für jeden Rahmen wird von der Rahmensynchronisationsschaltung 11 als ein Rahmensynchronisationssignal SYNC1 (im folgenden als Empfangsrahmen-Synchronisationssignal bezeichnet) ausgegeben. Zusätzlich gibt die Rahmensynchronisationsschaltung 11 ein Alarmsignal ALRM aus, wenn die voranstehend erwähnte Rahmensynchronisationszeitgabe nicht erfaßt werden kann. Eine Fehlfunktion bei der Erfassung der Zeitgabe einer Rahmensynchronisation tritt beispielsweise aufgrund einer Unterbrechung in einer Übertragungsleitung, einer Fehlfunktion in dem vorangehenden Repeater oder einer Endstation oder aufgrund einer hohen Fehlerrate in einem empfangenen (Daten-) Signal auf.
  • Normalerweise werden der Empfangstakt CLKi und das Empfangsrahmen-Synchronisationssignal SYNC1 in die Rahmenregenerationsschaltung 15 eingegeben. Ein Hilfssignal AUXi, das einen Status des Repeaters oder andere von dem Repeater an eine Endstation zu sendende Information umfassen kann, wird der Rahmenregenerationsschaltung 15 auch eingegeben.
  • Die Rahmenregenerationsschaltung 15 regeneriert Rahmenmultiplexierte Daten, d.h. empfängt das Signal DATA mit realen Daten und ein Hilfssignal AUXi als Datensignale und den Empfangstakt CLKi und das Empfangsrahmen- Synchronisationssignal SYNC1 als Zeitsteuersignale und multiplexiert dann das reale Datensignal DATEN und das Hilfssignal AUXi, um ein Rahmen-multiplexiertes Datensignal DATEN&sub0; zu bilden.
  • Beim Prozeß einer Regeneration erzeugt die Rahmenregenerationsschaltung 15 das vorgegebene Rahmensynchronisationsmuster und fügt dieses in jeden Rahmen bei einer Zeitgabe ein, die durch ein in der Rahmenregenerationsschaltung 15 erzeugtes Rahmensynchronisationssignal bestimmt ist (im folgenden als Regenerationsrahmen-Synchronisationssignal bezeichnet).
  • Das Regenerationsrahmen-Synchronisationssignal, welches in der Rahmenregenerationsschaltung 15 erzeugt wird, ist normalerweise mit dem Empfangsrahmen-Synchronisationssignal SYNC1 in Synchronisation, d.h. das Empfangsrahmen- Synchronisationssignal SYNC1 wird als das Regenerationsrahmen-Synchronisationssignal verwendet. Wenn das Empfangsrahmen-Synchronisationssignal SYNC1 jedoch nicht an die Rahmenregenerationsschaltung 15 geliefert wird, wird das Regenerationsrahmen-Synchronisationssignal aus einem Takt erzeugt, welcher an die Rahmenregenerationsschaltung 15 geliefert wird.
  • Der Repeater umfaßt auch einen Haupttaktgenerator (im folgenden als Mastertaktgenerator bezeichnet) 12, der einen Haupttakt CLKM (im folgenden als Mastertakt bezeichnet) erzeugt. Der Mastertakt CLKM und der voranstehend erwähnte Empfangstakt CLKi werden dem Wählerschalter 13 eingegeben. Der Wählerschalter 13 gibt selektiv den Mastertakt CLKM oder den Empfangstakt CLKi aus, und zwar in Abhängigkeit davon, ob das Alarmsignal ALRM aktiv ist oder nicht, d.h. ob das Alarmsignal ALRM "EIN" oder "AUS" ist. Wenn die Rahmensynchronisationsschaltung 11 die Zeitgabe einer Rahmensynchronisation nicht erfassen kann, wird deshalb anstelle des Empfangstakts CLKi der Mastertakt CLKM an die Rahmenregenerationsschaltung 15 geliefert.
  • Ferner wird das Empfangsrahmen-Synchronisationssignal SYNC1 an die Rahmenregenerationsschaltung 15 durch ein UND-Gatter 18 geliefert, wobei das Alarmsignal ALRM in einen Anschluß des UND-Gatters 18 als ein Gatterschaltsignal eingegeben wird, um die Eingabe des Empfangsrahmen- Synchronisationssignals SYNC1 in die Rahmenregenerationsschaltung 15 zu steuern. Deshalb wird das Empfangsrahmen-Synchronisationssignal SYNC1 in die Rahmenregenerationsschaltung 15 nur dann eingegeben, wenn die Rahmensynchronisationsschaltung 11 die Zeitgabe einer Rahmensynchronisation erfolgreich erfaßt.
  • Der Rahmen-multiplexierte Datenwert DATEN&sub0; wird mit einem Ausgangstakt CLK&sub0; ausgegeben, der die gleiche Frequenz wie der Ausgang des Wählerschalters 13 aufweist.
  • Das voranstehend erwähte Ausgangsdatensignal DATEN&sub0; wird in einen (nicht dargestellten) Modulator mit dem Ausgangstakt CLK&sub0; eingegeben und dann wird das modulierte Signal auf eine Übertragungsleitung oder einen Funkkanal gesendet.
  • Da allgemein eine Phasendifferenz zwischen Takten existiert, die unabhängig in zwei Quellen erzeugt werden, wird, wenn der an die Rahmenregenerationsschaltung 15 gelieferte Takt von einem Empfangstakt CLKi auf den Mastertakt CLKM geschaltet wird oder in die umgekehrte Richtung geschaltet wird, bei dem voranstehend erwähnten Aufbau ein Takt mit einer abrupten Phasendifferenz von dem vorangehenden Takt in die Rahmenregenerationsschaltung 15 eingegeben und deshalb tritt ein Verlust einer Rahmensynchronisation auf.
  • Der Verlust einer Rahmensynchronisation bewirkt ferner einen Verlust einer Rahmensynchronisation in dem folgenden Repeater, d.h. der Verlust einer Rahmensynchronisation setzt sich in den folgenden Repeatern jeweils einzeln in ein Übertragungsssystem mit einer Vielzahl von Repeatern fort.
  • Jeder Repeater kann von dem voranstehenden Zustand mit fehlender Synchronisation unabhängig eine Rahmensynchronisation wiederherstellen, allerdings wird zur Wiederherstellung eine beträchtliche Zeit benötigt, beispielsweise 40 msek. für jeden Repeater.
  • Wenn in einem Repeater eine Fehlfunktion erfaßt wird, dann muß das Auftreten der Fehlfunktion an eine Endstation berichtet werden, jedoch tritt bei einer derartigen Situation oft der obige Verlust einer Rahmensynchronisation gleichzeitig auf und deshalb ergibt sich eine große Informationsverzögerung.
  • Insbesondere muß in einem System, bei dem Bereitschaftsleitung zusätzlich zu einer Betriebsleitung vorgesehen ist, beim Auftreten einer Fehlfunktion in der Betriebsleitung, das Auftreten der Fehlfunktion an eine Station berichtet werden, die eine Umschaltung zwischen den zwei Leitungen steuert, um die Kommunikation durch Umschalten von der fehlerhaften Leitung auf die Bereitschaftsleitung so schnell wie möglich wiederherzustellen.
  • Wenn sich der Zustand mit fehlender Synchronisation allerdings sukzessive in den folgenden Repeatern fortsetzt, häuft sich die voranstehend erwähnte große Wiederherstellungszeit in jedem Repeater an, und demzufolge wird eine große Gesamtverzögerung bewirkt.
  • Deshalb wird ein Repeater benötigt, bei dem das Auftreten eines Verlusts einer Rahmensynchronisation vermieden werden kann, wenn ein zur Regeneration eines Rahmendatenwertes verwendeter Takt auf einen anderen Takt umgeschaltet wird.
  • Wenn eine Rahmensynchronisation in einer Rahmensynchronisationsschaltung wiederhergestellt worden ist, d.h. eine Detektion einer Zeitgabe einer Rahmensynchronisation für jeden Rahmen wird nach einem Ausfall der Erfassung möglich, dann müssen die regenerierten Signale wieder mit dem Empfangstakt und der erfaßten Zeitgabe einer Rahmensynchronisation synchronisiert werden. Allerdings wird die Zeitgabe einer Rahmensynchronisation in einem regenerierten Rahmen-multiplexierten Signal durch ein Regenerationsrahmen-Synchronisationssignal bestimmt, welches von dem Mastertakt CLKM erzeugt wird, d.h. die Zeitgabe einer Rahmensynchronisation in einem regenerierten Rahmenmultiplexierten Signal ist unabhängig von dem Empfangsrahmen- Synchronisationssignal SYNC1. Wenn bei dem Aufbau in Figur 1 das Alarmsignal ALRM EIN wird, wird deshalb das Regenerationsrahmen-Synchronisationssignal in der Rahmensynchronisationsschaltung 15 abrupt auf das Empfangsrahmen-Synchronisationssignal SYNC1 geändert. Diese abrupte Anderung kann eine abrupte Verschiebung bei der Zeitgabe der Rahmensynchronisation bewirken, d.h. dies kann einen Verlust einer Rahmensynchronisation bewirken.
  • Ein Repeater wird in der von KAWAKAMI et al. eingereichten Veröffentlichung mit dem Titel "Study on a spuervisory and control system in coaxial PCM transmission" in REVIEV OF THE ELECTRICAL COMMUNICATION LABORATORY, vol. 23, Nrs. 5-6, Mai- Juni 1975, auf den Seiten 612-621 beschrieben. Dieser bekannte Repeater umfaßt einen Rahmensynchronisationssignalgenerator, der durch einen internen Oszillator gesteuert wird. Der Rahmensynchronisationssignalgenerator empfängt ein Signal, welches anzeigt, ob das intern erzeugte Rahmensynchronisationssignal zu dem Rahmensynchronisationssignal, welches aus dem Eingangsdatensignal erfaßt wird, synchronisiert ist.
  • Die JP-A-60 069 915 offenbart eine Schaltung zur allmählichen Verschiebung einer Taktphase, ähnlich wie die in Figur 4 der vorliegenden Anmeldung gezeigte.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Aufgabe der vorliegenden Erfindung besteht darin, einen Repeater bereitzustellen, bei dem ein Auftreten eines Verlusts einer Rahmensynchronisation vermieden werden kann, wenn ein Takt zur Regeneration eines Rahmen-multiplexierten Signals auf einen anderen Takt umgeschaltet wird.
  • Gemäß der vorliegenden Erfindung ist ein Repeater vorgesehen, der umfaßt: einen Empfangsrahmen- Zeitgabenerfassungsabschnitt, der aus einem empfangenen Rahmen-multiplexierten Signal einen Empfangstakt extrahiert, eine Zeitgabe einer Rahmensynchronisation in dem empfangenen Signal detektiert und ein Alarmsignal ausgibt, welches anzeigt, ob die Zeitgabe einer Rahmensynchronisation erfolgreich detektiert wird oder nicht; einen Mastertaktgenerator, der einen Mastertakt erzeugt; einen Rahmensynchronisations-Phasenkomparator, der eine Übereinstimmung zwischen der Zeitgabe einer in dem Empfangssignal erfaßten Rahmensynchronisation und einer Zeitgabe einer in einem regenerierten Rahmen-multiplexierten Signal erfaßten Rahmensynchronisation detektiert; eine Umschaltschaltung, deren Ausgang der Empfangstakt ist, mit folgender Ausnahme: der Ausgang wird auf den Mastertakt geschaltet, wenn das Alarmsignal einen Ausfall der Erfassung anzeigt, und der Ausgang wird auf den Empfangstakt zurückgeschaltet, wenn das Alarmsignal eine erfolgreiche Erfassung anzeigt und die Übereinstimmung gleichzeitig detektiert wird; eine Schaltung zur allmählichen Verschiebung einer Taktphase, die den Ausgang der Umschaltschaltung als einen Eingangstakt empfängt, einen zu dem Eingangstakt synchronisierten Ausgangstakt ausgibt, mit der Ausnahme, daß eine Phasenverschiebung, die von einer in dem Eingangstakt auftretenden abrupten Phasenverschiebung herrührt, in einem Ausgangstakt nach der abrupten Phasenverschiebung in dem Eingangstakt allmählich erscheint; einen Rahmenregenerationsabschnitt, der den Ausgang der Schaltung zur allmählichen Verschiebung einer Taktphase als einen Takt empfängt, die Zeitgabe einer Rahmensynchronisation in einem regenerierten Rahmen-multiplexierten Signal bestimmt und ein Rahmen-multiplexiertes Signal entsprechend dem empfangenen Signal regeneriert, wobei die Zeitgabe der Rahmensynchronisation in dem regenerierten Rahmenmultiplexierten Signal zu der Zeitgabe einer in dem Empfangssignal detektierten Synchronisation synchronisiert ist, wenn die Zeitgabe einer Rahmensynchronisation zugeführt, und die Zeitgabe einer Rahmensynchronisation in dem regenerierten Rahmen-multiplexierten Signal wird aus dem Ausgang der Schaltung zur allmählichen Verschiebung einer Taktphase erzeugt, wenn die Zeitgabe einer Rahmensynchronisation nicht zugeführt wird; und ein Gatter, welches die Zeitgabe einer in dem Empfangssignal erfaßten Rahmensynchronisation empfängt und die Zeitgabe der Rahmensynchronisation nur dann zu führt, wenn das Alarmsignal eine erfolgreiche Erfassung anzeigt und die Übereinstimmung gleichzeitig erfaßt wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen:
  • Fig. 1 einen Teil eines Aufbaus des herkömmlichen Repeaters, auf den sich die vorliegende Erfindung bezieht;
  • Fig. 2 den ,grundlegenden Aufbau eines Repeaters gemäß der vorliegenden Erfindung;
  • Fig. 3 den Aufbau einer Ausführungsform der vorliegenden Erfindung;
  • Fig. 4 ein Blockschaltbild einer Phasenregelschleifenschaltung als Umsetzung der Schaltung 6 zur allmählichen Verschiebung einer Taktphase;
  • Fig. 5 eine allmähliche Änderung der Frequenz des Ausgangs der Schaltung 6 zur allmählichen Verschiebung einer Taktphase;
  • Fig. 6 den Aufbau eines Beispiels des Phasenkomparators 7 für Synchronisationssignale; und
  • Fig. 7 ein Zeitablauf des Betriebs des Phasenkomparators 7 für Synchronisationssignale;
  • Fig. 8 ein Zeitablauf des Betriebs des Aufbaus einer Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Figur 2 zeigt den grundlegenden Aufbau eines Repeaters gemäß der vorliegenden Erfindung.
  • In Figur 2 bezeichnet ein Bezugszeichen 1 einen Zeitgabenerfassungsabschnitt für empfangene Rahmen, 2 bezeichnet einen Mastertaktgenerator, 3 bezeichnet eine Umschaltschaltung, 4 bezeichnet eine Schaltung zur allmählichen Verschiebung einer Taktphase, 5 bezeichnet einen Rahmenregenerationsabschnitt, 6 bezeichnet einen Rahmensynchronisations-Phasenkomparator und 7 bezeichnet ein Gatter.
  • Der Empfangsrahmen-Zeitgabenerfassungsabschnitt 1 extrahiert aus einem empfangenen Rahmen-multiplexierten Signal einen Empfangstakt, detektiert eine Zeitgabe einer Rahmensynchronisation in dem empfangenen Signal und gibt ein Alarmsignal aus, welches anzeigt, ob die Zeitgabe einer Rahmensynchronisation erfolgreich erfaßt wird oder nicht.
  • Der Mastertaktgenerator 2 erzeugt einen Mastertakt.
  • Der Rahmensynchronisations-Phasenkomparator 6 detektiert eine Übereinstimmung zwischen der Zeitgabe einer in dem Empfangssignal detektierten Rahmensynchronisation und einer Zeitgabe einer Rahmensynchronisation in einem regenerierten Rahmen-multiplexierten Signal.
  • Die Umschaltschaltung 3 gibt den empfangenen Takt aus, außer daß der Ausgang der Umschaltschaltung 3 auf den Mastertakt umgeschaltet wird, wenn das Alarmsignal einen Ausfall der Erfassung anzeigt, und der Ausgang wird auf den empfangenen Takt zurückgeschaltet, wenn das Alarmsignal eine erfolgreiche Detektion einer Rahmensynchronisation anzeigt und die Übereinstimmung gleichzeitig detektiert wird.
  • Die Schaltung 4 zur allmählichen Verschiebung einer Taktphase empfängt den Ausgang der Umschaltschaltung 3 als einen Eingangstakt, gibt einen zu dem Eingangstakt synchronisierten Ausgangstakt aus, außer daß eine Phasenverschiebung, die von einer in dem Eingangstakt auftretenden abrupten Phasenverschiebung herrührt, in einem Ausgangstakt nach der abrupten Phasenverschiebung in dem Eingangstakt allmählich auftritt.
  • Der Rahmenregenerationsabschnitt 5 empfängt den Ausgang der Schaltung 4 zur graduellen Verschiebung einer Taktphase als einen Takt, bestimmt die Zeitgabe einer Rahmensynchronisation in einem regenerierten Rahmen-multiplexierten Signal und regeneriert das Rahmen-multiplexierte Signal entsprechend dem empfangenen Signal, wobei die Zeitgabe einer Rahmensynchronisation in dem regenerierten Rahmenmultiplexierten Signal zu der Zeitgabe einer in dem Empfangssignal detektierten Rahmensynchronisation synchronisiert ist, wenn die Zeitgabe einer Rahmensynchronisation zugeführt wird, und die Zeitgabe einer Rahmensynchronisation in dem regenerierten Rahmenmultiplexierten Signal wird aus dem Ausgang der Schaltung 4 zur allmählichen Verschiebung einer Taktphase erzeugt, wenn die Zeitgabe einer Rahmensynchronisation nicht zugeführt wird.
  • Das Gatter 7 empfängt die Zeitgabe einer in dem empfangenen Signal erfaßten Rahmensynchronisation und liefert die Zeitgabe einer Rahmensynchronisation nur dann, wenn das Alarmsignal eine erfolgreiche Erfassung anzeigt und die Übereinstimmung gleichzeitig detektiert wird.
  • Deshalb wird gemäß der voranstehenden Konstruktion zunächst eine abrupte Phasenverschiebung in dem Eingangstakt in dem Rahmenregenerationsabschnitt, die auftreten kann, wenn der Eingangstakt von einem Takt auf einen anderen Takt geschaltet wird, durch die Schaltung 4 zur graduellen Verschiebung einer Taktphase beseitigt.
  • Wenn sich ferner eine Rahmensynchronisation in dem Empfangssignal aus einem Ausfall einer Erfassung der Zeitgabe einer Rahmensynchronisation erholt, wird allgemein in der voranstehend Konstruktion ein Taktausgang an der Umschaltschaltung nicht sofort auf den Empfangstakt umgeschaltet und auch die Zeitgabe einer in dem empfangenen Signal erfaßten Rahmensynchronisation wird über das Gatter 2 nicht sofort an den Rahmenregenerationsabschnitt 5 geliefert. Wenn somit eine Übereinstimmung zwischen der Zeitgabe einer in dem empfangenen Signal erfaßten Rahmensynchronisation und der Zeitgabe einer Rahmensynchronisation in dem regenerierten Signal in dem Synchronsationssignal-Phasenkomparator 6 erfaßt wird, wird der Taktausgang an der Umschaltschaltung 3 auf den Empfangstakt geschaltet und die in dem Empfangssignal erfaßte Zeitgabe einer Rahmensynchronisation wird über das Gatter 2 an den Rahmenregenerationsabschnitt 5 geliefert.
  • Deshalb tritt in der Zeitgabe einer Rahmensynchronisation in dem Rahmensynchronisationsabschnitt 5 keine Phasenverschiebung auf, selbst wenn die Zeitgabe von der aus dem Mastertakt CLKM erzeugten Zeitgabe auf die Zeitgabe einer Rahmensynchronisation geändert wird, die aus dem Zeitgabenerfassungsabschnitt 1 für den empfangenen Rahmen geliefert wird.
  • Gemäß dem voranstehenden Betrieb gemäß der vorliegenden Erfindung werden herkömmliche Faktoren, die einen Verlust einer Rahmensynchronisation bewirken können, beseitigt.
  • Figur 3 zeigt einen Aufbau einer Ausführungsform der vorliegenden Erfindung.
  • In Figur 3 bezeichnet ein Bezugszeichen 14 eine Schaltung zur allmählichen Verschiebung einer Taktphase, 16 bezeichnet einen Phasenkomparator für Synchronisationssignale, 23 bezeichnet eine Umschaltsteuerschaltung und 17 bezeichnet ein UND-Gatter. Alle anderen in Figur 3 gezeigten Komponenten sind die gleichen wie die entsprechenden in Figur 1 gezeigten Komponenten und tragen die gleichen Bezeichnungen.
  • Bei dem Aufbau in Figur 3 wird das voranstehend erwähnte Rahmensynchronisationssignal, welches in der Rahmenregenerationsschaltung 15 erzeugt wird (dieses wird im folgenden Regenerationsrahmen-Synchronisationssignal genannt und mit SYNC2 bezeichnet), von der Rahmenregenerationsschaltung 15 ausgegeben und dann in einen der Eingangsanschlüsses des Synchronisationssignal- Phasenkomparators 6 eingegeben. Das Empfangsrahmen- Synchronisationssignal SYNC1 wird in den anderen Eingangsanschluß des Synchronisationssignal-Phasenkomparators 6 eingegeben. Der Ausgang des Synchronisationssignal- Phasenkomparators 6, der mit S6 bezeichnet ist, wird an einen Eingangsanschluß der Umschaltsteuerschaltung 23 angelegt und wird EIN, wenn das Empfangsrahmen-Synchronisationssignal SYNC1 und das Regenerationsrahmen-Synchronisationssignal SYNC2 übereinstimmen.
  • Das voranstehend erwähnte Alarmsignal ALRM wird an den anderen Eingangsanschluß der Umschaltsteuerschaltung 23 angelegt. Das Alarmsignal ALRM wird ferner an einen Eingangsanschluß des UND-Gatters 17 angelegt. Die anderen beiden Eingänge des UND-Gatters 17 sind das Empfangsrahmen-Synchronisationssignal SYNC1 und der Ausgang der Umschaltsteuerschaltung 23. Der Ausgang des UND-Gatters 17 wird an die Rahmenregenerationsschaltung 15 geführt. Das UND- Gatter 17 und die Umschaltsteuerschaltung 23 entsprechen dem in Figur 2 gezeigten Gatter 7. Die Umschaltsteuerschaltung 23 ist durch ein UND-Gatter realisiert.
  • Der Ausgang der Umschaltsteuerschaltung 23 wird auch an einen Steuereingangsanschluß des Wählerschalters 13 angelegt. Der Ausgang des Wählerschalters 13 wird in die Schaltung 14 zur allmählichen Verschiebung einer Taktphase eingegeben.
  • Die Funktion der Schaltung 14 zur graduellen Verschiebung einer Taktphase ist die gleiche wie die entsprechende in Figur 2 gezeigte Schaltung 4. Der Ausgang der Schaltung 14 zur allmählichen Verschiebung einer Taktphase, der mit CLKx bezeichnet ist, wird an die Rahmenregenerationsschaltung 15 geliefert.
  • Figur 4 zeigt ein Blockschaltbild eines Beispiels der Schaltung 4 in Figur 2 oder 14 in Figur 3 zur allmählichen Verschiebung einer Taktphase.
  • In Figur 4 bezeichnet ein Bezugszeichen 41 einen Phasenkomparator, 42 bezeichnet ein Tiefpaßfilter, 43 bezeichnet einen spannungsgesteuerten Oszillator und 44 bezeichnet einen Frequenzteiler.
  • Wie aus der Zeichnung hervorgeht, ist der Aufbau in Figur 4 eine altbekannte Phasenregelschleifen-(PLL)-Schaltung und die PLL-Schaltung kann die voranstehend erwähnte Funktion der Schaltung 4 in Figur 2 zur allmählichen Verschiebung einer Taktphase ausführen. Die anfängliche Phasendifferenz zwischen dem Empfangstakt CLKi und dem Mastertakt CLKM wird in dem Phasenkomparator 41 als eine abrupte Phasenverschiebung des Eingangstakts erfaßt und eine Steuerung zur allmählichen Verkleinerung der in dem Phasenkomparator 41 erfaßten Phasenverschiebung wird durch die Schleifenkonstruktion des Phasenkomparators 41, des Tiefpaßfilters 42, des spannungsgesteuerten Oszillators 43 und des Frequenzteilers 44 ausgeführt. Gemäß der allmählichen Verkleinerung der Phasenverschiebung nähert sich die Frequenz der Ausgangs CLKX der PLL-Schaltung allmählich der Frequenz des Mastertakts CLKM an, wie in Figur 5 gezeigt.
  • Figur 6 zeigt den Aufbau eines Beisiels des Synchronisations- Phasenkomparators 6 in Figur 2 oder 16 in Figur 5.
  • In Figur 6 bezeichnet ein Bezugszeichen 61 eine Verzögerungsschaltung und 62 bezeichnet eine Flip-Flop- Schaltung vom D-Typ.
  • Die Verzögerungsschaltung 61 verzögert die Zeitgabe des Eingangssignals um eine Hälfte der Taktperiode τ. Das empfangene Synchronisationssignal SYNC1 wird in die Verzögerungsschaltung 61 eingegeben und der Ausgang, der mit SYNC1D bezeichnet ist, wird an den D-Eingangsanschluß der Flip-Flop-Schaltung 62 vom D-Typ angelegt. Das Regenerationssynchronisationssignal SYNC2 wird an den Flankentriggereingangsanschluß der Flip-Flop-Schaltung 62 vom D-Typ angelegt.
  • Figur 7 zeigt die Zeitgabe der obigen Signale, wenn die Übereinstimmung zwischen dem empfangenen Synchronisationssignal SYNC1 und dem Regenerationssynchronisationssignal SYNC2 erfaßt wird. Wenn nämlich die obigen zwei Signale SYNC1 und SYNC2 übereinstimmen, dann ist das verzögerte Signal SYNC1D immer auf dem NIEDRIG-Pegel zu der Zeitgabe der führenden Flanke des Signals SYNC2 und deshalb ist der Ausgang des Synchronisationssignal-Phasenkomparators, der der invertierte Ausgang ist, HOCH. Wenn die obigen zwei Signale SYNC1 und SYNC2 nicht übereinstimmen, ist der Ausgang des Phasenkomparators für Synchronisationssignale NIEDRIG.
  • Figur 8 zeigt die Zeitgabe der Konstruktion aus Figur 3. Zur Zeit t1 ist die Rahmensynchronisation in der Rahmensynchronisationsschaltung 11 ausgefallen. Sofort wird das Rahmensynchronisationssignal SYNC1 an demUND-Gatter 17 gestoppt und das Alarmsignal ALRM wird NIEDRIG.
  • Deshalb wird der Ausgang der Umschaltsteuerschaltung 23 NIEDRIG und der Ausgangstakt des Wählerschalters 13 wird dann von dem Empfangstakt CLKi auf den Mastertakt CLKM umgeschaltet. Wie voranstehend erwähnt, wird die Phase und die Frequenz des Ausgangs CLKx der Schaltung 14 zur allmählichen Verschiebung einer Taktphase allmählich verschoben, so daß sie mit dem Mastertakt CLKM übereinstimmt und erreicht zur Zeit t2 eine Übereinstimmung.
  • Zur Zeit t3 ist die Rahmensynchronisation in der Rahmensynchronisationsschaltung 11 wiederhergestellt. Allerdings ist zu dieser Zeit das Ausgangssignal S6 des Phasenkomparators für Synchronisationssignale NIEDRIG, d.h. die Rahmensynchronisationssignale SYNC1 und SYNC2 stimmen nicht überein. Da die Frequenzen des Empfangstakts CLKi und des Mastertakts CLKM unterschiedlich sind, stimmen die Rahmensynchronisationssignale SYNC1 und SYNC2 bei einem durch die Frequenzdifferenz bestimmten Intervall überein. Danach wird nach einem Intervall zur Zeit t4 das Ausgangssignal S6 des Synchronisationssignal-Phasenkomparators HOCH. Demzufolge wird der Ausgang der Umschaltsteuerschaltung 23 HOCH und somit wird das Rahmensynchronisationssignal SYNC1 über das UND-Gatter 17 an die Rahmenregenerationsschaltung 15 angelegt und der Ausgangstakt des Wählerschalters 13 wird auf den Empfangstakt CLKi zurückgeschaltet.
  • Wie voranstehend erwähnt, wird wiederum die Phase und die Frequenz des Ausgangs CLKx der Schaltung 14 zur allmählichen Verschiebung einer Taktphase allmählich verschoben, so daß sie mit dem Empfangstakt CLKi übereinstimmt und erreicht zur Zeit t5 eine Übereinstimmung, wodurch der Repeater in den normalen Zustand zurückgebracht wird.
  • Wie in Figur 8 gezeigt, ändert sich die Phase und die Frequenz des an die Rahmenregenerationsschaltung gelieferten Takts immer allmählich, und die Zeitsteuerung der Anderung des Rahmensynchronisationssignals SYNC2 aus der von dem Mastertakt CLKM erzeugten Zeitgabe auf die Zeitgabensynchronisation mit dem Rahmensynchronisationssignal SYNC1 wird ebenfalls kontinuierlich ausgeführt, d.h. mit keiner Phasenverschiebung.
  • Somit kann gemäß der vorliegenden Erfindung das Auftreten eines Verlusts einer Rahmensynchronisation vermieden werden.

Claims (3)

1. Zwischenverstärker, umfassend:
a) einen Zeitgabenerfassungsabschnitt (1, 11) für empfangene Rahmen, der aus einem empfangenen Rahmen-multiplexierten Signal einen Empfangstakt (CLKi) extrahiert, eine Zeitgabe einer Rahmensynchronisation (SYNC1) in dem empfangenen Signal detektiert und ein Alarmsignal (ALRM) ausgibt, welches anzeigt, ob die Zeitgabe einer Rahmensynchronisation (SYNC1) erfolgreich erfaßt wird oder nicht:
b) einen Mastertaktgenerator (2), der einen Mastertakt (CLK, CLKm) erzeugt;
c) einen Rahmensynchronisations-Phasenkomparator (6, 16), der eine Übereinstimmung zwischen der in dem empfangenen Signal erfaßten Zeitgabe einer Rahmensynchronisation (SYNC1) und einer Zeitgabe einer Rahmensynchronisation in einem regenerierten Rahmen-multiplexierten Signal (SYNC2) erfaßt;
d) eine Umschaltschaltung (3; 13, 23), deren Ausgang der Empfangstakt (CLKi) ist, außer daß der Ausgang auf den Mastertakt (CLKM) geschaltet wird, wenn das Alarmsignal (ALRM) einen Ausfall der Erfassung anzeigt, und der Ausgang auf den Empfangstakt (CLKi) zurückgeschaltet wird, wenn das Alarmsignal(ALRM) eine erfolgreiche Erfassung anzeigt und die Übereinstimmung gleichzeitig erfaßt wird;
e) eine Schaltung (4, 14) zur allmählichen Verschiebung einer Taktphase, die den Ausgang der Umschaltschaltung (3, 13, 23) als einen Eingangstakt (CLKi; CLKm) empfängt, einen zu dem Eingangstakt (CLKi; CLKm) synchronisierten Ausgangstakt (CLKx) ausgibt, außer daß eine Phasenverschiebung (Δf), welche von einer in den Eingangstakt (CLKi, CLKm) auftretenden abrupten Phasenverschiebung herrührt, allmählich in dem Ausgangstakt (CLKx) nach der abrupten Phasenverschiebung (Δf) in dem Eingangstakt (CLKi; CLKm) auftritt;
f) einen Rahmenregenerationsabschnitt (5), der den Ausgang (CLKx) der Schaltung (4) zur allmählichen Verschiebung einer Taktphase als einen Takt empfängt, die Zeitgabe einer Rahmensynchronisation (SYNC2) in einem regenerierten rahmenmultiplexierten Signal bestimmt und das Rahmenmultiplexierte Signal entsprechend dem empfangenen Signal (DATEN) regeneriert; wobei die Zeitgabe einer Rahmensynchronisation (SYNC2) in dem regenerierten Rahmen-multiplexierten Signal zu der in dem Empfangssignal erfaßten Zeitgabe einer Rahmensynchronisation (SYNC1) synchronisiert ist, wenn die Zeitgabe einer Rahmensynchronisation zugeführt wird, und wobei die Zeitgabe einer Rahmensynchronisation (SYNC2) in dem regenerierten Rahmen-multiplexierten Signal aus dem Ausgang der Schaltung (4) zur allmählichen Verschiebung einer Taktphase erzeugt wird, wenn die Zeitgabe einer Rahmensynchronisation (SYNC1) nicht zugeführt wird; und
ein Gatter (7), welches die in dem empfangenen Signal erfaßte Zeitgabe einer Rahmensynchronisation (SYNC1) empfängt und die Zeitgabe einer Rahmensynchronisation (SYNC1) nur dann zuführt, wenn das Alarmsignal (ALRM) eine erfolgreiche Erfassung anzeigt und die Übereinstimmung gleichzeitig erfaßt wird.
2. Zwischenverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung (4) zur allmählichen Verschiebung einer Taktphase eine Phasenregelschleifenschaltung (41-43) umfaßt.
3. Zwischenverstärker nach Anspruch 1, dadurch gekennzeichnet, daß die Umschaltschaltung (3) umfaßt: einen Wählerschalter (13), der den Mastertakt (CLKm) oder den Empfangstakt (CLKi) selektiv ausgibt; und eine Schaltersteuerschaltung (23), die ein Steuersignal (SWC) ausgibt, um den Ausgang des Wählerschalters (13) auf den Mastertakt (CLKm) zu schalten, wenn das Alarmsignal (ALRM) einen Ausfall der Erfassung anzeigt, und um den Ausgang auf den Empfangstakt (CLKi) zurückzuschalten, wenn das Alarmsignal (ALRM) eine erfolgreiche Erfassung anzeigt und die Übereinstimmung gleichzeitig erfaßt wird.
DE68923201T 1988-03-16 1989-03-16 Verstärker zur Regenerierung eines rahmenmultiplexierten Signals. Expired - Fee Related DE68923201T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6021988A JPH0642663B2 (ja) 1988-03-16 1988-03-16 ディジタル通信方式の中間中継局

Publications (2)

Publication Number Publication Date
DE68923201D1 DE68923201D1 (de) 1995-08-03
DE68923201T2 true DE68923201T2 (de) 1996-01-04

Family

ID=13135833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68923201T Expired - Fee Related DE68923201T2 (de) 1988-03-16 1989-03-16 Verstärker zur Regenerierung eines rahmenmultiplexierten Signals.

Country Status (5)

Country Link
US (1) US4876683A (de)
EP (1) EP0333196B1 (de)
JP (1) JPH0642663B2 (de)
CA (1) CA1317040C (de)
DE (1) DE68923201T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10141145A1 (de) * 2001-08-20 2003-04-03 Infineon Technologies Ag Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8808301D0 (en) * 1988-04-08 1988-05-11 British Telecomm Regenerative node for ring network
JPH0213096A (ja) * 1988-06-30 1990-01-17 Toshiba Corp 電子交換機
DE3924283A1 (de) * 1989-07-22 1991-01-31 Standard Elektrik Lorenz Ag Schaltungsanordnung zur durchschaltung eines digitalen dienstkanals in einer richtfunk-zwischenstelle
US5058106A (en) * 1989-12-15 1991-10-15 Alcatel Na Network Systems Corp. Flywheel circuit
US5212688A (en) * 1990-07-18 1993-05-18 Dialogic Corporation TDM expansion bus
FI85084C (fi) * 1990-08-15 1992-02-25 Computec Oy Foerfarande och anordning foer mottagning av paketformigt data.
US5630113A (en) * 1991-01-22 1997-05-13 Ungermann-Bass, Inc. Method and apparatus for reducing jitter accumulation in a series of repeating devices
JP2555228B2 (ja) * 1991-03-20 1996-11-20 富士通株式会社 中継装置
US5406561A (en) * 1991-04-19 1995-04-11 Nec Corporation Time-division multiplex communication system
EP0596651A1 (de) 1992-11-02 1994-05-11 National Semiconductor Corporation Datennetz mit isochroner Übertragungsfähigkeit
EP0596648A1 (de) 1992-11-02 1994-05-11 National Semiconductor Corporation Erkennung du Fähigkeiten eines Netzendpunkts
USRE39116E1 (en) 1992-11-02 2006-06-06 Negotiated Data Solutions Llc Network link detection and generation
USRE39395E1 (en) 1992-11-02 2006-11-14 Negotiated Data Solutions Llc Data communication network with transfer port, cascade port and/or frame synchronizing signal
US5361261A (en) * 1992-11-02 1994-11-01 National Semiconductor Corporation Frame-based transmission of data
US5544324A (en) * 1992-11-02 1996-08-06 National Semiconductor Corporation Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate
JP3071976B2 (ja) * 1993-03-29 2000-07-31 株式会社日立製作所 通信システムのバス型クロック供給方式
SE501296C2 (sv) * 1993-10-12 1995-01-09 Ellemtel Utvecklings Ab Signalbearbetande enhet med intern klocksignal
US5533018A (en) 1994-12-21 1996-07-02 National Semiconductor Corporation Multi-protocol packet framing over an isochronous network
US5559796A (en) * 1995-02-28 1996-09-24 National Semiconductor Corporation Delay control for frame-based transmission of data
US5805597A (en) * 1996-06-04 1998-09-08 National Semiconductor Corporation Method and apparatus for providing low power basic telephony type service over a twisted pair ethernet physical layer
US6118769A (en) * 1997-05-01 2000-09-12 Itt Manufacturing Enterprises, Inc. Method and apparatus for voice intranet repeater and range extension
FR2797965A1 (fr) * 1999-08-31 2001-03-02 Koninkl Philips Electronics Nv Procede permettant un echange de donnees entre une carte a puce et un appareil en cas d'interruption intempestive de l'alimentation de l'appareil
US6934304B2 (en) * 2001-01-24 2005-08-23 Infineon Technologies, North America Corp. T1/E1 framer array
CN115396082B (zh) * 2022-07-26 2024-02-09 上海宇航系统工程研究所 一种用于运载火箭的抵抗长距离通信相位畸变的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7400760A (nl) * 1974-01-21 1975-07-23 Philips Nv Transmissiesysteem voor pulssignalen van vaste klokfrequentie.
AR205105A1 (es) * 1974-02-19 1976-04-05 Siemens Ag Regenerador de modulacion de pulsos codificada
US3967060A (en) * 1974-07-19 1976-06-29 Bell Telephone Laboratories, Incorporated Fast reframing arrangement for digital transmission systems
JPS52150952A (en) * 1976-06-10 1977-12-15 Fujitsu Ltd Phase synchronous circuit
JPS5939139A (ja) * 1982-08-27 1984-03-03 Fujitsu Ltd 無瞬断回線切替装置
DE3309270A1 (de) * 1983-03-15 1984-09-20 Siemens AG, 1000 Berlin und 8000 München Synchronisation nachziehbarer taktoszillatoren bei der uebertragung digitaler signale
JPS6069915A (ja) * 1983-09-27 1985-04-20 Fujitsu Ltd タイミング抽出方式
JPS60191535A (ja) * 1984-03-13 1985-09-30 Fujitsu Ltd 位相ロツクル−プ同期方式
JPH0763163B2 (ja) * 1985-07-09 1995-07-05 日本電気株式会社 デイジタル伝送方式
JPS62286332A (ja) * 1986-06-05 1987-12-12 Nec Corp デジタル信号分岐插入装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10141145A1 (de) * 2001-08-20 2003-04-03 Infineon Technologies Ag Vorrichtung zur Zuordnung von gesendeten Datensignalen zu regenerierten Datensignalen, die aus einem seriellen Multiplexsignal gewonnen werden

Also Published As

Publication number Publication date
US4876683A (en) 1989-10-24
EP0333196B1 (de) 1995-06-28
JPH01235431A (ja) 1989-09-20
DE68923201D1 (de) 1995-08-03
EP0333196A3 (de) 1991-08-28
JPH0642663B2 (ja) 1994-06-01
CA1317040C (en) 1993-04-27
EP0333196A2 (de) 1989-09-20

Similar Documents

Publication Publication Date Title
DE68923201T2 (de) Verstärker zur Regenerierung eines rahmenmultiplexierten Signals.
DE3850934T2 (de) Kanalumschaltungseinrichtung.
DE3750967T2 (de) Steuerung von verteilten Taktimpulsen in einer verteilten Digital-Vermittlungsanlage.
DE3604277C2 (de) Vorrichtung zum Einstellen der Phasenlage von Datensignalen
DE69307581T2 (de) Phasenregelkreis
DE69737903T2 (de) Verfahren und Vorrichtung für eine störungsfreie Umschaltung zwischen redundanten Signalen
DE2658238A1 (de) Phasenstarre schaltung
DE2135890C3 (de) Synchronisierungsvorrichtung zur Hochpräzisionswiedergabe der Phase eines Taktsignals
DE1289090B (de) Fehlerkorrigierendes Informationsuebertragungssystem
DE69103769T2 (de) Ausrichtung der phase eines taktsignals.
EP1638243B1 (de) Datenverarbeitungsvorrichtung mit Taktrückgewinnung aus unterschiedlichen Quellen
DE3140058A1 (de) Vielfachdatensystem
DE1240953B (de) Zeitmultiplex-UEbertragungsanlage
DE3782971T2 (de) Kanalumschaltungseinrichtung ohne augenblicklichen signalverlust.
EP0530749A1 (de) Verfahren und Vorrichtung zur Synchronisation einer Takteinrichtung eines Fernmeldevermittlungssystems
DE3853345T2 (de) Spreizspektrum-Demodulationseinrichtung für ein Spreizspektrum-Übertragungssystem.
DE3005186C2 (de) Schaltungsanordnung mit einer Abtrennstufe für Synchronisationssignale
EP0410266B1 (de) Schaltungsanordnung zur Durchschaltung eines digitalen Dienstkanals in einer Richtfunk-Zwischenstelle
DE69302405T2 (de) Hardwareschutzumschaltung für digitale Signale
DE2531926A1 (de) Empfaenger fuer schnelle wiedergewinnung der rahmensynchronisation
DE4131063C1 (de)
DE3750096T2 (de) Bitsynchronisierungsschaltung.
DE3631801C2 (de) Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät
DE3835259C2 (de) Schaltungsanordnung zum Empfang von seriell übertragenen digitalen Daten
DE4442306A1 (de) Verfahren und Anordnung zur Ermittlung von Phasenänderungen eines Referenz-Eingangssignals eines Phasenregelkreises

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee