DE68919308T2 - Summe/Differenzsignal-Behandlungsschaltung. - Google Patents

Summe/Differenzsignal-Behandlungsschaltung.

Info

Publication number
DE68919308T2
DE68919308T2 DE68919308T DE68919308T DE68919308T2 DE 68919308 T2 DE68919308 T2 DE 68919308T2 DE 68919308 T DE68919308 T DE 68919308T DE 68919308 T DE68919308 T DE 68919308T DE 68919308 T2 DE68919308 T2 DE 68919308T2
Authority
DE
Germany
Prior art keywords
signal
input
sum
resistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68919308T
Other languages
English (en)
Other versions
DE68919308D1 (de
Inventor
Kazuaki C O Pioneer E Nakayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Publication of DE68919308D1 publication Critical patent/DE68919308D1/de
Application granted granted Critical
Publication of DE68919308T2 publication Critical patent/DE68919308T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S3/00—Systems employing more than two channels, e.g. quadraphonic
    • H04S3/02—Systems employing more than two channels, e.g. quadraphonic of the matrix type, i.e. in which input signals are combined algebraically, e.g. after having been phase shifted with respect to each other
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04S—STEREOPHONIC SYSTEMS 
    • H04S3/00—Systems employing more than two channels, e.g. quadraphonic

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Stereophonic System (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Summe/Differenzsignal-Verarbeitungsschaltung zur Verwendung in einem Surround-Prozessor, z.B. einem DOLBY -Surround-Verarbeitungssystem.
  • Surround-Prozessoren, z.B. DOLBY -Surround-Verarbeitungssysteme, werden im allgemeinen benötigt, um Signale zu erzeugen, die die Summe und die Differenz zwischen linken und rechten stereophonischen Signalen darstellen. Tonwiedergabesysteme, wie z.B. diese Surround-Prozessoren, enthalten deshalb eine Summe/Differenzsignal-Verarbeitungsschaltung, um linke und rechte Signale zu erzeugen. Wenn ein monaurales Signal von einem AM-Übertragungsprogramm oder einem monauralen VTR wiedergegeben wid, würde das monaurale Signal aufgehoben werden, wenn es durch einen Differenz-Detektor geführt wird. Es ist daher erforderlich, abhängig von einem angelegten Eingangssignal, zwischen Differenzsignal- und Summensignal-Verarbeitung umzuschalten.
  • Es wäre denkbar, einen Summe/Differenzsignal-Schaltkreis wie in Fig. 2 gezeigt zur Verfügung zu stellen, bei dem die Operationsverstärker IC&sub1; und IC&sub2; die Signale V1 = A-B und V2 = A+B unabhängig voneinander erzeugen. Eines dieser Signale wird durch durch einen Umschalter SW' ausgewählt, so daß eine Ausgangsspannung V0 entweder V0 = V1 oder V0 = V2 sein kann.
  • Der Umschalter SW' ist ein zweipoliger Schaltertyp. Wenn der Umschalter SW' mit bipolaren Transistoren aufgebaut wird, wie in Fig. 3 gezeigt, wird ein Steuerspannungssignal direkt an die Basis von einem Transistor TR&sub2; und über einen Inverter an die Basis des anderen Transistors TR&sub1; angelegt, damit die an die Emitter der Transistoren TR&sub1; und TR&sub2; angelegten Eingangssignale einzeln als Ausgangssignal von deren Kollektoren abgenommen werden können. Der Umschalter benötigt daher zwei Transistoren, und außerdem wird der Inverter benötigt, um das Steuerspannungssignal umzukehren. Der Umschalter von Fig. 3 besitzt somit einen komplexen Aufbau.
  • Die Französische Patentanmeldung FR-A-2 313 807 offenbart eine Signalverarbeitungsschaltung, die ein erstes und zweites Eingangssignal empfängt und Differenzsignale nach Verarbeitung des ersten und zweiten Eingangssignals erzeugt, wobei die Schaltung umfaßt:
  • einen ersten und zweiten Operationsverstärker mit je einem invertierenden Eingang, einem nichtinvertierenden Eingang und einem Ausgang; einen ersten und zweiten Signaleingang, wobei das erste und zweite Eingangssignal an den ersten bzw. zweiten Signaleingang angelegt werden; einen Abschwächer mit einem Ende, das mit dem ersten und zweiten Signaleingang verbunden ist, und einem anderen Ende, das mit einem der Eingänge des ersten und zweiten Operationsverstärkers verbunden ist, um das erste und zweite Eingangssignal abzuschwächen, wenn es an seine Eingänge angelegte wird, wobei der erste und zweite Operationsverstärker ein erstes und zweites Ausgangssignal als Reaktion auf das abgeschwächte erste und zweite Eingangssignal ausgeben, und ferner mit einem Widerstand, der zwischen den Ausgang des ersten Operationsverstärkers und seinen invertierenden Eingang geschaltet ist, und einem weiteren Widerstand, der zwischen den Ausgang des zweiten Operationsverstärkers und seinen invertierenden Eingang geschaltet ist, um Gegenkopplungsschleifen zu bilden.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Summe/Differenzsignal-Verarbeitungsschaltung zur Verfügung zu stellen, die einfach durch Verwendung eines einzigen bipolaren Transistors als Einschalter zwischen einem Summensignal un einem Differenzsignal umschalten kann.
  • Erfindungsgemäß wird eine Summe/Differenzsignal-Verarbeitungsschaltung zur Verfügung gestellt, die ein erstes und zweites Eingangssignal empfängt sund nach Verarbeitung des ersten und zweiten Eingangssignals ein Summensignal und ein Differenzsignal erzeugt, wobei die Schaltung umfaßt:
  • einen ersten und zweiten Operationsverstärker mit je einem invertierenden Eingang, einem nichtinvertierenden Eingang und einem Ausgang;
  • einen ersten und zweiten Signaleingang, wobei das erste und zweite Eingangssigal an den ersten bzw. zweiten Signaleingang angelegt werden;
  • einen Abschwächer mit einem Ende, das mit dem ersten und zweiten Signaleingang verbunden ist, und einem anderen Ende, das mit dem nichtinvertierenden Eingang des ersten und zweiten Operationsverstärkers verbunden ist, um das erste und zweite Eingangssignal abzuschwächen, wenn es an die nichtinvertierenden Eingänge davon angelegt wird, wobei der erste und zweite Operationsverstärker ein erstes und zweites Ausgangssignal als Reaktion auf das abgeschwächte erste bzw. zweite Eingangssignal ausgeben;
  • einen ersten Widerstand, der zwischen die invertierenden Eingänge geschaltet ist;
  • einen zweiten und dritten Widerstand, die an einer Verbindung miteinander in Reihe geschaltet sind, wobei die in Reihe geschalteten Widerstände über die Ausgänge des ersten und zweiten Operationsverstärkers geschaltet sind;
  • einen vierten Widerstand, der zwischen den Ausgang des ersten Operationsverstärkers und seinen invertierenden Eingang geschaltet ist;
  • einen fünften Widerstand, der zwischen den Ausgang des zweiten Operationsverstärkers und seinen invertierenden Eingang geschaltet ist;
  • einen Signalausgang, der an die Verbindung angeschlossen ist;
  • einen Schalter, der über den zweiten Widerstand geschaltet ist, wobei der Schalter selektiv ein- und ausgeschaltet wird, wobei der zweite Widerstand kurzgeschlossen wird, wenn der Schalter Ein ist, und
  • worin das Summensignal eine Summe des ersten und zweiten Ausgangs anzeigt, und das Differenzsignal eine Differenz zwischen dem ersten und zweiten Ausgang anzeigt, wobei das Summensignal am Signalausgang erscheint, wenn der Schalter Aus ist, und das Differenzsignal daran erscheint, wenn der Schalter Ein ist, und worin die Widerstandswerte des ersten, zweiten, dritten, vierten und fünften Widerstandes gewählt sind, so daß das Summensignal und das Differenzsignal am Signalausgang zur Verfügung gestellt werden.
  • Die so angeordnete Summe/Differenzsignal-Verarbeitungsschaltung wird bevorzugt in einem Tonwiedergabesystem, z.B. einem DOLBY Surround- Verarbeitungssystem, verwendet, Auch wenn ein monaurales Signal an jeden der beiden Signaleingänge angelegt wird, wird das Signal nicht ausgelöscht.
  • Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung deutlicher, wenn sie mit den begleitenden Zeichnungen in Verbindung gebracht wird, die eine bevorzugte Ausführung der vorliegenden Erfindung als veranschaulichendes Beispiel zeigen.
    • Inhalt der Zeichnungen:
  • Fig. 1 ist ein Schaltbild einer Summe/Differenzsignal-Verarbeitungsschaltung gemäß einer Ausführung der vorliegenden Erfindung;
  • Fig. 2 ist ein Schaltbild einer Summe/Differenzsignal-Verarbeitungsschaltung, auf der die vorliegende Erfindung basiert, und
  • Fig. 3 ist ein Schaltbild eines Schalters, der ein in der in Fig. 2 gezeigten Summe/Differenzsignal-Verarbeitungsschaltung erzeugtes Summensignal oder Differenzsignal auswählt.
  • Fig. 1 zeigt eine erfindungsgemäße Summe/Differenzsignal-Verarbeitungsschaltung.
  • Die Summe/Differenzsignal-Verarbeitungsschaltung umfaßt ein Operationsverstärkerpaar IC&sub1; und IC&sub2; mit jeweiligen nichtinvertierenden Eingängen, um die Signale A bzw. B über jeweilige Widerstände Ri und R&sub3; zu empfangen. Die nichtinvertierenden Eingänge sind über jeweilige Widerstände R&sub2; und R&sub4; mit Masse verbunden, die als Abschwächer dienen. Die jeweiligen Ausgänge der Operationsverstärker IC&sub1; und IC&sub2; sind über jeweilige Widerstände R&sub8; und R&sub9; mit einem Ausgangsanschluß OUT der Summe/Differenzsignal-Verarbeitungsschaltung verbunden.
  • Die Ausgangssignale der Operationsverstärker IC&sub1; und IC&sub2; werden über zugehörige Widerstände R&sub6; und R&sub7; an die jeweiligen invertierenden Eingänge zurückgeführt, um Gegenkopplungsschleifen zu bilden.
  • Ein Einschalter SW, der aus einem bipolaren Transistor bestehen kann, ist zwischen den Ausgang des Operationsverstärkers IC&sub1; und den Ausgangsanschluß OUT geschaltet.
  • Setzt man an, daß
  • α = R&sub2;/(R&sub1; + R&sub2;)
  • β = R&sub4;/(R&sub3; + R&sub4;),
  • werden die Signalspannungen V&sub1; und V&sub2; an den Ausgängen der Operationsverstärker IC&sub1; und IC&sub2; wie folgt ausgedrückt:
  • V&sub1; = α A (1 + R&sub6;/R&sub5;) - β B (R&sub6;/R&sub5;) ... (1)
  • V&sub2; = β B (1 + R&sub7;/R&sub5;) - α A (R&sub7;/R&sub5;) ... (2)
  • Das Spannungssignal V&sub0; am Ausgangsanschluß OUT ist wie folgt gegeben:
  • V&sub0; = {R&sub9;/(R&sub8; + R&sub9;)} V&sub1; + {R&sub8;/(R&sub8; + R&sub9;)} V&sub2; ... (3)
  • Aus Gründen der Kürze wird hier angenommen, daß β = 1 und R&sub6; = R&sub7;. Durch Einsetzen der Gleichungen (1) und (2) in Gleichung (3) wird Gleichung (3) wie folgt ausgedrückt:
  • V&sub0; = [{R&sub9;/(R&sub8; + R&sub9;)} {α/(1 - α)] - {R&sub8;/(R&sub8; + R&sub9;)} {a²/(1 - α)}] A + [{R&sub8;/(R&sub8; + R&sub9;)} {1/(1 - α)} - {R&sub9;/(R&sub8; + R&sub9;)} (α/(1 - α)}] B ... (4)
  • Die Gleichung (4) kann wie folgt umgestellt werden:
  • Durch Bestimmen von R&sub1; bis R&sub6;, so daß α(1 + R&sub6;/R&sub5;) = β R&sub6;/R&sub5; in Gleichung (1) wird, und Verwenden einer Konstanten K kann die Spannung V&sub1; neu geschrieben werden als:
  • V&sub1; = K (A - B).
  • Angenommen, daß R&sub3; = 0, d.h. β = 1, dann
  • R&sub6;/R&sub5; = α/(1 - α) ... (5)
  • Somit K = α/(1 - α).
  • Durch Bestimmen von R&sub8; und R&sub9;, so daß
  • in Gleichung (4), wird, und Verwenden einer Konstanten K, ist die Spannung V&sub0; gegeben durch:
  • V&sub1; = K' (A + B)
  • Gleichung (4)" wird wie folgt vereinfacht:
  • α R&sub9; - α² R&sub8; = R&sub8; - α R&sub9;
  • Daher α² R&sub8; - 2α R&sub9; + R&sub8; = O.
  • Wenn R&sub8; eine reale Zahl ist, kann die folgende Gleichung durch Dividieren beider Seiten der obigen Gleichung durch R&sub8; erhalten werden.
  • α² - 2α R&sub9;/R&sub8; + 1 = 0
  • Angenommen, daß z.B. α = 1/2,
  • R&sub9; = (5/4) R&sub8; ... (6)
  • Durch Bestimmen, so daß R&sub1; = R&sub2;, R&sub3; = 0, R&sub5; = R&sub6; = R&sub7;, R&sub9; = (5/4) -R&sub8;, sind daher die Signalspannungen von (A-B) und (A+B), abhängig davon, ob der Elnschalter SW ein- oder ausgeschaltet ist, am Ausgangsanschluß OUT einzeln verfügbar.
  • Wenn die Werte der Widerstände wie oben beschrieben bestimmt werden, da
  • Weil R&sub5; = R&sub6; und aus Gleichung (5)
  • K = α/(1 - α) = 1
  • Bei der vorliegenden Erfindung können einfach durch Wählen der Werte der Widerstände in der Summe/Differenzsignal-Verarbeitungsschaltung und durch Verwenden eines einfachen Einschalters, der durch einen bipolaren Transistor gebildet werden kann, Summen- und Differenzsignale vom Ausgangsanschluß der Schaltung einzeln hervorgebracht werden.
  • Obwohl eine bestimmte bevorzugte Ausführung dargelegt und beschrieben worden ist, sollte klar sein, daß viele Anderungen und Modifikationen darin vorgenommen werden können, ohne vom Umfang der anliegenden Ansprüche abzuweichen.

Claims (3)

1. summe/Differenzsignal-Verarbeitungsschaltung, die ein erstes und zweites Eingangssignal empfängt und nach Verarbeitung des ersten und zweiten Eingangssignals ein Summensignal und ein Differenzsignal erzeugt, wobei die Schaltung umfaßt:
einen ersten und zweiten Operationsverstärker (IC&sub1;, IC&sub2;) mit je einem invertierenden Eingang (-), einem nichtinvertierenden Eingang (+) und einem Ausgang;
einen ersten und zweiten Signaleingang (A, B), wobei das erste und zweite Eingangssignal an den ersten bzw. zweiten Signaleingang angelegt werden;
einen Abschwächer (R&sub2;, R&sub4;) mit einem Ende, das mit dem ersten und zweiten Signaleingang (A, B über R&sub1;, R&sub3;) verbunden ist, und einem anderen Ende, das mit dem nichtinvertierenden Eingang (+) des ersten und zweiten Operationsverstärkers (IC&sub1;, IC&sub2;) verbunden ist, um das erste und zweite Eingangssignal abzuschwächen, wenn es an die nichtinvertierenden Eingänge davon angelegt wird, wobei der erste und zweite Operationsverstärker ein erstes und zweites Ausgangssignal als Reaktion auf das abgeschwächte erste bzw. zweite Eingangssignal ausgeben;
einen ersten Widerstand (R&sub5;), der zwischen die invertierenden Eingänge (-) geschaltet ist;
einen zweiten und dritten Widerstand (R&sub8;, R&sub9;), die an einer Verbindung miteinander in Reihe geschaltet sind, wobei die in Reihe geschalteten Widerstände über die Ausgänge des ersten und zweiten Operationsverstärkers (IC&sub1;, IC&sub2;) geschaltet sind;
einen vierten Widerstand (R&sub5;), der zwischen den Ausgang des ersten Operatlonsverstärkers (IC&sub1;) und seinen invertierenden Eingang (-) geschaltet ist;
einen fünften Widerstand (R&sub7;), der zwischen den Ausgang des zweiten Operatlonsverstärkers (IC&sub2;) und seinen invertierenden Eingang (-) geschaltet ist;
einen Signalausgang (V&sub0;), der an die Verbindung angeschlossen ist;
einen Schalter (SW), der über den zweiten Widerstand (R&sub8;) geschaltet ist, wobei der Schalter selektiv ein- und ausgeschaltet wird, wobei der zweite Widerstand kurzgeschlossen wird, wenn der Schalter Ein ist, und
worin das Summensignal eine Summe des ersten und zweiten Ausgangs (V&sub1;, V&sub2;) anzeigt, und das Differenzsignal eine Differenz zwischen dem ersten und zweiten Ausgang (V&sub1;, V&sub2;) anzeigt, wobei das Summensignal am Signalausgang erscheint, wenn der Schalter Aus ist, und das Differenzsignal daran erscheint, wenn der Schalter Ein ist, und worin die Widerstandswerte des ersten, zweiten, dritten, vierten und fünften Widerstandes so gewählt sind, daß das Summensignal und das Differenzsignal an dem Signalausgang zur Verfügung gestellt werden.
2. Summe/Differenzsignal-Verarbeitungsschaltung nach Anspruch 1, bei der der Abschwächer einen ersten Abschwächer (R&sub1;) umfaßt, der zwischen den ersten Signaleingang (A) und den nichtinvertierenden Eingang (+) des ersten Operationsverstärkers (IC&sub1;) geschaltet ist, um das erste Eingangssignal abzuschwächen, sowie einen zweiten Abschwächer (R&sub3;), der zwischen den zweiten Signaleingang (B) und den nichtinvertierenden Eingang (+) des zweiten Operationsverstärkers (IC&sub2;) geschaltet ist, um das zweite Eingangssignal abzuschwächen.
3. Summe/Differenzsignal-Verarbeitungsschaltung nach Anspruch 2, bei der der erste Abschwächer einen sechsten Widerstand (R&sub1;) und einen siebten Widerstand (R&sub2;) umfaßt, wobei der sechste Widerstand (R&sub1;) eine Anschluß besitzt, der mit dem ersten Eingang (A) verbunden ist, und einen zweiten Anschluß, der mit dem nichtinvertierenden Eingang (+) des ersten Operationsverstärkers (IC&sub1;) verbunden ist, wobei der siebte Widerstand (R&sub2;) einen dritten Anschluß besitzt, der mit dem zweiten Anschluß verbunden ist, und einen vierten Anschluß, der mit Masse verbunden ist, wobei der zweite Abschwächer einen achten Widerstand (R&sub3;) und einen neunten Widerstand (R&sub4;) umfaßt, wobei der achte Widerstand (R&sub3;) einen fünften Anschluß besitzt, der mit dem zweiten Eingang (B) verbunden ist, und einen sechsten Anschluß, der mit dem nichtinvertierenden Eingang (+) des zweiten Operationsverstärkers (IC&sub2;) verbunden ist, wobei der neunte Widerstand (R&sub4;) einen siebten Anschluß besitzt, der mit dem sechsten Anschluß verbunden ist, und einen achten Anschluß, der mit Masse mit verbunden ist.
DE68919308T 1988-09-07 1989-03-31 Summe/Differenzsignal-Behandlungsschaltung. Expired - Fee Related DE68919308T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988118059U JPH0713358Y2 (ja) 1988-09-07 1988-09-07 和差信号処理回路

Publications (2)

Publication Number Publication Date
DE68919308D1 DE68919308D1 (de) 1994-12-15
DE68919308T2 true DE68919308T2 (de) 1995-06-01

Family

ID=14726999

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68919308T Expired - Fee Related DE68919308T2 (de) 1988-09-07 1989-03-31 Summe/Differenzsignal-Behandlungsschaltung.

Country Status (5)

Country Link
US (1) US4887045A (de)
EP (1) EP0358295B1 (de)
JP (1) JPH0713358Y2 (de)
CA (1) CA1295262C (de)
DE (1) DE68919308T2 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2259807B (en) * 1991-09-23 1995-09-06 Crystal Semiconductor Corp Low drift resistor structure
JPH05130699A (ja) * 1991-11-08 1993-05-25 Sony Corp 音声再生装置
US5425106A (en) * 1993-06-25 1995-06-13 Hda Entertainment, Inc. Integrated circuit for audio enhancement system
US6130954A (en) * 1996-01-02 2000-10-10 Carver; Robert W. High back-emf, high pressure subwoofer having small volume cabinet, low frequency cutoff and pressure resistant surround
FR2751828A1 (fr) * 1996-07-24 1998-01-30 Guisto Marc Albert Procede et dispositif de decodage, convertissant un signal d'origine stereophonique en signal surround pour les voies arrieres, destine a la reproduction sonore a effet cinema ou home cinema
EP0919107A1 (de) 1996-08-12 1999-06-02 CARVER, Robert Weir Tiefbasslautsprecher mit hoher gegendruck-emk
US6396343B2 (en) * 2000-01-28 2002-05-28 Ngee Ann Polytechnic Low-frequency, high-gain amplifier with high DC-offset voltage tolerance
DE10045721C1 (de) * 2000-09-15 2002-03-07 Infineon Technologies Ag Differentielle Leitungstreiberschaltung
US6359505B1 (en) * 2000-12-19 2002-03-19 Adtran, Inc. Complementary pair-configured telecommunication line driver having synthesized output impedance
WO2004004307A2 (en) * 2002-06-27 2004-01-08 Broadband Innovations, Inc. Even order distortion elimination in push-pull or differential amplifiers and circuits
US7061317B2 (en) * 2003-06-26 2006-06-13 General Instrument Corporation Even order distortion elimination in push-pull or differential amplifiers and circuits
US7046727B2 (en) * 2004-05-05 2006-05-16 Monolithic Power Systems, Inc. Method and apparatus for self-oscillating differential feedback class-D amplifier
US7342614B2 (en) * 2004-05-20 2008-03-11 Analog Devices, Inc. Methods and apparatus for tuning signals
US7091792B2 (en) * 2004-05-20 2006-08-15 Analog Devices, Inc. Methods and apparatus for amplification in a tuner
JP2014089087A (ja) * 2012-10-30 2014-05-15 Yamaha Corp オフセットキャンセル回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1279735C2 (de) * 1966-07-14 1969-05-29 Standard Elektrik Lorenz Ag Stromverstaerkende Abtastschaltung fuer Gleichspannungen
JPS5442601B2 (de) * 1974-04-15 1979-12-15
JPS51144202A (en) * 1975-06-05 1976-12-11 Sony Corp Stereophonic sound reproduction process
US4361811A (en) * 1980-09-29 1982-11-30 Ormond Alfred N Differential amplifier system

Also Published As

Publication number Publication date
EP0358295A3 (de) 1991-09-25
JPH0238900U (de) 1990-03-15
US4887045A (en) 1989-12-12
EP0358295A2 (de) 1990-03-14
JPH0713358Y2 (ja) 1995-03-29
DE68919308D1 (de) 1994-12-15
CA1295262C (en) 1992-02-04
EP0358295B1 (de) 1994-11-09

Similar Documents

Publication Publication Date Title
DE68919308T2 (de) Summe/Differenzsignal-Behandlungsschaltung.
DE3784617T2 (de) Digital-analog-wandler.
DE69124002T2 (de) Programmierbare Verzögerungsschaltung
DE69210305T2 (de) Mehrstufiger Differenzverstärker
DE2054546C3 (de) Anordnung zur Erkennung von Bildmustern
DE69624865T2 (de) Winner-Take-All Schaltkreis
DE69123328T2 (de) Gerät zur Schallfeldkompensation
DE3852576T2 (de) Einrichtung und Verfahren für eine erweiterte Arithmetik-Logik-Einheit zur Beschleunigung der ausgewählten Operationen.
DE3786867T2 (de) Spannungsgesteuerte Push-pull-Stromquelle.
DE4006416C2 (de)
DE2360984B2 (de) Grundschaltung fur Allpass-Nachhall-Einrichtung mit einer MOS-Verzögerungsleitung
DE2230597C3 (de) Anordnung zur Erzeugung zweier zueinander hilberttransformierter Signale
DE69119514T2 (de) Verstärkungsregelung
DE2517230A1 (de) Impulsgenerator
DE2630913A1 (de) Analogrechner
DE3783820T2 (de) Vorrichtung zum aufzeichnen und wiedergeben fuer ein videosignal.
DE3419645C2 (de) Transversalfilter mit MOS-Transistor-Verstärkern
DE2823383C3 (de) Erzeugung 2↑n↑-stufiger Signale aus n binären Signalen sehr hoher Bitrate
DE69326517T2 (de) Verfahren und Vorrichtung zur digitalen Signalverarbeitung
DE2242845A1 (de) Decodierer fuer die wiedergabe quadrophonischer signale
DE3015324A1 (de) Vorrichtung fuer kuenstlichen nachhall
DE69006524T2 (de) Integrierter Schaltkreis zur Erzeugung einer temperaturunabhängigen dynamisch komprimierten Spannung, die eine Funktion eines extern geregelten Widerstands ist.
DE69213869T2 (de) Verfahren und Vorrichtung zur Steuerung und Regelung
DE69418250T2 (de) Differenzverstärker mit hoher Verstärkung, fähig zur Offset-Gleichspannungsverminderung
DE69024069T2 (de) Verarbeitungssystem für ein neuronales Netzwerk

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee